CN112466379B - 存储器位映射关系确定方法、装置、处理器芯片及服务器 - Google Patents
存储器位映射关系确定方法、装置、处理器芯片及服务器Info
- Publication number
- CN112466379B CN112466379B CN202011326109.6A CN202011326109A CN112466379B CN 112466379 B CN112466379 B CN 112466379B CN 202011326109 A CN202011326109 A CN 202011326109A CN 112466379 B CN112466379 B CN 112466379B
- Authority
- CN
- China
- Prior art keywords
- memory
- storage unit
- layout
- determining
- physical coordinates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 257
- 238000013507 mapping Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004088 simulation Methods 0.000 claims abstract description 53
- 230000005284 excitation Effects 0.000 claims abstract description 27
- 238000012360 testing method Methods 0.000 claims abstract description 23
- 238000010586 diagram Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 239000004429 Calibre Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Abstract
本发明一个或多个实施例公开了一种存储器位映射关系确定方法、装置、处理器芯片及服务器，该方法包括：获取仿真激励文件，对一个数据宽度的存储单元进行写入操作；在每一个写周期内，将存储单元的各位中写入的数据初始化为该数据的相反值；基于仿真激励文件对存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次；确定在每一个写周期内，存储的数据发生翻转的存储单元的例化层次与逻辑地址之间的第一映射关系；确定存储单元的例化层次与存储单元在存储器的版图中的物理坐标之间的第二映射关系；根据第一映射关系以及第二映射关系，确定存储单元的物理坐标与逻辑地址之间的映射关系。
Description
技术领域
本发明涉及计算机技术领域，尤其涉及一种存储器位映射关系确定方法、装置、处理器芯片及服务器。
背景技术
在各种SoC(System-on-a-Chip，系统级芯片)中，有大量的数据和信号状态需要存储。主要使用寄存器(register)、缓存(cache)、静态存储器(sram)以及动态存储器(dram)等掉电易失性存储器来存储这些数据。随着系统设计变得越来越复杂，数据存储的需求越来越大，需要大量的存储器来存储数据，使得存储器占SoC上的面积也越来越大，甚至超过了70％以上。为了得到面积较小的存储器，存储器中的存储单元通常采用了较小尺寸的晶体管，而且物理设计上采用了比较激进的设计规则，这就导致存储器的缺陷主要存在于存储单元。当系统测试时，测试设备可以很快速的输出有缺陷的存储单元的逻辑地址。为了快速找到缺陷原因，需要找到有缺陷的存储单元实际在芯片上的物理坐标。这就需要确定存储器的逻辑地址和物理坐标的映射关系，这是一一对应的关系。定位到缺陷存储单元的物理坐标后，再转换成SoC芯片上的物理坐标，后续可以通过探针测试或者镭射切割的方式等来找到缺陷原因。了解了缺陷原因，便可以有针对性的改进制程或者设计来提高存储器的良率。
发明内容
有鉴于此，本发明一个或多个实施例提供一种存储器位映射关系确定方法、装置、处理器芯片及服务器，可提高确定存储器位映射关系的效率。
本发明一个或多个实施例提供了一种存储器位映射关系确定方法，包括：获取仿真激励文件，其中，所述仿真激励文件用于在存储器的每一个读写周期进行一次逻辑地址跳变，对一个数据宽度的存储单元进行写入操作；在每一个写周期内，将所述存储单元的各位中写入的数据初始化为该数据的相反值；基于所述仿真激励文件对所述存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次；确定在每一个写周期内，存储的数据发生翻转的存储单元的例化层次与逻辑地址之间的第一映射关系；确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系；根据所述第一映射关系以及所述第二映射关系，确定所述存储单元的所述物理坐标与所述逻辑地址之间的映射关系。
可选的，基于所述仿真激励文件对所述存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次，包括：在每个写周期内，确定出存储数据的节点的电压值变化超出阈值的存储单元的例化层次。
可选的，确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系，包括：根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元中任意晶体管在所述存储器的版图中的物理坐标；根据所述晶体管与所述存储单元之间的位置关系，确定出所述存储单元在所述版图中的物理坐标；确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
可选的，确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系，包括：根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元在所述存储器的版图中的物理坐标以及所述存储单元的例化层次；确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
可选的，获取仿真激励文件，包括：基于Verilog产生所述仿真激励文件。
本发明一个或多个实施例还提供了一种存储器位映射关系确定装置，包括：获取模块，被配置为获取仿真激励文件，其中，所述仿真激励文件用于在存储器的每一个读写周期进行一次逻辑地址跳变，对一个数据宽度的存储单元进行写入操作；初始化模块，被配置为在每一个写周期内，将所述存储单元的各位中写入的数据初始化为该数据的相反值；测试模块，被配置为基于所述仿真激励文件对所述存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次；第一确定模块，被配置为确定在每一个写周期内，存储的数据发生翻转的存储单元的例化层次与逻辑地址之间的第一映射关系；第二确定模块，被配置为确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系；第三确定模块，被配置为根据所述第一映射关系以及所述第二映射关系，确定所述存储单元的所述物理坐标与所述逻辑地址之间的映射关系。
可选的，所述测试模块具体被配置为：在每个写周期内，确定出存储数据的节点的电压值变化超出阈值的存储单元的例化层次。
可选的，所述第二确定模块具体被配置为：根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元中任意晶体管在所述存储器的版图中的物理坐标；根据所述晶体管与所述存储单元之间的位置关系，确定出所述存储单元在所述版图中的物理坐标；确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
可选的，所述第二确定模块具体被配置为：根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元在所述存储器的版图中的物理坐标以及所述存储单元的例化层次；确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
可选的，所述获取模块具体被配置为：基于Verilog产生所述仿真激励文件。
本发明一个或多个实施例还提供了一种处理器芯片，包括：至少一个处理器核、缓存；所述处理器核用于执行上述任意一种存储器位映射关系确定方法。
本发明一个或多个实施例还提供了一种服务器，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为所述服务器的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行上述任意一种存储器位映射关系确定方法。本发明一个或多个实施例的存储器位映射关系确定方法，基于仿真激励文件对存储器进行仿真测试，可确定出在一个写周期内写入数据发生翻转的存储单元的例化层次与逻辑地址之间的第一映射关系，再根据存储单元的例化层次与该存储单元在存储器的版图中的物理坐标之间的第二映射关系，可得出存储单元的逻辑地址与物理坐标之间的关系，即存储器的位映射关系，该方法无需详细了解存储器的地址译码方式，即可快速提取存储单元的逻辑地址与物理坐标的映射关系，提高了确定存储器位映射关系的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是根据本发明一个或多个实施例示出的一种SRAM存储器的存储阵列布局的示意图；
图2是根据本发明一个或多个实施例示出的一种存储器位映射关系确定方法的流程图；
图3是根据本发明一个或多个实施例示出的一种存储器位映射关系确定装置的结构示意图；
图4是根据本发明一个或多个实施例示出的一种处理芯片的结构示意图；
图5是根据本发明一个或多个实施例示出的一种服务器的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明一个或多个实施例提供了一种存储器位映射关系确定方法，图1是SRAM存储器的存储阵列布局的示意图。如图1所示，存储阵列分成多块，以避免存储阵列的字线和位线过长，字线和位线的电阻电容过大，从而影响存储阵列读写性能。
需要说明的是，本发明一个或多个实施例中的存储器例如可以是目前已有的任意一种存储器，图1所示的SRAM存储器仅为本发明一个或多个实施例中所述存储器的一个示例。
如图1所示，假设每个方格为一个存储单元，实际设计中，存储单元的个数远超过图1中所示。例如，存储器容量可表示为4096X32BK4CM4，每块有字线数目(RPB：Row PerBank)4096/4/4＝256，位线数目(CPS：Column per Side)为：32*4＝128。
其中，YDEC为列复选译码选择电路，XDEC/WLDRV为行译码和字线驱动器，LIO为局部数据输入输出电路。GIO为全局数据输入输出电路。Ldriver为局部信号线驱动器电路，Bank0/Bank1/Bank2/Bank3为4个存储阵列块。
每一个存储单元的物理坐标由存储单元左下角物理坐标(XL，YL)和右上角物理坐标(XR，YR)共同决定。
确定存储单元物理坐标与逻辑地址的对应关系，即存储器位映射关系可包括：
在存储器的版图上量出每个存储块左下角存储单元的物理坐标(XL，YL)；
根据存储单元宽度和高度值，可以得到左下角存储单元的右上角的物理坐标；
根据存储单元的宽度和高度值以及排列方式，推导出每一个存储单元的左下角和右上角的物理坐标；
根据存储单元的位线和字线的序列，以及字线译码方式，列选译码方式，推导出存储单元与逻辑地址直接的对应关系。
基于上述信息，推导出逻辑地址与储存单元物理坐标的对应关系。
在上述处理过程中，由左下角的物理坐标推导每一个存储单元的物理坐标时，容易出错，导致检查耗时；同时设计人员必须要了解该存储器的字线译码方式和列选译码方式以及块译码方式。并且要对逻辑地址的整体译码方式理解透彻，否则很容易出错；且上述方式不可复用，对于各存储器来说，如需确定其位映射关系，均需先了解该存储器的物理结构以及地址译码方式，可见上述确定存储器位映射关系的方式较为复杂，且效率较低。
图2是根据本发明一个或多个实施例示出的一种存储器位映射关系确定方法的流程图，如图2所示，该方法包括：
步骤201：获取仿真激励文件，其中，所述仿真激励文件用于在存储器的每一个读写周期进行一次逻辑地址跳变，对一个数据宽度的存储单元进行写入操作；
例如，可以通过Verilog产生覆盖存储器全地址跳变的数字矢量仿真激励文件，基于该仿真激励文件对存储器进行仿真测试，可在存储器的每一个读写周期对应一次逻辑地址跳变，对一个数据宽度的存储单元进行写入操作。
步骤202：在每一个写周期内，将所述存储单元的各位中写入的数据初始化为该数据的相反值；
以存储器中的某个存储单元为例对步骤202进行举例说明，假设该存储单元中存储一个字节，也就是八个二进制位，在一个写周期内，将该存储单元中存储的八个二进制位中的各位均初始化为各二进制数值的相反值，假设，该存储单元中的八个二进制位中的第一个二进制位的数值是1，则该二进制位被初始化为0，依此类推。
步骤203：基于所述仿真激励文件对所述存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次；
在一个例子中，可利用finesim或SPICE等仿真工具，基于上述仿真激励文件对存储器进行仿真测试，仿真工具可在每一个写周期输出存储器中，存储的数据发生翻转的存储单元的例化层次，其中，例化层次表示各子电路(即各存储单元的电路)在存储器中的电路例化层次。
其中，数据发生翻转，即存储于存储单元的各位的数值均变为该数值的相反值。
步骤204：确定在每一个写周期内，存储的数据发生翻转的存储单元的例化层次与逻辑地址之间的第一映射关系；
仍沿用上述例子，在利用仿真工具基于仿真激励文件对存储器进行仿真测试时，在每个读写周期，逻辑地址进行一次跳变，向一个数据宽度的存储单元写入数据。故，在每个写周期，一个逻辑地址对应一个数据宽度的存储单元。所以，在向一个数据宽度的存储单元写入数据时，可确定该存储单元对应的逻辑地址，而此时并未获知该存储单元的例化层次。继而，在每个写周期，将存储单元中写入的数据进行翻转，仿真工具会输出写入数据发生翻转的存储单元的例化层次，故，结合之前获知的存储单元对应的逻辑地址，可确定出在当前写周期内发生数据翻转的存储单元的例化层次与逻辑地址之间的对应关系，即第一映射关系。
步骤205：确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系；
例如，可通过对存储器的电路网表以及版图进行LVS(Layout Versus Schematic，版图与线路图的同一性验证)确定出存储器中各存储单元在存储器的版图中的物理坐标以及各存储单元的例化层次，将各存储单元对应的物理坐标与其例化层次建立对应关系，即得到上述第二映射关系。
步骤206：根据所述第一映射关系以及所述第二映射关系，确定所述存储单元的所述物理坐标与所述逻辑地址之间的映射关系。
举例说明，以存储器中的某一存储单元A为例，假设根据上述第一映射关系，该存储单元的例化层次S与逻辑地址L对应，根据上述第二映射关系，该存储单元A的例化层次S与存储单元A在存储器的版图中的物理坐标T对应，则可确定出逻辑地址L与物理坐标T对应。
本发明一个或多个实施例的存储器位映射关系确定方法，基于仿真激励文件对存储器进行仿真测试，可确定出在一个写周期内写入数据发生翻转的存储单元的例化层次与逻辑地址之间的第一映射关系，再根据存储单元的例化层次与该存储单元在存储器的版图中的物理坐标之间的第二映射关系，即可得出存储单元的逻辑地址与物理坐标之间的对应关系，即存储器的位映射关系，提高了确定存储器位映射关系的效率。此外，利用该方法来确定存储器的位映射关系无需详细了解存储器的地址译码方式，即可快速提取存储单元的逻辑地址与物理坐标之间的映射关系，简化了操作。此外，该方法具备可移植性，通过对仿真激励文件的进行修改即可以用于得到不同大小的存储器的位映射关系。
在本发明的一个或多个实施例中，确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系，可包括：
根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元在所述存储器的版图中的物理坐标以及所述存储单元的例化层次；可利用后端工具，例如Calibre对存储器进行LVS检查，匹配存储器电路网表中的存储单元和版图中的存储单元，输出存储单元的例化层次与存储单元在版图中的物理坐标的映射。
确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
在本发明的一个或多个实施例中，基于所述仿真激励文件对所述存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次，可包括：在每个写周期内，确定出存储数据的节点的电压值变化超出阈值的存储单元的例化层次。例如，使用仿真工具，基于上述仿真激励文件对存储器进行仿真测试，仿真工具可输出在每个写周期内，存储数据的节点的电压值变化超出阈值的存储单元的例化层次，即，通过检查存储单元存储数据的节点的电压值的变化可确定出写入数据发生翻转的存储单元。
在一个例子中，用于检测存储数据的节点的电压值变化超出阈值的存储单元的例化层次的finesim语句如下：
.chkanode file＝xxxx dv＝′0.5′name＝′QT′subckt＝bitcell type＝gatereport＝active format＝rcxt start＝start_time stop＝stop_time；
上述finesim语句表示确定出在start_time到stop time的时间段内，检查电路bitcell(上述存储单元的一个示例)中节点QT(上述存储数据的节点的一个示例)是否跳变超过0.5v(上述阈值的一个示例)的电压。其中，start_time到stop time的时间段表示一个逻辑地址写周期的时间。
在本发明的一个或多个实施例中，确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系，可包括：
根据所述存储器的电路网表以及版图进行LVS，得到所述存储单元中任意晶体管在所述存储器的版图中的物理坐标；根据所述晶体管与所述存储单元之间的位置关系，确定出所述存储单元在所述版图中的物理坐标；可利用后端工具，例如Calibre对存储器的电路进行LVS检查，匹配存储器电路网表中的某晶体管与版图中的该晶体管，确定出该晶体管在版图中的物理坐标，再根据该晶体管与存储单元之间的位置关系，确定出存储单元在版图中的物理坐标。
确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
在本发明的一个或多个实施例中，获取仿真激励文件可包括：基于Verilog产生所述仿真激励文件。例如，可根据存储器的规格，使用Verilog语言写仿真激励文件。
图3是根据本发明一个或多个实施例示出的一种存储器位映射关系确定装置的结构示意图，如图3所示，该装置30包括：
获取模块31，被配置为获取仿真激励文件，其中，所述仿真激励文件用于在存储器的每一个读写周期进行一次逻辑地址跳变，对一个数据宽度的存储单元进行写入操作；
初始化模块32，被配置为在每一个写周期内，将所述存储单元的各位中写入的数据初始化为该数据的相反值；
测试模块33，被配置为基于所述仿真激励文件对所述存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次；
第一确定模块34，被配置为确定在每一个写周期内，存储的数据发生翻转的存储单元的例化层次与逻辑地址之间的第一映射关系；
第二确定模块35，被配置为确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系；
第三确定模块36，被配置为根据所述第一映射关系以及所述第二映射关系，确定所述存储单元的所述物理坐标与所述逻辑地址之间的映射关系。
在本发明的一个或多个实施例中，所述测试模块具体可被配置为：在每个写周期内，确定出存储数据的节点的电压值变化超出阈值的存储单元的例化层次。
在本发明的一个或多个实施例中，所述第二确定模块具体可被配置为：根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元中任意晶体管在所述存储器的版图中的物理坐标；根据所述晶体管与所述存储单元之间的位置关系，确定出所述存储单元在所述版图中的物理坐标；确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
在本发明的一个或多个实施例中，所述第二确定模块具体可被配置为：根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元在所述存储器的版图中的物理坐标以及所述存储单元的例化层次；确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
在本发明的一个或多个实施例中，所述获取模块具体可被配置为：基于Verilog产生所述仿真激励文件。
图4是根据本发明一个或多个实施例示出的一种处理芯片的结构示意图，如图4所示，该处理芯片40包括：至少一个处理器核41以及缓存42；所述处理器核41，用于执行上述任意一种存储器位映射关系确定方法。
相应的，如图5所示，本发明的实施例提供的服务器，可以包括：壳体51、处理器52、存储器53、电路板54和电源电路55，其中，电路板54安置在壳体51围成的空间内部，处理器52和存储器53设置在电路板54上；电源电路55，用于为所述服务器的各个电路或器件供电；存储器53用于存储可执行程序代码；处理器52通过读取存储器53中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述实施例提供的任一种存储器位映射关系确定方法。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (12)
1.一种存储器位映射关系确定方法，其特征在于，包括：
获取仿真激励文件，其中，所述仿真激励文件用于在存储器的每一个读写周期进行一次逻辑地址跳变，对一个数据宽度的存储单元进行写入操作；
在每一个写周期内，将所述存储单元的各位中写入的数据初始化为该数据的相反值；
基于所述仿真激励文件对所述存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次；
确定在每一个写周期内，存储的数据发生翻转的存储单元的例化层次与逻辑地址之间的第一映射关系；
确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系；
根据所述第一映射关系以及所述第二映射关系，确定所述存储单元的所述物理坐标与所述逻辑地址之间的映射关系。
2.根据权利要求1所述的方法，其特征在于，基于所述仿真激励文件对所述存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次，包括：
在每个写周期内，确定出存储数据的节点的电压值变化超出阈值的存储单元的例化层次。
3.根据权利要求1所述的方法，其特征在于，确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系，包括：
根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元中任意晶体管在所述存储器的版图中的物理坐标；
根据所述晶体管与所述存储单元之间的位置关系，确定出所述存储单元在所述版图中的物理坐标；
确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
4.根据权利要求1所述的方法，其特征在于，确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系，包括：
根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元在所述存储器的版图中的物理坐标以及所述存储单元的例化层次；
确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
5.根据权利要求1至4任一项所述的方法，其特征在于，获取仿真激励文件，包括：
基于Verilog产生所述仿真激励文件。
6.一种存储器位映射关系确定装置，其特征在于，包括：
获取模块，被配置为获取仿真激励文件，其中，所述仿真激励文件用于在存储器的每一个读写周期进行一次逻辑地址跳变，对一个数据宽度的存储单元进行写入操作；
初始化模块，被配置为在每一个写周期内，将所述存储单元的各位中写入的数据初始化为该数据的相反值；
测试模块，被配置为基于所述仿真激励文件对所述存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次；
第一确定模块，被配置为确定在每一个写周期内，存储的数据发生翻转的存储单元的例化层次与逻辑地址之间的第一映射关系；
第二确定模块，被配置为确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系；
第三确定模块，被配置为根据所述第一映射关系以及所述第二映射关系，确定所述存储单元的所述物理坐标与所述逻辑地址之间的映射关系。
7.根据权利要求6所述的装置，其特征在于，所述测试模块具体被配置为：
在每个写周期内，确定出存储数据的节点的电压值变化超出阈值的存储单元的例化层次。
8.根据权利要求6所述的装置，其特征在于，所述第二确定模块具体被配置为：
根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元中任意晶体管在所述存储器的版图中的物理坐标；
根据所述晶体管与所述存储单元之间的位置关系，确定出所述存储单元在所述版图中的物理坐标；
确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
9.根据权利要求6所述的装置，其特征在于，所述第二确定模块具体被配置为：
根据所述存储器的电路网表以及版图进行版图与线路图的同一性验证LVS，得到所述存储单元在所述存储器的版图中的物理坐标以及所述存储单元的例化层次；
确定所述存储单元的例化层次与所述存储单元在所述存储器的版图中的物理坐标之间的第二映射关系。
10.根据权利要求6至9任一项所述的装置，其特征在于，所述获取模块具体被配置为：
基于Verilog产生所述仿真激励文件。
11.一种处理器芯片，其特征在于，包括：至少一个处理器核、缓存；
所述处理器核用于执行前述权利要求1至权利要求5任一项所述的存储器位映射关系确定方法。
12.一种服务器，其特征在于，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为所述服务器的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述权利要求1-5中任一项所述的存储器位映射关系确定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011326109.6A CN112466379B (zh) | 2020-11-23 | 存储器位映射关系确定方法、装置、处理器芯片及服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011326109.6A CN112466379B (zh) | 2020-11-23 | 存储器位映射关系确定方法、装置、处理器芯片及服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112466379A CN112466379A (zh) | 2021-03-09 |
| CN112466379B true CN112466379B (zh) | 2024-07-02 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111816241A (zh) * | 2020-08-21 | 2020-10-23 | 上海燧原科技有限公司 | 存储器及其测试方法 |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111816241A (zh) * | 2020-08-21 | 2020-10-23 | 上海燧原科技有限公司 | 存储器及其测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101498009B1 (ko) | 비휘발성 메모리 시스템에서 결함 블록 분리 | |
| US8832508B2 (en) | Apparatus and methods for testing writability and readability of memory cell arrays | |
| US11392488B2 (en) | Optimizing storage of application data in memory | |
| CN112464593B (zh) | Rom位映射关系生成方法、装置、处理器芯片及服务器 | |
| CN111105839B (zh) | 芯片测试方法、装置、电子设备及计算机可读介质 | |
| JP2007220284A (ja) | 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減 | |
| CN111145826B (zh) | 一种存储器内建自测试方法、电路及计算机存储介质 | |
| US9715942B2 (en) | Built-in self-test (BIST) circuit and associated BIST method for embedded memories | |
| US9437327B2 (en) | Combined rank and linear address incrementing utility for computer memory test operations | |
| CN112466379B (zh) | 存储器位映射关系确定方法、装置、处理器芯片及服务器 | |
| US7747915B2 (en) | System and method for improving the yield of integrated circuits containing memory | |
| CN112466379A (zh) | 存储器位映射关系确定方法、装置、处理器芯片及服务器 | |
| CN100367285C (zh) | 一种基于静态随机存储器的快速仿真器及方法 | |
| CN110648715B (zh) | 一种低电压sram写半选择故障的测试方法 | |
| JP4962277B2 (ja) | 半導体メモリ試験装置 | |
| Sfikas et al. | Testing neighbouring cell leakage and transition induced faults in DRAMs | |
| CN108628752B (zh) | 一种数据存储方法和装置 | |
| US9761329B2 (en) | Built-in self-test (BIST) circuit and associated BIST method for embedded memories | |
| CN117112452B (zh) | 寄存器模拟配置方法、装置、计算机设备和存储介质 | |
| CN116644703B (zh) | 一种位图文件的生成方法及装置 | |
| US8429578B2 (en) | Method of verifying logic circuit including decoders and apparatus for the same | |
| US20230342527A1 (en) | Method of circuit simulation, test apparatus, electronic device, and medium | |
| US20240086319A1 (en) | Virtual and physical extended memory array | |
| WO2022246668A1 (zh) | 一种测试电路、集成芯片及测试方法 | |
| CN110610737B (zh) | 存储器的修复方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |