CN116070567B - 一种缓存电路的验证方法、装置、设备及存储介质 - Google Patents

Abstract

本发明公开了一种缓存电路的验证方法、装置、设备及存储介质，包括：获取与待测缓存电路对应的验证规格书，通过验证激励生成器根据验证规格书以及电路规格书生成访问事务，通过验证激励接口根据访问事务生成待测缓存电路对应的驱动信号；通过检验器接口将待测缓存电路对应的实时采集信息转换为存储事务和加载事务，并将存储事务和加载事务传输至检验器；通过检验器根据存储事务和加载事务，对待测缓存电路进行验证；验证规格书根据待测缓存电路的需求规格书设计得到；验证激励接口和检验器接口根据待测缓存电路及电路规格书配置得到。本发明实施例的技术方案可以提高缓存电路的验证效率，以及验证方法的通用性。

Description

一种缓存电路的验证方法、装置、设备及存储介质

技术领域

本发明涉及计算机技术领域，尤其涉及一种缓存电路的验证方法、装置、设备及存储介质。

背景技术

在芯片设计中，缓存电路的规模越来越大，并且电路结构越来越复杂。对于芯片而言，大部分数据处理的验证项目都依赖于缓存电路的验证结果。因此，提供一种可行的缓存电路验证方法，并且建立完备的验证环境势在必行。

现有技术中，在对缓存电路进行验证时，通常需要开发与待测缓存电路对应的特定检验器、验证激励生成器以及验证环境，然后通过所述检验器、验证激励生成器以及验证环境，对待测缓存电路进行验证。

但是，现有技术中验证人员需要在缓存电路的电路规格书完成之后，开始设计验证规格书以及验证环境，导致验证人力未实现充分调动；其次，现有的检验器需要与待测缓存电路的专属接口进行匹配，导致验证方法复用性较差；验证激励生成器和验证环境也需要根据待测缓存电路的电路规格专门设计，通用性较差，导致维护和开发成本较高。

发明内容

本发明提供了一种缓存电路的验证方法、装置、设备及存储介质，可以保证验证人力实现充分调动，提高缓存电路的验证效率，以及验证方法的通用性。

根据本发明的一方面，提供了一种缓存电路的验证方法，所述方法包括：

获取与待测缓存电路对应的验证规格书，通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问事务，并通过验证激励接口，根据所述访问事务生成与待测缓存电路对应的驱动信号；

通过检验器接口，将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将所述存储事务和加载事务传输至检验器；

通过所述检验器，根据所述存储事务和加载事务，对所述待测缓存电路进行验证；

其中，所述验证规格书，根据待测缓存电路对应的需求规格书设计得到；所述验证激励接口和检验器接口，均根据所述待测缓存电路以及电路规格书预先配置得到。

可选的，所述验证规格书中包括验证激励生成器、检验器，以及与所述待测缓存电路对应的验证环境。

可选的，通过所述检验器，根据所述存储事务和加载事务，对所述待测缓存电路进行验证，包括：

通过所述检验器，根据所述存储事务对检验器中记录的参考缓存行进行更新，并将所述加载事务与更新后的参考缓存行进行比较；

根据比较结果，确定与所述待测缓存电路对应的验证结果。

可选的，通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问事务，包括：

通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问地址，并根据所述访问地址生成访问事务；

其中，所述访问地址中包括多个地址段；每个地址段中包括起始地址、终止地址、地址段属性以及地址域随机约束条件。

可选的，所述验证激励生成器的数量为多个；多个验证激励生成器构成了多个验证激励组；

通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问事务，包括：

通过所述多个验证激励组，根据所述验证规格书，以及待测缓存电路对应的电路规格书，分别生成对应的访问事务。

可选的，所述多个验证激励组中包括多个接口验证激励组，以及顶层验证激励组；

通过所述多个验证激励组，根据所述验证规格书，以及待测缓存电路对应的电路规格书，分别生成对应的访问事务，包括：

通过各所述接口验证激励组，分别生成与待测缓存电路中对应从机接口匹配的访问事务；各所述接口验证激励组与待测缓存电路的从机接口一一对应；

通过所述顶层验证激励组，生成与待测缓存电路中从机接口匹配的互斥访问事务。

可选的，所述检验器的数量为多个；多个检验器中包括第一检验器以及第二检验器；

其中，所述第一检验器用于对待测缓存电路的整体功能进行验证；所述第二检验器用于对待测缓存电路的子模块功能进行验证。

根据本发明的另一方面，提供了一种缓存电路的验证装置，所述装置包括：

事务生成模块，用于获取与待测缓存电路对应的验证规格书，通过验证激励生成器根据验证规格书，以及待测缓存电路对应的电路规格书生成访问事务，并通过验证激励接口，根据所述访问事务生成与待测缓存电路对应的驱动信号；

事务传输模块，用于通过检验器接口，将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将所述存储事务和加载事务传输至检验器；

电路验证模块，用于通过所述检验器，根据所述存储事务和加载事务，对所述待测缓存电路进行验证；

其中，所述验证激励接口和检验器接口，均根据所述待测缓存电路以及电路规格书预先配置得到。

根据本发明的另一方面，提供了一种电子设备，所述设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的缓存电路的验证方法。

根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的缓存电路的验证方法。

本发明实施例提供的技术方案，通过获取与待测缓存电路对应的验证规格书，通过验证激励生成器根据验证规格书，以及待测缓存电路对应的电路规格书生成访问事务，并通过验证激励接口根据访问事务生成与待测缓存电路对应的驱动信号，通过检验器接口将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将存储事务和加载事务传输至检验器，通过检验器根据存储事务和加载事务，对待测缓存电路进行验证的技术手段，可以保证验证人力实现充分调动，提高缓存电路的验证效率，以及验证方法的通用性。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例提供的一种缓存电路的验证方法的流程图；

图2是根据本发明实施例提供的另一种缓存电路的验证方法的流程图；

图3是根据本发明实施例提供的另一种缓存电路的验证方法的流程图；

图4是根据本发明实施例提供的一种缓存电路的验证装置的结构示意图；

图5是实现本发明实施例的缓存电路的验证方法的电子设备结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1为本发明实施例一提供的一种缓存电路的验证方法的流程图，本实施例可适用于对芯片中的缓存电路进行验证的情况，该方法可以由缓存电路的验证装置来执行，该缓存电路的验证装置可以采用硬件和/或软件的形式实现，该缓存电路的验证装置可配置于电子设备中。如图1所示，该方法包括：

步骤110、获取与所述待测缓存电路对应的验证规格书，通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问事务，并通过验证激励接口，根据所述访问事务生成与待测缓存电路对应的驱动信号。

在本实施例中，待测缓存电路可以为人工智能芯片中，待验证的缓存电路。待测缓存电路对应的验证规格书，可以根据待测缓存电路对应的需求规格书预先设计得到。具体的，验证人员可以预先获取待测缓存电路对应的需求规格书，然后根据所述需求规格书中指定的验证需求，完成验证规格书。其中，所述验证规格书中包括通用的验证激励生成器、通用的检验器，以及与待测缓存电路对应的验证环境。

这样设置的好处在于，可以实现在无电路规格书的条件下，使得验证人员提早启动验证工作，由此保证验证人力实现充分调动，提高缓存电路的验证效率。

在本实施例中，所述需求规格书中可以包括待测缓存电路的设计需求，例如电路的接口数量、接口类型、缓存地址空间等需求。在完成验证规格书之后，验证人员可以根据验证规格书对验证环境进行配置，然后根据待测缓存电路以及对应的电路规格书，对验证激励接口和检验器接口进行配置（例如对有效地址位宽，以及数据宽度等进行配置）。具体的，所述电路规格书中至少包括待测缓存电路中数据存储器接口数量、接口类型以及电路内部结构等。

在完成对验证激励接口和检验器接口的配置之后，可以将配置好的验证激励接口和检验器接口添加至验证环境中，通过启动所述验证环境，使得验证激励生成器生成访问事务。

在此步骤中，验证激励接口可以根据验证激励生成器生成的访问事务，生成待测缓存电路对应的驱动信号，其中，所述驱动信号中可以包括具体的数据、地址、加载/存储操作以及缓存属性等。

在本实施例中，可选的，待测缓存电路接收到所述驱动信号之后，可以根据所述驱动信号对应的访问类型，以及待测缓存电路中缓存行的运行状态，将与驱动信号匹配的响应数据反馈至验证激励接口，或者生成相应的访问事务，并将所述访问事务发送至外部数据存储器。

在本实施例的一个实施方式中，待测缓存电路中可以包括主机电路和从机电路。所述主机电路和从机电路可以通过Verilog代码以及超高速集成电路硬件描述语言（Very-High-Speed Integrate Circuit Hardware Description Language，VHDL）实现。相应的，待测缓存电路中可以包括多个从机接口以及主机接口。其中，所述从机接口用于接收验证激励接口传输的驱动信号，所述主机接口用于对外部数据存储器进行访问。

在一个具体的实施例中，待测缓存电路中可以包括仲裁器、控制电路、数据存储器以及总线接口。其中，所述仲裁器用于当多个接口同时访问待测电路时，则选择其中一个接口的访问事务接入控制电路。所述控制电路用于控制整个待测缓存电路的数据访问流程。所述数据存储器用于存储缓存行，缓存行至少包括地址值、数据值以及数据状态（例如修改、独占、共享以及无效）等。所述总线接口，用于根据来自控制电路的访问事务，生成访问外部数据存储器的驱动信号。

在本实施例的一个实施方式中，待测缓存电路中的控制电路，可以通过以下方法，对数据访问流程进行控制：

S11、判断待测缓存电路接收的访问事务是否为可缓存事务，若是，执行S12；若否，执行S13。

S12、查询数据存储器中缓存行的状态，如果缓存行的状态为有效，则访问数据存储器；反之，如果缓存行的状态为无效，则生成对应的加载事务，并将所述加载事务传输至总线接口，通过总线接口访问外部数据存储器，并将外部数据存储器中的缓存行，加载至数据存储器。

S13、将所述访问事务通过总线接口输出至外部数据存储器。

步骤120、通过检验器接口，将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将所述存储事务和加载事务传输至检验器。

在此步骤中，检验器接口可以实时采集待测缓存电路对应的电路信息，并根据所述电路信息生成存储事务和加载事务。具体的，所述电路信息可以包括缓存行地址值、数据值以及数据状态等。

步骤130、通过所述检验器，根据所述存储事务和加载事务，对所述待测缓存电路进行验证。

在本实施例中，检验器可以根据所述存储事务和加载事务，以及待测缓存电路的输出结果，对待测缓存电路的功能进行验证。具体的，检验器中可以包括功能覆盖率检验模块，通过所述功能覆盖率检验模块，可以对待测缓存电路中覆盖的工作模式，以及各种工作模式之间的交叉状态进行验证。

在本实施例中，在对待测缓存电路进行验证之前，通过需求规格书设计包括通用验证激励生成器以及校验器的验证规格书，然后根据电路规格书配置验证激励接口以及检验器接口，可以实现验证激励生成器和检验器模块化，使得验证激励生成器和检验器得到复用，大量节省验证激励生成器和检验器的维护成本和开发成本，提高缓存电路验证方法的通用性。

本发明实施例提供的技术方案，通过获取与待测缓存电路对应的验证规格书，通过验证激励生成器根据验证规格书，以及待测缓存电路对应的电路规格书生成访问事务，并通过验证激励接口根据访问事务生成与待测缓存电路对应的驱动信号，通过检验器接口将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将存储事务和加载事务传输至检验器，通过检验器根据存储事务和加载事务，对待测缓存电路进行验证的技术手段，可以保证验证人力实现充分调动，提高缓存电路的验证效率，以及验证方法的通用性。

在上述实施例的基础上，所述验证激励生成器、验证激励接口、检验器接口以及检验器，可以集成在缓存电路验证系统中。具体的，所述系统可以通过SystemVerilog、Python或者SystemC语言实现，本实施例对此并不进行限制。

图2为本发明实施例二提供的一种缓存电路的验证方法的流程图，本实施例是对上述实施例的进一步细化。如图2所示，该方法包括：

步骤210、获取与所述待测缓存电路对应的验证规格书。

步骤220、通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问地址，并根据所述访问地址生成访问事务。

在此步骤中，可选的，所述访问事务包括存储事务和加载事务，所述访问事务中可以包含访问地址和访问属性。

在本实施例的一个实施方式中，所述访问地址中包括多个地址段；每个地址段中包括起始地址、终止地址、地址段属性以及地址域随机约束条件。其中，所述地址段属性中可以包括地址加载属性、存储属性以及缓存属性等。地址域随机约束条件是指，访问地址所属地址域对应的约束条件。

在一个具体的实施例中，所述地址域随机约束条件可以通过以下方式生成：根据用户设定的地址值生成；根据仿真过程随机产生的地址值生成；根据随机产生的全部不同地址值生成；根据预设的约束代码生成。

步骤230、通过验证激励接口，根据所述访问事务生成与待测缓存电路对应的驱动信号。

步骤240、通过检验器接口，将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将所述存储事务和加载事务传输至检验器。

步骤250、通过所述检验器，根据所述存储事务对检验器中记录的参考缓存行（CacheLine）进行更新，并将所述加载事务与更新后的参考缓存行进行比较。

在此步骤中，可选的，检验器可以将加载事务和参考缓存行，分别对应的数据值和数据状态进行比较。

步骤260、根据比较结果，确定与所述待测缓存电路对应的验证结果。

本发明实施例提供的技术方案，通过获取与待测缓存电路对应的验证规格书，通过验证激励生成器根据验证规格书，以及待测缓存电路对应的电路规格书生成访问地址，并根据访问地址生成访问事务，通过验证激励接口，根据访问事务生成与待测缓存电路对应的驱动信号，通过检验器接口，将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将存储事务和加载事务传输至检验器，通过检验器根据存储事务对检验器中记录的参考缓存行进行更新，并将加载事务与更新后的参考缓存行进行比较，根据比较结果确定与待测缓存电路对应的验证结果的技术手段，可以保证验证人力实现充分调动，提高缓存电路的验证效率，以及验证方法的通用性。

图3为本发明实施例三提供的另一种缓存电路的验证方法的流程图，本实施例是对上述实施例的进一步细化。在本实施例中，所述验证激励生成器的数量为多个；多个验证激励生成器构成了多个验证激励组。如图3所示，该方法包括：

步骤310、获取与所述待测缓存电路对应的验证规格书。

步骤320、通过所述多个验证激励组，根据所述验证规格书，以及待测缓存电路对应的电路规格书，分别生成对应的访问事务。

在本实施例的一个实施方式中，所述多个验证激励组中包括多个接口验证激励组，以及顶层验证激励组。通过所述多个验证激励组，根据所述验证规格书，以及待测缓存电路对应的电路规格书，分别生成对应的访问事务，包括：通过各所述接口验证激励组，分别生成与待测缓存电路中对应从机接口匹配的访问事务；各所述接口验证激励组与待测缓存电路的从机接口一一对应；通过所述顶层验证激励组，生成与待测缓存电路中从机接口匹配的互斥访问事务。

在一个具体的实施例中，假设待测缓存电路中包括两个从机接口，分别为从机接口0和从机接口1，则所述多个验证激励组中可以包括接口0验证激励组、接口1验证激励组以及顶层验证激励组。

在本实施例的一个实施方式，接口0验证激励组和接口1验证激励组，可以分别生成从机接口0和从机接口1匹配的访问事务。顶层验证激励组可以生成从机接口0和从机接口1匹配的互斥访问事务，具体实现流程如下：

S31、根据随机产生的全部不同地址值，生成访问地址中的地址域随机约束条件。

S32、通过各验证激励组生成访问事务。其中，顶层验证激励组生成的访问事务，与接口0验证激励组和接口1验证激励组生成的访问事务的属性相同，并且顶层验证激励组生成的访问事务的数量，为接口0验证激励组和接口1验证激励组生成的访问事务的数量总和。

在本实施例中，每个验证激励组中可以包括3个通用的验证激励生成器，具体数值可以根据实际情况进行预设，本实施例对此并不进行限制。以验证激励组中包括3个验证激励生成器为例，每个验证激励生成器可以按照一一对应的地址段生成访问事务。

具体的，假设某个验证激励组中包括验证激励生成器A、验证激励生成器B以及验证激励生成器C，则验证激励生成器A可以生成地址段A1对应的访问事务A11，验证激励生成器B可以生成地址段B1对应的访问事务B11，验证激励生成器C可以生成地址段C1对应的访问事务C11。

其中，地址段A1、B1与C1不重叠。访问事务A11可加载、可存储、可缓存。访问事务B11可加载、可存储、不可缓存。访问事务C11可加载、不可存储、可缓存。

步骤330、通过验证激励接口，根据所述访问事务生成与待测缓存电路对应的驱动信号。

步骤340、通过检验器接口，将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将所述存储事务和加载事务传输至检验器。

步骤350、通过所述检验器，根据所述存储事务和加载事务，对所述待测缓存电路进行验证。

在本实施例的一个实施方式中，所述检验器的数量为多个；多个检验器中包括第一检验器以及第二检验器；其中，所述第一检验器用于对待测缓存电路的整体功能进行验证；所述第二检验器用于对待测缓存电路的子模块功能进行验证。

在一个具体的实施例中，第一检验器对应的存储事务和加载事务，可以来自待测缓存电路的从机接口。第二检验器中可以包括三种不同类型的检验器，分别为检验器1、检验器2和检验器3。

其中，检验器1对应的存储事务来自待测缓存电路的从机接口，加载事务来自待测缓存电路中仲裁器的输出接口。检验器2对应的存储事务和加载事务，来自于待测缓存电路中的存储器接口。检验器3对应的存储事务来自待测缓存电路中的控制电路，加载事务来自待测缓存电路的主机接口。

在本实施例中，检验器除了包括上述第一检验器和第二检验器外，还可以按照具体的验证类型以及验证方式等，划分为第三检验器和第四检验器等，对此本实施例并不进行限制。

本发明实施例提供的技术方案，通过获取与待测缓存电路对应的验证规格书，通过多个验证激励组根据验证规格书，以及待测缓存电路对应的电路规格书，分别生成对应的访问事务，通过验证激励接口根据访问事务生成与待测缓存电路对应的驱动信号，通过检验器接口将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将存储事务和加载事务传输至检验器，通过检验器根据存储事务和加载事务，对待测缓存电路进行验证的技术手段，可以保证验证人力实现充分调动，提高缓存电路的验证效率，以及验证方法的通用性。

图4为本发明实施例四提供的一种缓存电路的验证装置的结构示意图，所述装置应用于电子设备中。如图4所示，该装置包括：事务生成模块410、事务传输模块420和电路验证模块430。

其中，事务生成模块410，用于获取与待测缓存电路对应的验证规格书，通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问事务，并通过验证激励接口，根据所述访问事务生成与待测缓存电路对应的驱动信号；

事务传输模块420，用于通过检验器接口，将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将所述存储事务和加载事务传输至检验器；

电路验证模块430，用于通过所述检验器，根据所述存储事务和加载事务，对所述待测缓存电路进行验证；

其中，所述验证激励接口和检验器接口，均根据所述待测缓存电路以及电路规格书预先配置得到。

本发明实施例提供的技术方案，通过获取与待测缓存电路对应的验证规格书，通过验证激励生成器根据验证规格书，以及待测缓存电路对应的电路规格书生成访问事务，并通过验证激励接口根据访问事务生成与待测缓存电路对应的驱动信号，通过检验器接口将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将存储事务和加载事务传输至检验器，通过检验器根据存储事务和加载事务，对待测缓存电路进行验证的技术手段，可以保证验证人力实现充分调动，提高缓存电路的验证效率，以及验证方法的通用性。

在上述实施例的基础上，所述验证规格书中包括验证激励生成器、检验器，以及与所述待测缓存电路对应的验证环境。所述验证激励生成器的数量为多个；多个验证激励生成器构成了多个验证激励组。所述多个验证激励组中包括多个接口验证激励组，以及顶层验证激励组。所述检验器的数量为多个；多个检验器中包括第一检验器以及第二检验器；其中，所述第一检验器用于对待测缓存电路的整体功能进行验证；所述第二检验器用于对待测缓存电路的子模块功能进行验证。

事务生成模块410包括：

地址生成单元，用于通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问地址，并根据所述访问地址生成访问事务；其中，所述访问地址中包括多个地址段；每个地址段中包括起始地址、终止地址、地址段属性以及地址域随机约束条件；

验证激励组执行单元，用于通过所述多个验证激励组，根据所述验证规格书，以及待测缓存电路对应的电路规格书，分别生成对应的访问事务；

访问事务生成单元，用于通过各所述接口验证激励组，分别生成与待测缓存电路中对应从机接口匹配的访问事务；各所述接口验证激励组与待测缓存电路的从机接口一一对应；

互斥事务生成单元，用于通过所述顶层验证激励组，生成与待测缓存电路中从机接口匹配的互斥访问事务。

电路验证模块430包括：

更新单元，用于通过所述检验器，根据所述存储事务对检验器中记录的参考缓存行进行更新，并将所述加载事务与更新后的参考缓存行进行比较；

验证单元，用于根据比较结果，确定与所述待测缓存电路对应的验证结果。

上述装置可执行本发明前述所有实施例所提供的方法，具备执行上述方法相应的功能模块和有益效果。未在本发明实施例中详尽描述的技术细节，可参见本发明前述所有实施例所提供的方法。

图5示出了可以用来实施本发明的实施例的电子设备10的结构示意图。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。

如图5所示，电子设备10包括多个处理器11以及至少一个与处理器11通信连接的存储器，如只读存储器（ROM）12，随机访问存储器（RAM）13。

其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器（ROM）12中的计算机程序或者加载到随机访问存储器（RAM）13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM12以及RAM 13通过总线14彼此相连。输入/输出（I/O）接口15也连接在总线14上。

电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如缓存电路的验证方法。

在一些实施例中，缓存电路的验证方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的缓存电路的验证方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行缓存电路的验证方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上系统的系统（SOC）、负载可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）、区块链网络和互联网。

计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (9)

1.一种缓存电路的验证方法，其特征在于，所述方法包括：

获取与待测缓存电路对应的验证规格书；所述验证规格书中包括通用的验证激励生成器、通用的检验器，以及与待测缓存电路对应的验证环境；

通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问地址，并根据所述访问地址生成访问事务；

通过验证激励接口，根据所述访问事务生成与待测缓存电路对应的驱动信号；

通过检验器接口，将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将所述存储事务和加载事务传输至检验器；

通过所述检验器，根据所述存储事务和加载事务，对所述待测缓存电路进行验证；

其中，所述验证规格书，根据待测缓存电路对应的需求规格书设计得到；所述验证激励接口和检验器接口，均根据所述待测缓存电路以及电路规格书预先配置得到。

2.根据权利要求1所述的方法，其特征在于，通过所述检验器，根据所述存储事务和加载事务，对所述待测缓存电路进行验证，包括：

通过所述检验器，根据所述存储事务对检验器中记录的参考缓存行进行更新，并将所述加载事务与更新后的参考缓存行进行比较；

根据比较结果，确定与所述待测缓存电路对应的验证结果。

3.根据权利要求1所述的方法，其特征在于，

所述访问地址中包括多个地址段；每个地址段中包括起始地址、终止地址、地址段属性以及地址域随机约束条件。

4.根据权利要求1所述的方法，其特征在于，所述验证激励生成器的数量为多个；多个验证激励生成器构成了多个验证激励组；

通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问地址，并根据所述访问地址生成访问事务，包括：

通过所述多个验证激励组，根据所述验证规格书，以及待测缓存电路对应的电路规格书，分别生成对应的访问事务。

5.根据权利要求4所述的方法，其特征在于，所述多个验证激励组中包括多个接口验证激励组，以及顶层验证激励组；

通过所述多个验证激励组，根据所述验证规格书，以及待测缓存电路对应的电路规格书，分别生成对应的访问事务，包括：

通过各所述接口验证激励组，分别生成与待测缓存电路中对应从机接口匹配的访问事务；各所述接口验证激励组与待测缓存电路的从机接口一一对应；

通过所述顶层验证激励组，生成与待测缓存电路中从机接口匹配的互斥访问事务。

6.根据权利要求1所述的方法，其特征在于，所述检验器的数量为多个；多个检验器中包括第一检验器以及第二检验器；

其中，所述第一检验器用于对待测缓存电路的整体功能进行验证；所述第二检验器用于对待测缓存电路的子模块功能进行验证。

7.一种缓存电路的验证装置，其特征在于，所述装置包括：

事务生成模块，用于获取与待测缓存电路对应的验证规格书；所述验证规格书中包括通用的验证激励生成器、通用的检验器，以及与待测缓存电路对应的验证环境；

通过验证激励生成器，根据所述验证规格书，以及待测缓存电路对应的电路规格书生成访问地址，并根据所述访问地址生成访问事务；

通过验证激励接口，根据所述访问事务生成与待测缓存电路对应的驱动信号；

事务传输模块，用于通过检验器接口，将待测缓存电路对应的实时采集信息，转换为存储事务和加载事务，并将所述存储事务和加载事务传输至检验器；

电路验证模块，用于通过所述检验器，根据所述存储事务和加载事务，对所述待测缓存电路进行验证；

其中，所述验证激励接口和检验器接口，均根据所述待测缓存电路以及电路规格书预先配置得到。

8.一种电子设备，其特征在于，所述设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-6中任一项所述的缓存电路的验证方法。

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-6中任一项所述的缓存电路的验证方法。

Images