KR0138257B1

KR0138257B1 - 집적 회로의 테스팅 장치 및 테스팅 방법

Info

Publication number: KR0138257B1
Application number: KR1019900003796A
Authority: KR
Inventors: 더블류.리틀버리 휴그; 씨.스와프 마빈
Original assignee: 빈센트 죠셉 로너; 모토로라 인코포레이티드
Priority date: 1989-03-24
Filing date: 1990-03-21
Publication date: 1998-06-15
Also published as: EP0388790A3; EP0388790A2; KR900014903A; EP0388790B1; JPH02268281A; DE69030015D1; DE69030015T2; US4989209A

Abstract

내용없음

Description

집적 회로의 테스팅 장치 및 테스팅 방법

제1도는 단일 테스터 채널에 직렬로 결합된 장치의 한 세그먼트의 블록도

제2도는 단일 터미널 전자 장치의 블록도

제3도는 테스트 받는 회로의 몇몇 터미널의 파라매터 테스팅을 가능하게 하는 장치의 부분의 블록도

제4도는 각 테스트 채널을 위해 테스트 받는 회로의 한 터미널에 대한 고속 테스팅을 가능하게 하는 장치의 부분의 블록도

*도면의 주요부분에 대한 부호의 설명

11:테스터12,13,14:데이터 라인

16,17,18:시프트 레지스터27:비교기

28:2진 래치36:FET 스위치

47:버퍼49:검출기

[발명의 배경]

본 발명은 일반적으로 자동 디지탈 테스트(test) 시스템에 관한 것으로, 특히, 본 발명은 가용한 테스트 채널수 보다 더 많은 회로 터미널 또는 핀을 가진 논리 회로와 다층-채널 테스터(tester) 사이에 데이터를 전송하기 위한 장치 및 방법에 관한 것이다.

테스팅 논리 회로, 특히, 집적 회로는 결함있는 장치가 조립되고 이용되기전에 그 결함있는 장치를 식별하기 위해서 전자 회로 제조업자에게는 매우 중요하다. 상기 회로가 패키지 되기 전후에 집적 회로가 테스트되는 것이 바람직하다. 현재의 전자산업은 전자 회로의 크기를 축소시키며 복잡해지는 방향으로 발전하여, 회로 사이의 통신에 필요한 핀들의 수를 증가시킨다. 회로가 더 복잡해짐에 따라 기존 장치로 상기 회로를 테스트 하기가 어렵거나 불가능하게 된다. 테스터기가 수백내지 수천 이상의 터미널을 가진 회로를 지원하는 것이 중요하며, 동시에 테스트 장치의 비용을 절감하는 것도 중요하다. 따라서, 단일 테스트 채널이 지원할 수 있는 터미널 수를 확장하기 위한 방법은 새로운 회로에 대한 수요를 충족하기 위해 개선되어왔다.

집적 회로 구성에 있어서의 다른 경향은 특수한 응용과 고객 설계에 의한 회로를 구성하는 방향으로 진행되어 왔으며, 그 결과 테스트 되어야 할 회로의 다양화와 다양한 설계 규칙이 개발되었다. 이들 부가된 복잡성으로 인해 회로의 테스팅 비용은 최종 회로 비용의 상당 부분을 차지하게 된다. 또한, 테스팅은 회로 성능을 결정하는 회로 설계 규칙에 제한을 가한다. 테스트 장치는 회로의 설계에 최소의 제한을 가한 다양한 회로를 지원할 수 있으며 호환 가능성이 커야 한다.

특히 주목되는 한 분야로 테스트 받는 회로와 테스터 사이에 테스트 신호를 전송하는 것이다. 테스터의 각 채널은 보통은 다중 강제 및 측정 회로를 갖는데 이는 직렬 자극 데이터를 테스터로부터 테스트 받는 회로로 통과시키며, 직렬 응답 데이터를 테스트 받는 회로로부터 테스터로 통과시키는데 이용된다. 자극 신호 패턴 자극 벡터는 테스터기와 연관된 대량 기억 장치에 기억된다. 테스트 받는 회로의 각 터미널은 그 단자에 논리 신호를 강제하는 구동기와, 상기 터미널의 응답 전압을 검출하는 비교기와 연관되며 응답 벡터를 상기 테스터에 출력한다. 상기 테스터는 구동기와 비교기를 제어하는 강제 및 측정 회로에 자극 벡터를 통과시킨다. 상기 방법으로, 자극 벡터는 테스트 받는 회로에 인가되며 응답 벡터는 테스트 받는 회로로부터 기록된다. 그러나, 다수의 핀을 가진 회로에 대해서 각 터미널에 대한 강제 및 측정 회로의 제조 비용이 커지게 된다. 또한, 보다많은 수의 핀을 가진 새로운 회로가 이들을 평가하는 테스터보다 더 빠르게 개선되어 회로 터미널 수 보다 더 적은 수의 테스트 테스트 장치의 테스트 채널 수는 회로 터미널 수보다 작게된다.

상기 문제점의 한 해결책은 테스트 받는 회로의 일부로서 테스트 회로를 포함 하는 것이다. 여러 방법이 이용되지만, 각 방법은 회로에 부가 논리 소자가 필요하고 회로 성능을 저하시킨다는 점에서는 상호 유사하다. 경계(boundary)주사라 불리어지는 일반적인 한 방법은 논리 회로의 각 터미널 사이에 결합된 시프트 레지스터 래치의 사슬(chain)로 구성된다. 이 방법에 있어서, 상기 시프트 레지스터 래치의 사슬을 따라 자극 벡터를 이동시킴으로써 이 자극 벡터는 한 테스트 채널로부터 회로의 모든 터미널 채널까지 통과된다. 테스터로부터 스트로브(strobe)펄스를 수신할시, 시프트 레지스터 래치는 자극 벡터를 테스트 받는 회로에 인가된다. 유사 방법으로, 응답 벡터는 시프트 레지스터 사슬에 로드되며 테스트 받는 회로로부터 테스터에 시프트된다. 경계 주사 기술은 단지 네터미널을 이용하는데, 즉 자극 벡터인(In), 응답 벡터 아우트(out), 클럭, 스트로브를 이용한다. 그러나, 경계 주사를 이용하는 테스트 시간은 사슬 터미널 수에의해 승산된다. 그래서, 100핀 회로에 대해서 자극 벡터를 테스트 받는 회로로 전송하는데 100클럭 펄스가 필요하며 테스트 받는 회로에서부터 테스터에 응답 벡터를 전송하는데 100클럭 펄스가 필요하고, 그 결과 다수의 터미널을 가진 소자에 대한 테스트 시간은 상당히 증가된다. 게다가, 경계주사 회로는 논리 회로가 이용되는 경우에 논리 회로로부터 지연 시간을 매 입력 및 출력에 부가한다. 마지막으로, 상기 경계 주사 회로는 회로에 25%이상의 칩 영역을 부가하여, 논리 비용을 증가시킨다.

상기 문제점의 다른 해결책은 더 많은 회로 터미널을 지원하도록 테스터를 더 정밀하게 만드는 것이다. 이를 위해서는 한 터미널 이상을 지원하도록 다중화되어야 하며 또는, 새로운 장치가 필요하다. 종래의 다중화 방법은 너무 느리며 논리 회로를 완전히 테스트하지 못했다. 더 많은 테스트 채널을 가진 새로운 장치는 점점 값이 비싸지며 최초에 회로가 생산될 때 제조자가 일상적으로 이용하기는 곤란하다. 그래서, 각 테스트 채널을 가진 하나 이상의 회로 터미널을 지원하며, 테스트 되는 회로에 제한과 한계를 가하지 않고 다양한 논리 회로를 충분히 테스트 하기 위한 호환성을 유지하는 테스트 장치가 요구된다.

따라서, 본 발명의 목적은 최소한의 소자를 이용하여 테스트 받는 논리 회로와 테스터 사이에 데이터를 전송하는 장치 및 방법을 제공하는데 있다.

본 발명의 다른 목적은 최소 비용으로 테스트 받는 논리 회로와 테스트 사이에 데이터를 전송하는 장치 및 방법을 제공하는데 있다.

본 발명의 다른 목적은 테스트 채널당 하나 이상의 회로 터미널을 지원할 수있고 테스트 받는 논리 회로와 테스터 사이에 데이터를 전송하는 장치 및 방법을 제공하는데 있다.

본 발명의 또다른 목적은 다양한 논리 회로가 테스트되게 하고 테스트 받는논리 회로와 테스터 사이에 데이터를 전송하는 장치 및 방법을 제공하는데 있다.

[발명의 개요]

본 발명의 다른 목적 및 장점은 테스트 받는 논리 회로와 다수의 테스트 채널은가진 테스터 사이에 데이터를 전송하는 장치를 제공함으로써 달성되며, 상기 논리 회로는 다수의 터미널을 가지며, 이 터미널 수는 테스터의 테스트 채널 수 보다 상당히 많다. 상기 장치는 논리 회로에 대한 터미널의 서브세트(subset)사이에 한 테스트 채널로부터 자극 데이터를 분할할 수 있으며, 터미널의 서브 세트로부터 응답 테이터를 어셈블링하며, 응답 데이터를 테스트 채널에 보낸다. 상기 장치는 또한 기능 테스트 모드,파라매터 테스트 모드. 고속 주사 테스트 모드로 동작할 수 있다.

[도면의 상세한 설명 ]

일반적으로, 논리 회로의 기능 테스팅을 위해서는 테스트 신호 또는 자극 벡터가 테스트 받는 회로의 입력핀들에 인가되어야 하며, 응답 데이터는 테스트 받는 회로의 출력핀들로부터 검출되어야 한다. 상기응답 데이터 또는 응답 벡터는 테스터에 의해 예상 응답 벡터와 비교되며, 상기 예상 응답 데이터는 자극 벡터와 함께 테스터 메모리에 기억된다. 만약 예상 응답 벡터와 응답 벡터 사이에 불일치가 존재한다면, 테스트 받는 회로에 결함이 있는 것이다. 자극 벡터 및 응답 벡터는 통상 수천 비트의 데이터를 구비된다. 기능 데스팅에 부가하여, 논리 회로의 몇몇 부분의 파라매터 테스트가 바람직하다. 또한, 테스트 시의 회로는 테스터가 평가하는 주사경로로 불리어지는 테스트 회로에 구성된 몇몇 형태를 포함할 수 있다. 그러므로, 테스트 받는 회로와 테스터 사이의 데이터를 전송하는 장치는 기능, 파라매터, 주사경로 테스팅을 완성하도록 다수의 모드로 동작한다. 현재의 테스터는 각각이 테스터 받는 회로에 대한 터미널의 기능, 파라매터, 주사 경로 테스팅을 할 수 있는 다수의 테스트 채널을 구비한다.

제1도는 테스트 채널(25)을 경유하여 테스터(11)에 결합된 장치의 한 세그먼트를 도시하고 있다. 이 장치는 테스트 받는 회로와 테스터(11)사이를 인터페이스하도록 동작함으로써 테스터(11)가 지원할 수 있는 핀이나 단자(22)의 수를 상당히 증가시킨다. 테스트 채널(25)은 테스트 받는 회로의 핀(22)과 테스터(11)사이의 데이터를 전송하는(12),(13) 및 (14)와 같은 다중 데이터를 라인을 구비한다. 양호한 실시예에 있어서 임의의 테스트 채널(25)의 수도 가능하지만, 테스트(11)는 64개의 테스트 채널(25)을 가진다. 테스터(11)의 각 테스트 채널은 제1도에서 도시된 것과 유사한 장치의 세그먼트에 결합된다. 입력 라인(12)은 직렬 자극 데이터를 시프트 레지스터(18)의 직렬 입력에 인가한다. 시프트 레지스터(18)는 다수의 단(18a,18b,18c,18d)구비하고, 테스터(11)의 클럭 신호에 의해 제어되며, 클럭 신호가 수신될 때, 한 비트의 자극 데이터가 자극 데이터 라인(12)으로부터 시프트 레지스터(17)로 시프트되며 동시에 데이터가(18a)에서(18b)로, (18b)에서 (18c)로, (18c)에서 (18d)로 시프트된다.

그래서, 시프트 레지스터(18)는 4 스테이지를 구비하며, 즉 시프트 레지스터(18)는 4 비트 시프트 레지스터로 되어 있지만, 임의의 수의 비트가 시프트 레지스터(18)에 포함될 수 있다. 양호한 실시예에서, 시프트 레지스터(18)는 16스테이지를 구비하여 각 세그먼트가 16터미널 전자 장치를 가질 것이며 16터미널(22)에 출력한다. 제1도에서 도시된바와 같은 각 세그먼트와 연관된 핀 또는 터미널(22)은 터미널의 서브세트로 불리어진다.

만약 충분한 자극 데이터가 시프트 레지스터로 로드되어 모든 스테이지를 채우는 경우, 스트로브(strobe)신호가 테스터(11)에서 터미널 전자 장치(21A내지 21D)로 보내져서, 시프트레지스터(18)에서 터미널 전자 장치(21A내지 21D)로 데이터가 전송되게 한다. 상기 전송은 시프트 레지스터 스테이지(18a)에 기억된 데이터가 터미널 전자 장치(21A)로 이와 유사하게(18b)에서 (21B)로 이루어진다.

제2자극 데이터 라인(13)은 자극 데이터 라인(12)과 병렬로 결합되어 있다. 최소한 하나의 자극 데이터 라인이 테스트 회로를 자극하는데 필요하지만, 임의 수의 자극 데이터 라인이 다양한 광역 자극 신호를 테스트 받는 회로에 인가하기 위해 이용될 수 있다. 2진 논리를 이용하여 n개의 자극 데이터 라인은 2n개 까지의 유일한 자극 신호를 정의할 수 있다. 시프트 레지스터(16)는 시프트 레지스터(18)에 유사한 형태로 동작하며, 스트로브 신호가 테스터(11)로부터 전송될 때 데이터는 (16a)에서 터미널 전자 장치(21A)로 전송되며, (16b)에서 (21B)로 전송된다.

터미널 전자 장치(21A내지 21D)는 시프트 레지스터(17)의 병렬 입력에 결합된다. 시프트 레지스터(17)의 직렬 출력은 응답 데이터 라인(14)에 의해 테스터(11)에 결합된다. 시프터 레지스터(17) 및 응답 데이터 라인(14)의 기능은 이후 더 세부적으로 기술될 것이다.

제2도는 단일 터미널 전자 장치(21A)의 블록도를 도시하고 있다. (21A)와 유사한 터미널 전자 장치는 테스트 받는 회로에 대한 각 터미널(22)과 연관된다. 명백하게 하기 위해 제2도는 단지 터미널 전자 장치(21A)만을 도시하고 있지만, 터미널 전자 장치는 동일 형태로 대응 시프트 레지스터(18), 시프트 레지스터(16), 회로 터미널(22)에 결합된 것으로 이해해야 한다. 양호한 실시예에 있어서, 자극 신호는 고논리 신호, 저논리 신호, 3상태 또는 고 임피던스 신호를 구비하며, 두 자극 벡터가 세 자극 신호를 실현하도록 요구된다. 시프트 레지스터 셀(18A)은 논리 고 자극에 대응하는 데이터를 전송하며, 시프트 레지스터 셀(16a)은 논리 3상태 자극에 대응하는 데이터를 전송한다. 2진 래치(28)가 테스터(11)로부터 스트로브 신호를 수실할 때 데이터는 시프트 레지스터 셀(18A)로부터 2진 래치(28)로 전송된다. 래치(28)는 다른 스트로브 신호가 테스터(11)로부터 수신될때까지 2진 출력으로 데이터를 유지한다. 래치(28)의 2진 출력은 스위치(29)를 제어하며, 상기 스위치(29)는 논리 고 데이터가 2진 래치(28)로부터 수신되는 때 논리 고 기준 전압(32)을 회로 터미널(22)에 결합시키는 역할을 한다. 만약 시프트 레지스터(28)가 논리 저 데이터를 포함하면, 스위치(29)는 동작되지 않으며 고 임피던스 상태로 된다. 2진 래치(26)는 2진 래치(28)와 유사한 방식으로 자극 데이터를 수신하여 저장한다. 2진 래치(26)의 출력은 스위치(31)를 제어하며, 상기 스위치(31)는 논리 저 데이터가 2진 래치(26)에서부터 수신되는 때 논리 저 기준 전압(33)을 터미널(22)에 결합한다. 논리 고 데이터가 2진 래치(26)에 저장되는 경우, 스위치(31)는 임피던스 상태가 된다. 상기 방법으로 논리 고 신호, 논리 저 신호, 또는 임피던스 또는 3상태 신호로 테스트 받는 회로 터미널(22)을 자극하는 것이 가능하다.

동작중에 터미널(22)가 입력 터미널이면, 일련의 논리 고 및 논리 저 신호가 그 터미널에 인가된다. 그러나, 출력단자의 자극 벡터는 단지 3상태 데이터를 유지하며, 이에 의해 스위치(29) 및 스위치(31)가 그 터미널에 고 임피던스 상태로 된다. 그래서, 출력 터미널은 고 임피던스로 종료되며 출력 터미널의 전압은 테스트 받는 논리 회로의 응답 전압이 된다. 상기 응답 전압은 비교기(27)에 결합되어, 상기 비교기는 응답 전압과 기준 전압(34)을 비교한다. 기준 전압(34)은 논리 저와 논리 고 기준 전압 사이에서 세트된다. 이 방법으로 비교기(27)의 출력은 응답 전압이 논리 고이면 논리 고이고, 응답 전압이 논리 저이면 논리 저이다. 상기 비교기(27)의 출력은 출력 시프트 레지스터 스테이지(17A)에 결합된다.

다시 제1도를 참조하면, 각 터미널 전자 장치(21A내지 21D)부터 온 응답 데이터는 출력 시프터 레지스터(17)에 결합되며, 출력 시프터 레지스터(17)의 각 스테이지(17a내지 17d)는 테스트 받는 회로의 한 터미널(22)에 대응한다. 출력 시프트 레지스터(17)는 테스터(11)로부터 클럭 신호에 의해 제어된다. 응답 데이터는 17a로부터 17b, 17c, 17d로 전송되며, 마지막으로 응답 데이터는 응답 라인(14)으로 테스터(11)에 직렬로 통과된다.

시프트 레지스터(16,17,18)는 각각 동일한 수의 스테이지를 구비하며, 각 부분은 시프트 레지스터(16,17,18)에서 스테이지 수와 동일한 수의 터미널 전자 장치(21A내지21D)를 포함한다. 그래서, 회로가 다수 모드중의 제1모드로 동작하는 경우, 직렬 자극 데이터는 시프트 레지스터(16,18)에 전송되며 병렬 자극 데이터로 변환되며, 이 병렬 자극 데이터는 회로 터미널(22)을 구동하는 터미널 전자 장치(21A내지 21D)에 전송된다. 응답 전압은 테스트 받는 회로에 의해 발생되며 회로 터미널(22)로부터 검출되며 병렬 형태로 출력 시프트 레지스터(17)에 통과되며, 이 출력 시프트 레지스터는 병렬 응답 데이터를 직렬 응답 데이터로 변환한다. 그래서, 직렬 응답 데이터는 분석하기 위해 테스터(11)에 전송된다. 이 사이클은 테스트 받는 회로의 기능적 테스팅이 완료될 때가지 반복돈다. 이 방법으로 64테스트 채널을 가지며 각 채널이, 장치의 한 세그먼트에 결합되고 각 세트먼드가 16개의 단자를 각 테스트 채널 및 16터미널을 지원하는 테스터는 64 X 16또는 1024터미널로 회로를 기능적으로 테스팅할 수 있다.

제3도는 제1도 및 제2도에서 도시된 회로와 함께 동작하는 부가 회로의 블록도를 도시하고 있으며, 장치가 다수 모드중에 제2모드로 동작하는 경우에 활성화된다. 제3도에서 도시된 회로는 터미널(22)의 세트중 한 터미널에서 파라메터 측정이 가능하게 된다. 게다가, 터미널들(22)중의 다른 하나는 테스터(11)에 장착된 정밀 전원장치(도시되지 않음)로 자극될 수 있다. 이 정밀 전원 장치는 자극 데이터 라인(37)에 의해 장치의 세그먼트에 결합된다. 이 방식으로 테스트 받는 회로에 대한 파라매터 정보가 취합될 수 있다.

장치가 제2모드로 동작할 때, 터미널 전자 장치(21A내지 21D)는 상술된 바와 같이 동작되며 터미널(22)에 논리 신호를 유지한다. 회로 터미널에 논리 자극 신호는 파라매터 측정이 실행되는 동안에 일정하게 유지된다. 전압 또는 전류를 공급할 수 있는 정밀 전원장치 테스터(11)가 각 테스트 채널(25)용으로 제공된다. 자극 데이터 라인(37)은 한 세트의 전계효과 트랜지스터(FET)스위치(36)중 한 측에 접속된다. FET스위치(36) 세트는 테스터(11)로부터 터미널 선택 데이터(39)에 의해 제어된 멀티플렉서(38)에 의해 제어된다. 멀티플렉서(38)는 FET스위치(36)의 세트중 한 FET스위치(36)를 선택한다. 각 FET스위치(36)는 테스트 받는 회로의 한 터미널(22)에 접속되며, FET스위치(36)가 멀티플렉서(38)에 의해 작동되는 때에 정밀 전원 장치가 터미널(22)의 한 터미널에 접속된다. 측정 멀티플렉서(40)는 터미널(22)의 각 터미널에 결합된 한 입력을 가진다. 멀티플렉서(40)는 테스터(11)로부터 터미널 선택 데이터(41)에 의해 제어된다. 터미널(22)의 한 터미널이 선택되어, 그 터미널에서 온 데이터는 파라매터 측정 라인(42)에 전송되며 테스터(11)에 보내진다.

정상적인 동작에서 자극 데이터는 다수의 사이클 동안 제1도 및 제2도에서 도시된 회로에 의해 테스트 받는 회로에 전송되며, 테스트 받는 회로가 금지된 상태로 된다. 터미널 전자 장치(21)는 제3도에서 도시된 회로가 동작되는 시간 주기 동안 회로 터미널(22)에 자극 데이터를 유지한다. 이 주기 동안에 입력 터미널에 대응하는 최소한 한 터미널(22)은 정밀 전원 장치에 의해 자극되고, 출력 터미널에 대응하는 최소한 한 터미널(22)가 멀티플렉서(40)와 파라미터 측정 라인(42)을 통해 파라매터 측정 회로에 결합된다. 파라매터 측정이 완료되면 멀티플렉서(38,40)는 최초 단자(21)로부터 파라매터 측정회로를 단절시키며, 다시 장치는 제1도 및 제2도에서 도시된 전자 회로를 이용하여 데이터를 전송하여 제1모드로 기능한다.

제4도는 제1도, 제2도 및 제3도에 도시된 회로와 함께 동작하는 부가 회로를 도시한다. 제4도에서 도시된 부가 회로에 의해 터미널(22)의 한 터미널의 고속테스팅이 가능하게 된다. 스위치(46)는 터미널(22)의 세트중 최소 하나에 결합된다. 스위치(46)가 테스터(11)로부터 온 제어 신호에 의해 작동될 때, 대응 터미널(22)은 터미널 전자 장치(21)와 제3도에서의 회로로부터 단절한다. 스위치(46)가 동작될 때 장치는 다수 모드의 제3모드로 동작하며, 고속 주사 경로 테스팅이 실행된다. 스위치(46)가 작동될 때, 멀티플렉서(48)로 동작하여 자극라인(12)로부터 버퍼(47)까지 자극 데이터를 유도한다. 버퍼(47)의 출력은 스위치(46)에 결합되어,터미널(22)에 결합된다. 이 방법으로 직렬 자극 라인(12)으로 부터의 자극 데이터는 터미널(22)의 세트중 한 터미널에만 결합되며, 자극 데이터는 빠르게 연속하여 터미널(22)에 인가된다. 만약 터미널(22)이 출력 터미널이면, 어떠한 자극 데이터는 버퍼(47)에 인가되지 않으며 고 임피던스 신호가 터미널에 유지되며, 이 경우에 있어서 터미널(22)의 전압은 테스트 받는 회로에 의해 발생된 응답이 된다. 검출기(49)는 터미널(22)의 응답 전압을 논리 저 및 논리 고 기준 전압 사이의 어떤 전압인 기준 전압(51)과 비교한다. 검출기(49)는 테스터(11)에 직렬 응답 라인(52)의 직렬 응답 신호를 출력한다. 이 방법에 있어서, 직렬 응답 데이터는 터미널(22)의 세트중 한 터미널(22)에 급격하게 인가될 수 있으며, 직렬 응답 데이터는 급속하게 모아져 테스터(11)에 리턴된다. 그래서, 응답 데이터는 테스터(11)의 예상 패턴과 비교되어 통과/비통과 결정이 내려진다.

테스트 받는 회로와 다중-채널 디지탈 회로 테스터 사이에 데이터를 전송하기 위한 개선된 장치 및 방법이 본 명세서에서 개시되어 있으며, 상기 장치는 테스트 받는 회로의 각 터미널에 보다 적은 소자를 이용하여 테스터의 비용이 절감되며, 본 발명에의해 단일 테스터 채널이 테스트 받는 회로의 다수 터미널을 테스트할 수 있다. 상기 제공된 장치는 테스트 받는 논리 회로에 제한을 부가하지 않아, 다양한 회로가 단지 기억 자극 벡터를 변화시켜 테스트되도록 한다. 상기 제공된 장치는 또한 다수의 모드로 동작 가능하며 기능적인 테스팅 뿐만 아니라 파라매터 테스팅 및 테스트 받는 논리 회로의 고속 테스팅을 할 수 있다.

Claims

다중-채널 테스터와 테스트 받는 논리 회로 사이에 테스트 데이터 및 응답 데이터를 전송하는 장치로서, 상기 장치는 복수의 모드중 한 모드로 동작 가능하며, 상기 논리 회로는 복수의 터미널을 가지며 각 터미널은 논리 회로의 구성에 따라서 입력 또는 출력이 되며, 상기 장치는 복수의 유사 세그먼트를 구비하며, 각 세그먼트는 다중-채널 테스터의 한 테스트 채널과 테스트 받는 회로 터미널중 서브세트 사이에 결합되며, 상기 테스트 채널은 상기 세그먼트에 직렬 자극 데이터를 제공하며, 상기 세그먼트로부터 직렬 응답 데이터를 분석하며, 각 세그먼트는 상기 장치가 다수 모드중 제1모드로 동작할 때 하나의 직렬 입력과 다수의 병렬 출력을 가지며 터미널의 서브 세트 사이에 직렬 자극 데이터를 분할 하는 제1변환수단과, 복수의 병렬 입력과 하나의 직렬 출력을 가지며 직렬 응답 데이터를 형성하기 위해 터미널의 서브 세트로부터 응답 데이터를 어셈블링하고 이 직렬 응답 데이터를 테스터에 보내기 위한 제2변환 수단과, 터미널에 접속된 복수의 유사 터미널 전자 장치를 포함하며, 상기 전자 장치는 상기 분할된 자극 데이터를 제1변환 수단으로부터 일시적으로 기억하기 위하 래칭 수단과, 상기 래칭 수단에 기억된 테스트 데이터에 의해 제어된 입력 터미널에 논리 신호를 강제하는 수단과, 출력 터미널의 응답 전압과 기준 전압을 비교하고 상기 응답 데이터를 제2변환기 수단에 출력하는 비교기를 더 구비하며, 각 세그먼트는 정밀 전원 장치를 최소한 하나의 입력 멀티플렉서가 상기 테스터로부터의 신호에 의해 제어되는 터미널의 서브 세트중 한 터미널에 결합하기 위해 이용된 제1 멀티플렉서와, 터미널의 서브 세트중 한 서부 세트로 데이터를 선택하며 데이터를 테스터에서 파라매터 측정 회로에 보내기위해 이용되고 테스터로부터의 제어 신호에 의해 제어되는 제2멀티플렉서를 구비하며, 이에 의해 상기 장치가 복수 모드중의 제2모드로 동작할시 파라매터 데이터가 터미널의 서브 세트중 한 터미널로부터 측정되며, 여기서 각 세그먼트는 하나의 직렬 입력과 하나의 직렬 출력을 가지며 테스터로부터 직렬 자극 데이터를 테스터로 결정하는 버퍼와, 터미널의 서브 세트중 한 터미널에 결합되고, 테스터에 의해 제어되며 상기 장치가 복수의 모드중 제3모드일 때 활성화되며, 논리 신호를 강제하는 상기 수단으로부터 상기 단자를 단절시킬 수 있으며 상기 단자를 상기 버퍼와 출력에 결합시키는 스위칭 수단과, 테스트 채널에서부터 버퍼의 입력에 직렬 자극 데이터를 유도하기 위해 이용된 제3멀티 플렉서와, 하나의 직렬 입력과 하나의 직렬 출력을 가지며 출력 데이터를 검출하고 상기 직렬 응답 신호를 보내는 검출기를 구비하며, 상기 스위칭 수단은 비교기에서부터 터미널을 단절시키고 상기 검출기에 터미널을 접속할 수 있는 것을 특징으로 하는 다중-채널 테스터와 테스트 받는 논리 회로 사이에 테스트 데이터 및 응답 데이터를 전송하는 장치,
테스터와 집적 회로 사이를 인터페이싱 하는 장치로서, 상기 장치는 한 테스트 채널에 결합된 직렬 입력과 복수의 병렬 출력을 가진 제1시프트 레지스터와, 각 래치가 제1시프트 레지스터의 병렬 출력중 하나에 결합되는 복수의 2진 래치와, 상기 2진 래치에 의해 제어되고 논리 기준 신호를 상기 집적 회로의 각 단자에 결합시키는 복수의 스위치와, 각 비교기는 집적 회로의 한 터미널에 결합되며 상기 터미널에서 응답 전압을 검출하도록 이용된 복수의 비교기와, 각 병렬 입력은 한 비교기에 결합되며 직렬 출력은 한 테스트 채널에 결합되는 복수의 병렬 입력과 하나의 직렬 출력을 가진 제2시프트 레지스터를 포함하는 테스터와 집적 회로 사이를 인터페이스 하는 장치.
각 채널이 직렬 자극 신호를 제공하며 직렬 응답 신호를 분석하는, 복수의 터미널을 가진 집적 회로를 다중-채널 테스터에 결합하는 방법으로서, 상기 방법은 상기 직렬 자극 신호를 병렬 자극 신호로 변환시키는 단계와, 집적 회로의 각 터미널과 연관된 한 출력을 가지는 2진 래치에 상기 병렬 자극 신호를 기억시키는 단계와, 상기 2진 래치의 출력의 함수인 논리 신호를 발생시키는 단계와, 복수 터미널의 각 터미널로부터 응답 신호를 검출하는 단계와, 상기 직렬 응답 신호를 형성하기 위해 복수 터미널의 한 세트로부터 상기 응답 신호를 어셈블링하는 단계를 구비하는 복수의 터미널을 가진 집적 회로를 다중-채널 테스터에 결합하는 방법.