DE69030015T2 - Verfahren und Vorrichtung zur Prüfung von integrierten Schaltungen mit zahlreichen Anschlüssen - Google Patents
Verfahren und Vorrichtung zur Prüfung von integrierten Schaltungen mit zahlreichen AnschlüssenInfo
- Publication number
- DE69030015T2 DE69030015T2 DE69030015T DE69030015T DE69030015T2 DE 69030015 T2 DE69030015 T2 DE 69030015T2 DE 69030015 T DE69030015 T DE 69030015T DE 69030015 T DE69030015 T DE 69030015T DE 69030015 T2 DE69030015 T2 DE 69030015T2
- Authority
- DE
- Germany
- Prior art keywords
- serial
- data
- test
- terminal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 149
- 238000000034 method Methods 0.000 title claims description 15
- 230000004044 response Effects 0.000 claims abstract description 59
- 230000008878 coupling Effects 0.000 claims abstract description 4
- 238000010168 coupling process Methods 0.000 claims abstract description 4
- 238000005859 coupling reaction Methods 0.000 claims abstract description 4
- 230000005284 excitation Effects 0.000 claims description 57
- 238000005259 measurement Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims 2
- 230000003750 conditioning effect Effects 0.000 claims 1
- 239000013598 vector Substances 0.000 abstract description 28
- 230000005669 field effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 238000011990 functional testing Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
- Die vorliegende Erfindung betrifft allgemein automatisierte, digitale Prüfsysteme. Insbesondere betrifft die Erfindung ein Verfahren und eine Vorrichtung zum Übertragen von Daten zwischen einer Mehrkanalprüfeinrichtung und einer logischen Schaltung, die mehr Schaltungsanschlüsse oder Stifte als die Anzahl der verfügbaren Prüfkanäle aufweist.
- Das Prüfen von logischen schaltungen und insbesondere von integrierten Schaltungen ist von hervorragender Bedeutung bei Herstellern von elektronischen Schaltungen, um fehlerhafte Einheiten zu erkennen, bevor sie zusammengebaut und verwendet werden. Es ist wünschenswert integrierte Schaltungen zu prüfen, bevor und nachdem die Schaltungen gepackt worden sind. Die Elektronikindustrie bewegt sich in Richtung zu abnehmenden Abmessungen und zu zunehmender Komplexität elektronischer Schaltungen, was die Anzahl der Stifte erhöht, die benötigt werden, mit den Schaltungen zu kommunizieren. Da die Schaltungen komplexer werden, wird es schwierig oder unmöglich, die Schaltungen mit bestehender Ausrüstung zu prüfen. Es ist für Prüfeinrichtungen wichtig geworden, daß sie Schaltungen mit mehreren hunderten bis mehr als eintausend Anschlüssen unterstützen können, während gleichzeitig die Kosten der Prüfvorrichtung verringert wird. Demgemäß sind Verfahren zur Erweiterung der Anzahl von Anschlüssen, die ein einziger Prüfkanal unterstützen kann, entwickelt worden, um Anforderungen neuer Schaltungen zu erfüllen.
- Eine andere Strömung bei Herstellern von integrierten Schaltungen ist in Richtung zur Anwendung bestimmter und kundenkonstruierter Schaltungen, was eine große Vielzahl an Schaltungen mit verschiedenen Konstruktionsregeln ergibt, die geprüft werden müssen. Diese zusätzlichen Komplexitäten können dazu beitragen, daß die Prüfkosten einer Schaltung einen beträchtlichen Anteil der Kosten der fertigen Schaltung sind. Auch hat das Prüfen Begrenzungen bei den Schaltungskonstruktionsregeln auferlegt, die häufig die Schaltungsleistung verschlechtern. Die Prüfvorrichtung muß zunehmend flexibler und fähig sein, eine breite Vielzahl von Schaltungen mit einer minimalen Anzahl an Einschränkungen zu unterstützen, die der Schaltungskonstruktion auferlegt werden.
- Ein Bereich besonderen Interesses ist, Prüfsignale zwischen der Prüfvorrichtung und der sich unter Prüfung befindenden Schaltung zu übertragen. Jeder Kanal einer Prüfeinrichtung weist typischerweise mehrere Zwangs- und Meßschaltungen auf, die verwendet werden, um serielle Anregungsdaten von der Prüfeinrichtung zu der sich unter Prüfung befindenden Schaltung und serielle Reaktionsdaten von der sich unter Prüfung befindenden Schaltung zu der Prüfeinrichtung zu schicken. Ein Muster von Anregungssignalen oder Anregungsvektoren ist in einer Massenspeichereinheit gespeichert, die mit der Prüfeinrichtung verbunden ist. Jeder Anschluß der sich unter Prüfung befindenden Schaltung ist mit einem Treiber verbunden, der verwendet wird, ein Logiksignal dem Anschluß aufzuzwingen, und einem Komparator, der verwendet wird, eine Reaktionsspannung an dem Anschluß zu erfassen und einen Reaktionsvektor an die Prüfeinrichtung auszugeben. Die Prüfeinrichtung gibt den Anregungsvektor an die Zwangs- und Meßschaltung weiter, die die Treiber und Komparatoren steuert. Auf diese Weise wird der Anregungsvektor auf die sich unter Prüfung befindende Schaltung angewendet, und der Reaktionsvektor von der sich unter Prüfung befindenden Schaltung wird aufgezeichnet. Bei Schaltungen mit einer großen Anzahl Stiften wird jedoch die Wiederholung von Zwangs- und Meßschaltungen für jeden Anschluß teuer. Auch werden neue Schaltungen mit einer größeren Stiftanzahl schneller als Prüfeinrichtungen entwickelt, sie zu prüfen, so daß sich Hersteller mit Prüfausrüstung finden, die weniger Prüfkanäle als die Anzahl der Schaltungsanschlüsse hat.
- Eine Lösung für dieses Problem war, eine Prüfschaltung als einen Teil der sich unter Prüfung befindenden Schaltung einzuschließen. Mehrere Verfahren wurden verwendet, aber jedes ist gleich dahingehend, daß es zusätzliche Logikeinrichtungen in der Schaltung verlangt und die Schaltungsleistungen verlangsamt. Ein weitverbreitetes Verfahren, das Grenzabtastung genannt wird, umfaßte eine Kette von Schieberegisterzwischenspeichern, die zwischen jedem Anschluß und der Logikschaltung gekoppelt sind. Bei diesem Verfahren wurde der Anregungsvektor von einem Prüfkanal zu allen Anschlüssen der Schaltung geschickt, indem der Vektor entlang der Kette von Schieberegisterzwischenspeichern verschoben wurde. Beim Erhalten eines Strobeimpulses vonder Prüfeinrichtung wendeten die Schieberegisterzwischenspeicher den Anregungsvektor an die sich unter Prüfung befindende Schaltung an. Auf gleiche Weise wurde der Reaktionsvektor in die Schieberegisterkette geladen und aus der sich unter Prüfung befindenden Schaltung oder Prüfeinrichtung herausgeschoben. Grenzabtasttechniken verwenden nur vier Anschlüsse; Anregungsvektor hinein, Reaktionsvektor heraus, Takt und Strobeimpuls. Jedoch wurde die Prüfzeit beim Verwenden einer Grenzabtastung mit der Anzahl der Anschlüsse in der Kette multipliziert. Somit wurden für eine Schaltung mit 100 Stiften 100 Taktimpulse verlangt, um den Anregungsvektor auf die sich unter Prüfung befindende Schaltung zu übertragen, und 100 Taktimpulse wurden verlangt, den Reaktionsvektor von der sich unter Prüfung befindenden Schaltung zu der Prüfeinrichtung zu übertragen, was eine merkliche Zunahme an Prüfzeit für Einrichtungen mit großer Anzahl von Anschlüssen ergab. Des weiteren fügte die Grenzabtastungsschaltung jedem Eingang und Ausgang von der Logikschaltung Verzögerungszeit hinzu, wenn die Logikschaltung im Einsatz war. Schließlich fügte die Grenzabtastschaltung bis zu 25% mehr an Chipfläche einer Schaltung hirizu, wodurch die Kosten der Logikschaltung erhöht wurde.
- Eine andere Lösung war, die Prüfeinrichtung nachzurüsten, um mehr Schaltungsanschlüsse zu unterstützen. Dies verlangte, daß Prüfkanäle gemultiplext wurden, um mehr als einen Anschluß zu unterstützen, oder das neue Ausrüstung eingekauft wurde. Frühere Multiplexverfahren waren zu langsam und prüften die Logikschaltung nicht vollständig. Neue Ausrüstung mit mehr Prüfkanälen ist zunehmend teuer und üblicherweise nicht verfügbar, wenn der Hersteller zum erstenmal Schaltungen produziert. Somit besteht ein Bedürfnis nach einer Prüfvorrichtung, die mehr als einen Schaltungsanschluß mit jedem Prüfkanal unterstützt, sowie Flexibilität beibehält, um eine Vielzahl an Logikschaltungen vollständig zu prüfen, ohne Beschränkungen und Begrenzungen der zu prüfenden Schaltung aufzuerlegen.
- US Patent 4,504,783 beschreibt eine Prüfeinrichtung für einen im großen Maßstab integrierten Chip, um Funktionsprüfungen, Verzögerungsprüfungen und Gleichstrom-Parameterprüfungen an den im großen Maßstab integrierten Chips auszuführen.
- Die Patentanmeldung Nr. WO 86/02167 nach dem Patentzusammenarbeitsvertrag beschreibt eine elektronische Vorrichtung zur Verwendung an dem Prüfkopf einer automatisierten Prüfeinrichtung für integrierte Schaltungen. Eine preiswerte Zählschaltungseinrichtung ermöglicht, die Zwangs- und Meßschaltungen der Prüfeinrichtung in einer relativ großen Entfernung von dem Prüfkopf anzuordnen.
- Die europäische Patentanmeldung Nr. EP-A-0166575 offenbart ein System zum Prüfen funktionaler, elektronischer Schaltungen.
- Demgemäß ist es eine Zielsetzung der vorliegenden Erfindung, ein verbessertes Verfahren und Vorrichtung zum Übertragen von Daten zwischen einer Prüfeinrichtung und einer sich unter Prüfung befindenden Logikschaltung zu schaffen.
- Gemäß der folgenden Erfindung wird geschaffen eine Vorrichtung zum Übertragen von Prüfdaten und Reaktionsdaten zwischen einer Mehrkanalprüfeinrichtung und einer sich unter Prüfung befindenden, integrierten Schaltung, wobei die Vorrichtung in einer Mehrzahl von Betriebsarten arbeiten kann, die integrierte Schaltung eine Mehrzahl Anschlüsse aufweist, jeder Anschluß der Mehrzahl von Anschlüssen ein Eingang oder ein Ausgang in Abhängigkeit der internen Konfiguration der integrierten Schaltung ist, wobei die Vorrichtung umfaßt: eine Mehrzahl von Abschnitten, wobei jeder Abschnitt zwischen einem Prüfkanal der Mehrkanalprüfeinrichtung und einer Untergruppe von Anschlüssen der sich unter Prüfung befindenden Schaltung gekoppelt ist, worin der Prüfkanal serielle Anregungsdaten an den Abschnitt liefert und serielle Reaktionsdaten von dem Abschnitt analysiert, jeder Abschnitt einschließt eine erste Wandlereinrichtung, die einen seriellen Eingang und eine Mehrzahl von parallelen Ausgängen hat, um die seriellen Anregungsdaten unter der Untergruppe von Anschlüssen aufzuteilen, wenn die Vorrichtung in einer ersten der Mehrzahl von Betriebsarten arbeitet, eine zweite Wandlereinrichtung, die eine Mehrzahl paralleler Eingänge und einen seriellen Ausgang zum Zusammenstellen von Reaktionsdaten von der Untergruppe von Anschlüssen aufweist, um die seriellen Reaktionsdaten zu bilden und die seriellen Reaktionsdaten zu der Prüfeinrichtung zu schicken, wobei der genannte jede Abschnitt des weiteren eine Mehrzahl elektronischer Anschußeinheiten (einschließt, die mit jedem Anschluß der genannten Untergruppe verbunden sind, die elektronischen Anschlußeinheiten ferner eine Zwischenspeichereinrichtung umfassen, vorübergehend jede unterteilte Anregungsdate zu speichern, die von der ersten Wandlereinrichtung geliefert wird, eine Einrichtung, ein Logiksignal einem Eingangsanschluß aufzuzwingen, das durch die in der Zwischenspeichereinrichtung gespeicherten Prüfdaten gesteuert wird, einen Komparator, um eine Reaktionsspannung an einem Ausgangsanschluß mit einer Bezugsspannung zu vergleichen und die Reaktionsdate an die zweite Wandlereinrichtung auszugeben.
- Ein Verfahren zum Koppeln einer integrierten Schaltung, die eine Mehrzahl von Anschlüssen aufweist, mit einer Mehrkanalprüfeinrichtung ist auch gemäß dem beigefügten Anspruch 9 geoffenbart und beansprucht.
- Ein Vorteil der vorliegenden Erfindung ist, daß sie ein Verfahren und eine Vorrichtung zum Übertragen von Daten zwischen einer Prüfeinrichtung und einer sich unter Prüfung befindenden Logikschaltung bei minimalen Kosten schafft und eine minimale Anzahl an Bauteilen verwendet.
- Ein weiterer Vorteil der Erfindung ist, daß sie ein Verfahren und eine Vorrichtung zum Übertragen von Daten zwischen einer Prüfeinrichtung und einer sich unter Prüfung befindenden Logikschaltung schafft, die mehr als einen Schaltungsanschluß pro Prüfkanal unterstützen kann.
- Des weiteren schafft die vorliegende Erfindung ein Verfahren und Vorrichtung zum Übertragen von Daten zwischen einer Prüfeinrichtung und einer sich unter Prüfung befindenden Logikschaltung, die eine breite Vielzahl Logikschaltungen ermöglicht, die geprüft werden sollen.
- Fig. 1 stellt ein Blockdiagramm eines Abschnitts einer Vorrichtung gemäß der Erfindung dar, die in Reihe mit einem einzelnen Prüfeinrichtungskanal verbunden ist;
- Fig. 2 stellt ein Blockdiagramm einer einzelnen elektronischen Anschlußeinheit gemäß der Erfindung dar;
- Fig. 3 stellt ein Blockdiagramm eines Teils der Vorrichtung gemäß der Erfindung dar, die eine parametrische Prüfung einiger Anschlüsse der sich unter Prüfung befindenden Schaltung erlaubt; und
- Fig. 4 stellt ein Blockdiagramm eines Teils der Vorrichtung gemäß der Erfindung dar, die eine Hochgeschwindigkeitsprüfung eines Anschlusses der sich unter Prüfung befindenden Schaltung für jeden Prüfkanal ermöglicht.
- Im allgemeinen verlangt die Funktionsprüfung von Logikschaltungen, daß ein Prüfsignal oder Anregungsvektor auf die Eingangsstifte einer sich unter Prüfung befindenden Schaltung angewendet wird, und Reaktionsdaten von den Ausgangsstiften der sich unter Prüfung befindenden Schaltung erfaßt werden. Die Reaktionsdaten oder der Reaktionsvektor wird durch eine Prüfeinrichtung mit einem erwarteten Reaktionsvektor der in einem Prüfeinrichtungsspeicher mit dem Anregungsvektor gespeichert ist, verglichen wird. Wenn Abweichungen zwischen dem erwarteten Reaktionsvektor und dem Reaktionsvektor vorhanden sind, ist die sich unter Prüfung befindende Schaltung fehlerhaft. Die Anregungsvektoren und Reaktionsvektoren umfassen üblicherweise Tausende Bit an Daten. Zusätzlich zur Funktionsprüfung ist es häufig erwünscht, einige Abschnitte der Logikschaltung parametermäßig zu prüfen. Auch kann die sich unter Prüfung befindende Schaltung irgendeine Art von eingebauter Prüfschaltung einschließen, die ein Abtastweg genannt wird, die die Prüfeinrichtung bewerten muß. Deshalb arbeitet eine Vorrichtung zum Übertragen von Daten zwischen einer Prüfeinrichtung und einer sich unter Prüfung befindenden Schaltung in einer Mehrzahl von Betriebsarten, um Funktions-, Parameter- und Abtastwegprüfung auszuführen. Moderene Prüfeinrichtungen umfassen eine Anzahl von Prüfkanälen, von denen jeder einer Funktions-, Parameter- und Abtastwegprüfung eines Anschlusses der sich unter Prüfung befindenden Schaltung fähig ist.
- Fig. 1 stellt einen Abschnitt einer Vorrichtung dar, die mit der Prüfeinrichtung 11 über den Prüfkanal 25 gekoppelt ist. Die Vorrichtung dient dazu, schnittstellenmäßig zwischen der Prüfeinrichtung 11 und einer sich unter Prüfung befindenden Schaltung zu verbinden, wodurch die Anzahl an Stiften oder Anschlüssen 22 stark erhöht wird, die die Prüfeinrichtung 11 unterstützen kann. Der Prüfkanal 25 umfaßt mehrere Datenleitungen, wie 12, 13 und 14, um Daten zwischen der Prüfeinrichtung 11 und den Stiften 22 der sich unter Prüfung befindenden Schaltung zu übertragen. In einer bevorzugten Ausführungsform hat die Prüfeinrichtung 11 vierundsechzig Prüfkanäle 25, obgleich verstanden werden sollte, daß irgendeine Anzahl von Prüfkanälen 25 möglich ist. Jeder Prüfkanal der Prüfeinrichtung 11 ist mit einem Abschnitt der Vorrichtung ähnlich der in Fig. 1 gezeigten gekoppelt. Eine Eingangsleitung 12 führt serielle Anregungsdaten zu einem seriellen Eingang des Schieberegisters 18. Das Schieberegister 18 umfaßt eine Anzahl von Stufen 18a, 18b, 18c, 18d und wird durch ein Taktsignal von der Prüfeinrichtung 11 gesteuert, worin, wenn ein Taktsignal erhalten wird, ein Bit der Anregungsdate von der Anregungsdatenleitung 12 in das Schieberegister 18 verschoben wird, und Daten gleichzeitig von 18a nach 18b, 18b nach 18c und 18c nach 18d verschoben werden.
- Es sollte beachtet werden, daß das Schieberegister 18 dargestellt ist, als daß es vier Stufen umfaßt, d.h., das Schieberegister 18 ist als ein vier Bit Schieberegister gezeigt, wobei aber irgendeine Anzahl von Bits bei dem Schieberegister 18 vorgesehen sein kann. Bei einer bevorzugten Ausführungsform umfaßt das Schieberegister 18 sechzehn Stufen und deshalb hätte jeder Abschnitt sechzehn elektronische Anschlußeinheiten und würde auf sechzehn Anschlüsse 22 ausgeben. Die Stifte oder Anschlüsse 22, die mit jedem Abschnitt verbunden sind, wie dem in Fig. 1 dargestellten, werden eine Anschlußuntergruppe genannt
- Wenn genügend Anregungsdaten in das Schieberegister 18 geladen worden sind, um alle Stufen zu füllen, wird ein Strobesignal von der Prüfeinrichtung 11 zu den elektronischen Anschlußeinheiten 21a-21d geschickt, wodurch die Übertragung von Daten von dem Schieberegister 18 zu den elektronischen Anschlußeinheiten 21a-21d bewirkt wird. Die Übertragung findet so statt, daß Daten, die in dem Schieberegister 18a gespeichert sind, zu den elektronischen Anschlußeinheiten 21a, 18b bis 21b' usw. übertragen werden.
- Eine zweite Anregungsdatenleitung 13 ist parallel zu der Anregungsdatenleitung 12 verbunden gezeigt. Wenigstens eine Anregungsdatenleitung wird verlangt, um die sich unter Prüfung befindende Schaltung anzuregen, wobei aber irgendeine Anzahl verwendet werden kann, um eine breitere Vielzahl von Anregungssignalen auf die sich unter Prüfung befindende Schaltung anzuwenden. Bei Verwendung einer Binärlogik können n Anregungsdatenleitungen bis 2n einzigartige Anregungssignale definieren. Das Schieberegister 16 arbeitet auf analoge Weise zu dem Schieberegister 18, und Daten werden von 16a zu den elektronischen Anschlußeinheiten 21a, 16b bis 21b usw. übertragen, wenn das Strobesignal von der Prüfeinrichtung 11 gesendet wird.
- Die elektronischen Anschlußeinheiten 21a-21d sind mit parallelen Eingängen des Schieberegisters 17 gekoppelt. Ein serieller Ausgang des Schieberegisters 16 ist mit der Prüfeinrichtung 11 durch die Reaktionsdatenleitung 14 gekoppelt. Die Funktion des Schieberegisters 17 und der Reaktionsdatenleitung 14 werden mehr im einzelnen nachfolgend offenbart.
- Fig. 2 stellt ein Blockdiagramm einer einzelnen, elektronischen Anschlußeinheit 21a dar. Eine elektronische Anschlußeinheit ähnlich der 21a ist mit jedem Anschluß 22 der sich unter Prüfung befindenden Schaltung verbunden. Der Klarheit halber stellt Fig. 2 nur die elektronische Anschlußeinheit 21a dar, wobei aber verstanden wird, daß jede elektronische Anschlußeinheit auf gleiche Weise mit einem entsprechenden Schieberegister 18, dem Schieberegister 16 und dem Schaltungsanschluß 22 gekoppelt ist. Bei einer bevorzugten Ausführungsform umfaßt das Anregungssignal ein hohes Logiksignal, ein niedriges Logiksignal und ein dreistufiges oder Signal hoher Impedanz, so daß zwei Anregungsvektoren verlangt werden, um drei Anregungssignale herzustellen. Die Schieberegisterzelle 18a überträgt Daten, die der logisch hohen Anregung entsprechen, während die Schieberegisterzelle 16a Daten überträgt, die der logischen, dreistufigen Anregung entsprechen. Daten werden von der Schieberegisterzelle 18a zu dem binären Zwischenspeicher 28 übertragen, wenn der binäre Zwischenspeicher 28 das Strobesignal von der Prüfeinrichtung 11 erhält. Der Zwischenspeicher 28 hält die Date an einemn binären Ausgang, bis ein weiteres Strobesignal von der Prüfeinrichtung 11 empfangen wird. Der binäre Ausgang des Zwischenspeichers 28 steuert den Schalter 29, der dazu dient, eine logisch hohe Bezugsspannung 32 an den Schaltungsanschluß 22 zu koppeln, wenn die logisch hohe Date von dem binären Zwischenspeicher 28 erhalten wird. Wenn das Schieberegister 28 eine logisch niedrige Date erhält, wird der Schalter 29 nicht aktiviert und in einem Zustand hoher Impedanz angeordnet. Der binäre Zwischenspeicher 26 erhält und speichert eine Anregungsdate auf ähnliche Weise wie der binäre Zwischenspeicher 28. Der Ausgang des binären Zwischenspeichers 26 steuert den Schalter 31, der eine logisch niedrige Bezugsspannung 33 an den Anschluß 22 koppelt, wenn die logisch niedrige Date von dem binären Zwischenspeicher 26 erhalten wird. Wenn eine logisch hohe Date in demn binären Zwischenspeicher 26 gespeichert wird, ist der Schalter 31 in einem Zustand hoher Impedanz. Auf diese Weise ist es lich, den Anschluß 22 der sich unter Prüfung befindenden Schaltung mit einem logisch hohen Signal, einem logisch niedrigen Signal oder einem dreistufigen oder Signal hoher Impedanz anzuregen.
- Beim Betrieb werden, wenn ein Anschluß 22 ein Eingangsanschluß ist, eine Reihe von logisch hohen und logisch niedrigen Signalen auf diesen Anschluß angewendet. Der Anregungsvektor für einen Ausgangsanschluß jedoch hält nur eine dreistufige Date, die bewirkt, daß der Schalter 29 und der Schalter 31 für diesen Anschluß in einem Zustand hoher Impedanz angeordnet werden. Somit wird der Ausgangsanschluß mit einer hohen Impedanz abgeschlossen und eine Spannung an dem Ausgangsanschluß ist eine Reaktionsspannung auf die logische sich unter Prüfung befindende Schaltung. Die Reaktionsspannung ist mit dem Komparator 27 gekoppelt, der die Reaktionsspannung mit der Bezugsspannung 34 vergleicht. Die Bezugsspannung 34 wird irgendwo zwischen einer logisch niedrigen und einer logisch hohen Bezugsspannung eingestellt. Auf diese Weise ist ein Ausgang des Komparators 27 logisch hoch, wenn die Reaktionsspannung logisch hoch ist, und ist logisch niedrig, wenn die Reaktionsspannung logisch niedrig ist. Der Ausgang des Komparators 27 ist mit der Ausgangsschieberegisterstufe 17a gekoppelt.
- Erneut auf Fig. 1 Bezug nehmend werden Daten von jeder elektronischen Anschlußeinheit 21a-21d auf das Ausgangsschieberegister 17 gekoppelt, worin jede Stufe 17a-17d des Ausgangsschieberegister 17 einem Anschluß 22 der sich unter Prüfung befindenden Schaltung entspricht. Das Ausgangsschieberegister 17 wird durch das Taktsignal von der Prüfeinrichtung 11 gesteuert. Reaktionsdaten werden von 17a zu 17b zu 17c zu 17d übertragen und schließlich werden die Reaktionsdaten seriell auf der Reaktionsleitung 14 zu der Prüfeinrichtung 11 geschickt.
- Die Schieberegister 16, 17 und 18 müssen jeweils die gleiche Anzahl von Stufen umfassen, und jeder Abschnitt muß die gleiche Anzahl an elektronischen Anschlußeinheiten 21a-21d wie die Anzahl an Stufen in den Schieberegistern 16, 17 und 18 einschließen. Somit werden, wenn die Schaltung in einer ersten einer Mehrzahl von Betriebsarten arbeitet, serielle Anregungsdaten zu den Schieberegistern 18 und 16 übertragen und in parallele Anregungsdaten umgewandelt, und die parallelen Anregungsdaten werden zu elektronischen Anschlußeinheiten 21-21d übertragen, die die Schaltungsanschlüsse 22 ansteuern. Eine Reaktionsspannung wird durch die sich unter Prüfung befindende Schaltung erzeugt und von Schaltungsanschlüssen 22 erfaßt und in paralleler Form zu dem Ausgangsschieberegister 17 geführt, das die parallelen Reaktionsdaten in serielle Reaktionsdaten umwandelt. Die seriellen Reaktionsdaten werden dann zur Prüfeinrichtung 11 zu einer Analyse übertragen. Dieser Zyklus wird wiederholt, bis die Funktionsprüfung der sich unter Prüfung befindenden Schaltung abgeschlossen ist. Auf diese Weise kann eine Prüfeinrichtung, die vierundsechzig Prüfkanäle aufweist, wobei jeder Prüfkanal mit einem Abschnitt der Vorrichtung gekoppelt ist und jeder Abschnitt sechzehn Anschlüsse unterstützt, funktionsmäßig eine Schaltung mit 64x16 oder 1024 Anschlüssen prüfen.
- Fig. 3 stellt ein Blockdiagramm einer zusätzlichen Schaltungsanordnung dar, die mit der Schaltungsanordnung, die in Fig. 1 und 2 gezeigt ist, zusammenarbeitet und die aktiviert wird, wenn die Vorrichtung in einer zweiten der Mehrzahl von Betriebsarten arbeitet. Die in Fig. 3 gezeigte Schaltungsanordnung erlaubt, daß Parametermessungen an einem Anschluß der Gruppe von Anschlüssen 22 gemacht werden können. Des weiteren kann ein anderer der Anschlüsse 22 mit einer Präzisionsstromversorgung (nicht gezeigt) angeregt werden, die in der Prüfeinrichtung 11 untergebracht ist. Die Präzisionsstromversorgung wird mit dem Abschnitt der Vorrichtung durch die Anregungsdatenleitung 37 gekoppelt. Auf diese Weise können Parameterinformationen über die sich unter Prüfung befindende Schaltung gesammelt werden.
- Wenn die Vorrichtung in der zweiten Betriebsart arbeitet, werden elektronische Anschlußeinheiten 21a-21d aktiviert, wie es vorhergehend beschrieben worden ist, und halten ein logisches Signal an den Anschlüssen 22. Das logische Anregungssignal an den Schaltungsanschlüssen wird konstant gehalten, während die parametrische Messung ausgeführt wird. Eine Prazisionsstromversorgung, die Spannung oder Strom liefern kann, ist für jeden Prüfkanal 25 der Prüfeinrichtung 11 vorgesehen. Die Anregungsdatenleitung 37 ist auf einer Seite von Feldeffekt (FET)- Schaltern 36 gekoppelt. Die Gruppe von FET-Schaltern 36 wird durch den Multiplexer 38 gesteuert, der durch die Anschlußauswähldaten 39 von der Prüfeinrichtung 11 gesteuert wird. Der Multiplexer 38 wählt einen FET-Schalter 36 aus der Gruppe der FET-Schalter 36 aus. Jeder FET-Schalter 36 ist mit einem Anschluß 22 der sich unter Prüfung befindenden Schaltung gekoppelt, worin, wenn der FET-Schalter 36 durch den Multiplexer 38 aktiviert wird, die Präzisionsstromversorgung mit einem Anschluß der Anschlüsse 22 gekoppelt wird. Der Meßmultiplexer 40 weist einen Eingang auf, der mit jedem Anschluß der Anschlüsse 22 gekoppelt ist. Der Multiplexer 40 wird durch Anschlußauswähldaten 41 von der Prüfeinrichtung 11 gesteuert. Ein Anschluß der Anschlüsse 22 wird ausgewählt, und Daten von diesem Anschluß werden auf die pararnetrische Meßleitung 42 übertragen und zu der Prüfeinrichtung 11 geschickt.
- Beim normalen Betrieb werden Anregungsdaten zu der sich unter Prüfung befindenden Schaltung über die in den Fig. 1 und 2 gezeigte Schaltungsanordnung für eine Anzahl von Zyklen übertragen, die die sich unter Prüfung befindenden Schaltung in einen bekannten Zustand bringen. Die elektronische Anschlußeinheit 21 hält die Anregungsdaten an den Schaltungsanschlüssen 22 während einer Zeitdauer aufrecht, in der die Schaltungsanordnung, die in Fig. 3 gezeigt ist, aktiviert wird. Während dieser Zeitdauer wird wenigstens ein Anschluß 22, der einem Eingangsanschluß entspricht, durch die Prazisionsstromversorgung angeregt, und wenigstens ein Anschluß 22, der einem Ausgangsanschluß entspricht, ist mit der parametrischen Meßschaltung über den Multiplexer 40 und die parametrische Meßschaltung 42 gekoppelt. Sobald die parametrische Messung abgeschlossen ist, unterbrechen die Multiplexer 38 und 40 die parametrische Meßschaltung der Prüfeinrichtung 11 von den Schaltungsanschlüssen 22, und die Vorrichtung arbeitet wieder erneut in der ersten Betriebsart, indem Daten übertragen werden, die die in den Fig. 1 und 2 gezeigte Elektronik verwenden.
- Fig. 4 zeigt eine zusätzliche Schaltungsanordnung, die mit der in der Fig. 1, der Fig. 2 und der Fig. 3 gezeigten zusammenarbeitet. Die zusätzliche Schaltungsanordnung, die in Fig. 4 gezeigt ist, ermöglicht ein relatives Hochgeschwindigkeitsprüfen eines Anschlusses der Anschlüsse 22. Der Schalter 46 ist mit wenigstens einer der Gruppe von Anschlüssen 22 gekoppelt. Wenn der Schalter 46 durch ein Steuersignal von der Prüfeinrichtung 11 aktiviert wird, wird der entsprechende Anschluß 22 von der elektronischen Anschlußeinheit 21 und von der Schaltungsanordnung in Fig. 3 getrennt. Wenn der Schalter 46 aktiviert wird, arbeitet die Vorrichtung in einer dritten der Mehrzahl von Betriebsarten, bei der ein Abtastwegprüfen mit hoher Geschwindigkeit ausgeführt wird. Wenn der Schalter 46 aktiviert wird, wird der Multiplexer 48 ebenfalls aktiviert, so daß Anregungsdaten von der Anregungsleitung 12 zu dem Puffer 47 gelenkt werden. Ein Ausgang des Puffer 47 ist mit dem Schalter 46 und somit mit dem Anschluß 22 gekoppelt. Auf diese Weise werden Anregungsdaten von der seriellen Anregungsleitung 12 auf nur einen Anschluß der Gruppe von Anschlüssen 22 gekoppelt, und eine schnelle Aufeinanderfolge von Anregungsdaten kann auf den Anschluß 22 angewendet werden. Wenn de Anschluß 22 ein Ausgangsanschluß ist, werden keine Anregungsdaten auf den Puffer 47 angewendet, und ein Signal hoher Impedanz wird an dem Anschluß 22 gehalten, wobei in diesem Fall die Spannung an dem Anschuß 22 die von der sich unter Prüfung befindenden Schaltung erzeugten Reaktionsspannung ist. Die Bestimmungseinrichtung 49 vergleicht die Reaktionsspannung an dem Anschluß 22 mit der Bezugsspannung 51, die eine Spannung irgendwo zwischen einer logisch niedrigen und einer logisch hohen Bezugsspannung ist. Die Bestimmungseinrichtung 49 gibt ein serielles Reaktionssignal auf der seriellen Reaktionsleitung 52 an die Prüfeinrichtung 11 aus. Auf diese Weise können serielle Reaktionsdaten schnell auf einen Anschluß 22 der Gruppe von Anschlüssen 22 angewendet werden, und serielle Reaktionsdaten können schnell gesammelt und zu der Prüfeinrichtung 11 zurückgeführt werden. Die Reaktionsdaten werden dann mit einem erwarteten Muster in der Prüfeinrichtung 11 verglichen, und es wird eine Negativ/Positiv-Entscheidung gemacht.
- Es sollte nun erkannt werden, daß ein verbessertes Verfahren und Vorrichtung zum Übertragen von Daten zwischen einer Mehrkanalprüfeinrichtung für digitale Schaltungen und einer sich unter Prüfung befindenden Schaltung geschaffen worden sind, worin die Vorrichtung weniger Bauteile für jeden Anschluß der sich unter Prüfung befindenden Schaltung verwendet, was eine Prüfeinrichtung mit niedrigen Kosten ergibt und einem einzelnen Prüfkanal ermöglicht, eine Mehrzahl von Anschlüssen einer sich unter Prüfung befindenden Schaltung zu prüfen. Die vorgesehene Vorrichtung, legt der logischen sich unter Prüfung befindenden Schaltung keine Einschränkungen auf, was eine Vielzahl von zu prüfenden Schaltungen ermöglicht, indem nur ein Speicheranregungsvektor geändert wird. Die geschaffene Vorrichtung kann in einer Mehrzahl von Betriebsarten arbeiten und ist fähig, Funktionsprüfungen sowie parametrische Prüfungen und Hochgeschwindigkeitsprüfung der sich unter Prüfung befindenden logischen Schaltung auszuführen.
Claims (9)
1. Eine Vorrichtung zum Übertragen von Prüfdaten und
Reaktionsdaten zwischen einer Mehrkanalprüfeinrichtung (11) und
einer sich unter Prüfung befindenden, integrierten
Schaltung, wobei die Vorrichtung in einer Mehrzahl von
Betriebsarten arbeiten kann, die integrierte Schaltung eine
Mehrzahl Anschlüsse (22) aufweist, jeder Anschluß (22)
der Mehrzahl von Anschlüssen ein Eingang oder ein Ausgang
in Abhängigkeit der internen Konfiguration der
integrierten Schaltung ist, wobei die Vorrichtung umfaßt: eine
Mehrzahl von Abschnitten, wobei jeder Abschnitt zwischen
einem Prüfkanal der Mehrkanalprüfeinrichtung (11) und
einer Untergruppe von Anschlüssen (22) der sich unter
Prüfung befindenden Schaltung gekoppelt ist, worin der
Prüfkanal serielle Anregungsdaten an den Abschnitt liefert
und serielle Reaktionsdaten von dem Abschnitt analysiert,
jeder Abschnitt einschließt eine erste Wandlereinrichtung
(18), die einen seriellen Eingang und eine Mehrzahl von
parallelen Ausgängen hat, um die seriellen Anregungsdaten
unter der Untergruppe von Anschlüssen (22) aufzuteilen,
wenn die Vorrichtung in einer ersten der Mehrzahl von
Betriebsarten arbeitet, eine zweite Wandlereinrichtung
(17), die eine Mehrzahl paralleler Eingänge und einen
seriellen Ausgang zum Zusammenstellen von Reaktionsdaten
von der Untergruppe von Anschlüssen (22) aufweist, um die
seriellen Reaktionsdaten zu bilden und die seriellen
Reaktionsdaten zu der Prüfeinrichtung (11) zu schicken,
wobei der genannte jede Abschnitt des weiteren eine
Mehrzahl elektronischer Anschußeinheiten (21A-D) einschließt,
die mit jedem Anschluß der genannten Untergruppe
verbunden- sind, die elektronischen Anschlußeinheiten (21A-D)
ferner eine Zwischenspeichereinrichtung (28) umfassen, um
vorübergehend jede unterteilte Anregungsdate zu
speichern, die von der ersten Wandlereinrichtung (18)
geliefert wird, eine Einrichtung (29), ein Logiksignal einem
Eingangsanschluß (22) aufzuzwingen, das durch die in der
Zwischenspeichereinrichtung (28) gespeicherten Prüfdaten
gesteuert wird, einen Komparator (27), um eine
Reaktionsspannung an einem Ausgangsanschluß (22) mit einer
Bezugsspannung (32) zu vergleichen und die Reaktionsdate an die
zweite Wandlereinrichtung (17) auszugeben.
2. Die Vorrichtung des Anspruches 1, worin jeder Abschnitt
des weiteren umfaßt: einen ersten Multiplexer (39), der
zum Koppeln einer Präzisionsstromversorgung mit einem
Anschuß (22) der Untergruppe von Anschlüssen verwendet
wird, wobei der erste Multiplexer (39) durch ein
Steuersignal von der Prüfeinrichtung (11) gesteuert wird; einen
zweiten Multiplexer (40), der zum Auswählen von Daten an
einer der Untergruppe von Anschlüssen (22) verwendet wird
und Daten zu einer parametrischen Meßschaltung in der
Prüfeinrichtung (11) schickt, wobei der zweite
Multiplexer (40) durch das Steuersignal von der Prüfeinrichtung
(11) gesteuert wird, wodurch, wenn die Vorrichtung in der
zweiten der Mehrzahl von Betriebsarten arbeitet,
parametrische Daten von einem Anschluß (22) der Untergruppe von
Anschlüssen gemessen wird.
Die Vorrichtung des Anspruchs 1, worin jeder Abschnitt
ferner umfaßt: einen Puffer (47), der eine seriellen
Eingang und einen seriellen Ausgang aufweist, um die
seriellen Anregungsdaten von der Prüfeinrichtung (11)
aufzubereiten; eine Schaltereinrichtung (46), die mit einem
Anschluß (22) der Untergruppe von Anschlüssen gekoppelt
ist, wobei die Schaltereinrichtung (46) durch die
Prüfeinrichtung (11) gesteuert und aktiviert wird, wenn die
Vorrichtung in einer dritten Betriebsart der Mehrzahl von
Betriebsarten ist, wobei die Schaltereinrichtung (46) den
Anschluß (22) von der Einrichtung trennen kann, ein
Logiksignal (29) aufzuzwingen, und den Anschluß (22) mit
einem Ausgang des Puffers (47) koppeln kann; ein erster
Multiplexer (48) wird verwendet, die seriellen
Anregungsdaten von dem Prüfkanal in den Eingang des Puffers (47)
zu lenken; eine Nachweiseinrichtung (49), die einen
seriellen Eingang und einen seriellen Ausgang aufweist, um
die Ausgangsdaten zu erfassen und das serielle
Reaktionssignal zu senden; wobei die Schaltereinrichtung (46)
ferner den Anschluß (22) von dem Komparator (27) trennen und
den Anschluß (22) mit der Nachweiseinrichtung (49)
verbinden kann.
4. Die Vorrichtung des Anspruchs 1, worin die Einrichtung
(29), ein logisches Signal aufzuzwingen, ferner fähig
ist, eine logisch hohe Spannung, eine logisch niedrige
Spannung und einen Hochimpedanzzustand dem Anschluß (22)
der sich unter Prüfung befindenden Schaltung
aufzuzwingen.
5. Die Vorrichtung des Anspruchs 1, worin die Untergruppe
von Anschlüssen (22) sechzehn Anschlüsse (22) umfaßt, und
jeder Abschnitt sechzehn elektronische Anschlußeinheiten
(21) umfaßt.
6. Die Vorrichtung des Anspruchs 1, worin die erste
Wandlereinrichtung (18) und die zweite Wandlereinrichtung
(17) Schieberegister umfassen.
7. Die Vorrichtung des Anspruchs 5, die ferner
vierundsechzig elektronische Abschnitte umfaßt, wobei die
Vorrichtung Schaltungen mit 1024 Anschlüssen (22) prüfen kann,
8. Die Vorrichtung des Anspruchs 1, worin die
Zwischenspeichereinrichtung (28) aus einem binären Zischenspeicher
besteht, und worin die Einrichtung (29) aus Schaltern
besteht.
9. Ein Verfahren zum Koppeln einer integrierten Schaltung,
die eine Mehrzahl von Anschlüssen (22) aufweist, mit
einer Mehrkanalprüfeinrichtung, wobei wenigstens ein Kanal
ein serielles Anregungssignal liefert und ein serielles
Reaktionssignal analysiert, das die Schritte umfaßt:
Umwandeln des seriellen Anregungssignals in einer ersten
Wandlereinrichtung (18) in ein paralleles
Anregungssignal; Speichern des parallelen Anregungssignals in
einem binären Zwischenspeicher (28), wobei der binäre
Zwischenspeicher (28) einen Ausgang hat, der mit jedem
Anschluß (22) der integrierten Schaltung verbunden ist;
Erzeugen eines logischen Signals als ein Anregungssignal,
das der integrierten Schaltung zugeführt wird und das
eine Funktion des Ausgangs des binären Zwischenspeichers
(28) ist, Erfassen eines Reaktionssignals von der
Mehrzahl von Anschlüssen (22); paralleles Zusammenstellen der
Reaktionssignale von einer Gruppe der Mehrzahl von
Anschlüssen (22), um in einer zweiten Wandlereinrichtung
(17) das serielle Reaktionssignal aus dem parallelen
Reaktionssignal zu bilden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/328,258 US4989209A (en) | 1989-03-24 | 1989-03-24 | Method and apparatus for testing high pin count integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69030015D1 DE69030015D1 (de) | 1997-04-10 |
DE69030015T2 true DE69030015T2 (de) | 1997-09-11 |
Family
ID=23280209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69030015T Expired - Fee Related DE69030015T2 (de) | 1989-03-24 | 1990-03-15 | Verfahren und Vorrichtung zur Prüfung von integrierten Schaltungen mit zahlreichen Anschlüssen |
Country Status (5)
Country | Link |
---|---|
US (1) | US4989209A (de) |
EP (1) | EP0388790B1 (de) |
JP (1) | JPH02268281A (de) |
KR (1) | KR0138257B1 (de) |
DE (1) | DE69030015T2 (de) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5483518A (en) | 1992-06-17 | 1996-01-09 | Texas Instruments Incorporated | Addressable shadow port and protocol for serial bus networks |
JP3005250B2 (ja) * | 1989-06-30 | 2000-01-31 | テキサス インスツルメンツ インコーポレイテツド | バスモニター集積回路 |
US5115437A (en) * | 1990-03-02 | 1992-05-19 | General Electric Company | Internal test circuitry for integrated circuits using token passing to select testing ports |
JP2854659B2 (ja) * | 1990-03-20 | 1999-02-03 | 三菱電機株式会社 | 半導体装置のテスト装置 |
US6675333B1 (en) | 1990-03-30 | 2004-01-06 | Texas Instruments Incorporated | Integrated circuit with serial I/O controller |
US5159598A (en) * | 1990-05-03 | 1992-10-27 | General Electric Company | Buffer integrated circuit providing testing interface |
JP2513904B2 (ja) * | 1990-06-12 | 1996-07-10 | 株式会社東芝 | テスト容易化回路 |
US5150048A (en) * | 1990-09-12 | 1992-09-22 | Hewlett-Packard Company | General purpose, reconfigurable system for processing serial bit streams |
US5155733A (en) * | 1990-12-26 | 1992-10-13 | Ag Communication Systems Corporation | Arrangement for testing digital circuit devices having bidirectional outputs |
US5285453A (en) * | 1990-12-28 | 1994-02-08 | International Business Machines Corporation | Test pattern generator for testing embedded arrays |
WO1992013281A1 (en) * | 1991-01-22 | 1992-08-06 | Vlsi Technology, Inc. | Method to reduce test vectors/test time in devices using equivalent blocks |
US5506850A (en) * | 1991-04-08 | 1996-04-09 | Osann, Jr.; Robert | Logic analyzer for high channel count applications |
JPH0581061A (ja) * | 1991-09-20 | 1993-04-02 | Sharp Corp | 試験用回路を備える半導体集積回路 |
US5357523A (en) * | 1991-12-18 | 1994-10-18 | International Business Machines Corporation | Memory testing system with algorithmic test data generation |
US5260649A (en) * | 1992-01-03 | 1993-11-09 | Hewlett-Packard Company | Powered testing of mixed conventional/boundary-scan logic |
US5448166A (en) * | 1992-01-03 | 1995-09-05 | Hewlett-Packard Company | Powered testing of mixed conventional/boundary-scan logic |
DE4305442C2 (de) * | 1993-02-23 | 1999-08-05 | Hewlett Packard Gmbh | Verfahren und Vorrichtung zum Erzeugen eines Testvektors |
US5459738A (en) * | 1994-01-26 | 1995-10-17 | Watari; Hiromichi | Apparatus and method for digital circuit testing |
JP3685498B2 (ja) * | 1994-10-28 | 2005-08-17 | カリック アンド ソファ ホウルディングス インコーポレイテッド | プログラム可能高密度電子工学試験装置 |
US5805471A (en) * | 1994-11-01 | 1998-09-08 | Pycon, Inc. | Driver board apparatus having SRAM and burn-in system and method using host computer |
US5996099A (en) * | 1995-04-11 | 1999-11-30 | Schlumberger Industries | Method and apparatus for automatically testing electronic components in parallel utilizing different timing signals for each electronic component |
FR2733324B1 (fr) * | 1995-04-19 | 1997-05-30 | Schlumberger Ind Sa | Procede et equipement de test automatique en parallele de composants electroniques |
US5608337A (en) * | 1995-06-07 | 1997-03-04 | Altera Corporation | Method and apparatus of testing an integrated circuit device |
US5969538A (en) | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
CA2245549C (en) * | 1996-02-06 | 2003-04-08 | Telefonaktiebolaget Lm Ericsson | Assembly and method for testing integrated circuit devices |
US5696773A (en) * | 1996-04-25 | 1997-12-09 | Credence Systems Corporation | Apparatus for performing logic and leakage current tests on a digital logic circuit |
US6260165B1 (en) * | 1996-10-18 | 2001-07-10 | Texas Instruments Incorporated | Accelerating scan test by re-using response data as stimulus data |
US5938779A (en) * | 1997-02-27 | 1999-08-17 | Alcatel Alsthom Compagnie Generale D'electricite | Asic control and data retrieval method and apparatus having an internal collateral test interface function |
JP3833341B2 (ja) * | 1997-05-29 | 2006-10-11 | 株式会社アドバンテスト | Ic試験装置のテストパターン発生回路 |
CA2291692C (en) * | 1997-06-02 | 2003-05-20 | Koken Co., Ltd. | Communication equipment |
EP0987632B1 (de) * | 1997-06-02 | 2005-11-30 | Duaxes Corporation | Schnittstellenabtastungselement und kommunikationsvorrichtung die dieses verwendet |
US6000050A (en) * | 1997-10-23 | 1999-12-07 | Synopsys, Inc. | Method for minimizing ground bounce during DC parametric tests using boundary scan register |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
US6188975B1 (en) | 1998-03-31 | 2001-02-13 | Synopsys, Inc. | Programmatic use of software debugging to redirect hardware related operations to a hardware simulator |
US7058862B2 (en) * | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
FR2802183B1 (fr) * | 1999-12-10 | 2002-02-22 | Biodome | Procede de fabrication d'un dispositif de connexion entre un recipient et un contenant, dispositif de connexion correspondant et ensemble pret a l'emploi comprenant un tel dispositif |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6429677B1 (en) | 2000-02-10 | 2002-08-06 | International Business Machines Corporation | Method and apparatus for characterization of gate dielectrics |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
US6694454B1 (en) | 2000-06-30 | 2004-02-17 | International Business Machines Corporation | Stuck and transient fault diagnostic system |
KR100385141B1 (ko) * | 2000-12-22 | 2003-05-22 | 한전기공주식회사 | 전자제어카드용 다채널 전압 측정장치 |
TWI240343B (en) * | 2001-03-14 | 2005-09-21 | Winbond Electronics Corp | Semiconductor multi-die testing system and method with expandable channels |
US7249298B2 (en) * | 2002-04-30 | 2007-07-24 | Samsung Electronics Co., Ltd. | Multiple scan chains with pin sharing |
US6971045B1 (en) | 2002-05-20 | 2005-11-29 | Cyress Semiconductor Corp. | Reducing tester channels for high pinout integrated circuits |
US6862705B1 (en) | 2002-08-21 | 2005-03-01 | Applied Micro Circuits Corporation | System and method for testing high pin count electronic devices using a test board with test channels |
US7010733B2 (en) * | 2002-10-09 | 2006-03-07 | International Business Machines Corporation | Parametric testing for high pin count ASIC |
EP1600784A1 (de) * | 2004-05-03 | 2005-11-30 | Agilent Technologies, Inc. | Serielle/parallele Schnittstelle für einen Tester für integrierte Schaltkreise |
CN100442069C (zh) * | 2005-12-08 | 2008-12-10 | 上海华虹Nec电子有限公司 | 同步通讯芯片进行多芯片并行测试的方法 |
JP2009150726A (ja) * | 2007-12-19 | 2009-07-09 | Panasonic Corp | 半導体装置 |
CN109901002B (zh) * | 2017-12-08 | 2021-07-02 | 英业达科技有限公司 | 连接器的引脚连接测试系统及其方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5585265A (en) * | 1978-12-23 | 1980-06-27 | Toshiba Corp | Function test evaluation device for integrated circuit |
US4348759A (en) * | 1979-12-17 | 1982-09-07 | International Business Machines Corporation | Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test |
US4517661A (en) * | 1981-07-16 | 1985-05-14 | International Business Machines Corporation | Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit |
US4504783A (en) * | 1982-09-30 | 1985-03-12 | Storage Technology Partners | Test fixture for providing electrical access to each I/O pin of a VLSI chip having a large number of I/O pins |
EP0109770B1 (de) * | 1982-11-20 | 1986-12-30 | International Computers Limited | Prüfen von digitalen elektronischen Schaltungen |
US4571724A (en) * | 1983-03-23 | 1986-02-18 | Data I/O Corporation | System for testing digital logic devices |
US4720672A (en) * | 1984-06-27 | 1988-01-19 | Jon Turino | Testability system |
JPS62500319A (ja) * | 1984-10-01 | 1987-02-05 | モトロ−ラ・インコ−ポレ−テツド | 集積回路用テスタおよび遠隔ピン電子回路 |
JPS6267474A (ja) * | 1985-09-20 | 1987-03-27 | Mitsubishi Electric Corp | 半導体試験装置 |
JPS62285077A (ja) * | 1986-06-03 | 1987-12-10 | Mitsubishi Electric Corp | 半導体試験装置 |
JPS646777A (en) * | 1987-06-29 | 1989-01-11 | Advantest Corp | Head for linear lsi test system |
-
1989
- 1989-03-24 US US07/328,258 patent/US4989209A/en not_active Expired - Lifetime
-
1990
- 1990-02-26 JP JP2045325A patent/JPH02268281A/ja active Pending
- 1990-03-15 EP EP90104892A patent/EP0388790B1/de not_active Expired - Lifetime
- 1990-03-15 DE DE69030015T patent/DE69030015T2/de not_active Expired - Fee Related
- 1990-03-21 KR KR1019900003796A patent/KR0138257B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0388790B1 (de) | 1997-03-05 |
US4989209A (en) | 1991-01-29 |
EP0388790A3 (de) | 1992-04-01 |
KR900014903A (ko) | 1990-10-25 |
EP0388790A2 (de) | 1990-09-26 |
JPH02268281A (ja) | 1990-11-01 |
KR0138257B1 (ko) | 1998-06-15 |
DE69030015D1 (de) | 1997-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69030015T2 (de) | Verfahren und Vorrichtung zur Prüfung von integrierten Schaltungen mit zahlreichen Anschlüssen | |
DE69031362T2 (de) | Verzögerungsfehler-Testvorrichtung | |
DE69117454T2 (de) | Verfahren und Gerät für die Fehlerdiagnose während Boundary-Scantests | |
DE69124170T2 (de) | Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet | |
DE69127060T2 (de) | Tester für integrierte Schaltungen | |
DE3750597T2 (de) | Geeichtes automatisches Prüfsystem. | |
DE68928613T2 (de) | Bidirektionale-Boundary-Scan-Testzelle | |
DE60320049T2 (de) | Verfahren zur Kompensierung von Testsignalverschlechterung aufgrund von DUT-Fehlern | |
DE69126575T2 (de) | Durch Ereignis befähigte Prüfarchitektur | |
DE3852862T2 (de) | System zur umfassenden Ereignisqualifikation. | |
DE2658611A1 (de) | Vorrichtung zur erzeugung und zum empfang von digitalwoertern | |
DE3888301T2 (de) | Digitalschaltungsprüfgerät. | |
DE69126848T2 (de) | Integrierte Halbleiterschaltung | |
DE68925994T2 (de) | Programmgesteurte In-circuit-Prüfung von Analogdigitalwandlern | |
DE2639323A1 (de) | System zur fehleranalysierung bei gedruckten schaltungsplatinen | |
DE19654135A1 (de) | LED-Druckkopf und zur Verwendung damit dienender Treiberschaltkreis, mit einem Aufbau zur Durchführung von "Boundary Scan Test" | |
DE10055456A1 (de) | Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen | |
DE60034435T2 (de) | Kostengünstige konfiguration zur überwachung und steuerung von einer parametrischen messeinheit in einem automatischen testgerät | |
DE10138556C1 (de) | Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung | |
DE10355116B4 (de) | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung | |
DE10150058A1 (de) | Vorrichtung und Verfahren zum Testen einer integrierten Halbleiterschaltung | |
DE69021105T2 (de) | Verfahren und Gerät zur Prüfung von integrierten Schaltungen mit hoher Geschwindigkeit. | |
DE2902375A1 (de) | Logikbaustein fuer integrierte digitalschaltungen | |
DE3784468T2 (de) | Testbares mehrmodus-zaehlernetz und methode zur durchfuehrung des tests. | |
DE19937820C2 (de) | Vorrichtung zum Testen integrierter Halbleiterschaltungen und Verfahren zum Steuern derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |