DE68925994T2 - Programmgesteurte In-circuit-Prüfung von Analogdigitalwandlern - Google Patents
Programmgesteurte In-circuit-Prüfung von AnalogdigitalwandlernInfo
- Publication number
- DE68925994T2 DE68925994T2 DE68925994T DE68925994T DE68925994T2 DE 68925994 T2 DE68925994 T2 DE 68925994T2 DE 68925994 T DE68925994 T DE 68925994T DE 68925994 T DE68925994 T DE 68925994T DE 68925994 T2 DE68925994 T2 DE 68925994T2
- Authority
- DE
- Germany
- Prior art keywords
- converter
- digital
- conversion
- analog
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 90
- 238000006243 chemical reaction Methods 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 33
- 230000004044 response Effects 0.000 claims description 14
- 238000011156 evaluation Methods 0.000 claims description 7
- 238000011990 functional testing Methods 0.000 claims description 3
- 230000004936 stimulating effect Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 5
- 238000010998 test method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003908 quality control method Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31915—In-circuit Testers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/109—Measuring or testing for dc performance, i.e. static testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
- Diese Erfindung bezieht sich allgemein auf das schaltungsinterne oder sog. "in circuit"-Funktionstesten von hybriden Schaltungskomponenten, d.h. von denen mit sowohl analogen als auch digitalen Eingabe/Ausgabe-Toren, und insbesondere auf ein Gerät und ein Verfahren um ein schaltungsinternes Messen und Testen von Allzweck-Analog/Digital-Wandlern zu schaffen.
- Bezüglich dieser Erfindung bezieht sich ein schaltungsinternes Testen oder Messen auf ein Testverfahren für gedruckte Schaltungsplatinen, welches durch die Verwendung von verschiedenen Entkopplungstechniken ohne Rücksicht auf die spezielle Schaltungskonfiguration oder die Wirkungen der umgebenden Schaltung Anschlußstift-überprüfungen oder sogenannte "pin checks" oder Gesamtfunktionstests oder sog. "gross functionality tests" bei einzelnen Platinenkomponenten durchführt. "Anschlußstift-Überprüfungen" sind Tests, die speziell dafür entworfen sind, um eine geeignete elektrische Aktivität in allen Bauelement-Anschlußstiften (d.h. der physikalischen Verbindung zu den Bauelementen) zu verifizieren. "Gesamtfunktionstests" sind umfassender als Anschlußstift- Überprüfungen und bezeichnen Tests, die dazu entworfen sind, um die Grundfunktion des Teils zusätzlich zum einfachen Verifizieren einer Anschlußstiftaktivität zu verifizieren. Kein Test von beiden liefert einen vollständigen Funktionalitätstest von Komponentenspezifikationen.
- Die Ausbreitung von "hybriden" elektronischen Komponenten, d.h. integrierten Schaltungen, die in ihrem Entwurf sowohl analoge als auch digitale Funktionen aufnehmen, hat dazu geführt, daß standardmäßige Fehlererfassungstechniken überholt sind, wobei dieselbe bei der Herstellungs- und Qualitätskontrolle für gedruckte Schaltungsplatinenanordnungen Probleme erzeugt hat, welche diese Bauelemente verwenden. Speziell problematisch sind die Klasse von Komponenten, die als Wandler bekannt sind, von denen zwei Grundtypen existieren. Der Digital/Analog-Wandler (D/A) wandelt ein digitales Eingabesignal in ein analoges Ausgabesignal, während der Analog/Digital-Wandler (A/D) ein analoges Eingabesignal in ein digitales Ausgabesignal wandelt. Weder herkömmliche analoge noch digitale schaltungsinterne Testtechniken allein sind als Einrichtung ausreichend, um einen umfassenden schaltungsinternen Funktionstest dieser hybriden Komponenten durchzuführen. Als Ergebnis ist es aufgrund des bisher nicht lösbaren Problems des programmierbaren Erzeugens von schaltungsinternen Tests für diese Komponenten schwierig gewesen, gedruckte Schaltungsplatinenanordnungen, die D/A- und A/D- Wandler verwenden, zu testen.
- Merkmale eines programmierbaren Testmoduls und eines Verfahrens zum Testen sind durch die Ansprüche 1 bzw. 7 definiert.
- Bei einem Ausführungsbeispiel der Erfindung wird ein zu prüfender Wandler von seiner zugehörigen Schaltung entkoppelt (mittels einer analogen und digitalen Übersteuerung). Sein Eingangstor wird mit einer geeigneten analogen Signalform programmierbar angeregt, wobei die Wandlerantwort durch Vergleichen des Ausgabebitmusters mit Erwartungswerten bewertet wird. Dieses Verfahren wird so oft als nötig wiederholt, um den speziellen zu prüfenden Wandler vollständig zu bewerten.
- Dieses Gerät kann wirksam benutzt werden, um sowohl hochwertige als auch niederwertige Bits durch jeweilige deterministische und nicht-deterministische Bitüberprüfungen zu bewerten. Das Testen ist somit in einer elektrisch rauschenden Testumgebung möglich, wobei es sowohl von der signalflußmäßig vorher als auch signalflußmäßig nachher angeordneten Schaltung, welche das Meßobjekt umgibt, unabhängig ist.
- Fig. 1 ist ein schematischer Schaltungsentwurf eines Testmoduls zum Testen eines Analog/Digital-Wandlers in einer typischen gedruckten Schaltungsplatinenkonfiguration gemäß der vorliegenden Erfindung.
- Fig. 2 ist ein schematisches Flußdiagramm des Testeinstellungsverfahrens zum Testen eines typischen Analog/Digital-Wandlers, der gemäß der vorliegenden Erfindung verwendet wird.
- Fig. 3 ist ein schematisches Flußdiagramm des Überschreitungs/Unterschreitungs-Testverfahrens zum Testen eines Analog/Digital-Wandlers, der gemäß der vorliegenden Erfindung verwendet wird.
- Fig. 4 ist ein schematisches Flußdiagramm des deterministischen Tests von hochwertigen Bits eines Analog/Digital-Wandlers, der gemäß der vorliegenden Erfindung verwendet wird.
- Fig. 5 ist ein schematisches Flußdiagramm der nicht-deterministischen Bitüberprüfung von niederwertigen Bits eines Analog/Digital-Wandlers, der gemäß der vorliegenden Erfindung verwendet wird.
- Fig. 6 ist ein schematisches Flußdiagramm des Test-Aufräumverfahrens für den Test eines Analog/Digital-Wandlers, der gemäß der vorliegenden Erfindung verwendet wird.
- Fig. 1 offenbart das schematische Diagramm eines Testmoduls 8 zum Durchführen von Programm-gestützt erzeugten, schaltungsinternen "Anschlußstift-überprüfungen" und "Gesamtfunktionstests" eines Analog/Digital-Wandlers 10, der eine Komponente der zu prüfenden gedruckten Schaltungsplatinenanordnung 6 ist. Das Testmodul 8 wird durch eine Computerschnittstelle 36 und ein Testprogramm getrieben, das für den speziellen gerade getesteten A/D-Wandler erzeugt ist. Das Testmodul 8 ist ferner durch einen Meßvorsatz und Abtastrelais mit der zu prüfenden gedruckten Schaltungsplatine schnittstellenmäßig verbunden.
- Um einen schaltungsinternen Test durchzuführen, muß das Testmodul 8 den zu messenden A/D-Wandler 10 von der gesamten umgebenden Schaltung entkoppeln, den Wandler anregen und dann geeignete Messungen durchführen, um die Funktionalität des Wandlers zu bestimmen. Entkopplungstechniken werden für digitale Eingänge, wie z.B. die Umwandlungsbeginn-Leitung 21, ebenso wie für die Analogeingänge, speziell der Referenzspannungseingang 13 und der Analogeingang 15 in den Wandler, vorgesehen. Die Ausgangsmessungen werden bei den digitalen Ausgängen 23 des A/D-Wandlers 10 durchgeführt, um die Funktionalität des A/D-Wandlers zu bestimmen.
- Alle A/D-Wandler benötigen ein analoges Eingangssignal 15, das von einer Quelle, wie z.B. der, die schematisch durch einen Verstärker 14 dargestellt ist, erzeugt wird, wobei ein kleiner Prozentsatz eine externe Spannungsreferenz 13 benötigt, die durch einen Referenzspannungsgenerator 12, der auf der Platine angebracht ist, erzeugt wird. Um den A/D- Wandler 10 von Signalen auf der Platine, die durch 12 und 14 erzeugt werden, zu entkoppeln, verwendet das Testmodul 8 ein analoges Übersteuern als das Verfahren, um Spannungen, die von dem Testprogramm bestimmt werden, direkt in die A/D- Wandlereingänge 13 und 15 einzuprägen. In dem Fall des Referenzspannungseingangs 13 wird ein analoger Übersteuerungsverstärker 24 mit Fernfühlung (an seinem negativen Eingang) mit einer DC-Spannungsquelle 26 (DC = Direct Current = Gleichstrom) kombiniert, um den gewünschten Spannungspegel einzustellen. Für die analoge Eingangsleitung 15 in den A/D-Wandler 10 wird ein analoger Übersteuerungsverstärker 28 (mit Femfühlung an seinem negativen Eingang) mit einer kombinierten AC/DC-Quelle 30 (AC = Alternating Current = Wechselstrom) kombiniert, um die gewünschten Signalformen zu dem zu prüfenden A/D-Wandler 10 zu liefern.
- Die einzige digitale Eingangsleitung, die eine Entkopplung und Anregung benötigt, ist der Umwandlungsbeginn-Eingang 21. Dieses Signal wird mittels eines digitalen Übersteuerungstreibers 32 an den zu prüfenden Wandler 10 angelegt, um den Umwandlungsprozeß zu aktivieren. Die Verwendung einer digitalen Übersteuerung erlaubt unabhängig von einer weiteren digitalen Schaltung 20 auf der zu prüfenden Platine 6 das Anlegen dieses Signals direkt an den Umwandlungsbeginn-Eingang 21.
- Die digitale Übersteuerungs-Entkopplungstechnik ist für die Dauer der Testsequenz wirksam. Dies ist ein Problempunkt, da ein digitales Übersteuerungstesten eine Beschädigung von signalflußmäßig dahinter angeordneten Schaltungskomponenten zur Folge haben kann (der Umwandlungsbeginn-Treiber 20, der in dem Diagramm gezeigt ist). Das Testmodul 8 ist jedoch entworfen, um eine schnelle Vollendung des Testverfahrens zu erlauben, wobei in Verbindung mit einer vorsichtigen Testeinstellung und einem vorsichtigen Überwachen ein Test erzeugt werden kann, welcher ohne weiteres innerhalb der Übersteuerungstoleranz der meisten integrierten Schaltungen liegt.
- Wenn die Entkopplung und Anregung von analogen Wandlereingängen aktiv sind, wird mittels der Umwandlungsbeginn-Leitung der Umwandlungsprozeß eingeleitet, wobei der Testzyklus dann vollendet ist, wenn die Antwort an den Wandlerausgangsleitungen 23 gemessen wird. Diese Daten werden mittels digitaler Empfänger 34 in dem Testmodul 8 gesammelt. Bei den meisten Wandlern ist dies ein Prozeß mit zwei Schritten. Zuerst muß die Umwandlungsende-Leitung 25 nach einer Anzeige überwacht werden, daß der Analog-in-Digital-Umwandlungsprozeß vollendet ist. Wenn dieses Signal mittels des digitalen Empfängers 34 empfangen ist, können die Ausgangsdaten wieder mittels des digitalen Empfngers 34 an den Datenausgängen 23 des A/D-Wandlers gelesen werden, um dieselben mit erwarteten Ergebnissen zu vergleichen.
- Das Testmodul der vorliegenden Erfindung unterstützt eine Anzahl von speziellen Testoptionen, welche die Funktionalität von Analog/Digital-Wandlern bewerten. Bei einigen Wandlern ist ein einfacher "Überschreitungs/Unterschreitungs"- Test hinreichend. Dies ist ein schneller deterministischer Test mit zwei Durchgängen, welcher darin besteht, Eingangssignale über und unter dem Umwandlungsbereich des zu prüfenden A/D-Wandlers 10 anzulegen. Dann kann die Antwort an den Datenausgängen 23, entweder lauter "Nullen" oder lauter "Einsen" (oder äquivalente Überschreitungs- und Unterschreitungs-Daten) durch die digitalen Empfänger 34 gemessen und durch das Teststeuerungsprogramm bewertet werden. Bei Wandlern, welche auf überschreitungsbedingungen keine deterministischen Antworten liefern, wird ein komplizierteres Testverfahren benötigt. In diesem Fall kann die Bewertung von hochwertigen Bits (die, die größeren Spannungsänderungen an dem Eingang entsprechen) auf eine deterministische Art und Weise erreicht werden, indem einfach eine geeignete Eingangsspannung eingestellt wird und ein Bitverhalten wie in dem obigen Prozeß gemessen wird.
- Beträchtlich schwieriger ist jedoch die Bewertung der niederwertigen Bits des A/D-Wandlers (die, die sehr kleinen Änderungen der analogen Eingangsspannung entsprechen) . Dieses Meßproblem wird durch die elektrisch rauschende Testum gebung verschärft, die aus der digitalen und analogen Übersteuerung an den Wandlereingängen resultiert. Eine Fernfühlung an dem Referenzeingang 13 und an dem Analogeingang 15 des Geräts reduziert die Schwere dieses Problems. Zusätzlich kann eine nicht-deterministische Meßtechnik verwendet werden, wodurch viele Umwandlungszyklen als Reaktion auf ein AC-Signal an dem Analogeingang eingeleitet werden, indem zuerst eine Ausgabe "1" auf einer gegebenen interessierenden Bitleitung gesucht wird, und später eine Ausgabe "0" auf der gleichen Leitung gesucht wird.
- Fig. 2 offenbart ein schematisches Flußdiagramm der Schritte, die beim Einstellen einer schaltungsinternen "Anschlußstift-Überprüfung" und eines "Gesamtfunktionstests" eines Analog/Digital-Wandlers (A/D-Wandler) verwendet werden, welcher das Testmodul von Fig. 1 verwendet. Die Testeinstellung beginnt bei einem Schritt 40, indem das geeignete Komponententestprogramm geladen und alle elektrischen Verbindungen mit der Schaltungsplatine 6, die den zu prüfenden A/D-Wandler 10 enthält, durch Abtastrelais 22 hergestellt werden, wie es in Fig. 1 gezeigt ist. In einen Schritt 42 wird der digitale Treiber 32 mit der Umwandlungsbeginn-Leitung 21 verbunden, während die digitalen Empfänger 34 mit der Umwandlungsende-Leitung 25 und den Datenausgangstoren 23 verbunden werden. Als nächstes wird in einem Schritt 44 eine DC-Quelle 26 mit dem Referenzeingang 13 des A/D-Wandlers 10 mittels eines Fernfühlungs-Übersteuerungsverstärkers 24 verbunden. Dies erlaubt das Übersteuern der Spannungsreferenz 12, wodurch die gewünschte Spannung an dem Wandlerreferenzeingang 13 eingeprägt wird. Diese Spannung wird für die Dauer des Tests angelegt. In einem Schritt 46 wird eine kombinierte AC/DC-Quelle 30 mittels eines Fernfühlungs-Übersteuerungsverstärkers 28 mit dem Analogeingang 15 des A/D-Wandlers 10 verbunden. Dies übersteuert die Analogquelle 14 auf der Platine, wodurch für verschiedene Testphasen die gewünschte Signalform in den Wandlereingang 15 eingeprägt wird.
- Wie in Fig. 3 für den Fall von A/D-Wandlern mit einem de terministischem überschreitungs/Unterschreitungs-Verhalten offenbart ist, wird eine Überschreitungs/Unterschreitungs- Testtechnik verwendet. Diese testet alle Bits des zu prüfenden A/D-Wandlers 10, d.h. Bits sowohl mit hoher als auch niederer Ordnung. Hier wird zuerst, wie es in einem Schritt 52 gezeigt ist, mittels der AC/DC-Spannungsquelle 30 und des analogen Übersteuerungsverstärkers 28 eine Gleichspannung über der maximalen Umwandlungsfähigkeit des Wandlers an den Analogeingang des Wandlers angelegt. Das Umwandlungsbeginn- Signal wird dann in einem Schritt 54 mittels des digitalen Übersteuerungstreibers 32 aktiviert. Das Testmodul 8 wartet daraufhin in einem Schritt 56 auf das Umwandlungsende, welches mittels der Umwandlungsende-Leitung und eines digitalen Empfängers 34 erfaßt wird. Sobald die Umwandlung vollendet ist, werden mittels der digitalen Empfänger 34 in einem Schritt 58 die Ausgangsdaten gelesen. Diese gemessene digitale Antwort wird in einem Schritt 60 direkt mit der erwarteten Antwort (lauter "Einsen" oder eine äquivalente Überschreitungsantwort) verglichen, um das Bestanden- oder Nicht-Bestanden-Ergebnis des Tests zu bestimmen. Daraufhin wird in einem Schritt 64 der Unterschreitungstest (ein zweiter Durchgangstest), der die Schritte 54 bis 60 wiederholt, durchgeführt, indem eine Spannung unter der minimalen Umwandlungsfähigkeit des A/D-Wandlers 10 angelegt wird und lauter "Nullen" (oder eine äquivalente Unterschreitungsanzeige) an dem Ausgang 23 verifiziert werden.
- Die zweite deterministische Verifikationsoption ist in Fig. 4 offenbart und wird bei Wandlern ohne ein vorhersagbares Überschreitungs/Unterschreitungs-Verhalten verwendet. In diesem Fall wird eine deterministische Bitüberprüfung verwendet, um nur das Verhalten der hochwertigen Bits (die, die auf höhere Pegel eines analogen Eingangssignals antworten) des zu prüfenden Wandlers 10 zu verifizieren. Diese Bits werden nacheinander durch Anlegen von Spannungspegeln an den Wandler bewertet, welche speziellen vorhersagbaren Änderungen der höherwertigen digitalen Ausgangsbits entsprechen. In einem Schritt 66 wird mittels der AC/DC-Spannungsquelle 30 und des analogen Übersteuerungsverstärkers 28 eine geeignete Gleichspannung an den Analogeingang 15 des A/D-Wandlers 10 angelegt. Das Umwandlungsbeginn-Signal wird dann mittels des digitalen Übersteuerungstreibers 32 in einem Schritt 68 aktiviert. Das Testmodul 8 wartet daraufhin in einem Schritt 70 auf das Umwandlungsende, welches mittels der Umwandlungsende-Leitung 25 und eines digitalen Empfängers 34 erfaßt wird. Sobald die Umwandlung vollendet ist, werden mittels der digitalen Empfänger 34 in einem Schritt 72 die Ausgangsdaten 23 gelesen. Das gemessene digitale Muster wird dann in einem Schritt 74 direkt mit der erwarteten Antwort verglichen, um das Bestanden/Nicht-Bestanden-Ergebnis des Tests zu bestimmen. Diese Sequenz wird daraufhin unter der Programmsteuerung in einem Schritt 76 wiederholt, bis alle hochwertigen Bits des zu prüfenden A/D-Wandlers 10 deterministisch getestet worden sind.
- Fig. 5 offenbart das Testverfahren für die nicht-deterministische Bewertung der niederwertigen Bits (d.h. die Eingangsbits, die auf niederere Spannungspegel an dem Analogeingang des Wandlers antworten). Dieses Verfahren wird verwendet, wenn die elektrischen Rauschpegel in der Testumgebung eine absolute Korrelation zwischen angelegten Analogspannungspegeln und den niederwertigen Bitausgaben des A/D- Wandlers 10 verhindern. Dieser Prozeß wird nicht für Wandler benötigt, die durch das Überschreitungs/Unterschreitungs- Verfahren getestet werden. Bei diesem Verfahren werden als Reaktion auf ein AC-Eingangssignal mehrfache Umwandlungszyklen durchgeführt, während sowohl nach einer "0" als auch nach einer "1"-Ausgabe von dem gleichen Bit gesucht wird. Die Zustandsänderung wird als Anzeige einer Bitfunktionalität verwendet. Bei diesem Test wird in einem Schritt 78 mittels der AC/DC-Spannungsquelle 30 und des analogen Übersteuerungsverstärkers 28 eine geeignete Spannung an den Analogeingang 5 des A/D-Wandlers 10 angelegt. Das Umwandlungsbeginn-Signal wird dann in einem Schritt 80 mittels des digitalen Übersteuerungstreibers 32 aktiviert. Das Testmodul 8 wartet dann auf das Umwandlungsende, das mittels der Umwandlungsende-Leitung 25 und einem digitalen Empfänger 34 in einem Schritt 82 erfaßt wird. Sobald die Umwandlung vollendet ist, werden die Ausgangsdaten in einem Schritt 84 mittels der digitalen Empfänger 34 gelesen. Diese Daten werden in einem Schritt 86 protokolliert und der Test wird in Schritten 88 bis 96 wie benötigt wiederholt, bis alle Bits sowohl eine Ausgabe "1" als auch eine Ausgabe "0" gezeigt haben. Sobald dies auftritt, wird bei einem Schritt 100 davon ausgegangen, daß der Test bestanden ist. Wenn nach einer beträchtlichen Anzahl von Wiederholungen (sie wird basierend auf den Wandlerspezifikationen statistisch bestimmt) ein oder mehr Bits in einem einzigen Zustand "steckenbleiben", wird ein Fehler angezeigt, was dazu führt, daß der Wandler als nicht funktionstüchtig betrachtet wird.
- Die Auswahl zwischen dem Überschreitungstesten und der deterministischen und nicht-deterministischen Bitverifikation wird durch die Spezifikationen und den Typ des zu prüfenden A/D-Wandlers gegeben. Ferner ist der Schnittpunkt zwischen den "niederwertigen" Bits und den "hochwertigen" Bits durch die Spezifikationen des zu prüfenden A/D-Wandlers bestimmt, wobei derselbe in dem Testprogramm enthalten ist, derart, daß bei dem speziellen zu prüfenden Wandler geeignete Testtechniken verwendet werden. Das Aufräumen der A/D-Wandler- Testeinstellung ist in Fig. 6 offenbart. Hier werden in Schritten 102 und 104 alle Leitungen zwischen dem zu prüfenden A/D-Wandler 10 und dem Testmodul aufgetrennt. Dies wird durch Öffnen der Abtastrelais 22 erreicht.
- Das oben beschriebene Verfahren überdeckt die Testanforderungen von typischen A/D-Wandlern. Abhängig von exakten Wandlerspezifikationen und/oder Merkmalen kann dieses Verfahren in eine kleinere Anzahl von Schritten gestutzt werden, um den Durchsatz zu erhöhen, während dieses Verfahren ferner auch in mehr Schritte aufgeteilt werden kann, um weitere spezielle Anforderungen zu überdecken.
- Die vorliegende schafft daher eine einzigartige Einrichtung und ein einzigartiges Verfahren zum Programm-gestützten Erzeugen von schaltungsinternen Gesamtfunktionstests von Analog/Digital-Wandlern unabhängig von der Schaltung, in welcher sich der Wandler befindet. Die vorliegende Erfindung liefert daher ein Verfahren zur Qualitätskontrolle bei der Herstellung von gedruckten Schaltungsplatinen, die diese hybriden Bauelemente enthalten.
- Die vorhergehende Beschreibung der Erfindung wurde zwecks der Darstellung und Beschreibung gegeben. Es ist nicht beabsichtigt, erschöpfend zu sein oder die Erfindung genau auf die offenbarte Form zu begrenzen, wobei in Hinblick auf die obigen Lehren weitere Modifikationen und Variationen innerhalb des Bereichs der Erfindung, wie er in den beigefügten Ansprüchen definiert ist, möglich sein können. Das Ausführungsbeispiel wurde gewählt und beschrieben, um die Prinzipien der Erfindung und seine praktische Anwendung am besten zu erklären, und um dadurch weitere Fachleute in die Lage zu versetzen, die Erfindung in verschiedenen Ausführungsbeispielen und verschiedenen Modifikationen, wie sie für die spezielle ins Auge gefaßte Verwendung geeignet sind, am besten auszunützen.
Claims (11)
1. Ein Modul zum programmierbaren Testen eines
Analog/Digital-Wandlers (10), der mit Komponenten in einer
Schaltung verbunden ist, wobei das Modul folgende
Merkmale aufweist:
eine erste Spannungserzeugungseinrichtung (26) zum
Erzeugen eines Präzisionsgleichstromsignals;
eine zweite Spannungserzeugungseinrichtung (30) zum
Erzeugen eines kombinierten Gleichstrom- und
Wechselstrom-Signals;
eine Übersteuerungsverstärkereinrichtung (24, 28) zum
Verstärken sowohl des Präzisionsgleichstromsignals als
auch des kombinierten Gleichstrom- und
Wechselstromsignals um einen Betrag, der ausreichend ist, um den
Analog/Digital-Wandler (10) von den Komponenten in der
Schaltung zu entkoppeln und um den
Analog/Digital-Wandler (10) anzuregen;
eine digitale Übersteuerungstreibereinrichtung (32), um
den Umwandlungsbeginn-Eingang des
Analog/Digital-Wandlers (10) zum Aktivieren des Analog/Digital-Wandlers
(10) anzuregen;
eine digitale Empfängereinrichtung (34) zum Empfangen
eines Umwandlungsende-Signals und zum Messen von
Ausgangsdaten von dem Analog/Digital-Wandler (10);
eine Komparatoreinrichtung zum Vergleichen der
Ausgangsdaten mit einem erwarteten Antwortsignal.
2. Das Modul gemäß Anspruch 1, bei dem die erste
Spannungserzeugungseinrichtung
(26) folgendes Merkmal
aufweist:
eine Einrichtung zum Erzeugen eines Bereichs von +
/- 10,0 Volt bei einer minimalen Auflösung von 3,0 mV und
einer Genauigkeit von +/- 0,1%.
3. Das Modul gemäß Anspruch 1, bei dem die zweite
Spannungserzeugungseinrichtung (30) folgendes Merkmal
aufweist:
eine Einrichtung zum Erzeugen eines Bereichs von +
/- 10,0 Volt bei einer minimalen Auflösung von 3,0 mV mit
einer Genauigkeit von +/- 0,1% und eines
Frequenzbereichs von 0,5 Hz bis 30 kHz mit einer Auflösung von
0,5 Hz und einer Genauigkeit von +/- 0,5%.
4. Das Modul gemäß Anspruch 1, bei dem die
Übersteuerungsverstärkereinrichtung (24, 28) folgendes Merkmal
aufweist:
eine Einrichtung zum Erzeugen eines minimalen
Ausgangsstroms von 150 mA mit einer maximalen Ausgangsimpedanz
von 3,0 Ohm.
5. Das Modul gemäß Anspruch 1, bei dem die digitale
Übersteuerungstreibereinrichtung (32) folgendes Merkmal
aufweist:
eine Einrichtung zum Erzeugen eines Bereichs von -3,5
bis 5,0 Volt bei einer minimalen Auflösung von 5,0 mV
und einer Stromleistungsfähigkeit von +/- 500 mA.
6. Das Modul gemäß Anspruch 1, bei dem die digitale
Empfängereinrichtung (34) folgendes Merkmal aufweist:
eine Einrichtung zum Empfangen eines
Eingangsspannungsbereichs von -3,5 bis 5,0 Volt bei einer minimalen
Auflösung
von 5,0 mV und einem Eingangsladestrom von
weniger als 30,0 µA.
7. Ein Verfahren zum programmierbaren Testen eines
Analog/Digital-Wandlers (10), der mit Komponenten in einer
Schaltung verbunden ist, wobei das Verfahren folgende
Schritte aufweist:
Zuführen eines Präzisionsgleichstromsignals durch eine
Übersteuerungsverstärkereinrichtung (24, 28) zu einem
Referenzeingang des A/D-Wandlers (10) und Zuführen
eines kombinierten Wechselstroms/Gleichstroms (30) durch
die Übersteuerungsverstärkereinrichtung (24, 28) zu
einem Analogsignaleingang des A/D-Wandlers (10), um den
A/D-Wandler (10) zu entkoppeln und um den A/D-Wandler
(10) anzuregen;
Anregen eines Umwandlungsbeginn-Eingangs des
A/D-Wandlers durch eine digitale
Übersteuerungstreibereinrichtung (32);
Empfangen eines Umwandlungsende-Signals und von
Ausgangsdaten von dem A/D-Wandler (10); und
Vergleichen der Ausgangsdaten mit einem erwarteten
Antwortsignal.
8. Das Verfahren gemäß Anspruch 7 bei Verwendung zum (a)
Anlegen einer Überschreitungs-Gleichspannung an einen
Analogeingang des A/D-Wandlers (10), wobei (a) folgende
Schritte aufweist:
Starten einer Umwandlungssequenz durch Anregen einer
Umwandlungsbeginn-Leitung zu dem A/D-Wandler (10) mit
der digitalen übersteuerungstreibereinrichtung (32);
Warten auf das Ende der Umwandlung, wie es durch ein
Umwandlungsende-Signal, das von der digitalen
Empfängereinrichtung
(34) gelesen wird, angezeigt wird; und
Bewerten einer Umwandlungs-Datenausgabe, die von der
digitalen Empfängereinrichtung (34) gelesen wird, nach
einer vorhergesagten Überschreitungsausgabe des A/D-
Wandlers (10);
wobei das Verfahren ferner für (b) Anlegen einer
Unterschreitungs-Gleichspannung an einen Analogeingang des
A/D-Wandlers (10) verwendet wird, wobei (b) folgende
Schritte aufweist:
Starten einer Umwandlungssequenz durch Anregen einer
Umwandlungsbeginn-Leitung des A/D-Wandlers (10) mit der
digitalen übersteuerungstreibereinrichtung (32);
Warten auf das Ende der Umwandlung, das durch ein
Umwandlungsende-Signal des A/D-Wandlers (10) angezeigt
und durch die digitale Empfängereinrichtung (34) erfaßt
wird; und
Messen der Ausgabe des A/D-Wandlers (10) mit der
digitalen Empfängereinrichtung (34), um eine erwartete
Unterschreitungsantwort zu bewerten
9. Das Verfahren gemäß Anspruch 8 bei Verwendung zur
Durchführung von Überprüfungen programmierbarer
Schaltungsanschlußstifte und Gesamtfunktionstests des
A/D-Wandlers (10), um folgendes zu liefern:
eine deterministische Bitbewertung von hochwertigen
Bits durch Anlegen der Gleichspannung, um ein
spezifisches Verhalten der hochwertigen Bits des A/D-Wandlers
(10) zu erzeugen; und
eine nicht-deterministische Bitbewertung von
niederwertigen Bits durch Anlegen einer speziellen
Wechselspannung, um variierende Ausgaben der niederwertigen Bits
des A/D-Wandlers (10) zu erzeugen, welche statistisch
bewertet werden.
10. Das Verfahren gemäß Anspruch 9, bei dem, wenn die
deterministische Bitbewertung der hochwertigen Bits
ausgeführt wird:
das Gleichspannungssignal an den Analogeingang des
A/D-Wandlers (10) angelegt wird, um ein spezifisches
resultierendes hochwertiges Bit an seinem Ausgang zu
erzeugen;
die Umwandlungssequenz durch Anregen der
Umwandlungsbeginn-Leitung des A/D-Wandlers (10) mit der digitalen
Übersteuerungstreibereinrichtung (32) gestartet wird;
auf das Ende der Umwandlung gewartet wird, wie es durch
die digitale Empfängereinrichtung (34) angezeigt wird;
Ausgangsdaten von dem A/D-Wandler (10) mit der
digitalen Empfängereinrichtung (34) gelesen werden;
die gemessenen Daten gegenüber der für das
Eingangssignal erwarteten Antwort bewertet werden; und
die vorhergehenden vier Schritte wiederholt werden, um
alle hochwertigen Bits des A/D-Wandlers (10) zu testen.
11. Das Verfahren gemäß Anspruch 9, bei dem bei der
Ausführung der nicht-deterministischen Bewertung der
niederwertigen Bits
das geeignete Wechselsignal an den Analogeingang des
A/D-Wandlers (10) für die Dauer eines Tests angelegt
wird;
eine Umwandlung durch Anregen einer Umwandlungsbeginn-
Leitung des A/D-Wandlers (10) mit der digitalen
Übersteuerungstreibereinrichtung
(32) gestartet wird;
auf ein Umwandlungsende-Signal von dem A/D-Wandler
(10), wie es durch die digitale Empfängereinrichtung
(34) angezeigt wird, gewartet wird;
Umwandlungsdaten protokolliert werden und die letzten
Schritte wiederholt werden, bis ein beobachtetes Bit
eine "0"- und eine "1"-Ausgabe zeigt; und
die vorhergehenden fünf Schritte wiederholt werden, um
alle niederwertigen Bits für den A/D-Wandler (10) zu
testen.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/175,874 US4947106A (en) | 1988-03-31 | 1988-03-31 | Programmatically generated in-circuit test of analog to digital converters |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE68925994D1 DE68925994D1 (de) | 1996-04-25 |
| DE68925994T2 true DE68925994T2 (de) | 1996-08-08 |
Family
ID=22642011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE68925994T Expired - Fee Related DE68925994T2 (de) | 1988-03-31 | 1989-03-30 | Programmgesteurte In-circuit-Prüfung von Analogdigitalwandlern |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4947106A (de) |
| EP (1) | EP0342784B1 (de) |
| JP (1) | JPH0212076A (de) |
| DE (1) | DE68925994T2 (de) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304987B1 (en) | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
| US5045782A (en) * | 1990-01-23 | 1991-09-03 | Hewlett-Packard Company | Negative feedback high current driver for in-circuit tester |
| EP0447117B1 (de) * | 1990-03-15 | 1997-02-19 | AT&T Corp. | Eingebaute Selbstprüfung für Analog-Digitalumsetzer |
| JPH04297880A (ja) * | 1990-08-06 | 1992-10-21 | Texas Instr Inc <Ti> | 事象識別テストアーキテクチャ |
| US5107230A (en) * | 1991-04-26 | 1992-04-21 | Hewlett-Packard Company | Switched drivers providing backmatch impedance for circuit test systems |
| US5185607A (en) * | 1992-01-31 | 1993-02-09 | Motorola, Inc. | Method and apparatus for testing an analog to digital converter |
| US5528602A (en) * | 1992-12-30 | 1996-06-18 | International Business Machines Corporation | Method for determining computer subsystem property |
| US5412385A (en) * | 1993-02-22 | 1995-05-02 | Analog Devices, Inc. | Error correction testing system and method for a multistage A/D converter |
| US5504432A (en) * | 1993-08-31 | 1996-04-02 | Hewlett-Packard Company | System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment |
| US5459738A (en) * | 1994-01-26 | 1995-10-17 | Watari; Hiromichi | Apparatus and method for digital circuit testing |
| US5740352A (en) * | 1995-09-27 | 1998-04-14 | B-Tree Verification Systems, Inc. | Liquid-crystal display test system and method |
| US5794111A (en) * | 1995-12-14 | 1998-08-11 | Eastman Kodak Company | Apparatus and method of transfering toner using non-marking toner and marking toner |
| US5659312A (en) * | 1996-06-14 | 1997-08-19 | Logicvision, Inc. | Method and apparatus for testing digital to analog and analog to digital converters |
| US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
| FR2784193B1 (fr) * | 1998-10-05 | 2001-01-05 | Texas Instruments France | Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique |
| US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
| US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
| JP4726337B2 (ja) * | 2001-06-27 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | ワンチップマイクロコンピュータ |
| JP2003242049A (ja) * | 2002-02-18 | 2003-08-29 | Niles Parts Co Ltd | マイクロコンピュータの異常検出方法 |
| US7256600B2 (en) * | 2004-12-21 | 2007-08-14 | Teradyne, Inc. | Method and system for testing semiconductor devices |
| CN110989463A (zh) * | 2019-12-24 | 2020-04-10 | 北京金迈捷科技有限公司 | 一种量程在线切换系统以及方法 |
| US11606099B1 (en) * | 2021-09-23 | 2023-03-14 | Texas Instruments Incorporated | Fault detection within an analog-to-digital converter |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3872491A (en) * | 1973-03-08 | 1975-03-18 | Sprague Electric Co | Asymmetrical dual-gate FET |
| JPS5846834B2 (ja) * | 1975-09-26 | 1983-10-19 | ザ ボウイング カンパニ− | ブラインド軸拡張端子構造及びその組立方法 |
| US4092589A (en) * | 1977-03-23 | 1978-05-30 | Fairchild Camera And Instrument Corp. | High-speed testing circuit |
| US4425561A (en) * | 1978-06-01 | 1984-01-10 | The Bendix Corporation | Method and apparatus for conversion of signal information between analog and digital forms |
| US4266292A (en) * | 1978-11-20 | 1981-05-05 | Wescom Switching, Inc. | Method and apparatus for testing analog-to-digital and digital-to-analog code converters |
| US4222107A (en) * | 1979-01-22 | 1980-09-09 | Burr-Brown Research Corporation | Method and apparatus for automatically calibrating a digital to analog converter |
| IT7923478A0 (it) * | 1979-06-12 | 1979-06-12 | Sits Soc It Telecom Siemens | Disposizione circuitale per il collaudo di un convertitore analogico-digitale di un sistema di telecomunicazioni. |
| JPS57119259A (en) * | 1981-01-19 | 1982-07-24 | Hitachi Ltd | Testing method for a/d converter |
| US4591828A (en) * | 1981-05-07 | 1986-05-27 | Cambridge Consultants Limited | Digital-to-analog converter |
| JPS5832178A (ja) * | 1981-08-19 | 1983-02-25 | Advantest Corp | Ｉｃテスタ |
| US4711024A (en) * | 1981-10-30 | 1987-12-08 | Honeywell Information Systems Inc. | Method for making testable electronic assemblies |
| US4556840A (en) * | 1981-10-30 | 1985-12-03 | Honeywell Information Systems Inc. | Method for testing electronic assemblies |
| US4710747A (en) * | 1984-03-09 | 1987-12-01 | Fairchild Semiconductor Corporation | Method and apparatus for improving the accuracy and resolution of an analog-to-digital converter (ADC) |
| JPS60246122A (ja) * | 1984-05-22 | 1985-12-05 | Nec Corp | 微分利得測定回路 |
| GB8432458D0 (en) * | 1984-12-21 | 1985-02-06 | Plessey Co Plc | Integrated circuits |
| JPS61186867A (ja) * | 1985-02-14 | 1986-08-20 | Yokogawa Hewlett Packard Ltd | Ｄａｃ測定回路 |
| JPS61265829A (ja) * | 1985-05-20 | 1986-11-25 | Fujitsu Ltd | 半導体集積回路 |
| US4698588A (en) * | 1985-10-23 | 1987-10-06 | Texas Instruments Incorporated | Transparent shift register latch for isolating peripheral ports during scan testing of a logic circuit |
| US4754215A (en) * | 1985-11-06 | 1988-06-28 | Nec Corporation | Self-diagnosable integrated circuit device capable of testing sequential circuit elements |
| US4758781A (en) * | 1985-12-06 | 1988-07-19 | Hitachi, Ltd. | DA converter testing system |
| US4748403A (en) * | 1986-02-05 | 1988-05-31 | Hewlett-Packard Company | Apparatus for measuring circuit element characteristics with VHF signal |
| JPS62250722A (ja) * | 1986-04-24 | 1987-10-31 | Mitsubishi Electric Corp | デイジタル制御装置 |
| US4888548A (en) * | 1988-03-31 | 1989-12-19 | Hewlett-Packard Company | Programmatically generated in-circuit test of digital to analog converters |
-
1988
- 1988-03-31 US US07/175,874 patent/US4947106A/en not_active Expired - Fee Related
-
1989
- 1989-03-30 EP EP89303148A patent/EP0342784B1/de not_active Expired - Lifetime
- 1989-03-30 DE DE68925994T patent/DE68925994T2/de not_active Expired - Fee Related
- 1989-03-31 JP JP1083863A patent/JPH0212076A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4947106A (en) | 1990-08-07 |
| EP0342784A3 (de) | 1991-10-23 |
| EP0342784B1 (de) | 1996-03-20 |
| EP0342784A2 (de) | 1989-11-23 |
| JPH0212076A (ja) | 1990-01-17 |
| DE68925994D1 (de) | 1996-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68925994T2 (de) | Programmgesteurte In-circuit-Prüfung von Analogdigitalwandlern | |
| DE69030015T2 (de) | Verfahren und Vorrichtung zur Prüfung von integrierten Schaltungen mit zahlreichen Anschlüssen | |
| DE69115776T2 (de) | Prüfvorrichtung für integrierte schaltungen | |
| DE10392667T5 (de) | Ereignisbasiertes IC-Testsystem | |
| DE10304880A1 (de) | Systeme und Verfahren zum Ermöglichen eines Treiberstärketestens von integrierten Schaltungen | |
| DE3702408C2 (de) | ||
| DE19700513A1 (de) | Mit CAD-Daten verknüpftes Halbleiterprüfsystem | |
| DE10150056A1 (de) | Externe Prüfhilfsvorrichtung zur Verwendung zum Testen einer Halbleitereinrichtung und Verfahren zum Testen einer Halbleitereinrichtung unter Verwendung der Vorrichtung | |
| DE112006002395T5 (de) | Prüfvorrichtung und Prüfverfahren | |
| DE10355116B4 (de) | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung | |
| DE69836407T2 (de) | Anordnung zur Überprüfung der Signalspannungspegelgenauigkeit in einer digitalen Testeinrichtung | |
| DE3686989T2 (de) | Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips. | |
| US4888548A (en) | Programmatically generated in-circuit test of digital to analog converters | |
| DE19908882A1 (de) | Vergleicherschaltung für ein Halbleiter-Prüfsystem | |
| DE10158240B4 (de) | Systeme und Verfahren zum Erleichtern des Testens von Anschlussflächenempfängern integrierter Schaltungen | |
| DE102007007339A1 (de) | Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten | |
| DE10338922B4 (de) | Elektrische Diagnoseschaltung sowie Verfahren zum Testen und/oder zur Diagnose einer integrierten Schaltung | |
| DE19901460C1 (de) | Integrierte Halbleiterschaltung und Verfahren zur Überprüfung des Übertragungsverhaltens von Pad-Zellen | |
| DE10064407A1 (de) | Verfahren und Vorrichtung zur Verifizierung der Angemessenheit von Testmustern | |
| DE102007011817A1 (de) | Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten mit kapazitivem Sensor | |
| EP3807660B1 (de) | Verfahren und vorrichtung zum elektrischen prüfen einer elektrischen baugruppe | |
| DE3686795T2 (de) | Schaltung zur erleichterung der evaluation. | |
| DE3230208C2 (de) | ||
| DE3401292C2 (de) | ||
| EP1595155B1 (de) | Vorrichtung sowie verfahren zur toleranzanalyse von digitalen und/oder digitalisierten messwerten |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |