JPS60246122A - 微分利得測定回路 - Google Patents
微分利得測定回路Info
- Publication number
- JPS60246122A JPS60246122A JP10287784A JP10287784A JPS60246122A JP S60246122 A JPS60246122 A JP S60246122A JP 10287784 A JP10287784 A JP 10287784A JP 10287784 A JP10287784 A JP 10287784A JP S60246122 A JPS60246122 A JP S60246122A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- frequency
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、アナログ／ディジタル変換器その他各種の
回路の微分利得を測定する際に用いられる微分利得測定
回路に関する。
回路の微分利得を測定する際に用いられる微分利得測定
回路に関する。
アナログ／ディジタル変換器（以下、人ＤＣと称す）の
微分利得（Ｄ １ｆｆｅｒｅｎｃｉａｌ Ｇａ１ｎ ；
以下ＤＧと称す）は、峙に入力信号が高周波になると悪
化する傾向がある。したがって、高周波のアナログ信号
（例えばコンポジジットカラービデオ信号）をディジタ
ル信号に変換する場合は、予めＡＤＯのＤＧを測定して
おくことが必要となる。第６図は従来のＤＧ測定回路の
構成を示すブロック図であり、この図において符号１は
試験信号発生回路である。この試験信号発生回路１は、
第７図に示すように低周波の階段波８ａ Ｋ一定振幅の
、かつ高周波の正弦波信号ｓｂが重畳された試験信号Ｓ
Ｃを発生する回路であシ、この試験信号８ｃが被測定回
路であるＡＤＣ２の入力端へ供給される。
微分利得（Ｄ １ｆｆｅｒｅｎｃｉａｌ Ｇａ１ｎ ；
以下ＤＧと称す）は、峙に入力信号が高周波になると悪
化する傾向がある。したがって、高周波のアナログ信号
（例えばコンポジジットカラービデオ信号）をディジタ
ル信号に変換する場合は、予めＡＤＯのＤＧを測定して
おくことが必要となる。第６図は従来のＤＧ測定回路の
構成を示すブロック図であり、この図において符号１は
試験信号発生回路である。この試験信号発生回路１は、
第７図に示すように低周波の階段波８ａ Ｋ一定振幅の
、かつ高周波の正弦波信号ｓｂが重畳された試験信号Ｓ
Ｃを発生する回路であシ、この試験信号８ｃが被測定回
路であるＡＤＣ２の入力端へ供給される。
ＤＡＣ（ディジタル／アナログ変換器）３はＡＤＣ２か
ら出力されるディジタル信号をアナログ信号に変換する
。バンドパスフィルタ４ＶｉＤＡＣ３の出力信号に含ま
れる周波数成分の内、上記正弦波信号ｓｂと等しい周波
数の成分のみを通過させる。
ら出力されるディジタル信号をアナログ信号に変換する
。バンドパスフィルタ４ＶｉＤＡＣ３の出力信号に含ま
れる周波数成分の内、上記正弦波信号ｓｂと等しい周波
数の成分のみを通過させる。
そして、このバンドパスフィルタ４の出力がＤＧ測定器
５（ベクトルスコープ等）へ供給され、このＤＧ測定器
５！／ｃよってＤＧの測定が行われる。
５（ベクトルスコープ等）へ供給され、このＤＧ測定器
５！／ｃよってＤＧの測定が行われる。
第８図はバンドパスフィルタ４の出力波形の一例を示す
図であシ、ＤＧは同波形の振幅の最大値と最小値との差
を振幅の平均値で割ることによりめられる。また、ＡＤ
Ｃ２が理想的な特性のものでおれば、第８図の波形の振
幅が一定となる。
図であシ、ＤＧは同波形の振幅の最大値と最小値との差
を振幅の平均値で割ることによりめられる。また、ＡＤ
Ｃ２が理想的な特性のものでおれば、第８図の波形の振
幅が一定となる。
ところで、上述した従来の測定回路にちっては、ＤＡＣ
３を使用しているため、ＤＡＣ３が有するＤＧが誤差と
して測定値に含まれてしまい、この結果、ＡＤＣ２のＤ
Ｇを正確に測定することができないという欠点があった
。
３を使用しているため、ＤＡＣ３が有するＤＧが誤差と
して測定値に含まれてしまい、この結果、ＡＤＣ２のＤ
Ｇを正確に測定することができないという欠点があった
。
この発明は上記拳悄に鑑みてりされたもので、その目的
はＡＤＣおよびその他の回路のＤＧを正確に測定するこ
とができるＤＧ測定回路を提供することにある。
はＡＤＣおよびその他の回路のＤＧを正確に測定するこ
とができるＤＧ測定回路を提供することにある。
この発明は第１〜第４発明を含む。第１発明け、低周波
の階段波またはのこぎり波に高周波の正弦波信号が重量
された試験信号を発生し、被測定物でちる人ＤＣへ供給
する。また、上記正弦波信号の４倍の周波数のサンプリ
ング信号を発生し、上記ＡＤＣのサンプリング入力端子
へ供給する。そして、ＡＤＣの出力から上記正弦波信号
と同一周波数の成分をディジタルフィルタにより抽出し
たディジタル信号を逐次二乗した後２信号ずつ加算する
。そして、この加算結果に基づいてＤＧを測定する。
の階段波またはのこぎり波に高周波の正弦波信号が重量
された試験信号を発生し、被測定物でちる人ＤＣへ供給
する。また、上記正弦波信号の４倍の周波数のサンプリ
ング信号を発生し、上記ＡＤＣのサンプリング入力端子
へ供給する。そして、ＡＤＣの出力から上記正弦波信号
と同一周波数の成分をディジタルフィルタにより抽出し
たディジタル信号を逐次二乗した後２信号ずつ加算する
。そして、この加算結果に基づいてＤＧを測定する。
第２発明は、上記サンプリング信号として、上記正弦波
信号と同一の周波数で位相がπ／２または３π／２ずれ
たサンプリング信号を発生し、ＡＤＣへ供給する。そし
て、上記ディジタルフィルタの出力をサンプリング信号
のタイミングでラッチし、このラッチされたディジタル
信号に基づいてＤＧを測定する。
信号と同一の周波数で位相がπ／２または３π／２ずれ
たサンプリング信号を発生し、ＡＤＣへ供給する。そし
て、上記ディジタルフィルタの出力をサンプリング信号
のタイミングでラッチし、このラッチされたディジタル
信号に基づいてＤＧを測定する。
第３．第４発明は一般の回路のＤ（）を測定する回路で
あり、上記第１．第２発明におけるＡＤＣとしてＤＧＱ
性の良いものを使用し、被測定回路を試験信号発生回路
とＡＤＣとの間に挿入する。
あり、上記第１．第２発明におけるＡＤＣとしてＤＧＱ
性の良いものを使用し、被測定回路を試験信号発生回路
とＡＤＣとの間に挿入する。
第１図はこの発明の第１の実施例の構成を示すブロック
図でちる。この図において、符号１は第６図に同一符号
を付しである回路と同じ試験信号発生回路でめシ、第７
図に示す試験信号８ｃを被測定回路であるＡ Ｉ） Ｃ
２およびＰＬＬ（フェイズロックドループ）１１へ出力
する。ＰＬＬＩＩは試験信号８Ｃに含筐れる正弦波信号
ｓｂの４倍の周波数のサンプリング信号ＳＰを発生し、
ＡＤＣ２のサンブリング入力端子Ｃへ出力する。ＡＤＣ
２はサンプリング信号ＳＰが供給される毎に、入力信号
をディジタル信号に変換し、ディジタルフィルタ１２へ
出力する。ディジタルフィルタ１２は、ＡＤＣ２の出力
に含まれる信号の中から正弦波信号ｓｂと同一周波数の
信号のみを通過させる。
図でちる。この図において、符号１は第６図に同一符号
を付しである回路と同じ試験信号発生回路でめシ、第７
図に示す試験信号８ｃを被測定回路であるＡ Ｉ） Ｃ
２およびＰＬＬ（フェイズロックドループ）１１へ出力
する。ＰＬＬＩＩは試験信号８Ｃに含筐れる正弦波信号
ｓｂの４倍の周波数のサンプリング信号ＳＰを発生し、
ＡＤＣ２のサンブリング入力端子Ｃへ出力する。ＡＤＣ
２はサンプリング信号ＳＰが供給される毎に、入力信号
をディジタル信号に変換し、ディジタルフィルタ１２へ
出力する。ディジタルフィルタ１２は、ＡＤＣ２の出力
に含まれる信号の中から正弦波信号ｓｂと同一周波数の
信号のみを通過させる。
すなわち、このディジタルフィルタ１２（２）出力は例
えば第８図の波形をディジタル信号に変換したものとな
る。乗算器１３はディジタルフィルタ１２の出力を二乗
してラッチ１４および加算器１５へ出力する。ラッチ１
４はＰＬＬＩＩから出力されるサンプリング信号ＳＰの
タイミングで乗算器１３の出力をラッチし、このラッチ
したディジタル信号を加算器１５へ出力する。すなわち
、このラップ１４は乗算器１３の出力をサンプリング信
号ＳＰの１タイミング遅延させて加算器１５へ出力する
。加算器１ｓＦｉ乗算器１３の出力とラッチ１４の出力
とを加算し、この加算結果を出力端子１６へ供給する。
えば第８図の波形をディジタル信号に変換したものとな
る。乗算器１３はディジタルフィルタ１２の出力を二乗
してラッチ１４および加算器１５へ出力する。ラッチ１
４はＰＬＬＩＩから出力されるサンプリング信号ＳＰの
タイミングで乗算器１３の出力をラッチし、このラッチ
したディジタル信号を加算器１５へ出力する。すなわち
、このラップ１４は乗算器１３の出力をサンプリング信
号ＳＰの１タイミング遅延させて加算器１５へ出力する
。加算器１ｓＦｉ乗算器１３の出力とラッチ１４の出力
とを加算し、この加算結果を出力端子１６へ供給する。
以上の構成において、ＡＤＣ２は試験信号８ｃを正弦波
信号ｓｂの４倍の周波数でサンプリングしておＣ，した
がって、正弦波信号Ｓｂの１周期間に４回サンプリング
することになる。いま、ディジタルフィルタ１２の出力
を第２圀に示すアナログ波形Ｗによって示す。また、同
図における点ＰＨ−−Ｐｎ−１−３をサンプリング点と
する。この場合、各サンプリング点ｐｎ％ Ｐｎ＋３に
おける波形Ｗの瞬時値Ｘｒｌ＝Ｘｎ＋：うは、各サンプ
リング点間の位相差がπ／２でめるところから、 Ｘｎ −αｓｉｎθ ・・ ・・ （ｉｉＸｎ＋１ ＝
α５ｉｎ（θ十π／’ｔ ） −＝２）Ｘ１１．４−２
＝ｉｚＳｉｎ（４Ｆ＋π） 、−１（ａｌＸｎ ＋３
＝ ａ Ｓｉｎ （θ ＋３π／２）・・・、４）但し
、α：信号ｓｂの振幅 θ：原点からの遅れ位相（第２図参 照） なる式で表わされる。すなわら、ディジグルフィルタ１
２からは、上記（１）〜（４）式で表わされる瞬時値（
ディジタル値）が順次出力される。
信号ｓｂの４倍の周波数でサンプリングしておＣ，した
がって、正弦波信号Ｓｂの１周期間に４回サンプリング
することになる。いま、ディジタルフィルタ１２の出力
を第２圀に示すアナログ波形Ｗによって示す。また、同
図における点ＰＨ−−Ｐｎ−１−３をサンプリング点と
する。この場合、各サンプリング点ｐｎ％ Ｐｎ＋３に
おける波形Ｗの瞬時値Ｘｒｌ＝Ｘｎ＋：うは、各サンプ
リング点間の位相差がπ／２でめるところから、 Ｘｎ −αｓｉｎθ ・・ ・・ （ｉｉＸｎ＋１ ＝
α５ｉｎ（θ十π／’ｔ ） −＝２）Ｘ１１．４−２
＝ｉｚＳｉｎ（４Ｆ＋π） 、−１（ａｌＸｎ ＋３
＝ ａ Ｓｉｎ （θ ＋３π／２）・・・、４）但し
、α：信号ｓｂの振幅 θ：原点からの遅れ位相（第２図参 照） なる式で表わされる。すなわら、ディジグルフィルタ１
２からは、上記（１）〜（４）式で表わされる瞬時値（
ディジタル値）が順次出力される。
次に、上記（１）〜（４）式の各瞬時値を各々二乗し、
そして隣シ合うサンプル点（Ｐｎ＋Ｐｎ＋ｘ ）＋（Ｐ
ｎ＋ｉ＋Ｐｎ＋２）＋（Ｐｎ＋２＋Ｐｎ＋３） の各瞬
時値Ｘの二乗を加算すると、 ｘ”ｎ＋Ｘ”、 ＋ １＝α” ｓｉｎ”θ＋α”５ｉ
ｎ（θ＋π／２）＝α２ ・・・（５） Ｘｎ＋” ｌ＋ｘ！ｏ＋１” ＝α”ｓｉｎ”（θ＋π
／２）十α”ｓｉｎ”（θ十π）二ａ２ ・・・（６） Ｘ’ｎ４４＋Ｘ”Ｈ＋３＝＋ｚ”ｓｉｎ” （θｌｒ）
＋ａ” ｓｉｎ！（θ＋３π／２） ＝α２ ・・・（７） 秦言い換えれば、第８図に示す包絡線Ｈの各瞬時値に対
応した値となる。
そして隣シ合うサンプル点（Ｐｎ＋Ｐｎ＋ｘ ）＋（Ｐ
ｎ＋ｉ＋Ｐｎ＋２）＋（Ｐｎ＋２＋Ｐｎ＋３） の各瞬
時値Ｘの二乗を加算すると、 ｘ”ｎ＋Ｘ”、 ＋ １＝α” ｓｉｎ”θ＋α”５ｉ
ｎ（θ＋π／２）＝α２ ・・・（５） Ｘｎ＋” ｌ＋ｘ！ｏ＋１” ＝α”ｓｉｎ”（θ＋π
／２）十α”ｓｉｎ”（θ十π）二ａ２ ・・・（６） Ｘ’ｎ４４＋Ｘ”Ｈ＋３＝＋ｚ”ｓｉｎ” （θｌｒ）
＋ａ” ｓｉｎ！（θ＋３π／２） ＝α２ ・・・（７） 秦言い換えれば、第８図に示す包絡線Ｈの各瞬時値に対
応した値となる。
なる式が得られる。すなわち、隣シ合うサンプル点の各
瞬時値の二乗を加算すれば、第２図に示す振幅αを二乗
した値が得られる。第１図に示す乗算器１３．ラッチ１
４．加算器１５は上述した第（５）〜（力式の演算を行
う回路であシ、加算器１５がら値α！（ディジタル値）
が逐次出力される。このように、加算器１５の出力は振
幅αに対応する値となシ、※したがって、加算器１５の
出力をアナログ信号に変換してオッシロスコープ等に表
示させれば、そのオッシロスコープの目盛からＡＤＣ２
のＤＧをめることができ、また、加算器１５の出力をデ
ィジタル演算処理することによシ、ＡＤＣ２のＤＧをめ
ることができる。
瞬時値の二乗を加算すれば、第２図に示す振幅αを二乗
した値が得られる。第１図に示す乗算器１３．ラッチ１
４．加算器１５は上述した第（５）〜（力式の演算を行
う回路であシ、加算器１５がら値α！（ディジタル値）
が逐次出力される。このように、加算器１５の出力は振
幅αに対応する値となシ、※したがって、加算器１５の
出力をアナログ信号に変換してオッシロスコープ等に表
示させれば、そのオッシロスコープの目盛からＡＤＣ２
のＤＧをめることができ、また、加算器１５の出力をデ
ィジタル演算処理することによシ、ＡＤＣ２のＤＧをめ
ることができる。
第３図は、この発明の第２の実施例の構成を示すブロッ
ク図で６Ｄ、この図において第１図の各部と同一構成の
部分には同一の符号を付し、その説明を省略する。第３
図において、符号１８は試験信号ＳｃＫ含まれる正弦波
信号ｓｂと同一周波数で位相が略π／２ずれたサンプリ
ング信号ＳＰ１を発生するＰＬＬである。また、ラッチ
１９は１ ディジタルフィルタ１２の出力をサンプリン
グ信号８Ｐ１のタイミングでラッチする回路である。
ク図で６Ｄ、この図において第１図の各部と同一構成の
部分には同一の符号を付し、その説明を省略する。第３
図において、符号１８は試験信号ＳｃＫ含まれる正弦波
信号ｓｂと同一周波数で位相が略π／２ずれたサンプリ
ング信号ＳＰ１を発生するＰＬＬである。また、ラッチ
１９は１ ディジタルフィルタ１２の出力をサンプリン
グ信号８Ｐ１のタイミングでラッチする回路である。
この実施例によれば、第２図に示すθが略π／２であり
、またサンプリング点は波形Ｗの１周期間において点ｐ
ｎのみである。
、またサンプリング点は波形Ｗの１周期間において点ｐ
ｎのみである。
また、前述した第（１）式は、
Ｘ（１＝ａ Ｓｌｎθ中α −−−・・（８）となる。
すなわち、この実施例によればディジタルフィルタ１２
から、振幅α（ディジタル値）が逐次出力され、出力さ
れた値がラッチ１９に逐次ラッチされる。したがって、
ラッチ１９の出力に基づいてＡＤＣ２のＤＧを測定する
ことができる。
から、振幅α（ディジタル値）が逐次出力され、出力さ
れた値がラッチ１９に逐次ラッチされる。したがって、
ラッチ１９の出力に基づいてＡＤＣ２のＤＧを測定する
ことができる。
なお、第３図におけるＰＬＬ１８を、正弦波信号ｓｂと
同一周波数で位相が略３π／２ずれたサンプリング信号
を発生するように構成してもよい。
同一周波数で位相が略３π／２ずれたサンプリング信号
を発生するように構成してもよい。
この場合、θ中３π／２となることから、前記（１）式
が、 Ｘ、＝αｓｉｎθ中−α ・・ 拳・・（９）とな夛、
したがって、ラッチ１９の出力として振幅αを反転した
値を得ることができる。また、サンプリング信号をθ＝
に／２，３π／２において各々発生させ、このサンプリ
ング信号に基づくＡＤＣ２の出力をディジタルフィルタ
１２を介してラッチ１９にラッチさせてもよい。
が、 Ｘ、＝αｓｉｎθ中−α ・・ 拳・・（９）とな夛、
したがって、ラッチ１９の出力として振幅αを反転した
値を得ることができる。また、サンプリング信号をθ＝
に／２，３π／２において各々発生させ、このサンプリ
ング信号に基づくＡＤＣ２の出力をディジタルフィルタ
１２を介してラッチ１９にラッチさせてもよい。
また、第３図に示す実施例において、θの値がπ／２か
ら±０．１７ ｒａｄ （ｆ：１ ｏｄｅｇ）ずれても
、αｓｉｎθ と、αとの誤差は１．５％程度であシ、
したがって、通常のＰＬＬ回路を用いることができる。
ら±０．１７ ｒａｄ （ｆ：１ ｏｄｅｇ）ずれても
、αｓｉｎθ と、αとの誤差は１．５％程度であシ、
したがって、通常のＰＬＬ回路を用いることができる。
以上、人ＤＣ２のＤＧを測定する実施例について説明し
たが、一般に回路のＤＧを測定する場合は、第１図、第
３図におけるＡＤＣ２として、ＤＧＷ性のよいものを用
い、被測定回路Ｑを第４図。
たが、一般に回路のＤＧを測定する場合は、第１図、第
３図におけるＡＤＣ２として、ＤＧＷ性のよいものを用
い、被測定回路Ｑを第４図。
第５図に示すようにＡＤＣ２の前に挿入すればよい。
なお、上述した各実施例においては、試験信号ＳＣとし
て階段波に正弦波信号が重畳された信号を用いたが、の
こ＠′シ波に正弦波信号が重畳された信号を用いてもよ
い。また、試験信号８ｃ としてコンポジットカラービ
デオ信号を用いてもよい。
て階段波に正弦波信号が重畳された信号を用いたが、の
こ＠′シ波に正弦波信号が重畳された信号を用いてもよ
い。また、試験信号８ｃ としてコンポジットカラービ
デオ信号を用いてもよい。
この場合、ＰＬＬＩＩまたは１８をカラーバーストに同
期させればよい。
期させればよい。
この発明によれは、ＤＡＣを用いることなくＤＧの測定
を行うことができ、したがって、従来の回路に比較し、
ＤＧをよシ正確に測定し得る効果が得られる。また、第
２．第４発明は高価な乗算器を必要とせず、したがって
、安価に構成し得る利点がある。
を行うことができ、したがって、従来の回路に比較し、
ＤＧをよシ正確に測定し得る効果が得られる。また、第
２．第４発明は高価な乗算器を必要とせず、したがって
、安価に構成し得る利点がある。
第１図はこの発明の第１の実施例の構成を示すブロック
図、第２図は同実施例におけるディジタルフィルタ１２
の出力をアナログ波形によって示した波形図、第３図〜
第５図は各々この発明の第２〜第４の実施例の構成を示
すブロック図、第６図は従来のＤＧ測定回路の構成を示
すブロック図、第７図は第１図および第３図〜第６図に
おける試験信号Ｓｃの波形を示す波形図、第８図は第６
図におケルバンドパスフィルタ４の出力波形を示す波形
図であり、同時に、第１図におけるディジタルフイルタ
１２の出力をアナログ波形によって示した場合の波形図
である。 １・・・・・・試験信号発生回路、２・・・・・・ＡＤ
Ｃｌｌｌ・・・・・・ＰＬＬ（発振回路）、１２・旧・
・ディジタルフィルタ、１３・・・・・・乗算器、１４
・・・・・・ラッチ（遅延手段）、１５・・・・・・加
算器、１８・・・・・・ＰＬＬ（発振回路）、１９・・
・・・・ラッチ、Ｑ・・・・・・被測定回路。 中３図
図、第２図は同実施例におけるディジタルフィルタ１２
の出力をアナログ波形によって示した波形図、第３図〜
第５図は各々この発明の第２〜第４の実施例の構成を示
すブロック図、第６図は従来のＤＧ測定回路の構成を示
すブロック図、第７図は第１図および第３図〜第６図に
おける試験信号Ｓｃの波形を示す波形図、第８図は第６
図におケルバンドパスフィルタ４の出力波形を示す波形
図であり、同時に、第１図におけるディジタルフイルタ
１２の出力をアナログ波形によって示した場合の波形図
である。 １・・・・・・試験信号発生回路、２・・・・・・ＡＤ
Ｃｌｌｌ・・・・・・ＰＬＬ（発振回路）、１２・旧・
・ディジタルフィルタ、１３・・・・・・乗算器、１４
・・・・・・ラッチ（遅延手段）、１５・・・・・・加
算器、１８・・・・・・ＰＬＬ（発振回路）、１９・・
・・・・ラッチ、Ｑ・・・・・・被測定回路。 中３図
Claims (1)
- 【特許請求の範囲】 ＋１） 低周波の階段波またはのこぎり波に高周波の正
弦波偏行が重畳された試験信号を発生し、該試験信号を
被測定物たるアナログ／ディジタル変換器へ供給する試
験信号発生回路と、前記正弦信号の４倍の周波数のサン
プリング信号を発生し、前記アナログ／ディジタル変換
器のサン７’ ＩＪング入力端子へ供給する発振回路と
、前記アナログ／ディジタル変換器の出力に含まれる前
記正弦波信号の成分を通過させるディジタルフィルタと
、前記ディジタルフィルタの出力を二乗する乗算器と、
前記乗算器の出力を前記サンプリング信号の１タイミン
グ遅延させる遅延手段と、前記乗算器の出力および前記
遅延手段の出力を加算する加算回路とを具備してなる微
分利得測定回路。 （２） 低周波の階段波またはのこぎｐ波に高周波の正
弦波信号が重量された試験信号を発生し・試験信号を被
測定物たるアナログ／ディジタル変換器へ供給する試験
信号発生回路と、前記正弦波信号と同一の周波数で位相
が略π／２または３π／２ずれたサンプリング信号を発
生し、前記アナログ／ディジタル変換器のサンプリング
入力端子へ供給する発振回路と、前記アナログ／ディジ
タル変換器の出力に含まれる前記正弦波信号の成分を通
過させるディジタルフィルタと、前記ディジタルフィル
タの出力を前記サンプリング信号のタイミングでラッチ
するラッチ回路とを具備してなる微分利得測定回路。 （３） 低周波の階段波またはのこぎり波に高周波の正
弦波信号が重畳された試験信号を発生し、該試験信号を
被測定回路へ供給する試験信号発生回路と、前記被測定
回路の出力をディジタル信号に変換するアナログ／ディ
ジタル変換器と、前記正弦波信号の４倍の周波数のサン
プリング信号を発生し、前記アナログ／ディジタル変換
器のサンプリング入力端子へ供給する発振回路と、前記
アナログ／ディジタル変換器の出力に含まれる前記正弦
波信号の成分を通過させるディジタルフィルタと、前記
ディジタルフィルタの出力を二乗する乗算器と、前記乗
算器の出力を前記サンプリング信号の１タイミング遅延
させる遅延手段と、前記乗算器の出力および前記遅延手
段の出力を加算する加算回路とを具備してなる微分利得
測定回路。 （４）低周波の階段波またはのこぎシ波に高周波の正弦
波信号が重畳された試験信号を発生し、該試験信号を被
測定回路へ供給する試験信号発生回路と、前記被測定回
路の出力をディジタル信号に変換するアナログ／ディジ
タル変換器と、前記正弦波信号と同一の周波数で位相が
略π／２ま九は３π／２ずれたサンプリング信号を発生
し、前記アナログ／ディジタル変換器のサンプリング入
力端子へ供給する発振°回路と、前記アナログ／ディジ
タル変換器の出力に含まれる前記正弦波信号の成分を通
過させるディジタルフィルタと、前記ディジタルフィル
タの出力を前記サンプリング信号のタイミングでラッチ
するラッチ回路とを具備してなる微分利得測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10287784A JPS60246122A (ja) | 1984-05-22 | 1984-05-22 | 微分利得測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10287784A JPS60246122A (ja) | 1984-05-22 | 1984-05-22 | 微分利得測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60246122A true JPS60246122A (ja) | 1985-12-05 |
Family
ID=14339118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10287784A Pending JPS60246122A (ja) | 1984-05-22 | 1984-05-22 | 微分利得測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246122A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394717A (ja) * | 1986-10-09 | 1988-04-25 | Oki Electric Ind Co Ltd | オ−バ−サンプリング形ａ／ｄ変換器の交流特性測定法 |
| JPS63234727A (ja) * | 1987-03-24 | 1988-09-30 | Yokogawa Electric Corp | Ａ／ｄ変換器試験装置 |
| JPH0212076A (ja) * | 1988-03-31 | 1990-01-17 | Hewlett Packard Co <Hp> | Ａ／ｄ変換器試験装置 |
| JPH02163679A (ja) * | 1988-12-16 | 1990-06-22 | Iwatsu Electric Co Ltd | 信号発生装置 |
-
1984
- 1984-05-22 JP JP10287784A patent/JPS60246122A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394717A (ja) * | 1986-10-09 | 1988-04-25 | Oki Electric Ind Co Ltd | オ−バ−サンプリング形ａ／ｄ変換器の交流特性測定法 |
| JPH0513404B2 (ja) * | 1986-10-09 | 1993-02-22 | Oki Denki Kogyo Kk | |
| JPS63234727A (ja) * | 1987-03-24 | 1988-09-30 | Yokogawa Electric Corp | Ａ／ｄ変換器試験装置 |
| JPH0212076A (ja) * | 1988-03-31 | 1990-01-17 | Hewlett Packard Co <Hp> | Ａ／ｄ変換器試験装置 |
| JPH02163679A (ja) * | 1988-12-16 | 1990-06-22 | Iwatsu Electric Co Ltd | 信号発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8842771B2 (en) | Amplitude flatness and phase linearity calibration for RF sources | |
| JPS63218830A (ja) | ヘテロダインレーザの即時周波数測定システム及びその測定方法 | |
| EP0569989B1 (en) | Linear signal reconstruction system and method | |
| JPS60246122A (ja) | 微分利得測定回路 | |
| US4959608A (en) | Apparatus and method for extracting the RMS value from a signal | |
| Babu et al. | Testing an ADC linearized with pseudorandom dither | |
| JP3623035B2 (ja) | 信号発生装置 | |
| JP2627758B2 (ja) | 信号発生装置 | |
| JP2005030866A (ja) | ジッタ伝達特性測定装置 | |
| JPH076538Y2 (ja) | Ｄｇ測定装置 | |
| JP2856398B2 (ja) | 電子式電力量計 | |
| JP2001502432A (ja) | 掃引周波数装置試験 | |
| SU1742737A1 (ru) | Способ измерени амплитудного значени переменного напр жени | |
| JP3191947B2 (ja) | インピーダンス測定装置 | |
| RU2046360C1 (ru) | Устройство для измерения сдвига фаз двух сигналов | |
| SU947773A1 (ru) | Широкополосный преобразователь напр жени | |
| RU2007736C1 (ru) | Устройство определения сдвига фаз двух синусоидальных сигналов | |
| JPS62180274A (ja) | 周期信号の波形観測装置 | |
| JP3863097B2 (ja) | ダブルバランスド・ミキサのキャリアリーク測定方法 | |
| Stenbakken | Dual-channel sampling systems | |
| JPH08101747A (ja) | シーケンシャルサンプリングシステム | |
| SU1734239A1 (ru) | Способ измерени вли ни сигнала цветности на сигнал ркости телевизионного тракта | |
| JPH01273423A (ja) | アナログデジタル変換器の校正方法 | |
| JPS61176863A (ja) | 交流信号の振幅．位相測定回路 | |
| JPS60247307A (ja) | 周波数掃引信号発生装置 |