JP3191947B2 - インピーダンス測定装置 - Google Patents

インピーダンス測定装置

Info

Publication number
JP3191947B2
JP3191947B2 JP05344391A JP5344391A JP3191947B2 JP 3191947 B2 JP3191947 B2 JP 3191947B2 JP 05344391 A JP05344391 A JP 05344391A JP 5344391 A JP5344391 A JP 5344391A JP 3191947 B2 JP3191947 B2 JP 3191947B2
Authority
JP
Japan
Prior art keywords
clock signal
signal
phase
frequency
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05344391A
Other languages
English (en)
Other versions
JPH04269663A (ja
Inventor
登 海東
Original Assignee
アジレント・テクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アジレント・テクノロジー株式会社 filed Critical アジレント・テクノロジー株式会社
Priority to JP05344391A priority Critical patent/JP3191947B2/ja
Publication of JPH04269663A publication Critical patent/JPH04269663A/ja
Application granted granted Critical
Publication of JP3191947B2 publication Critical patent/JP3191947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、フェイズディテクタを
用いたインピーダンス測定装置に関する。
【0002】
【従来技術及びその問題点】インピーダンスメータで
は、ベクトル電圧・電流を測定する必要があるが、この
ベクトル電圧・電流の測定には、全波整流方式やいわゆ
る北川方式等のフェイズディテクタが一般的に用いられ
る。これらのフェイズディテクタは、被測定信号(電
圧,電流チャンネル信号)を測定周波数信号に同期した
第1の検波信号及びこの信号と90°位相がずれた第2
の検波信号で検波することによりベクトル成分を求める
ものである。このようなフェイズディテクタにおけるベ
クトルの基準座標系では、第1,第2の検波信号の何れ
かの位相を基準としているので、この基準となる検波信
号の位相に変化が生じると、該位相変化による影響はそ
の測定値の誤差となって現れるという不都合がある。
【0003】ただし、インピーダンスメータにおいて
は、電圧チャンネルVchと電流チャンネルIchとの比を
測定するので、被測定信号と検波信号との位相関係が変
化しても基準座標系が一回の測定中(両チャンネルVc
h,Ichとを測定している期間中)変化しなければ、上
記検波信号の位相変化に起因する誤差は相殺されるので
不都合は生じない。なお、この場合に、両チャンネルV
ch,Ichの位相関係が一回の測定中で相対的に変化して
も、そのずれが生じたこと及びそのずれの大きさを検知
することができれば該誤差を補正することもできる。
【0004】一方、2つの検波信号の90°の位相差が
相対的に変化すると(換言するなら両検波信号の位相差
が90°でなくなると)、基準座標系自体がもはや直交
座標系を構成しなくなり、上記両検波信号の相対的な位
相変化がインピーダンス測定値に誤差となって現れる。
一般に、両検波信号の90°の位相差はフェイズディテ
クタの検波信号の基準となるクロック信号のパルス数か
ら得ている。たとえば、北川方式では、図4の0°と9
0°の検波信号に示すように測定周波数の8倍のクロッ
ク信号を使用し、クロック信号の2パルス分だけ一方の
検波信号をシフトすることで、90°の位相差の検波信
号を得るようにしている。ところで、一般的なインピー
ダンス・メータの構成として、フェイズディテクタの出
力側にA/D変換器が接続される。このため、A/D変
換器のクロック信号とフェイズディテクタのクロック信
号との間に干渉が生じ、これが無視できない場合があ
る。なお、本願明細書でいうところのA/D変換器のク
ロック信号とフェイズディテクタのクロック信号との干
渉とは、PD_CLKとAD_CLKとの間で信号のエ
ッジ等に生じる実質的な位相ずれで、インピーダンス測
定の誤差を与え得るものを言う。
【0005】干渉により、フェイズディテクタのクロッ
ク信号の全てのエッジの位相が一様に変化した場合は、
90°の位相差を有する両検波信号の位相が共に変化す
ることになるので、前述したようにインピーダンス測定
の誤差とはならない。しかし、干渉の仕方によっては、
各エッジによって位相変化が異なる場合があり、この場
合には、前述の2つの検波信号の位相差が相対的に変化
する場合に相当し、インピーダンスの測定値に誤差が生
じるという問題がある。
【0006】
【目的】本発明は、上記のような問題を解決するために
提案されたものであって、A/D変換器とフェイズディ
テクタのクロック信号間に干渉が生じた場合において、
干渉による位相ずれに起因する悪影響を最小にすること
のできるインピーダンス測定装置を提供することを目的
とする。
【0007】
【発明の概要】上記目的を達成するために、本発明のイ
ンピーダンス測定装置は、被測定対象(DUT)に測定
周波数信号に基づいて作られる正弦波等の測定用信号を
印加して生成される電圧,電流チャンネル信号と、相互
に90°又は180°の位相差を有する検波信号とをフ
ェイズディテクタに入力してベクトル電圧・電流を求
め、これらベクトル電圧・電流をA/D変換器によりデ
ィジタル化した後、該電圧・電流の比を演算するインピ
ーダンス測定装置であって、前記検波信号を生成するた
めのフェイズディテクタのクロック信号を発生すると共
に、該クロック信号に同期しかつ前記測定周波数信号に
対して特定の位相関係を有したA/D変換器のクロック
信号を発生する手段を設けてなることを特徴とする。ま
た、フェイズディテクタと、このフェイズディテクタの
出力信号をディジタル化するA/D変換器と、原発振の
信号を分周してフェイズディテクタのクロック信号を発
生する第1の分周器と、前記原発振の信号を分周して前
記A/D変換器のクロック信号を発生する第2の分周器
と、前記第1の分周器の出力信号を分周して測定周波数
信号を発生する第3の分周器と、前記各分周器を同時に
リセットするリセット手段とを設けてなることを特徴と
し、更に第2の分周器が、その出力信号であるA/D変
換器のクロック信号の位相が測定周波数信号に対して特
定位相を有するようにプログラマブルに設定,変更でき
ることをも特徴とする。
【0008】即ち、本発明は、発振器から出力されるク
ロック信号を基にして、A/D変換器のためのクロック
信号、フェイズディテクタのためのクロック信号、及び
該フェイズディテクタのためのクロック信号を分岐して
測定周波数信号をそれぞれ形成し、該測定周波数信号を
基にして形成される測定用信号を被測定対象に印可して
生成される電圧・電流チャンネル信号、及び前記測定周
波数に同期して相互に90°又は180°の位相差を有
する検波信号を前記フェイズディテクタに入力してベク
トル電圧、電流を求め、該ベクトル電圧・電流を前記A
/D変換器によりディジタル化した後、電圧・電流の比
を演算するインピーダンス測定装置であって、前記発振
器から出力される前記クロック信号は、前記フェイズデ
ィテクタ へのクロック信号を出力する第1分周器及び前
記A/D変換器へのクロック信号を出力する第2分周器
の両方にそれぞれ別個に入力され、前記第1及び第2分
周器によって前記A/D変換器へのクロック信号と前記
フェイズディテクタへのクロック信号との位相関係を選
択可能となるよう構成し、前記第1分周器で生成される
前記フェイズディテクタへのクロック信号は、前記測定
周波数信号を出力するための第3分周器に入力するよう
構成され、且つ前記発振器から出力される前記クロック
信号は、更に前記第1分周器、前記第2分周器及び前記
第3分周器の全てを前記クロック信号を基に同期してリ
セット可能となるよう設けられるリセット手段にも入力
されるよう構成される。 好ましくは、前記リセット手段
は、Dフリップフロップ回路を含む。また、好ましく
は、前記A/D変換器が、入力した信号をk分周するも
のであるとき、前記フェイズディテクタへのクロック信
号又は前記測定周波数信号に対して、前記A/D変換器
へのクロック信号が等位相間隔とされるk通りの位相を
持つようにして設定され、それぞれの位相での測定を可
能とする。
【0009】すなわち、本発明のインピーダンス測定装
置では、フェイズディテクタのクロック信号に同期しか
つ測定周波数信号に対して特定の位相関係を有するよう
にA/D変換器を駆動することで、インピーダンスの測
定値に現れる前記干渉により生じた誤差の補正を容易に
している。具体的には、リセット手段により各分周器を
同時にリセットするようにすることで、インピーダンス
の測定値に現れる干渉による誤差を一通りとし、この誤
差を補正により取り除くことを可能とする。また、A/
D変換器のクロック信号を発生する分周器が原発振の信
号を例えばk分周し、測定周波数の信号を出力する分周
器のリセット信号に対してk通りの所定の位相を持つよ
うにA/D変換器のクロック信号の位相を設定するよう
にしている。このようにすることで、k通りの誤差をも
つインピーダンス測定値が得られるので、これらの平均
をとることで誤差をキャンセルし正確なインピーダンス
測定値を得ることができる。
【0010】
【実施例】図1は本発明の一実施例を示すブロック図で
ある。同図において、原発振の発振器1は所定周波数の
クロック(後述する同図3の原発振信号参照)を出力し
ている。この発振器1からのクロックはDフリップフロ
ップ回路2、該フリップフロップ回路2の出力信号によ
りリセットされる第2の分周器3及び第1の分周器4に
入力される。第2の分周器3は原発振のクロック信号を
1/kの周波数に分周して図示しないA/Dコンバータ
のクロック信号AD_CLKを生成し、第1の分周器4
は原発振のクロック信号を1/nの周波数に分周して図
示しないフェイズディテクタのクロック信号PD_CL
Kを生成する。また、このPD_CLKは、第3の分周
器5に入力される。そして、第3の分周器5はPD_C
LKを1/mの周波数に分周して、測定周波数信号を生
成する。上記各分周器3,4,5は、Dフリップフロッ
プ回路2により同時にリセットされる。
【0011】図2はフェイズディテクタの動作原理を示
す図である。同図においてにフェイズディテクタ40の
電圧チャンネルVchの入力信号をviV、電流チャンネル
Ichの入力信号をviI、検波信号をvL、出力信号をvo
とした場合に入力信号viV,viIが、 viV=Vsin(ωt+θ) viI=Isin(ωt+θ+π/2) で表されるものとする。 検波信号vLとして、位相が0°,90°,180°,
270°の信号、 vL=sinωt vL=sin(ωt+π/2) vL=sin(ωt+π) vL=sin(ωt+3π/2) を順次フェイズディテクタ40に与えると、出力信号v
oからベクトル電圧〈V〉(viVの振幅V,位相θ),
ベクトル電流〈I〉(viIの振幅I,位相θ+π/2)
が得られる。なお、〈 〉はベクトルを表すものとす
る。
【0012】以下、上記インピーダンス測定装置の動作
を詳細に説明するが、その前にまずフェイズディテクタ
における誤差発生を説明する。ここで、フェイズディテ
クタとして北川方式、軸回転方式のものを使用し、イン
ピーダンス測定のDUTはコンデンサであるとする。図
3に原発振,A/Dコンバータのクロック信号AD_C
LK1〜4,フェイズディテクタのクロック信号PD_
CLK及び測定信号の周波数の関係を示す。図3におい
て、A/Dコンバータのクロック信号AD_CLK1〜
4は、原発振の1/4の周波数である。また、フェイズ
ディテクタのクロック信号PD_CLKは原発振の1/
3,測定周波数の8倍の周波数である。図3からわかる
ように、クロック信号AD_CLK1〜4とPD_CL
Kとの位相関係の態様は4通り存在する。ここで、フェ
イズディテクタのクロック信号のn番目及びn+4番目
のエッジは、A/Dコンバータのクロック信号に対して
同じ関係にある。
【0013】説明を簡単にするため、クロック信号AD
_CLK1〜4の立ち上りが、クロック信号PD_CL
Kの立ち上りと一致したときには、PD_CLKのエッ
ジの位相が相対的に進んだ状態になると仮定する。例え
ば、1番目のエッジと5番目のエッジの位相が進んだ場
合、図4のPD_CLKと各検波信号のタイミングチャ
ートからわかるように、検波信号の0°と180°の位
相が進む。この場合、インピーダンス測定値に誤差を生
じることになる。このように、AD_CLK1〜4,P
D_CLK相互間で生じるところの干渉による相対的な
位相ずれにより、PD_CLKのエッジの位相に周期的
な変化が生じるとインピーダンス測定値に誤差が生じ
る。
【0014】一般には、A/Dコンバータのクロック信
号AD_CLK1〜4が原発振のk分周であり、フェイ
ズディテクタのクロック信号PD_CLKが原発振のn
分周、測定周波数のm倍の周波数であり、mn/4kが
整数とならないときに、測定値に誤差が生じる。即ち、
mn/4kが整数のときには位相ずれは生じるものの、
後続のインピーダンス演算の工程ではその影響は相殺さ
れてそれによる誤差は 生じなくなる。ところで、A/D
コンバータのクロック信号AD_CLKとフェイズディ
テクタのクロック信号PD_CLKとの位相関係の態様
は上述のように4通りであるので、インピーダンスの誤
差も4通りとなる。従って、周波数設定時等において、
クロック信号がリセットされるたびに誤差がランダムに
変化する。このため、この誤差を補正によって取り除く
ことも困難となる。
【0015】上記の誤差を詳細に検討すると以下のよう
になる。干渉によりフェイズディテクタのクロック信号
PD_CLKの1番目と5番目のエッジの位相が進んだ
場合、前述のように検波信号の0°と180°の位相が
進む(図4参照)。この進んだ位相をδとし、0°,9
0°,180°,270°の検波信号を与えた場合、フ
ェイズディテクタの出力信号の直流成分V,Iは、 V(0)=(V/2)cos(θ−δ) V(90)=(V/2)sinθ V(180)=−(V/2)cos(θ−δ) V(270)=−(V/2)sinθ V(0)=−(I/2)sin(θ−δ) V(90)=(I/2)cosθ V(180)=(I/2)sin(θ−δ) V(270)=−(I/2)cosθ で表される。 Vch,Ichの0°成分をVre,Ire、90°成分をVi
m,Iimとすると、 Vre=V(0)−V(180)≒V(cosθ+δsinθ) Ire=I(0)−I(180)≒I(−sinθ+δsinθ) Vim=V(90)−V(270)≒Vsinθ Iim=I(90)−I(270)≒Icosθ となる。なお、δ≪1である。ベクトル電圧〈V〉,ベ
クトル電流〈I〉は、 |〈V〉|≒V(1+δsin2θ) ∠〈V〉≒θ−δsin2θ |〈I〉|≒I(1−δsin2θ) ∠〈I〉≒θ+(π/2)−δcos2θ で表される。なお、∠はベクトル〈V〉,〈I〉の位相
角を表している。従って、正しいインピーダンスを〈Z
o〉とすると、この場合のインピーダンス〈Z〉は、 |〈Z〉|≒|〈Zo〉|×(1+2δsin2θ) ∠〈Z〉≒∠〈Zo〉+δcos2θ となる。
【0016】次に、2番目と6番目のエッジの位相が進
んだ場合は、図4からわかるように、すべての検波信号
の位相が進む。これをδ′(δ′≪1)とする。また、
0°と180°の場合はパルス幅が広がるのでゲインが
増加し、90°と270°の場合は逆にパルス幅が狭く
なるのでゲインが減少する。この割合をαとすると、0
°と180°の場合と同様の考え方により、インピーダ
ンス〈Z〉は、 |〈Z〉|≒|〈Zo〉|×(1+4αcos2θ) ∠〈Z〉≒∠〈Zo〉−2αsin2θ となる。また、詳述はしないが、3番目と7番目のエッ
ジの位相が進んだ場合、4番目と8番目のエッジの位相
が進んだ場合も同様に考えることができ、これらをまと
めると以下の表1のようになる。
【0017】
【表1】
【0018】実際には、もっと複雑であるが、A/D変
換器のクロック信号の位相によって測定値に現れる誤差
が4通り生じることに変わりはない。A/D変換器が原
発振のk分周の場合には、この誤差はk通り生じること
になる。本実施例においては、周波数設定時にCPUか
らリセット信号を送り、分周器3,4,5の分周開始の
タイミングの同期をとる。これにより、A/D変換器の
クロック信号AD_CLKの位相が図3に示すうちの一
つに固定される。従って、インピーダンス測定値に現れ
る誤差が表1の中の1通りになるので、この誤差は補正
により取り除くことが可能となる。
【0019】また、第2の分周器3′の出力信号(A/
D変換器のクロック信号)の位相をプログラマブルに設
定・変更できるようにすることもできる。第2の分周器
3′は、図示はしないが例えば同期カウンタを有してお
り、該カウンタに書き込むデータを変化させることによ
り、Dフリップフロップ2からのリセット信号に対する
A/D変換器のクロック信号AD_CLK1〜4の位相
のうち何れかを選択することでその位相を変化させるこ
とができる。なお、分周器3′の出力信号の位相をプロ
グラマブルに設定・変更することができれば、上記カウ
ンタに代えて例えばフリップフロップ等を組み合わせて
構成した回路を使用することもできる。ところで、表1
に示された4通りの誤差のうち、1番目及び5番目のエ
ッジに位相変化が生じた場合の誤差と、3番目及び7番
目のエッジに位相変化が生じた場合の誤差では、絶対値
が等しく符号が反転している。また、2番目及び6番目
のエッジの場合と4番目及び8番目のエッジの場合の誤
差も同様の関係にある。一般に、A/D変換器のクロッ
ク信号が原発振のk分周である場合、絶対値が等しく符
号が反転したk/2個の誤差の組み合わせが存在するこ
とになる。従って、分周器3′の例えば同期カウンタに
書き込むデータによりA/D変換器のクロック信号の位
相をk通りとして、インピーダンスの測定を行い、測定
値の平均をとればその誤差をキャンセルすることができ
る。
【0020】
【発明の効果】本発明のインピーダンス測定装置によれ
ば、発振器から出力されるクロック信号は、フェイズデ
ィテクタへのクロック信号を出力する第1分周器及びA
/D変換器へのクロック信号を出力する第2分周器の両
方にそれぞれ別個に入力され、第1及び第2分周器によ
ってA/D変換器へのクロック信号とフェイズディテク
タへのクロック信号との位相関係を選択可能となるよう
構成され、更に発振器から出力されるクロック信号は、
更に第1分周器、第2分周器及び第3分周器の全てをク
ロック信号を基に同期してリセット可能となるよう設け
られるリセット手段にも入力され、第1分周器で生成さ
れるフェイズディテクタへのクロック信号は、分岐され
て測定周波数信号を出力するための第3分周器に入力さ
れるよう構成されるので、発振器からのクロック信号に
同期するリセット手段をリセット動 作させるときに、互
いにA/D変換器へのクロックとフェイズディテクタへ
のクロックとの間の位相関係を複数の関係の中から選択
して正確に設定することによって最も誤差が小さくなる
位相関係を選択することができ、即ちこれによって誤差
を最小にすることができる。更に、位相関係が選択可能
であるので、必要な場合に複数の位相関係のそれぞれに
対してのインピーダンス測定を行い、それらの平均値を
とることによって誤差をキャンセルすることも可能とな
る。換言すれば、本発明によれば、周波数信号とフェイ
ズディテクタへのクロック信号との同期をとって正確な
タイミングでの動作を可能にしつつ、A/D変換器への
クロック信号については、それを変更可能とすることに
より、位相関係を選択して誤差を最小にし、又はその後
の補正により誤差をキャンセル可能となる。
【図面の簡単な説明】
【図1】本発明のインピーダンス測定装置の一実施例を
示す構成図である。
【図2】本発明のインピーダンス測定装置に使用される
フェイズディテクタの原理を示す図である。
【図3】インピーダンス測定装置の各信号の位相関係を
示すタイミングチャートである。
【図4】本発明のインピーダンス測定装置に使用される
フェイズディテクタのクロック信号と各検波信号との関
係を示す波形図である。
【符号の説明】
1 原発振の発振器 2 Dフリップフロップ 3,3′ 第2の分周器 4 第1の分周器 5 第3の分周器

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】発振器から出力されるクロック信号を基に
    して、A/D変換器のためのクロック信号、フェイズデ
    ィテクタのためのクロック信号、及び該フェイズディテ
    クタのためのクロック信号を分岐して測定周波数信号を
    それぞれ形成し、該測定周波数信号を基にして形成され
    る測定用信号を被測定対象に印可して生成される電圧・
    電流チャンネル信号、及び前記測定周波数に同期して
    互に90°又は180°の位相差を有する検波信号を前
    フェイズディテクタに入力してベクトル電圧、電流を
    求め、ベクトル電圧・電流を前記A/D変換器により
    ディジタル化した後、電圧・電流の比を演算するインピ
    ーダンス測定装置であって、前記発振器から出力される前記クロック信号は、前記フ
    ェイズディテクタへのクロック信号を出力する第1分周
    器及び前記A/D変換器へのクロック信号を出力する第
    2分周器の両方にそれぞれ別個に入力され、前記第1及
    び第2分周器によって前記A/D変換器へのクロック信
    号と前記フェイズディテクタへのクロック信号との位相
    関係を選択可能となるよう構成し、 前記第1分周器で生成される前記フェイズディテクタへ
    のクロック信号は、前記測定周波数信号を出力するため
    の第3分周器に入力するよう構成され、且つ前記発振器
    から出力される前記クロック信号は、更に前記第1分周
    器、前記第2分周器及び前記第3分周器の全てを前記ク
    ロック信号を基に同期してリセット可能となるよう設け
    られるリセット手段にも入力されるよう構成されること
    特徴とするインピーダンス測定装置。
  2. 【請求項2】前記リセット手段は、Dフリップフロップ
    回路を含むことを特徴とする請求項1のインピーダンス
    測定装置。
  3. 【請求項3】前記A/D変換器が、入力した信号をk分
    周するものであるとき、前記フェイズディテクタへのク
    ロック信号又は前記測定周波数信号に対して、前記A/
    D変 換器へのクロック信号が等位相間隔とされるk通り
    の位相を持つようにして設定され、それぞれの位相での
    測定を可能とすることを特徴とする請求項1のインピー
    ダンス測定装置。
JP05344391A 1991-02-25 1991-02-25 インピーダンス測定装置 Expired - Fee Related JP3191947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05344391A JP3191947B2 (ja) 1991-02-25 1991-02-25 インピーダンス測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05344391A JP3191947B2 (ja) 1991-02-25 1991-02-25 インピーダンス測定装置

Publications (2)

Publication Number Publication Date
JPH04269663A JPH04269663A (ja) 1992-09-25
JP3191947B2 true JP3191947B2 (ja) 2001-07-23

Family

ID=12943001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05344391A Expired - Fee Related JP3191947B2 (ja) 1991-02-25 1991-02-25 インピーダンス測定装置

Country Status (1)

Country Link
JP (1) JP3191947B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200049364A1 (en) * 2017-04-26 2020-02-13 Mitsubishi Electric Corporation Degradation diagnosis device and air-conditioning device

Also Published As

Publication number Publication date
JPH04269663A (ja) 1992-09-25

Similar Documents

Publication Publication Date Title
JP4948522B2 (ja) 測定装置、試験装置、及び電子デバイス
JP5008654B2 (ja) 測定装置、測定方法、試験装置、試験方法、及び電子デバイス
US5382899A (en) Position detecting and time measuring device providing measurement finer than a clock signal period
JP5066073B2 (ja) 測定装置、測定方法、試験装置、試験方法、及び電子デバイス
JP3838654B1 (ja) タイムインターバル測定装置およびジッタ測定装置
NO864053L (no) Krets for frembringelse av et flerfaset sinusformet utsignal.
JPH11118520A (ja) ディジタル角度変換方法
US4180859A (en) System for measuring the speed of rotation of a synchro by means of a sampling technique
JP3191947B2 (ja) インピーダンス測定装置
JP4041635B2 (ja) 対称サンプリング方法を用いた信号測定方法及び位置決定方法
US6107890A (en) Digital phase comparator and frequency synthesizer
US5128909A (en) Advanced clock measurement system
JPH08146160A (ja) 時間測定装置
CN114184099A (zh) 一种测量引信时延的方法和装置
JP2627758B2 (ja) 信号発生装置
JP2589817Y2 (ja) Lcrテスタ
JPS60246122A (ja) 微分利得測定回路
SU353210A1 (ru) УСТРОЙСТВО дл ИЗМЕРЕНИЯ ФАЗОВОЙ ОШИБКИ ФАЗОВРАЩАТЕЛЕЙ
Humphreys et al. Preliminary results for a traceable amplitude modulation measurement technique using in-phase and quadrature referencing
JP2980465B2 (ja) 偏心量測定装置
JPWO2020188513A5 (ja)
US20050270090A1 (en) Direct phase and frequency demodulation
Gage et al. The CAT-exact data transfer to DDS-generated clock domains in a single-chip modular solution
JPH02163679A (ja) 信号発生装置
JPH0727880A (ja) 高分解能時間計測装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees