DE10064407A1 - Verfahren und Vorrichtung zur Verifizierung der Angemessenheit von Testmustern - Google Patents

Abstract

Ein Testmuster, das von einem LSI-Testersimulator geliefert wird, und eine entsprechende Testzyklusnummer, werden in einem ersten Speicher (26) gespeichert, während Vorrichtungsausgabedaten, die durch CAD-Daten gebildet werden, und eine entsprechende Testzeit in einem zweiten Speicher (27) gespeichert werden. Das Testmuster im ersten Speicher und die Vorrichtungsausgabedaten im entsprechenden zweiten Speicher werden von einer Vergleichs- und Synchronisiereinheit (28) extrahiert und dann in den LSI-Testersimulator (10) eingegeben. In dem LSI-Testsimulator werden die Vorrichtungsausgabedaten mit Erwartungswerten verglichen. Wenn sich die gesamten Vorrichtungsausgabedaten in Koinzidenz mit den Erwartungswerten befinden, wird dieses Testmuster als akzeptabel festgestellt. Außerdem wird eine Verifizierung ausgeführt, um zu sehen, ob ein Strobe-Impuls, der die Feststellungszeit für den Vergleich zwischen den Vorrichtungsausgabedaten und den Erwartungswerten definiert, für alle Zustände in den Vorrichtungsausgabedaten aufgetreten ist oder nicht.

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft einen Verifizierer für Testmuster, die zum Testen einer integrierten Halbleiterschaltung (nachstehend einfach als "Vorrichtung" bezeichnet) wie bei­ spielsweise ein VLSI verwendet werden, und insbesondere ein Testmusterverifizierverfahren zur schnellen Verifizierung der Akzeptierbarkeit oder der Fehlerhaftigkeit von Testmustern, die für einen Halbleitertester auf der Basis von Logiksimulationsdaten hergestellt werden, welche während des Design-Stadiums einer Vorrichtung mittels einer CAD(Computer Aided Design)- Technik erzeugt wurden, und zum Ausführen einer Simulationsfehlerdiagnose einer Vorrichtung, ohne einen tatsächlichen Halbleitertester oder eine im Test befindliche Vorrichtung zu verwenden, sowie eine schnelle Testmusterangemessenheitsverifiziervorrichtung, welche ein derartiges Verfahren einsetzt.

Ein Schritt der Entwicklung einer Vorrichtung wie beispielsweise ein VLSI verwendet im allgemei­ nen eine CAD-Technik (Computer Aided Design). Während eines derartigen Entwicklungsschritts mit CAD wird eine gewünschte LSI-Schaltung in der Vorrichtung unter Verwendung einer Hardware-Beschreibungssprache wie beispielsweise VHDL oder Verilog entworfen, und der Betrieb der entworfenen Schaltung wird auf einem Computer durch einen Simulator verifiziert, der durch eine Software implementiert ist, die als "Vorrichtungslogiksimulator" bezeichnet wird.

Der Vorrichtungslogiksimulator ist mit einem Interface versehen, das als "Testbank" bezeichnet wird, durch welches Testdaten (Testvektoren) simulativ an die Vorrichtung angelegt werden, um die Design-Daten (CAD-Daten) der gewünschten Vorrichtung zu testen und die Vorrichtungsant­ wort simulativ zu erzeugen. Eine Pseudoantwortausgabe, die somit simulativ erzeugt wird, wird mit einem Erwartungswert verglichen, der simulativ erzeugt wird, um die Akzeptierbarkeit oder einen Fehler zu verifizieren.

Wenn eine Vorrichtung nach einem derartigen Entwicklungsschritt tatsächlich hergestellt wird, werden verschiedene Funktionen der Vorrichtung unter Verwendung eines Testers, der gewöhn­ lich als "LSI-Tester" bezeichnet wird, tatsächlich getestet. Der LSI-Tester legt ein Testmuster (Testvektoren) an die Test befindliche Vorrichtung an und vergleicht ein resultierendes Ausgangs­ signal aus der Vorrichtung mit einem gegebenen Erwartungswert, um die Akzeptierbarkeit oder einen Fehler der Vorrichtung festzustellen. Es ist klar, daß der Test der Vorrichtung mit dem LSI- Tester eine große Ähnlichkeit mit der beschriebenen Verifizierung durch den Vorrichtungslogik­ simulator während des CAD-Vorrichtungs-Design-Stadiums aufweist.

Daraus folgt, daß Schritte der Herstellung eines Programms zur Erzeugung eines Testmusters und eines Programms zur Erzeugung eines Musters aus Erwartungswerten, die beide zum Testen der Vorrichtung erforderlich sind, weggelassen werden könnten, wenn Daten, die erhalten werden, wenn der Vorrichtungslogiksimulator während des Schritts des Vorrichtungs-Designs betrieben wird, zum Testen von Vorrichtungen verwendet würden, die tatsächlich hergestellt werden. Dies würde zu einer Verbesserung der Herstellungseffizienz des Testprogramms führen. Somit könnten ein Testmuster, das an den LSI-Tester angepaßt ist, der die im Test befindliche Vorrichtung testet, und ein Muster aus Erwartungswerten aus Daten (Auslese- bzw. Dump-Datei) gewonnen werden, die als Ergebnis der Ausführung der Logiksimulation gewonnen werden.

Bei der Logiksimulation werden ein Testmuster, das an einen Pseudo-Halbleiter-IC (nachstehend als "Vorrichtungsmodell" bezeichnet) angelegt wird, Pseudoantwortausgabedaten, die vom Vorrichtungsmodell zu liefern sind, und ein Muster aus Erwartungswerten, die zum Vergleich mit den Antwortausgabedaten verwendet werden, um die Akzeptierbarkeit oder einen Fehler festzustellen, jeweils auf der Ereignisbasis angegeben.

Der Ausdruck "Ereignisbasis" bezieht sich auf die Tatsache, daß sich Daten in der Form einer zeitlichen Folge von Übergängen (Ereignissen) des Testmusters von logisch "1" auf logisch "0" oder umgekehrt befinden. Die zeitliche Folge ist entweder in Form einer kontinuierlichen oder absoluten Zeit definiert, die ab einer bestimmten Referenz vergangen ist, die beispielsweise der Start des Tests oder eine Zeitspanne seit einem unmittelbar vorhergehenden Ereignis sein kann.

Fig. 1 stellt ein Beispiel der Beschreibung von Ereignisbasisdaten dar. Fig. 2 stellt schematisch die Ereignisbasisdaten in Form von Wellenformen dar. Hier sind Beispiele angegeben für die Logik eines an einzelne Stifte bzw. Pins P1, P2, P3 . . . des Vorrichtungsmodells angelegten Testmusters und die Logik von Ausgangssignalen aus dem Vorrichtungsmodell zu Zeitpunkten, zu denen Ereignisse seit einem Referenzzeitpunkt auftreten. Genauer gesagt sind in Fig. 1 Logikwerte (entweder 0 oder 1) an die Pins P1, P2, P3 . . . zu Zeiten 5 ns, 10 ns, 15 ns . . . beschrieben, wenn Ereignisse auftreten. In Fig. 2 ist eine Taktimpulsfolge gezeigt, die eine zeitliche Abfolge repräsentiert, und Wellenformen, die eine Änderung in der Logik anzeigen, sind in den Fig. 2B, 2C entsprechend den jeweiligen Zeiten in der Taktimpulsfolge gezeigt.

Im Gegensatz dazu ist bei dem tatsächlichen LSI-Tester ein Testmuster im allgemeinen auf der Zyklusbasis repräsentiert. Der Ausdruck "Zyklusbasis" bedeutet, daß jedem Testzyklus eine Seriennummer als Adresse zugeordnet wird und daß für jede Adresse ein Anfangszeitpunkt des Testzyklus als Anfangsphase und eine seit der Anfangsphase verstrichene Zeitspanne als Zeitdaten verwendet werden, um den Start und das Ende eines Testmustersignals zu beschrei­ ben. Fig. 3 zeigt ein Beispiel der Beschreibung der Zyklusbasisdaten. Für jeden Testzyklus (Adresse) sind die Logikwerte von Testmustersignalen, die an jeweilige Pins P1, P2, P3 . . . eines im Test befindlichen LSI angelegt werden, sowie der Startzeitpunkt T1 und der Endzeitpunkt T2 in Bezug auf die Anfangsphase des Testzyklus definiert. Beispielsweise ist für den Testzyklus No. 1 ein Testmuster für den Pin 1 als Logikwert H ( = 1) beschrieben, der bei T1 = 5 ns beginnt und bei T2 = 10 ns endet.

Fig. 4 zeigt eine Beziehung zwischen dem Logikwert TP des Testmusters und den Zeitdaten T1 und T2 für die einzelnen Pins der Vorrichtung, die in dem LSI-Tester während der einzelnen Testzyklen gilt. Beispielsweise zeigt Fig. 4A für den Pin 1 die Zeiten T1 auf der oberen Linie, die Zeiten T2 auf der mittleren Linie und die Testmusterwellenform auf der unteren Linie. Fig. 4 zeigt ebenfalls schematisch ein Beispiel der Zyklusbasisdaten, die in Fig. 3 gezeigt sind, in Form einer Wellenform. Der Start und das Ende der Testmustersignale, die an die Pins P1, P2, P3 . . . des im Test befindlichen LSI angelegt werden, sind durch die Zeitdaten T1 und T2 definiert, wie in Fig. 4 gezeigt.

Der Unterschied zwischen den Ereignisbasisdaten und den Zyklusbasisdaten geht aus der vorstehenden Beschreibung hervor, und es ist festzuhalten, daß durch Verwendung von CAD- Daten, die während des Entwicklungs-Designs des im Test befindlichen LSI erzeugt worden sind, ein Testmuster und ein Muster aus Erwartungswerten, die für das tatsächliche Testen von zu testenden Vorrichtungen, welche tatsächlich hergestellt werden, erforderlich sind, effizient hergestellt werden können. In der Praxis jedoch gibt es aufgrund des Unterschieds im Datenfor­ mat zwischen den Ereignisbasisdaten und den Zyklusbasisdaten Fälle, daß das Testmuster und das Muster aus den Erwartungswerten, die für den LSI-Tester erzeugt werden, keine gewünsch­ ten Muster sein können, die es ermöglichen, daß Fehler in den im Test befindlichen Vorrichtungen korrekt erfaßt werden. Als Folge besteht ein Bedarf, die Angemessenheit von Testmustern, die von der beschriebenen Prozedur erzeugt werden, zu verifizieren.

In der Praxis gemäß dem Stand der Technik gibt es beim Verifizieren des Testmusters und des Musters aus Erwartungswerten, die aus den Logiksimulationsdaten abgeleitet werden, die bei dem LSI-Tester zu verwenden sind, zwei Prozeduren, von denen eine den tatsächlichen LSI- Tester verwendet und die andere nicht. Gemäß der Prozedur, die den tatsächlichen LSI-Tester verwendet, muß das Testmuster im Ereignisbasisformat während der Logiksimulation extrahiert werden und in das Testmuster im Zyklusbasisformat umgesetzt werden. Unter Verwendung des Testmusters, das in das Zyklusbasisformat umgesetzt wurde, wird der tatsächliche LSI-Tester zum Verifizieren der Angemessenheit des Testmusters verwendet. Bei dieser Prozedur besteht die Schwierigkeit, daß der teure LSI-Tester ausschließlich für die Verifizierung des Testmusters in Anspruch genommen wird.

Andererseits wird bei der anderen Prozedur, die den tatsächlichen LSI-Tester nicht verwendet, die Funktion des tatsächlichen LSI-Testers durch einen LSI-Testersimulator ausgeführt, der als Software ausgebildet ist. Wiederum wird die Angemessenheit des Testmusters, das aus dem Ereignisbasisformat in das Zyklusbasisformat umgesetzt wurde, verifiziert (oder ausgetestet). In diesem Fall wird, damit der LSI-Testersimulator den Betrieb der Vorrichtung in Antwort auf das Testmuster simuliert, der Logiksimulator (Vorrichtungsmodell) verwendet, der während des CAD- Design-Stadiums gewonnen wird. Eine Software-Verarbeitung all dieser Operationen weist den Nachteil auf, daß sie eine sehr lange Verarbeitungszeit erfordert.

Ein Verfahren zur Verifizierung der Angemessenheit eines Testmusters gemäß dem Stand der Technik, das den tatsächlichen LSI-Tester nicht verwendet, wird unter Bezug auf Fig. 5 beschrie­ ben. In diesem Fall werden ein LSI-Testersimulator 10 und eine Pseudovorrichtung verwendet, die mit einem Logiksimulator 22 gebildet ist, und alle Operationen erfolgen durch Software-Operatio­ nen. Somit zeigt Fig. 5 die funktionelle Anordnung einer Vorrichtung 100 zur Verifizierung der Angemessenheit eines Testmusters.

Die Vorrichtung 100 zur Verifizierung der Angemessenheit eines Testmusters umfaßt einen LSI- Testersimulator 10, eine Pseudovorrichtung 20 und eine Datenquelle 30, die jeweils prinzipiell als Software implementiert sind. Der LSI-Testersimulator 10 führt die Operation des Austestens des Testmusters oder der Vorrichtung selbst aus, ohne den LSI-Tester als Hardware zu verwenden. Dementsprechend werden die Musterdaten, die in das Zyklusbasisformat umgesetzt werden, und die Zeitdaten aus einem Musterdateispeicher 32 und einem Zeitdateispeicher 33 in der Daten­ quelle 30 in den LSI-Testersimulator 10 abgerufen. Ein Testmuster, das Zeitdaten und ein Muster aus Erwartungswerten umfaßt, werden von dem LSI-Testersimulator 10 aus den Musterdaten und den Zeitdaten erzeugt, die in den LSI-Testsimulator 10 abgerufen werden. Das erzeugte Testmuster wird in der Folge der auszuführenden Tests an die Pseudovorrichtung 20 angelegt.

Die Pseudovorrichtung 20 umfaßt einen Formatumsetzer 21, einen Logiksimulator 22, ein Vorrichtungsmodell 23, einen Formatumsetzer 24 und einen Dump-Dateispeicher 25. Der Formatumsetzer 21 setzt ein aus dem LSI-Testsimulator 10 eingegebenes Testmuster in die Ereignisbasisdaten um, die dann in den Logiksimulator 22 eingegeben werden.

Während des Designs der Vorrichtung wird der Logiksimulator 22 dazu verwendet, Daten in das Vorrichtungsmodell 23 einzugeben, um es zu betreiben, wodurch resultierende Vorrichtungsaus­ gabedaten erzeugt werden. Diese Vorrichtungsausgabedaten, die Eingabedaten sowie die Ereigniszeit in Bezug auf den Start des Tests werden in dem Dump-Dateispeicher 25 gespeichert. Wenn das Testmuster aus dem Formatumsetzer 21 in den Logiksimulator 22 eingegeben wird, legt letzterer das Muster an das Vorrichtungsmodell 23 an, um das resultierende Antwortaus­ gangssignal aus dem Vorrichtungsmodell 23 zu gewinnen.

Diese Vorrichtungsmodellantwortausgabedaten werden von dem Logiksimulator 22 an den Formatumsetzer 24 geliefert, in dem sie aus dem Ereignisbasisformat in das Zyklusbasisformat umgesetzt werden, wonach sie in den LSI-Testersimulator 10 als Ausgabedaten aus der Pseudo­ vorrichtung 20 eingegeben werden. Der LSI-Testersimulator 10 vergleicht die Vorrichtungsausga­ bedaten aus der Pseudovorrichtung 20 mit einem Erwartungswert, den er selbst erzeugt hat, um eine Koinzidenz oder eine Nicht-Koinzidenz festzustellen. Im Fall einer Nicht-Koinzidenz wird festgestellt, daß das an die Pseudovorrichtung 20 angelegte Testmuster einen Fehler enthält.

Es ist ersichtlich, daß die Datenquelle 30 eine Umsetzungssoftware 31, einen Musterdateispei­ cher 32 und einen Zeitdateispeicher 33 umfaßt. Eine Dump-Datei, nämlich der Zeitpunkt der einzelnen Ereignisse und Eingabedaten, wird im Ereignisbasisformat aus dem Dump-Dateispeicher 25 in die Umsetzungssoftware 31 abgerufen, wo die Dump-Datei in die Zyklusbasismusterdaten und Zeitdaten umgesetzt wird. Die Musterdaten oder H oder L der einzelnen TP, die beispiels­ weise in Fig. 3 gezeigt sind, werden im Musterdateispeicher 32 gespeichert, während die Zeitdaten, beispielsweise der Wert T1 und der Wert T2, die in Fig. 3 gezeigt sind, im Zeitdatei­ speicher 33 für jedes Ereignis (Testzyklus) gespeichert sind. Der Musterdateispeicher 32 und der Zeitdateispeicher 33 sind somit so vorgesehen, daß sie in den LSI-Testersimulator 10 eingelesen werden können.

Wenn der LSI-Testersimulator 10, der Logiksimulator 22 und das Vorrichtungsmodell 23 dazu verwendet werden, alle Operationen in Software zu verarbeiten, müssen jedesmal dann, wenn ein Testmuster aus dem LSI-Testersimulator 10 in die Pseudovorrichtung 20 eingegeben wird, die Vorrichtungsausgabedaten, die diesem Testmuster entsprechen, von dem Vorrichtungsmodell 23 simuliert werden, was lange Zeit in Anspruch nimmt, und demzufolge besteht der Nachteil, daß eine lange Zeitspanne zum Verifizieren der Angemessenheit der Testmuster erforderlich ist.

Unter Berücksichtigung des Vorstehenden wurde ein schneller Testmusterangemessenheitsverifi­ zierer vorgeschlagen, wie er offenbart ist in der US-Patentanmeldung 09/109,800, eingereicht am 2. Juli 1999. Dieser Verifizierer wird als in Fig. 6 gezeigtes Beispiel bezeichnet. Zu Fig. 6 ist festzuhalten, daß Teile, die in Fig. 5 gezeigten Teilen entsprechen, mit gleichen Bezugszahlen bezeichnet sind. Bei diesem Verifizierer werden ein Logiksimulator 22 und ein Vorrichtungsmodell 23 vorab betrieben, um Vorrichtungsausgabedaten im Ereignisbasisformat (die Antwortausgabe­ daten aus einer Vorrichtung sind, welche die Zeitbedingung eines Testmusters erfüllen) herzu­ stellen. Diese Vorrichtungsausgabedaten, entsprechende Eingabedaten und ein Zeitpunkt des Ereignisses unter Bezug auf den Start des Tests werden zuvor in einem Dump-Dateispeicher 25 gespeichert. Eine gegebene Menge an Testmustern und Testzyklusnummern, die von einem LSI- Testsimulator 10 in eine Pseudovorrichtung 20 eingegeben werden, sowie eine gegebene Menge an Vorrichtungsausgabedaten und entsprechenden Ereigniszeitpunkten, die im Dump-Dateispei­ cher 25 gespeichert sind, werden in einem ersten Speicher 26 bzw. einem zweiten Speicher 27 gespeichert. Die Testzyklusnummern und die Testmuster einerseits sowie die Ereigniszeitpunkte und Vorrichtungsausgabedaten andererseits, die im ersten Speicher 26 bzw. im zweiten Speicher 27 gespeichert sind, werden dann in eine Vergleichs- und Synchronisiereinheit 28 eingegeben, wo Vorrichtungsausgabedaten, die an der Ereigniszeit lokalisiert sind, die der Testzyklusnummer entspricht, für jedes Testmuster extrahiert werden, die Vorrichtungsausgabedaten werden in einem Formatumsetzer 24 aus dem Ereignisbasisformat in das Zyklusbasisformat umgesetzt, und die Vorrichtungsausgabedaten, die in das Zyklusbasisformat umgesetzt wurden, werden in den LSI-Testersimulator 10 eingegeben.

In dem LSI-Testersimulator 10 werden ein Testmuster im Zyklusbasisformat, das an den Formatumsetzer 21 zu liefern ist, und ein Muster aus Erwartungswerten auf der Basis von Musterdaten und Zeitdaten erzeugt, die aus einem Musterdateispeicher 32 und einem Zeitdatei­ speicher 33 geliefert werden, und das Muster aus den Erwartungswerten und die Vorrichtungs­ ausgabedaten, die aus der Pseudovorrichtung 20 geliefert werden, werden zur Zeit des Strobe- Impulses miteinander verglichen. Falls eine Koinzidenz für alle Testzyklen erreicht wird, wird dieses Testmuster als normal festgestellt. Für den Fall, daß eine Nicht-Koinzidenz aufgetreten ist, wird eine Adresse, die dem Testzyklus zugeordnet ist, in der die Nicht-Koinzidenz aufgetreten ist (Testzyklusnummer), gespeichert, um bei der Verifizierung eines fehlerhaften Musters verwendet zu werden.

Auf diese Weise ist es in der Pseudovorrichtung 20 möglich, entsprechende Ausgabedaten aus dem zweiten Speicher 27 für jedes Testmuster zu gewinnen, das aus dem LSI-Testersimulator 10 eingegeben wird, ohne den Logiksimulator 22 zu veranlassen, das Vorrichtungsmodell 23 zu betreiben, um dessen Ausgabedaten zu gewinnen. Daher können die Testmuster, die bei dem LSI-Tester zu verwenden sind und die aus den Vorrichtungslogiksimulationsdaten während des Vorrichtungsentwicklungsschritts gewonnen werden, schnell verifiziert werden, ohne den LSI- Tester oder die im Test befindliche Vorrichtung zu verwenden.

Es ist jedoch festzuhalten, daß es bei der in Fig. 6 gezeigten Anordnung unmöglich ist, zu verifizieren, ob alle in den Logikzuständen der Vorrichtungsausgabedaten auftretenden Änderun­ gen mit entsprechenden Erwartungswerten verglichen worden sind oder nicht. Wenn Vorrich­ tungsausgabedaten, die vom Formatumsetzer 24 in den LSI-Testersimulator 10 eingegeben werden, sich auf die in Fig. 7A gezeigte Weise ändern, während die Zeit des Vergleichs mit dem Muster aus Erwartungswerten, der innerhalb des LSI-Testersimulators 10 (Strobe-Impuls) stattfindet, so angeordnet ist, wie es in Fig. 7B gezeigt ist, ist genauer gesagt festzuhalten, daß ein Intervall X zwischen einem hinteren Teil eines Testzyklus No. 3 und einem vorderen Teil eines Testzyklus No. 4 vorhanden ist, in dem die Vorrichtungsausgabedaten eine logische 0 einneh­ men. Da jedoch kein Strobe-Impuls im Intervall X vorhanden ist, kann der Vergleich mit einem Erwartungswert während des Intervalls X nicht erfolgen. Es ist in anderen Worten unsicher, ob alle Änderungen in den Logikzuständen in den Vorrichtungsausgabedaten mit entsprechenden Erwartungswerten verglichen worden sind oder nicht.

Es ist eine Aufgabe der Erfindung, eine Vorrichtung und ein Verfahren zur Verifizierung der Angemessenheit von Testmustern zu schaffen, die eine schnelle Verarbeitung ermöglichen und in der Lage sind, zu verifizieren, ob jedesmal dann, wenn eine Änderung im Logikzustand von Vorrichtungsausgabedaten auftritt, alle Zustände mit Erwartungswerten verglichen worden sind oder nicht.

ZUSAMMENFASSUNG DER ERFINDUNG

Gemäß der vorliegenden Erfindung wird ein Verfahren zur Verifizierung der Angemessenheit eines Testmusters geschaffen, das folgende Schritte umfaßt:
Ableiten von Vorrichtungsausgabedaten, die einem Testmuster entsprechen, welches von einem Testersimulator aus einem Ergebnis einer Logiksimulation erzeugt wird, die während des Designs einer Vorrichtung stattfindet,
Anlegen der Vorrichtungsausgabedaten an den Testersimulator,
Veranlassen des Testersimulators, die Vorrichtungsausgabedaten mit einem Erwartungswert zu vergleichen, und jedesmal dann, wenn eine Nicht-Koinzidenz im Ergebnis des Vergleichs auftritt, Feststellen, daß das Testmuster entsprechend den Vorrichtungsausgabedaten fehlerhaft ist;
wobei das Verfahren des weiteren den Schritt des Feststellens umfaßt, ob alle Logikzustände in den Vorrichtungsausgabedaten mit Erwartungswerten verglichen worden sind oder nicht, um die Angemessenheit des Testmusters zu verifizieren.

Eine Vorrichtung gemäß der Erfindung umfaßt
einen LSI-Testersimulator zum Erzeugen eines an eine im Test befindliche Vorrichtung anzulegenden Testmusters und eines Musters aus Erwartungswerten, die für die Feststellung verwendet werden, ob eine Antwort aus der im Test befindlichen Vorrichtung normal ist oder nicht, wobei sowohl die Testmuster als auch die Erwartungswerte in einem Zyklusbasisformat vorliegen, um die im Test befindliche Vorrichtung zu testen;
einen Formatumsetzer zum Umsetzen des aus dem LSI-Testersimulator gelieferten Testmusters in das Ereignisbasisformat;
einen ersten Speicher zum Speichern des Testmusters im Ereignisbasisformat, das aus dem Formatumsetzer geliefert wurde;
einen Dump-Dateispeicher zum Speichern von Vorrichtungsausgabedaten, die als Ergeb­ nis der Ausführung durch einen Logiksimulator im Ereignisbasisformat gewonnen werden;
einen zweiten Speicher zum Speichern der Vorrichtungsausgabedaten, die aus dem Dump-Dateispeicher ausgelesen werden;
eine Vergleichs- und Synchronisiereinheit zum Extrahieren der Vorrichtungsausgabeda­ ten, die mit einem Zeitzustand in den im ersten Speicher gespeicherten Musterdaten aus im zweiten Speicher gespeicherten Daten synchronisiert sind, und zum Liefern der extrahierten Daten als Vorrichtungsausgabedaten an den LSI-Testersimulator; und
eine Zeitvorgabeerfassungsanordnung zum Lesen des Zustands der aus der Vergleichs- und Synchronisiereinheit gelieferten Vorrichtungsausgabedaten zu einem Zeitpunkt, wenn eine Feststellung anhand des Musters aus Erwartungswerten im LSI-Testersimulator getroffen wird, und zum Erfassen, ob jedesmal dann, wenn sich ein Zustand in den Vorrichtungsausgabedaten ändert, eine Zeit für die Feststellung existiert oder nicht.

Bei dem schnellen Testmusterangemessenheitsverifzierer gemäß der Erfindung umfaßt die Feststellungszeitvorgabeerfassungsanordnung beispielsweise eine Logikspeicheranordnung, die zum Zeitpunkt der Feststellung bezüglich des Erwartungswerts auf einen von zwei Logikzustän­ den zurückgesetzt wird und beispielsweise bei Änderung des Zustands der Vorrichtungsausgabe­ daten den gespeicherten Logikzustand zum anderen Logikzustand invertiert, und eine Fehlererfas­ sungsanordnung, die auf die Inversion des gespeicherten Logikzustands in der Logikspeicher­ anordnung auf den anderen Logikzustand anspricht, indem erfaßt wird, daß der gespeicherte Logikzustand in der Logikspeicheranordnung sich bereits im anderen Logikzustand befindet, und das Vorhandensein eines Fehlers festgestellt wird.

Die Vorrichtung gemäß der Erfindung enthält erforderlichenfalls einen Reportformulierer, der jedesmal dann, wenn die Feststellungszeitvorgabeerfassungsanordnung die Vorgabe der Fest­ stellungszeit erfaßt, einen Testzyklus speichert, bei dem die Vorgabe der Feststellungszeit gefunden wird.

Bei dem Testmusterangemessenheitsverifzierungsverfahren und dem schnellen Testmusterange­ messenheitsverifizierer gemäß der Erfindung sind Antwortausgabedaten, die das Vorrichtungs­ modell simulieren, vorab in der Dump-Datei vorgesehen, damit sie verwendet werden können, wodurch das Erfordernis der Simulierung des Vorrichtungsmodells für jedes Testmuster beseitigt wird, was eine schnelle Verarbeitung ermöglicht. Außerdem wird eine Verifizierung ausgeführt, um zu sehen, ob alle Ausgabezustände in den Vorrichtungsausgabedaten mit den Erwartungswer­ ten verglichen worden sind oder nicht. Auf diese Weise können die Angemessenheit von Testmustern sowie das Vorhandensein oder die Abwesenheit der Vorgabe der Feststellungszeit verifiziert werden. Somit wird ein schneller Testmusterangemessenheitsverifizierer mit hoher Zuverlässigkeit geschaffen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist eine Darstellung von Merkmalen der Ereignisbasisdaten, die aus CAD-Daten hergestellt werden;

Fig. 2 ist eine Serie von Zeitsteuerdiagrammen, welche die in Fig. 1 gezeigten Ereignisbasis­ daten in Form von Wellenformen darstellen;

Fig. 3 ist eine Darstellung von Merkmalen von Zyklusbasisdaten, die in einem LSI-Tester verwendet werden;

Fig. 4 ist eine Serie von Zeitsteuerdiagrammen, welche in Fig. 3 gezeigte Zyklusbasisdaten in Form von Wellenformen darstellen;

Fig. 5 ist ein Blockschaltbild, das die funktionelle Anordnung eines herkömmlichen Testmu­ sterangemessenheitsverifizierers zeigt;

Fig. 6 ist ein Blockschaltbild, das die funktionelle Anordnung eines bekannten Testmusteran­ gemessenheitsverifizierers zeigt;

Fig. 7 ist eine Serie von Zeitsteuerdiagrammen, welche die Beziehung zwischen Vorrich­ tungsausgabedaten sowie der Feststellungszeit und dem Betrieb der in Fig. 9 gezeigten Feststellungszeitvorgabeerfassungsanordnung darstellen;

Fig. 8 ist ein Blockschaltbild eines schnellen Testmusterangemessenheitsverifizierers gemäß einer Ausführungsform der Erfindung;

Fig. 9 ist ein Blockschaltbild, das die funktionelle Anordnung der in Fig. 8 gezeigten Feststel­ lungszeitvorgabeerfassungsanordnung zeigt; und

Fig. 10 ist ein Blockschaltbild, das die funktionelle Anordnung einer Modifikation der in Fig. 8 gezeigten Vergleichs- und Synchronisiereinheit zeigt.

BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN

Eine Ausführungsform der Erfindung ist in Fig. 8 gezeigt, wobei festzuhalten ist, daß Teile, die jenen in Fig. 6 gezeigten entsprechen, mit gleichen Bezugszahlen bezeichnet sind, wie sie zuvor benutzt wurden, ohne die Beschreibung des zuvor Erläuterten zu wiederholen.

Gemäß der vorliegenden Erfindung ist in dem LSI-Testersimulator 10 eine Feststellungszeitvorga­ beerfassungsanordnung 40 vorgesehen, um zu ermitteln, ob alle Zustände in den Vorrichtungs­ ausgabedaten mit dem Muster aus Erwartungswerten verglichen worden sind oder nicht.

Fig. 9 zeigt eine funktionelle Anordnung der Feststellungszeitvorgabeerfassungsanordnung 40. Bei diesem Beispiel enthält die Feststellungszeitvorgabeerfassungsanordnung 40 eine Logikspei­ cheranordnung 41 und eine Fehlererfassungsanordnung 42. Während die Darstellung von Fig. 9 davon ausgeht, daß die Feststellungszeitvorgabeerfassungsanordnung 40 Hardware umfaßt, ist sie im allgemeinen durch Software implementiert. Die Logikspeicheranordnung 41 umfaßt eine zwei Eingänge umfassende Schaltung mit einem Eingangsanschluß S, an dem Vorrichtungsaus­ gabedaten eingegeben werden, und einem anderen Eingangsanschluß R, an dem ein Rücksetzim­ puls angelegt wird. Mit "Strobe-Impuls" ist ein Impuls gemeint, der dazu verwendet wird, die Zeit für das Vergleichen der Vorrichtungsausgabedaten mit dem Muster aus Erwartungswerten zu definieren, das innerhalb des LSI-Testersimulators stattfindet.

Wie zuvor erwähnt, zeigt Fig. 7A exemplarisch Vorrichtungsausgabedaten in Form von Wellen­ formen, während Fig. 7B exemplarisch Strobe-Impulse zeigt. Eine Verifikation eines Testmusters umfaßt das Lesen des Logikwerts der in Fig. 7A gezeigten Vorrichtungsausgabedaten zu einem Zeitpunkt, wenn jeweils ein Strobe-Impuls angelegt wird, das Vergleichen des gelesenen Logikwerts mit einem Erwartungswert für das Testmuster, das in Fig. 7C gezeigt ist, und das Feststellen, daß das Testmuster akzeptabel ist, wenn eine Koinzidenz zwischen ihnen erzielt wird, oder daß das Testmuster während des aktuellen Testzyklus fehlerhaft ist, wenn eine Nicht- Koinzidenz zwischen ihnen gefunden wird. Im letztgenannten Fall wird die diesem Testzyklus zugeordnete Adresse gespeichert, um einfacher verifizieren zu können, was die Nicht-Koinzidenz verursacht hat.

Außerdem wird von der Feststellungszeitvorgabeerfassungsanordnung 40 erfindungsgemäß eine Feststellung getroffen, ob alle Zustände in den Vorrichtungsausgabedaten mit dem Muster der Erwartungswerte verglichen worden sind oder nicht.

Zu diesem Zweck invertiert die Logikspeicheranordnung 41 jedesmal dann, wenn sich ein Zustand in den Vorrichtungsausgabedaten, die an einem Eingabeanschluß S eingegeben werden, von logisch 0 auf logisch 1 oder von logisch 1 auf logisch 0 ändert, die Logik, die an einen Ausgabeanschluß Q geliefert wird, auf einen der Logikzustände. In diesem Beispiel wird, wenn die Logik der Vorrichtungsausgabedaten invertiert wird, die Logik am Ausgabeanschluß Q der Logikspeicheranordnung 41 immer auf logisch 1 invertiert. Somit kann die Logik am Ausgabean­ schluß Q der Logikspeicheranordnung 41 immer so gewählt werden, daß sie an der Anstiegs­ flanke und der Abfallflanke der in Fig. 7A gezeigten Vorrichtungsausgabedaten logisch 1 ist, wie in Fig. 7D dargestellt.

Im Gegensatz dazu wird, wenn der Strobe-Impuls an dem Eingangsanschluß R eingegeben wird, die Logik am Ausgangsanschluß Q der Logikspeicheranordnung 41 auf logisch 0 zurückgesetzt. Dementsprechend folgt, wenn der Strobe-Impuls nach der Inversion des Zustands in den Vorrichtungsausgabedaten angelegt wird, daß der Zustand des Ausgabeanschlusses Q der Logikspeicheranordnung 41 immer auf logisch 0 zurückgesetzt wird.

Wenn jedoch, wie in dem Intervall zwischen den Testzyklen No. 3 und No. 4 in Fig. 7A gezeigt, der Strobe-Impuls während des Intervalls X nicht angelegt wird, währenddessen der Zustand in den Vorrichtungsausgabedaten von logisch 1 auf logisch 0 invertiert wird, wie gezeigt, jedoch dann nicht von logisch 0 auf logisch 1 invertiert worden ist, folgt daraus, daß der Zustand während des Intervalls X nicht mit einem entsprechenden Erwartungswert verglichen werden kann.

Die in Fig. 9 gezeigte Fehlererfassungsanordnung 42 ist vorgesehen, um einen derartigen Fehlerzustand zu erfassen. Ein Logikwert, der am Ausgabeanschluß Q der Logikspeicheranord­ nung 41 geliefert wird, wird an einen Eingabeanschluß D der Fehlererfassungsanordnung 42 geliefert, während die Vorrichtungsausgabedaten an den anderen Eingabeanschluß CK geliefert werden.

Jedesmal dann, wenn die Vorrichtungsausgabedaten invertiert werden, liest die Fehlererfas­ sungsanordnung 42 den Logikwert, der am Eingangsanschluß D eingegeben wird. Der Ausgangs­ anschluß Q der Logikspeicheranordnung 41 wird in Antwort auf die Inversion der Vorrichtungs­ ausgabedaten zu logisch 1 gemacht, es tritt jedoch eine Verzögerung auf, bevor die logische 1 erreicht wird, und der Zustand logisch 0 vor dem Erreichen der logischen 1 wird von der Fehlererfassungsanordnung 42 gelesen. Wenn der Strobe-Impuls nach der Inversion der Vorrich­ tungsausgabedaten angelegt wird, um zu ermöglichen, daß die Vorrichtungsausgabedaten mit dem entsprechenden Erwartungswert verglichen werden, wird der Ausgangsanschluß Q der Logikspeicheranordnung 41 auf logisch 0 zurückgesetzt, und die logische 0 wird von der Fehlererfassungsanordnung 42 gelesen. In dem Fall jedoch, in dem eine Vorgabe der Feststel­ lungszeit während des Intervalls X vorhanden ist, in dem die Vorrichtungsausgabedaten einmal invertiert worden sind, wie durch die Abfallflanke angegeben, jedoch vor der nachfolgenden Inversion der Vorrichtungsausgabedaten, wie durch die Anstiegsflanke angegeben, liest die Fehlererfassungsanordnung 42 logisch 1, und demzufolge ändert sich die Ausgabe aus der Fehlererfassungsanordnung 42 von einem niedrigen zu einem hohen Pegel, wie in Fig. 7E angegeben, wodurch angezeigt wird, daß eine Feststellungszeit entsprechend einem von geänderten Zuständen in den Vorrichtungsausgabedaten sich in Vorgabe befand. In Antwort auf die Feststellung des Vorhandenseins einer Vorgabe von der Fehlererfassungsanordnung 42 speichert ein Reportformulierer 50 die Adresse des Testzyklus, währenddessen die Vorgabe der Feststellungszeit aufgetreten ist, damit sie danach bei der Verifikation der Vorgabe der Feststel­ lungszeit verwendet werden kann.

Die Erfassung der Vorgabe der Feststellungszeit erfolgt dadurch, daß die Anordnung so getroffen wird, daß ein Flag jedesmal dann auf einen Zustand gesetzt wird, wenn sich die Logik der Vorrichtungsausgabedaten ändert, und der Strobe-Impuls wird dazu verwendet, das Flag auf den anderen Zustand zu setzen, und daß der Flag-Zustand beobachtet wird, der jeder Änderung der Logik der Vorrichtungsausgabedaten unmittelbar vorausgeht, wodurch die Vorgabe der Feststel­ lungszeit festgestellt wird, wenn das Flag in seinem einen Zustand bleibt.

Der gespeicherte Zustand des Reportformulierers 50 oder das Vorhandensein der Vorgabe der Feststellungszeit wird auf einer Anzeige 60 angezeigt. Bei der in Fig. 8 gezeigten Ausführungs­ form ist eine Vorrichtungsfunktionshinzufügeschaltung 29 innerhalb der Pseudovorrichtung 20 auf gleiche Weise wie bei der Anordnung von Fig. 6 vorgesehen, obwohl dies oben in Verbindung mit Fig. 6 nicht beschrieben wurde. Die Vorrichtungsfunktionshinzufügeschaltung 29 ist vorgesehen, um eine Beziehung zwischen einem Eingabesignal und einem Ausgabesignal zu definieren, die bei der Analyse eines Fehlers der Vorrichtung verwendet werden. Die Vorrich­ tungsfunktionshinzufügeschaltung 29 ist programmierbar, wodurch eine Beziehung zwischen einem Eingabesignal in die Vorrichtung und einem Ausgabesignal aus ihr nach Maßgabe des zu analysierenden Inhalts definiert wird. Eine tatsächliche Vorrichtung weist beispielsweise eine Anstiegsflanke und eine Abfallflanke auf, die nicht instantan auftreten, sondern Steigungen aufweisen oder Nachlauf beinhalten. Eine derartiger Nachlauf wird durch die Vorrichtungsfunk­ tionshinzufügeschaltung 29 geschaffen. In diesem Beispiel sind die Zeitpunkte des Starts und des Endes der Vorrichtungsausgabedaten gegeneinander versetzt, und die Vorrichtungsausgabedaten, deren Zeitpunkte auf diese Weise korrigiert sind, werden an den Formatumsetzer 24 als Ausgabe aus der Vergleichs- und Synchronisiereinheit 28 geliefert.

Fig. 10 zeigt eine Modifikation der Vergleichs- und Synchronisiereinheit 28 des schnellen Testmusterverifizierers gemäß der Erfindung. Bei dieser Modifikation sind zwei erste Speicher 26A, 26B, zwei zweite Speicher 27A, 27B, zwei Vergleichs- und Synchronisiereinheiten 28A, 28B und eine Vorrichtungsfunktionshinzufügeschaltung 29 vorgesehen. Der Zweck der zwei ersten Speicher 26A, 26B besteht darin, Testmuster, die durch den Umsetzer 21 in das Ereignis­ basisformat umgesetzt wurden, und ihre zugeordneten Testzyklusnummern (Adressen) zu speichern, und sie weisen jeweils eine kleine Speicherkapazität auf. Der Betrieb der zwei Speicher 26A, 26B ist insofern verschachtelt, als während des Auslesens aus einem der Speicher 26A, 26B in eine der Vergleichs- und Synchronisiereinheiten 28A oder 28B eine bestimmte Menge an Testmustern und deren zugeordnete Testzyklusnummern, die folgen, in den anderen Speicher eingegeben werden. Die zweiten Speicher 27A, 27B weisen ebenfalls kleine Speicherkapazitäten auf, und ihr Betrieb ist verschachtelt. Der Verschachtelungsbetrieb ermöglicht einen sehr schnellen Betrieb eines Speichers mit kleiner Kapazität auf kostengünstige Weise.

Die Vergleichs- und Synchronisiereinheit 28A arbeitet auf ähnliche Weise wie die in Fig. 8 gezeigte Vergleichs- und Synchronisiereinheit 28 und vergleicht somit die Zeitbeziehung zwischen den Testmusterdaten, die aus dem ersten Speicher 26A ausgelesen werden, und den Vorrich­ tungsausgabedaten, die aus dem zweiten Speicher 27A ausgelesen werden, zum Zweck der Synchronisation zwischen ihnen. Die Vergleichs- und Synchronisiereinheit 28A liefert die synchronisierten Vorrichtungsausgabedaten, nämlich die Vorrichtungsausgabedaten, die mit dem Testmuster ausgerichtet sind, als Antwortausgabe der Vorrichtung in Antwort auf das Testmu­ ster über den Formatumsetzer 24 an den LSI-Testersimulator 10. Der LSI-Testersimulator 10 vergleicht die Vorrichtungsausgabedaten mit Erwartungswertdaten, um die Akzeptierbarkeit oder die Fehlerhaftigkeit des Testmusters zu verifizieren.

Auf ähnliche Weise vergleicht die Vergleichs- und Synchronisiereinheit 28B die Zeitbeziehung zwischen den Testmusterdaten, die aus dem ersten Speicher 26B ausgelesen werden, und den Eingabedaten in die im Test befindliche Vorrichtung, die aus dem zweiten Speicher 27B ausgele­ sen werden, zum Zweck der Synchronisierung. Die Vergleichs- und Synchronisiereinheit 28B liefert die synchronisierten Ausgabedaten über den Formatumsetzer 24 an den LSI-Testersimula­ tor 10. Der LSI-Testersimulator 10 vergleicht die Vorrichtungsausgabedaten mit den Erwar­ tungswertdaten, um das Testmuster zu evaluieren.

Die Vorrichtungsfunktionshinzufügeschaltung 29 ist zwischen den Vergleichs- und Synchronisier­ einheiten 28A und 28B vorgesehen, so daß auf ähnliche Weise wie bei der in Fig. 6 gezeigten Vorrichtungsfunktionshinzufügeschaltung 29 eine Fehlersimulation ausgeführt werden kann, indem die Zeit korrigiert wird oder der Ausgabezustand beliebig geändert wird.

Wie oben diskutiert, kann erfindungsgemäß nicht nur die Akzeptierbarkeit oder der Fehler eines Testmusters verifiziert werden, sondern auch das Vorhandensein oder die Abwesenheit der Vorgabe einer Feststellungszeit kann ohne Verwendung eines LSI-Testers schnell verifiziert werden. Als Folge kann die Angemessenheit von Testmustern mit hoher Zuverlässigkeit verifiziert werden.

Während die vorliegende Erfindung unter Bezug auf die bevorzugten Ausführungsformen beschrieben wurde, die als Beispiele dargestellt sind, ist Fachleuten klar, daß verschiedene Modifikationen, Änderungen, Abweichungen und/oder kleinere Verbesserungen der oben beschriebenen Ausführungsformen vorgenommen werden können, ohne den Bereich der vorliegenden Erfindung zu verlassen. Demzufolge ist klar, daß die vorliegende Erfindung nicht auf die oben gezeigten und beschriebenen Ausführungsformen beschränkt ist, und alle derartigen Modifikationen, Änderungen, Abweichungen und/oder kleineren Verbesserungen, die in den Bereich der durch die beigefügten Ansprüche definierten Erfindung fallen, sollen abgedeckt sein.

Claims (9)

1. Verfahren zur Verifizierung der Angemessenheit von Testmustern, umfassend folgen­ de Schritte:
Bilden von Testmustern, die an eine im Test befindliche Vorrichtung anzulegen sind, um die im Test befindliche Vorrichtung zu testen, und von Erwartungswerten, die zur Feststellung verwendet werden, ob Vorrichtungsausgabedaten, die von der im Test befindlichen Vorrichtung als Antwort auf eines der Testmuster geliefert werden, akzeptabel oder fehlerhaft sind, wobei sowohl die Testmuster als auch die Erwartungswerte in einem Zyklusbasisformat vorliegen;
Umsetzen des Testmusters in Ereignisbasisformatdaten;
Speichern des Testmusters im Ereignisbasisformat in einem ersten Speicher;
Lesen von Vorrichtungsausgabedaten im Ereignisbasisformat, die als Ergebnis der Aus­ führung einer Logiksimulation bezüglich der im Test befindlichen Vorrichtung gewonnen wurden, aus einem Dump-Dateispeicher und deren Speicherung in einem zweiten Speicher;
Ableiten von Vorrichtungsausgabedaten, die in dem zweiten Speicher gespeichert sind und dem Testmuster entsprechen, das in dem ersten Speicher gespeichert ist;
Umsetzen der abgeleiteten Vorrichtungsausgabedaten in Zyklusbasisformatdaten; und
Feststellen, ob alle der Logikzustände in den umgesetzten Vorrichtungsausgabedaten mit entsprechenden Erwartungswerten verglichen wurden oder nicht.

2. Verfahren nach Anspruch 1, ferner umfassend den Schritt des Vergleichens der umgesetzten Vorrichtungsausgabedaten mit dem Erwartungswert und, falls eine Nicht-Koinzidenz im Ergebnis des Vergleichs gefunden wird, Treffen einer Feststellung, daß das Testmuster, das diesen Vorrichtungsausgabedaten entspricht, fehlerhaft ist.

3. Verfahren nach Anspruch 2, bei dem der Schritt des Feststellens, ob der Vergleich mit dem Erwartungswert ausgeführt worden ist oder nicht, den Schritt der Feststellung umfaßt, ob eine Zeit für den Vergleich mit dem Erwartungswert während eines Zeitintervalls von einer Änderung im Logikzustand der Vorrichtungsausgabedaten bis zu einer nächsten Änderung im Logikzustand aufgetreten ist oder nicht.

4. Verfahren nach Anspruch 3, bei dem die Feststellung, ob die Zeit für den Vergleich aufgetreten ist oder nicht, das Setzen eines Flags auf einen von zwei Zuständen bei jeder Änderung im Logikzustand der umgesetzten Vorrichtungsausgabedaten, das Setzen des Flags in den anderen Zustand in Antwort auf das Auftreten der Zeit für den Vergleich, das Überprüfen, ob sich unmittelbar vor jeder Änderung im Logikzustand der umgesetzten Vorrichtungsausgabedaten das Flag in seinem einen Zustand oder im anderen Zustand befindet, und das Feststellen der Abwesenheit der Zeit für den Vergleich umfaßt, wenn sich das Flag in seinem einen Zustand befindet.

5. Verfahren nach Anspruch 3, ferner umfassend folgenden Schritt:
in Abwesenheit der Zeit für den Vergleich, Speichern einer Testzyklusnummer des Testmusters, in dem die Zeit für den Vergleich nicht aufgetreten ist, in einem Speicher.

6. Verfahren nach Anspruch 2, bei dem zwei erste Speicher und zwei zweite Speicher vorgesehen sind und bei dem, während die Vorrichtungsausgabedaten, die dem Testmuster entsprechen, das in einem der ersten Speicher gespeichert ist, von einem der zweiten Speicher abgeleitet werden, ein Testmuster und Vorrichtungsausgabedaten in dem anderen der ersten Speicher bzw. im anderen der zweiten Speicher gespeichert werden, was es den zwei ersten und den zwei zweiten Speichern ermöglicht, auf verschachtelte Weise zwischen dem Ableiten entsprechender Vorrichtungsausgabedaten und dem Speichern des Testmusters und der Vorrichtungsausgabedaten zu arbeiten.

7. Vorrichtung zur schnellen Verifizierung der Angemessenheit von Testmustern, umfas­ send
einen LSI-Testersimulator zur Bildung von Testmustern, die an eine im Test befindliche Vorrichtung anzulegen sind, um einen Test der Vorrichtung auszuführen, und von Erwartungs­ werten, die für die Feststellung verwendet werden, ob Vorrichtungsausgabedaten, die von der im Test befindlichen Vorrichtung als Antwort auf eines der Testmuster geliefert werden, akzeptabel oder fehlerhaft sind, wobei sowohl die Testmuster als auch die Erwartungswerte in einem Zyklusbasisformat vorliegen;
einen Zyklus/Ereignisbasisumsetzer zum Umsetzen eines von dem LSI-Testsimulator gelieferten Testmusters in Daten in einem Ereignisbasisformat;
einen ersten Speicher zum Speichern des Testmusters im Ereignisbasisformat, das aus dem Zyklus/Ereignisbasisumsetzer geliefert wird;
einen Dump-Dateispeicher zum Speichern von Vorrichtungsausgabedaten der im Test befindlichen Vorrichtung, die als Ergebnis der Ausführung einer Logiksimulation bezüglich der im Test befindlichen Vorrichtung im Ereignisbasisformat gewonnen werden;
einen zweiten Speicher zum Speichern von Vorrichtungsausgabedaten, die aus dem Dump-Dateispeicher gelesen werden;
eine Vergleichs- und Synchronisiereinheit zum Extrahieren der Vorrichtungsausgabeda­ ten, die dem im ersten Speicher gespeicherten Testmuster entsprechen, und zum Liefern der extrahierten Daten aus dem LSI-Testersimulator als Vorrichtungsausgabedaten; und
eine Feststellungszeitvorgabeerfassungsanordnung zum Erfassen, ob die Feststellungs­ zeit für den Vergleich der Vorrichtungsausgabedaten mit Erwartungswerten, der im LSI-Tester­ simulator stattfindet, für jede Änderung im Zustand der Vorrichtungsausgabedaten aufgetreten ist oder nicht.

8. Vorrichtung nach Anspruch T, bei der die Feststellungszeitvorgabeerfassungsanord­ nung eine Logikspeicheranordnung, die in Antwort auf die Feststellungszeit zum Vergleich auf einen von zwei Logikzuständen zurückgesetzt wird und in Antwort auf eine Änderung im Logikzustand der Vorrichtungsausgabedaten in den anderen Logikzustand invertiert wird, und eine Fehlererfassungsanordnung umfaßt, die einen Fehler durch Erfassung des anderen Zustands erfaßt, der bereits in der Logikspeicheranordnung gespeichert ist, bevor eine Änderung im Logikzustand der Vorrichtungsausgabedaten bewirkt, daß der Logikzustand in der Logikspeicher­ anordnung in den anderen Logikzustand invertiert wird.

9. Vorrichtung nach Anspruch 7, ferner umfassend einen Reportformulierer zum Spei­ chern der Nummer eines Testzyklus, in dem die Vorgabe der Feststellungszeit aufgetreten ist, jedesmal dann, wenn die Feststellungszeitvorgabeerfassungsanordnung die Vorgabe der Fest­ stellungszeit erfaßt.