DE19930273A1 - Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung - Google Patents

Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung

Info

Publication number
DE19930273A1
DE19930273A1 DE19930273A DE19930273A DE19930273A1 DE 19930273 A1 DE19930273 A1 DE 19930273A1 DE 19930273 A DE19930273 A DE 19930273A DE 19930273 A DE19930273 A DE 19930273A DE 19930273 A1 DE19930273 A1 DE 19930273A1
Authority
DE
Germany
Prior art keywords
test
data
pattern
test pattern
specimen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19930273A
Other languages
English (en)
Inventor
Hidenobu Matsumura
Hiroaki Yamoto
Koji Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19930273A1 publication Critical patent/DE19930273A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/32—Time-controlled igniting mechanisms or alarm devices
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/56—Preventing boiling over, e.g. of milk
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Abstract

Die Erfindung betrifft eine Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung, die zur Bewertung von für ein Halbleiterprüfsystem oder zur Durchführung einer Fehlersuche am Entwurf einer integrierten Halbleiterschaltung verwendeten und auf in einer Entwicklungsphase der integrierten Halbleiterschaltung mit Hilfe eines CAD-Verfahrens (rechnergestützte Entwurfsentwicklung) gewonnenen Logiksimulationsdaten basierenden Prüfmustern dient und bei der kein eigentliches Halbleiterprüfsystem bzw. keine eigentliche integrierte Halbleiterschaltung zum Einsatz kommt. Die Vorrichtung enthält einen LSI-Prüfgerät-Simulator zur Erzeugung eines zum Prüfen eines Prüflings geeigneten Prüfmusters sowie eines SOLL-Wert-Musters, welches mit einem durch das Prüfmuster ausgelösten Ausgangssignal des Prüflings verglichen wird, einen Zyklus-Ereignis-Konverter zum Umwandeln des vom LSI-Prüfgerät-Simulator gelieferten Prüfmusters in ein Prüfmuster mit ereignisbezogener Form, einen ersten Speicher zum Speichern des vom Zyklus-Ereignis-Konverter kommenden ereignisbezogenen Prüfmusters, einen zweiten Speicher zum Speichern einer vorbestimmten Menge von Eingangs-/Ausgangsdaten des Prüflings, die von einer Speicherauszugsdatei stammen, in welcher durch Ausführung einer logischen Simulation am Prüfling erzeugte Daten gespeichert sind und einen Komparator zum Synchronisieren der im ersten und zweiten Speicher gespeicherten Daten durch Vergleich des Taktverhältnisses zwischen beiden und durch ...

Description

Die vorliegende Erfindung betrifft eine Vorrichtung zur Prüfmusterbewertung, die zur Bewertung von Prüfmustern dient, welche beim Prüfen von integrierten Halbleiter­ schaltungen, beispielsweise Großschaltkreisen (LSIs), eingesetzt werden, und dabei insbesondere eine Hochgeschwindigkeitsvorrichtung, die zur Bewertung von Prüfmustern dient, welche für ein Halbleiter-Prüfsystem bzw. zur Durchführung eines Fehlertests am Entwurf einer integrierten Halbleiterschaltung erzeugt wurden und auf in einer Entwicklungsphase der integrierten Halbleiterschaltung mit Hilfe eines CAD-Verfahrens (Verfahren zur rechnergestützten Entwurfsanfertigung) gewonnenen logischen Simulationsdaten basieren, wobei kein eigentliches Halbleiterprüfsystem bzw. keine eigentliche integrierte Halbleiterschaltung als Prüfling verwendet wird.
Bei der Entwicklung von integrierten Halbleiterschal­ tungen, beispielsweise von Großschaltkreisen (LSIs), wird beinahe immer ein Entwicklungsverfahren unter Verwendung einer Vorrichtung zur rechnergestützten Entwurfsanfertigung (CAD-Vorrichtung) eingesetzt. Bei einem derartigen Halbleiter- Entwicklungsverfahren unter Einsatz einer CAD-Vorrichtung werden die gewünschten Halbleiterschaltungen eines LSI mit Hilfe einer Hardware-Spezifikationssprache, wie etwa VHDL bzw. Verilog, erzeugt. Außerdem werden bei diesem Verfahren Funktionen der so entworfenen Halbleiterschaltungen mittels einer Simulationssoftware, eines sogenannten Bauteillogiksimulators, bewertet.
Ein Bauteillogiksimulator umfaßt eine Schnittstelle, die üblicherweise als Testbench bezeichnet wird und durch die den Bauteildaten, welche die gewünschten Halbleiterschaltungen repräsentieren, Prüfdaten (Vektoren) zugeführt und die resultierenden Antwortsignale der geplanten Haltbleiterschaltungen bewertet werden.
Nach Beendigung der Entwurfsphase der LSI-Schaltung werden die eigentlichen LSI-Bauteile hergestellt und mit Hilfe eines Halbleiterprüfsystems, beispielsweise eines LSI-Prüfgeräts, geprüft, um festzustellen, ob die LSI-Bauteile die gewünschten Funktionen fehlerfrei ausführen. Ein LSI-Prüfgerät leitet dabei ein Prüfsignalmuster (Prüfvektor) an einen LSI-Prüfling und vergleicht die sich ergebenden Ausgangssignale vom LSI-Bauteil mit SOLL-Wert-Daten, um zu bestimmen, ob der Prüfling fehlerfrei oder fehlerhaft arbeitet.
Das vom LSI-Prüfgerät beim Prüfen einer integrierten Halbleiterschaltung eingesetzte Prüfverfahren besitzt eine erhebliche Ähnlichkeit mit dem vom Bauteillogiksimulator im oben erwähnten CAD-Verfahren zum Prüfen der Entwurfsdaten der Halbleiterschaltung eingesetzten Prüfverfahren. Um die Gesamtprüfleistung und die Produktivität bei integrierten Halbleiterschaltungen zu erhöhen, werden daher immer häufiger die während des Betriebs des Bauteillogiksimu­ lators erzeugten Daten bei einer Prüfung der eigentlichen integrierten Halbleiterschaltungen einge­ setzt. So werden beispielsweise Prüfmuster und SOLL- Wert-Muster für ein LSI-Prüfgerät zum Prüfen der ge­ planten integrierten Halbleiterschaltungen unter Ver­ wendung der bei der Durchführung der Bauteillogik­ simulation gewonnenen Ausgangsdaten (Speicherauszugsdatei) erzeugt.
Bei derartigen Logiksimulationsdaten sind an ein Bauteilmodell anzulegende Prüfmuster ebenso wie die resultierenden Ausgangssignale (SOLL-Wert-Muster) des Bauteilmodells ereignisbezogen. Dabei entsprechen die ereignisbezogenen Daten den Stellen eines Wechsels im Prüfmuster vom Binär "1" zum Binär "0" oder umgekehrt (Ereignissen) in bezug zur verstrichenen Zeit. Üblicherweise wird die verstrichene Zeit als Zeitspanne ab einem bestimmten Bezugspunkt oder ab dem vorhergegangenen Ereignis angegeben. Bei einem eigentlichen LSI-Prüfgerät ist das Prüfmuster hingegen zyklusbezogen. Bei zyklusbezogenen Daten werden Prüfmuster in bezug zu vorbestimmten Prüfzyklen des Prüfgeräts definiert.
Wie bereits erwähnt, geht man davon aus, daß in der Entwicklungsphase der LSI-Bauteile gewonnene CAD-Daten bei der Erzeugung von Prüfmustern zum Prüfen von tatsächlich hergestellten LSI-Bauteilen wirkungsvoll eingesetzt werden können. Aus verschiedenen Gründen sind jedoch auf diese Weise erzeugte Prüfmuster für LSI-Prüfgeräte nicht immer in der Lage, ein Versagen der LSI-Prüflinge sicher festzustellen. Es ist daher notwendig, eine Bewertung der in der genannten Weise erzeugten Prüfmuster durchzuführen.
Gemäß dem Stand der Technik gibt es grundsätzlich zwei Verfahren zur Bewertung von in LSI-Prüfgeräten einzusetzenden und unter Verwendung von Logiksimulationsdaten erzeugten Prüfmustern, wobei man bei dem einen Verfahren tatsächlich ein LSI-Prüfgerät verwendet, während bei dem anderen kein LSI-Prüfgerät eingesetzt wird. Bei dem Verfahren unter Verwendung eines LSI-Prüfgeräts ist es notwendig, zu den Logiksimulationsdaten gehörende ereignisbezogene Prüfmuster abzurufen und diese in zyklusbezogene Prüfmuster umzuwandeln. Derartige zyklusbezogene Prüfmuster werden zur Bewertung der Fehlerlosigkeit der Prüfmuster beim tatsächlich vorhandenen LSI-Prüfgerät eingesetzt. Dieses Verfahren hat den Nachteil, daß ein teueres LSI-Prüfgerät allein zur Bewertung der Fehlerlosigkeit von Prüfmustern dient.
Bei dem Verfahren, bei dem kein Prüfgerät zum Einsatz kommt, wird zur Bewertung der Prüfmuster ein LSI-Prüfgerätsimulator verwendet. Auch bei diesem Verfahren spürt der LSI-Prüfgerätsimulator Fehler in den in eine zyklusbezogene Form umgewandelten Prüfmustern auf. Zur Simulation der Funktionen des LSI-Prüflings, welcher das Prüfmuster vom LSI-Prüfgerätsimulator empfängt, wird ein während der Entwicklungsphase unter Verwendung der CAD-Vorrichtung erzeugter Logiksimulator eingesetzt. Da der gesamte Bewertungsvorgang in Form von Software-Arbeitschritten abläuft, weist dieses Verfahren den Nachteil auf, daß die vollständige Durchführung der Bewertung sehr lange Zeit in Anspruch nimmt.
Ein Beispiel für den Stand der Technik, bei dem kein eigentliches LSI-Prüfgerät verwendet wird, wird im fol­ genden näher erläutert. In Fig. 1 ist ein Beispiel für den Stand der Technik zur Bewertung von Prüfmustern unter Verwendung eines Prüfgerätsimulators und eines Logiksimulators dargestellt, d. h. ein Beispiel, in dem alle Arbeitsschritte unter Einsatz von Software durch­ geführt werden.
Gemäß Fig. 1 werden einem durch Software gebildeten LSI-Simulator 11 Musterdaten und Taktdaten zugeführt, die von einer Musterdatei 10 1 bzw. einer Taktdatei 10 2 für ein LSI-Prüfgerät erzeugt wurden. Die Musterdaten und die Taktdaten werden beispielsweise erzeugt, indem man Musterdaten und Taktdaten aus einer bei der Durchführung einer logischen Simulation während der Entwicklungsphase des LSI-Bauteils gewonnenen Speicherauszugsdatei 15 abruft. Als Logiksimulator-Spei­ cherauszugsdatei dient beispielsweise die VCD (Wertänderungs-Speicherauszugsdatei) von Verilog. Die Daten in der Speicherauszugsdatei 15 werden mittels einer Umwandlungssoftware 17 in zyklusbezogene Daten umgewandelt, wodurch die in der Musterdatei 10 1 bzw. der Taktdatei 10 2 gespeicherten Muster- und Taktdaten entstehen.
Der LSI-Prüfgerätsimulator 11 dient zum Aufspüren von Fehlern im zum Prüfen des geplanten LSI-Bauteils bzw. zum Prüfen der Funktionen des LSI-Bauteils dienenden Prüfmuster, ohne daß dabei ein LSI-Prüfgerät in Form von Hardware vorhanden ist. Der LSI-Prüfgerätsimulator 11 erzeugt ein Prüfmuster mit Musterinformationen und Taktinformationen und führt das Prüfmuster dem LSI-Prüfling-Logiksimulator zu. Der LSI-Prüfgerätsimulator 11 vergleicht sodann die resultierenden Ausgangssignale vom Logiksimulator mit den SOLL-Werten, um zu bestimmen, ob das Prüfmuster bzw. die Leistung des LSI-Bauteils fehlerfrei ist.
Der LSI-Prüfgerätsimulator 11 sendet das Prüfmuster als Eingangsdaten an einen Formatkonverter 12. Der Formatkonverter 12 wandelt die Eingangsdaten vom LSI-Prüfgerätsimulator 11 in ein Format um, das von einem Bauteillogiksimulator 13 akzeptiert wird. Üblicherweise enthält der Bauteillogiksimulator 13 eine Schnittstelle, die als PLI (Programmsprachen-Schnitt­ stelle) bezeichnet wird. In diesem Fall wandelt also der Formatkonverter 12 das Prüfmuster in das PLI-Format um.
Beim Bauteillogiksimulator 13 handelt es sich um denselben Simulator, der bereits während der Entwicklung des LSI-Bauteils zum Einsatz kam. Er besteht aus einem Logiksimulator 13 1 und einem Bauteilmodell 13 2, welches in einer für die Kommu­ nikation mit dem Simulator 13 1 geeigneten Sprache spezifiziert ist. Das Bauteilmodell 13 2 simuliert die Arbeitsweise des LSI-Prüflings. Der Bauteillogiksimulator 13 sendet das über die PLI-Schnittstelle empfangene Prüfmuster zum Bauteilmodell 13 2 und leitet das resultierende Antwortsignal vom Bau­ teilmodell 13 2 durch die PLI-Schnittstelle zu einem Formatkonverter 14. Der Formatkonverter 14 wandelt die Ausgangssignale vom Bauteilmodell 13 2 in ein Format um, das vom LSI-Prüfgerätsimulator empfangen werden kann. Der LSI-Prüfgerätsimulator 11 vergleicht die vom Formatkonverter 14 kommenden Bauteilausgangsdaten mit den SOLL-Wert-Daten. Stimmen beide überein, so wird das Prüfmuster für korrekt befunden.
Das beschriebene Bewerten von Prüfmustern allein mit Hilfe eines Softwareverfahrens unter Verwendung des Bauteillogiksimulators erfordert einen hohen Arbeitsaufwand und eine sehr lange Verarbeitungszeit, wobei die Verarbeitungszeit beim Einsatz des Bauteillogiksimulators den größten Teil der Gesamtver­ arbeitungszeit bildet. Außerdem ist die Kapazität der PLI-Schnittstelle begrenzt, was zur Ineffizienz der Be­ wertung beiträgt.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung zu beschreiben, die zur sehr schnellen Bewertung von zum Prüfen von LSI-Bauteilen verwendeten Prüfmustern dient, welche auf während der Entwicklungsphase des LSI-Bauteils gewonnenen CAD-Daten basieren.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung zu beschreiben, die zur sehr schnellen Bewertung von zum Prüfen von LSI-Bauteilen verwendeten und auf während der Entwicklungsphase der LSI-Bauteile gewonnenen CAD-Daten basierenden Prüfmustern dient und bei der kein eigentliches LSI-Prüfgerät zum Einsatz kommt.
Darüber hinaus ist es eine Aufgabe der vorliegenden Er­ findung, eine Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung zu beschreiben, die zur sehr schnellen Bewertung von zum Prüfen von LSI-Bauteilen verwendeten und auf während der Entwicklungsphase der LSI-Bauteile gewonnenen CAD-Daten basierenden Prüfmustern dient und bei der kleine, spezialisierte Hardwareeinheiten verwendet werden.
Weiterhin ist es Aufgabe der vorliegenden Erfindung, eine Hochgeschwindigkeitsvorrichtung zur Prüfmusterbe­ wertung zu beschreiben, die zur sehr schnellen Bewer­ tung von zum Prüfen von LSI-Bauteilen verwendeten und auf während der Entwicklungsphase der LSI-Bauteile ge­ wonnenen CAD-Daten basierenden Prüfmustern dient und bei der statt eines Bauteillogiksimulators Daten ver­ wendet werden, die beim Einsatz des Bauteillogiksimula­ tors gewonnen wurden.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Vorrichtung zu beschreiben, die in der Lage ist, eine Bauteilfehlersimulation unter Einsatz einer Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung durchzuführen, welche zur Bewertung von Prüfmustern dient, die zum Prüfen von LSI-Bauteilen verwendet wer­ den und auf während der Entwicklungsphase der LSI-Bau­ teile gewonnenen CAD-Daten basieren, und eine Bauteil­ funktions-Addierschaltung enthält, welche ein Verhält­ nis zwischen Eingangs- und Ausgangssignalen bestimmt.
Bei der Hochgeschwindigkeitsvorrichtung zur Prüfmuster­ bewertung gemäß der vorliegenden Erfindung wird das Prüfmuster zum Prüfen von LSI-Bauteilen, welches aus der Speicherauszugsdatei der Bauteillogiksimulation stammende, umgewandelte Muster- und Taktdaten umfaßt, mit den aus der Speicherauszugsdatei stammenden Eingangssignalwellenformen des LSI-Bauteils synchroni­ siert. Befinden sich beide im synchronen Zustand, so werden die aus der Speicherauszugsdatei stammenden Aus­ gangswellenformen des Bauteils mit den Daten (SOLL-Wer­ ten) im durch die Takt- und Musterdaten festgelegten Vergleichstakt verglichen. Stimmen die jeweiligen Daten überein, so wird das Prüfmuster für geeignet befunden.
Gibt es Abweichungen, so lassen sich durch Bestimmung der Ausgangssignale des Bauteils bzw. des Verhältnisses zwischen den Eingangsdaten und den Ausgangsdaten des LSI-Bauteils Fehlersimulationen des LSI-Bauteils durch­ führen.
Bei der erfindungsgemäßen Hochgeschwindigkeitsvorrich­ tung zur Prüfmusterbewertung wird kein durch Software gebildeter Bauteillogiksimulator benötigt. Da das Prüf­ muster außerdem unter Verwendung kleiner, der Bewer­ tungsvorrichtung zugeordneter Hardwareeinheiten bewer­ tet wird, erfolgt die Prüfmusterbewertung mit hoher Ge­ schwindigkeit bei niedrigen Kosten.
Im folgenden wird die Erfindung unter Bezugnahme auf die beigefügte Zeichnung näher erläutert. In der Zeich­ nung zeigen
Fig. 1 ein Blockschaltbild zur Darstellung eines Prüfmusterbewertungsverfahrens gemäß dem Stand der Technik, wobei ein Prüfgerätsimula­ tor und ein Bauelementlogiksimulator zum Ein­ satz kommen, die jeweils durch Software ge­ bildet werden,
Fig. 2 ein Blockschaltbild zur Darstellung einer erfindungsgemäßen Hochgeschwindigkeitsvor­ richtung 20 zur Prüfmusterbewertung, die einen durch Software gebildeten Prüfgerätsi­ mulator und andere zugehörige Bauelemente enthält;
Fig. 3 schematische Wellenformen zur Darstellung der Datenumwandlung durch den zur erfindungsgemä­ ßen Hochgeschwindigkeitsvorrichtung 20 zur Prüfmusterbewertung gehörenden Zyklus-Ereig­ nis-Konverter 22, und
Fig. 4 ein Blockschaltbild eines modifizierten Auf­ baus der Bewertungseinheit 24 gemäß der vor­ liegenden Erfindung nach Fig. 2.
Im folgenden wird das bevorzugte Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. Fig. 2 zeigt ein Blockschaltbild eines Auf­ baus der erfindungsgemäßen Hochgeschwindigkeitsvorrich­ tung zur Prüfmusterbewertung. Ähnlich dem in Fig. 1 dargestellten Beispiel erhält ein durch Software gebil­ deter LSI-Simulator 11 für ein LSI-Prüfgerät erstellte Muster- und Taktdaten aus einer Musterdatei 10 1 bzw. einer Taktdatei 10 2. Die Muster- und die Taktdaten wer­ den beispielsweise mit Hilfe einer Umwandlungssoftware 17 durch Abrufen von Musterdaten und Taktdaten aus ei­ ner während einer Logiksimulation in der Entwicklungs­ phase des LSI-Bauteils gewonnenen Speicherauszugsdatei 15 erzeugt. Als Logiksimulator-Speicherauszugsdatei dient beispielsweise VCD (Wertänderungs-Speicheraus­ zugsdatei) von Verilog. Wie bereits erwähnt, wird übli­ cherweise ein in einem LSI-Prüfgerät verwendetes Prüf­ muster so erzeugt, daß es in bezug auf eine Prüfgerät­ geschwindigkeit, d. h. zyklusbezogen, arbeitet. Die von der Speicherauszugsdatei 15 kommenden Muster- und Takt­ daten liegen somit in zyklusbezogener Form vor.
Ähnlich dem in Fig. 1 dargestellten Beispiel dient au­ ßerdem auch hier ein LSI-Prüfgerätsimulator 11 zum Auf­ spüren von Fehlern in Prüfmustern, die zum Prüfen ge­ planter LSI-Bauteile oder deren Funktionen verwendet werden, ohne daß hierbei LSI-Prüfgeräte in Form von Hardware zum Einsatz kommen. Auf der Grundlage der Mu­ ster- und Taktdaten erzeugt der LSI-Prüfgerätsimulator 11 ein Prüfmuster, welches dem Prüfling zugeführt wird, sowie ein SOLL-Wert-Muster, das zum Vergleich mit den Ausgangssignalen des Prüflings dient. Der LSI-Prüfge­ rätsimulator 11 liefert das Prüfmuster, welches Mu­ sterinformationen und Taktinformationen enthält, an die erfindungsgemäße Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung und vergleicht die resultierenden Ausgangsdaten von der Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung mit dem SOLL-Wert-Muster, um zu ermitteln, ob das Prüfmuster fehlerhaft ist.
Die Hochgeschwindigkeitsvorrichtung 20 zur Prüfmuster­ bewertung gemäß der vorliegenden Erfindung umfaßt einen Zyklus-Ereignis-Konverter 22 zur Umwandlung des zyklus­ bezogenen Prüfmusters in ein ereignisbezogenes Prüfmu­ ster sowie eine Bewertungseinheit 24 zur Synchronisie­ rung und zum Vergleich zweier Ereignis-Eingangsdaten. Das vom LSI-Prüfgerätsimulator 11 kommende Prüfmuster wird dem Zyklus-Ereignis-Konverter 22 zugeführt. Der Zyklus-Ereignis-Konverter 22 kann entweder durch Soft­ ware oder durch Hardware gebildet werden; zur Erzielung eines Hochgeschwindigkeitsbetriebs ist jedoch eine Hardware-Ausführung vorzuziehen.
Fig. 3 zeigt schematische Wellenformen, die der Darstel­ lung der Umwandlungsfunktion des Zyklus-Ereignis-Kon­ verters 22 dienen. In Fig. 3A sind Wellenformen der zy­ klusbezogenen Musterdaten (in der Zeichnung oben) und der zyklusbezogenen Taktdaten (in der Zeichnung unten) dargestellt. Der LSI-Prüfgerätsimulator erhält die den Wellenformen gemäß Fig. 3A entsprechenden Daten von der Musterdatei 10 1 bzw. der Taktdatei 10 2. Der LSI-Prüfge­ rätsimulator 11 erzeugt Prüfmusterdaten mit einem Wel­ lenformbild gemäß Fig. 3B und führt diese dem Zyklus-Er­ eignis-Konverter 22 zu. Der Zyklus-Ereignis-Konverter 22 wandelt die Prüfmusterdaten in Ereignisdaten mit dem Wellenformbild gemäß Fig. 3C um.
Die Bewertungseinheit 24 enthält einen Speicher 25 zum Speichern der vom Zyklus-Ereignis-Konverter 22 kommen­ den Prüfmusterdaten, eigen Speicher 26 zum Speichern der von der Speicherauszugsdatei 15 kommenden Ereig­ nisdaten und einen Komparator 27 zum Synchronisieren der im Speicher 25 gespeicherten Daten mit den im Spei­ cher 26 gespeicherten Daten und zum Abrufen der im Speicher 26 gespeicherten Daten, die den Ausgangssigna­ len des Prüflings entsprechen. Bei dieser Anordnung wird das ereignisbezogene Prüfmuster im Speicher 25 ab­ gelegt, während die ereignisbezogenen Bauteil-Ausgangs­ daten im Speicher 26 abgelegt sind. Durch die Synchro­ nisierung des Prüfmusterereignisses und des Ausgangsda­ tenereignisses ist es möglich, ein Verhältnis zwischen dem Ausgangssignal des Prüflings und dem vorgegebenen Eingangssignal zu bestimmen. Zu diesem Zweck untersucht der Komparator 27 das Taktverhältnis zwischen den Daten vom Speicher 25 und denjenigen vom Speicher 26, ermit­ telt die zu den Prüfmusterdaten im Speicher 25 synchro­ nen Ausgangsdaten vom Speicher 26 und liefert diese als Bauteilausgangssignal.
Die vom Komparator 27 kommenden Daten werden dem LSI-Prüf­ gerätsimulator 11 als resultierendes Ausgangssignal des Prüflings zugeführt. Der LSI-Prüfgerätsimulator 11 vergleicht die Ausgangssignale vom Komparator 27 mit den SOLL-Wert-Daten in einem Auswertimpulstakt, um festzustellen, ob die jeweiligen Daten übereinstimmen. Ist dies der Fall, so wird das Prüfmuster für korrekt befunden.
Die Bewertungseinheit 24 gemäß Fig. 2 kann auch eine Bauteilfunktions-Addierschaltung 28 umfassen, die in der Lage ist, das Verhältnis zwischen Eingangs- und Ausgangssignalen zu bestimmen, um so ein Versagen des Prüflings zu ermitteln. Die Schaltung 28 und das Ver­ hältnis zwischen den Eingangs- und Ausgangssignalen können je nach Art der Fehlersuche programmiert bzw. eingestellt werden. So werden beispielsweise bei einer Fehleranalyse einer eine analoge Funktion aufweisenden Logikschaltung die Arbeitsschritte einer solchen Logik­ schaltung durch Hinzuaddieren der Analogfunktion mit­ tels der Bauteilfunktions-Addierschaltung 28 bewertet.
Fig. 4 zeigt ein Blockschaltbild eines weiteren Bei­ spiels einer Bewertungseinheit einer erfindungsgemäßen Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewer­ tung. Bei diesem Beispiel umfaßt eine Bewertungseinheit 34 eine Vielzahl von Prüfmusterspeichern 35 1 und 35 2 , eine Vielzahl von VCD-Datenspeichern 36 1 und 36 2, ein Paar von Komparatoren 37 1 und 37 2 sowie eine Bauteilfunktions-Addierschaltung 38. Die vielen Prüfmusterspeicher 35 1 und 35 2 empfangen das Prüfmuster vom Zyklus-Ereignis-Konverter 22 gemäß Fig. 2 und spei­ chern es. Jeder Speicher 35 1 und 35 2 besteht aus zwei Speichern geringer Kapazität. Vorzugsweise führen die Speicher 35 eine Antwortüberlappungsfunktion durch, wo­ bei ein Speicher dem Komparator 37 Daten liefert, wäh­ rend der andere Speicher einen bestimmten Teil des nächsten Prüfmusters empfängt. In ähnlicher Weise be­ steht jeder der vielen VCD-Datenspeicher 36 1 und 36 2 aus zwei Speichern geringer Kapazität, die ebenfalls mit Antwortüberlappung arbeiten. Durch diese Antwort­ überlappung wird unter Verwendung von kostengünstigen Speichern geringer Kapazität ein Hochgeschwindig­ keits-Speicherbetrieb erzielt.
Ähnlich dem Komparator 27 gemäß Fig. 2 vergleicht auch der Komparator 37 1 das Taktverhältnis zwischen den Prüfmusterdaten vom Speicher 35 und den Ausgangsdaten des Prüflings vom Speicher 36 und synchronisiert beide. Der Komparator 37 1 sendet die mit den Prüfmusterdaten synchronisierten Ausgangsdaten vom Speicher 36 als Bau­ teilausgangsdaten zum LSI-Prüfgerätsimulator 11. Der LSI-Prüfgerätsimulator 11 vergleicht die Bauteilaus­ gangsdaten mit den SOLL-Wert-Daten, um zu bestimmen, ob das Prüfmuster geeignet ist.
In ähnlicher Weise vergleicht der Komparator 37 2 das Taktverhältnis zwischen den Prüfmusterdaten vom Spei­ cher 35 und den Eingangsdaten des Prüflings vom Spei­ cher 36 und synchronisiert beide. Der Komparator 37 2 sendet die mit den Prüfmusterdaten synchronisierten Eingangsdaten vom Speicher 36 als Bauteileingangsdaten zum LSI-Prüfgerätsimulator 11. Der LSI-Prüfgerätsimula­ tor 11 vergleicht die Bauteileingangsdaten mit dem Prüfmuster, um zu bestimmen, ob das Prüfmuster fehler­ frei ist.
Die zwischen dem Komparator 37 1 und dem Komparator 37 2 angeordnete Bauteilfunktions-Addierschaltung 38 dient in programmierbarer Weise zur Bestimmung des Verhält­ nisses zwischen Eingangssignalen und Ausgangssignalen, um Fehler im Bauteil aufzuspüren. Durch die Schaltung 38 ist es möglich, bestimmte Arten von Fehlern im LSI-Bauteil zu simulieren. Außerdem können durch die Be­ stimmung des Verhältnisses zwischen dem aus der Spei­ cherauszugsdatei stammenden Prüfmuster und dem vom Prüfgerätsimulator stammenden Prüfmuster die Bauteil­ prüfergebnisse in Abhängigkeit vom Unterschied zwischen diesen Prüfmustern simuliert werden. Darüber hinaus kann ein Logikbauteil mit analoger Funktion durch Ad­ dieren derartiger Funktionen mittels einer Bauteilfunk­ tions-Addierschaltung 38 bewertet werden, obwohl ein Logiksimulator normalerweise nicht in der Lage ist, analoge Funktionen zu simulieren.
Wie bereits erwähnt, ist die Hochgeschwindigkeitsvor­ richtung zur Prüfmusterbewertung gemäß der vorliegenden Erfindung in der Lage, die Leistung eines Prüfmusters und eines Halbleiterbauteils mit hoher Geschwindigkeit zu bewerten, ohne daß dabei ein Prüfgerät oder ein Halbleiterbauteil tatsächlich vorhanden ist.

Claims (9)

1. Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewer­ tung, enthaltend
  • - ein LSI-Prüfgerät-Simulator zur Erzeugung eines zum Prüfen eines Prüflings geeigneten Prüfmu­ sters sowie eines SOLL-Wert-Musters, welches mit einem durch das Prüfmuster ausgelösten Ausgangs­ signal des Prüflings verglichen wird, wobei das Prüfmuster und das SOLL-Wert-Muster aus zyklusbezogenen Daten bestehen;
  • - einen Zyklus-Ereignis-Konverter zum Umwandeln des vom LSI-Prüfgerät-Simulator gelieferten Prüfmusters in ein Prüfmuster mit ereig­ nisbezogener Form;
  • - einen ersten Speicher zum Speichern des vom Zy­ klus-Ereignis-Konverter kommenden ereignisbezo­ genen Prüfmusters;
  • - einen zweiten Speicher zum Speichern einer vor­ bestimmten Menge von Eingangs-/Ausgangsdaten des Prüflings, die von einer Speicherauszugsdatei stammen, in welcher durch Ausführung einer logi­ schen Simulation am Prüfling erzeugte Daten ge­ speichert sind; und
  • - einen Komparator zum Synchronisieren der im er­ sten und zweiten Speicher gespeicherten Daten durch Vergleich des Taktverhältnisses zwischen den Daten vom ersten und denjenigen vom zweiten Speicher und durch Abrufen von Ausgangsdaten des Prüflings von der Speicherauszugsdatei entspre­ chend dem vom LSI-Prüfgerät-Simulator geliefer­ ten Prüfmuster.
2. Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewer­ tung nach Anspruch 1, wobei der Zyklus-Ereignis-Kon­ verter durch Hardware gebildet wird.
3. Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewer­ tung nach Anspruch 1, wobei der Zyklus-Ereignis-Kon­ verter durch Software und der Komparator durch Hard­ ware gebildet wird.
4. Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewer­ tung nach Anspruch 1, weiterhin enthaltend eine zur Bereitstellung von Daten dienende Bauteilfunktions Addierschaltung, welche Funktionen des Prüflings ad­ diert oder verändert.
5. Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewer­ tung nach Anspruch 1, wobei das Prüfmuster und das SOLL-Wert-Muster auf der Grundlage von Mu­ sterinformationen und Taktinformationen erzeugt wer­ den, die zu den in der Speicherauszugsdatei ge­ speicherten Eingabe-/Ausgabedaten des Prüflings ge­ hören.
6. Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewer­ tung, enthaltend
  • - ein LSI-Prüfgerät-Simulator zur Erzeugung eines zum Prüfen eines Prüflings geeigneten Prüfmu­ sters sowie eines SOLL-Wert-Musters, welches mit einem durch das Prüfmuster ausgelösten Ausgangs­ signal des Prüflings verglichen wird, wobei das Prüfmuster und das SOLL-Wert-Muster aus zyklusbezogenen Daten bestehen;
  • - einen Zyklus-Ereignis-Konverter zum Umwandeln des vom LSI-Prüfgerät-Simulator gelieferten Prüfmusters in ein Prüfmuster mit ereig­ nisbezogener Form;
  • - einen ersten Speicher zum Speichern des vom Zy­ klus-Ereignis -Konverter kommenden ereignisbezo­ genen Prüfmusters;
  • - einen zweiten Speicher zum Speichern einer vor­ bestimmten Menge von Eingangs-/Ausgangsdaten des zu Prüflings, die von einer Speicherauszugsdatei stammen, in welcher durch Ausführung einer logi­ schen Simulation am Prüfling erzeugte Daten ge­ speichert sind;
  • - einen ersten Komparator zum Synchronisieren der im ersten und zweiten Speicher gespeicherten Da­ ten durch Vergleich des Taktverhältnisses zwi­ schen den Daten vom ersten und denjenigen vom zweiten Speicher und durch Abrufen von Ausgangs­ daten des Prüflings von der Speicherauszugsdatei entsprechend dem vom LSI-Prüfgerät-Simulator ge­ lieferten Prüfmuster;
  • - einen zweiten Komparator zum Synchronisieren der im ersten und zweiten Speicher gespeicherten Da­ ten durch Vergleich des Taktverhältnisses zwi­ schen den Daten vom ersten und denjenigen vom zweiten Speicher und durch Abrufen von Eingangs­ daten des Prüflings von der Speicherauszugsdatei entsprechend dem vom LSI-Prüfgerät-Simulator ge­ lieferten Prüfmuster; und
  • - eine zu Bereitstellung von Daten dienende, zwi­ schen dem ersten und dem zweiten Komparator an­ geordnete Bauteilfunktions-Addierschaltung, wel­ che Funktionen des Prüflings addiert oder verän­ dert.
7. Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewer­ tung nach Anspruch 6, wobei sowohl der erste als auch der zweite Speicher jeweils aus einer Vielzahl von kleinen Speichern besteht.
8. Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewer­ tung nach Anspruch 6, wobei der Zyklus-Ereignis-Kon­ verter durch Hardware gebildet wird.
9. Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewer­ tung nach Anspruch 6, wobei der Zyklus-Ereignis-Kon­ verter durch Software und der Komparator durch Hard­ ware gebildet wird.
DE19930273A 1998-07-02 1999-07-01 Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung Ceased DE19930273A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/109,800 US6249891B1 (en) 1998-07-02 1998-07-02 High speed test pattern evaluation apparatus

Publications (1)

Publication Number Publication Date
DE19930273A1 true DE19930273A1 (de) 2000-02-24

Family

ID=22329632

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19930273A Ceased DE19930273A1 (de) 1998-07-02 1999-07-01 Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung

Country Status (5)

Country Link
US (1) US6249891B1 (de)
JP (1) JP2000075005A (de)
KR (1) KR100506769B1 (de)
DE (1) DE19930273A1 (de)
TW (1) TW446867B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW346657B (en) * 1996-08-29 1998-12-01 Matsushita Electron Co Ltd Simulation device for time degradation of LSI and simulation method thereof
US6691079B1 (en) * 1999-05-28 2004-02-10 Ming-Chih Lai Method and system for analyzing test coverage
US6678643B1 (en) * 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
US6546516B1 (en) * 1999-11-22 2003-04-08 International Business Machines Corporation Method and apparatus for measuring timing characteristics of message-oriented transports
US6651205B2 (en) * 2001-02-02 2003-11-18 Advantest Corp. Test pattern conversion apparatus and conversion method
JP4102752B2 (ja) * 2001-08-14 2008-06-18 ベリシティー デザイン， インコーポレイテッド Ｖｃｄ−オン−デマンドのシステムおよび方法
KR20030082135A (ko) * 2002-04-16 2003-10-22 삼성전자주식회사 반도체 소자의 테스트 프로그램 에뮬레이터 및 에뮬레이션방법
WO2005078584A1 (en) * 2003-12-16 2005-08-25 Logic Mill Technology, Llc Performance improvement apparatus for hardware-assisted verification using massive memory and compilation avoidance and its verification method using the same
JP4580722B2 (ja) * 2004-09-24 2010-11-17 株式会社アドバンテスト 試験シミュレータ及び試験シミュレーションプログラム
US7132845B1 (en) * 2005-08-19 2006-11-07 Texas Instruments Incorporated FA tool using conductor model
US9404743B2 (en) * 2012-11-01 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for validating measurement data
US10838449B2 (en) * 2018-07-05 2020-11-17 International Business Machines Corporation Automatic detection of clock grid misalignments and automatic realignment

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723868A (en) * 1972-01-21 1973-03-27 Gen Dynamics Corp System for testing electronic apparatus
US4090173A (en) * 1976-12-17 1978-05-16 General Signal Corporation Vital digital communication system
US4293950A (en) * 1978-04-03 1981-10-06 Nippon Telegraph And Telephone Public Corporation Test pattern generating apparatus
US4204633A (en) * 1978-11-20 1980-05-27 International Business Machines Corporation Logic chip test system with path oriented decision making test pattern generator
US4556840A (en) * 1981-10-30 1985-12-03 Honeywell Information Systems Inc. Method for testing electronic assemblies
US4571724A (en) * 1983-03-23 1986-02-18 Data I/O Corporation System for testing digital logic devices
US4817093A (en) * 1987-06-18 1989-03-28 International Business Machines Corporation Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure
US5748497A (en) * 1994-10-31 1998-05-05 Texas Instruments Incorporated System and method for improving fault coverage of an electric circuit
US5572666A (en) * 1995-03-28 1996-11-05 Sun Microsystems, Inc. System and method for generating pseudo-random instructions for design verification
US5745501A (en) * 1995-10-20 1998-04-28 Motorola, Inc. Apparatus and method for generating integrated circuit test patterns
KR0154790B1 (ko) * 1995-11-15 1998-11-16 김광호 시뮬레이션 벡터 검증 방법과 테스트 벡터로의 변환 방법
JP2904129B2 (ja) * 1996-07-03 1999-06-14 日本電気株式会社 Ｃｍｏｓ集積回路の故障診断装置及び故障診断方法
EP0794495A3 (de) * 1996-03-08 1998-07-22 Hewlett-Packard Company Automatisierte Analyse eines modellbasierten Diagnosesystems
US5940779A (en) * 1997-03-05 1999-08-17 Motorola Inc. Architectural power estimation method and apparatus

Also Published As

Publication number Publication date
US6249891B1 (en) 2001-06-19
JP2000075005A (ja) 2000-03-14
TW446867B (en) 2001-07-21
KR100506769B1 (ko) 2005-08-10
KR20000011359A (ko) 2000-02-25

Similar Documents

Publication Publication Date Title
DE19937232B4 (de) Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen
DE19950821A1 (de) Bewertungssystem für integrierte Halbleiterschaltungen
DE69831732T2 (de) Verfahren und gerät zum korrigieren von fehlern in einem rechnersystem
DE10116380B4 (de) Halbleiterprüfsystem
DE10392497T5 (de) Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung
DE10031536A1 (de) Ereignisgestütztes Halbleiterprüfsystem
DE19855488A1 (de) Testmustergenerator mit verbesserter Testsequenzverdichtung
DE19700513C2 (de) Mit CAD-Daten verknüpftes Halbleiterprüfsystem
DE10045568A1 (de) Ereignisgestütztes Halbleiterprüfsystem
DE69825299T2 (de) Verfahren und vorrichtung zur anwendung von gewichteten zufallsmustern bei teilabtastung
DE3903835A1 (de) Verfahren und vorrichtung zum pruefen von mikroprozessorsystemen unter verwendung von speicheremulationstechniken
DE10055456A1 (de) Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen
DE10056160A1 (de) Halbleiterprüfsystem
DE3702408C2 (de)
DE10040454A1 (de) Verfahren und Aufbau zum Prüfen eingebetteter Analog- bzw. Mischsignalbausteine eines Systemchip
DE10120080B4 (de) Ereignisgestütztes Prüfsystem mit einer Einrichtung zur Erzeugung von Prüfabschluß-Mehrfachsignalen
DE19930273A1 (de) Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung
DE60012735T2 (de) Verfahren zur unterscheidung von verschiedenen typen von abtastfehlern, rechnerbasierte schaltungsemulation und fehlerdetektionssystem
DE112008001032T5 (de) Prüfgerät, Prüfverfahren und elektronische Vorrichtung
WO1992018944A1 (de) Verfahren zur verifikation datenverarbeitender systeme
DE19952262A1 (de) Schaltungssystem und Verfahren zum Prüfen von Mikroprozessoren
DE112004000601T5 (de) Ereignisbasiertes Prüfverfahren zur Beseitigung taktbezogener Fehler in integrierten Schaltkreisen
DE2615787A1 (de) Schaltungsanordnung zur pruefung der wechselstromeigenschaften von monolithisch integrierten halbleiterschaltungen
DE112021003677T5 (de) Automatisierte unterstützte schaltkreisvalidierung
DE10115572A1 (de) Halbleiterprüfsystem mit Fehlerdatenspeicherverdichtung sowie Verfahren zur Speicherung von Fehlerdaten

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection