TW446867B - High speed test pattern evaluation apparatus - Google Patents

High speed test pattern evaluation apparatus Download PDF

Info

Publication number
TW446867B
TW446867B TW088110775A TW88110775A TW446867B TW 446867 B TW446867 B TW 446867B TW 088110775 A TW088110775 A TW 088110775A TW 88110775 A TW88110775 A TW 88110775A TW 446867 B TW446867 B TW 446867B
Authority
TW
Taiwan
Prior art keywords
test
data
pattern
test pattern
device under
Prior art date
Application number
TW088110775A
Other languages
English (en)
Inventor
Hidenobu Matsumura
Hiroaki Yamoto
Koji Takahashi
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Application granted granted Critical
Publication of TW446867B publication Critical patent/TW446867B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357Simulation
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47JKITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00Parts, details or accessories of cooking-vessels
    • A47J36/32Time-controlled igniting mechanisms or alarm devices
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47JKITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00Cooking-vessels
    • A47J27/56Preventing boiling over, e.g. of milk
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Description

> A7 Δ * : ______Β7___ 五'發明說明彳) 發明領域 本發明有關一用以測試諸如大型積體(Large Scale Integrated,下文簡稱L S I )電路之半導體積體電路而供 評估一測試Μ樣之測試Μ樣測値設備,及更特別有關用以 評佔一生產供半導體測試系統之測試型樣或在該半導體積 體電路之設計上施行診斷測試之高速測値設備,這是基於 該半導體積體電路設計階段中經由一電腦輔助設計( CAD)流程所產生之邏輯模擬資料,而未使用一實際之 半導體測試系統或欲測試之半導體積體電路。 發明背景 於開發諸如L S I電路之半導體積體電路流程中,幾 乎總是使用電腦辅助設計(C A D )工具之設計方法。於 此-併入該電腦輔助設計工具之半導體發展過程中,在 L S I電路中使用諸如V H D L及verilog之硬體敘述語言 建立所想要之半導體電路。於該過程中,如此設計之半導 體電路功能亦經由一稱爲裝置邏輯模擬器之軟體模擬器評 f|fi 0 裝置邏輯模擬器包含-般稱爲測試台之介面,測試資 料(向量)係經由該介面施加至顯示該預期半導體電路之 裝置資料,及評估該預期半導體電路之最終反應。
在該L S I電路之設計階段之後,生產真實之L S I 裝置及藉著諸如L S :[測試器之半導體測試系統測試,以 決定該L S I裝置是否正確地施行預期之功能。一 L S I ---------—.丨 --------訂---I-----^> * <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧則產局員工消費合作衽印製 本紙張尺度適用中國1家標準(CNSM4規格(210 X 297公釐) -4 - ^46 8 r A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明6 ) 測試器在测試下供給一測試信號型樣(測試向量)至一 L S 1裝置,及比較該L S I裝置之合成輸出與預期之資 料,以決定該裝置在測試下之認可/不認可。 於測試半導體積體電路時由該L S I測試器所施行之 測試柷序’與上述測試該半導體電路設計資料之電腦輔助 設II·過程中之裝置邏輯模擬器測試程序實質上類似。如此 ,爲改良該半導體積體電路之整體測試效率及生產力’正 成爲常例者是於該半導體積體m路之一實際測試中利用經 由該裝置邏輯模擬器之操作所產生之資料。譬如,利用藉 著執行該裝置邏街模擬所產生之輸出資料(傾卸檔案)產 生用於- L S I測試器之測試型樣及預期値型樣,以測試 該擬議之半導體積體電路。 於此邏輯模擬資料中,欲施加至一裝置模型之測試型 樣以及該裝置模型之合成輸出(預期値型樣)係以事件基 準表示。在此,該事件基準資料表示一測試型樣中隨著時 問之推移而由邏樹'' 1 〃至邏輯0 "或反之亦然之變化 點(茁件)。大致言之,藉著離一預定參考點之時間長度 或離先前事件之時問長度表示此時間推移對比之下’於 實際之L S I測試器中,藉著週期基準敘述測試型樣資料 。於該週期基準資料中’相對該測試器之預定测試週期定 義測試型樣。 如前文所述,藉著使該L S I裝置之設計階段中所 產生之電腦輔助設計資料即可預期有效率地建立用以測試 實際生產L S I裝置之测試型樣。然而’基於各種理由’ -------;--— I-1. --) 111 Ϊ I ^ . 11--— I — I ^ {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNSM4規格(210x 297公釐) _ 5 _ 經濟部智慧財產局員工消費合作社印製 4 46 8 S ' A7 __ -------- ~ $_、發明說明6 ) 以此方式所產生用於測試器之測試型樣未能總是適於正確 地侦测在測試F之L> S I裝置之不符合要求。如此’必需 經山前面之程序評估所產生之测試型樣。 在習知技術中,於評估以使用該邏輯模擬資料所建立 用於L S I測試器之測試型樣中’其根本上有二額方法, 一方法使用實際之L s 1測試器及另一方法不使用L S ί 测試器。於使用L s 1測試器之方法中,其必需於該邏輯 揆擬資料中擷取事件基準測試型樣及將κ轉換成週期基準 測試型樣。該週期基準中之此測試型樣係於該實際L s I 测試器中運轉’以評估該測試型樣之校正値。該方法係不 利的,其中…昂貴之L S I測試器只用於評估該測試型樣 之完整性。 於不使用L S I測試器之方法中’ 一L S I測試模擬 器係用於評估該測試型樣。同樣於該方法中,該L S I測 試模擬器偵測已轉換成該週期基準之測試型樣之錯誤°爲 模擬由該L S I測試模擬器接收該測試型樣之測試下 L S I裝置之功能,於使用該電腦輔助設計工具之設計過 程期間使用所建立之邏輯模擬器。既然是經由軟體處理施 行測値過程’該方法不利的,因其需要一很長時間以完成 該測値。 未使用該實際L S I測試器之一習知技術範例係更詳 細地敘述於下。第1圖係使用測試模擬器及邏輯模擬器以 評估測試型樣之一習知技術範例,亦即所有操作係由軟體 所執行之範例。 -------1--·'1 illl — 丨— 訂·-------*^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 -6 - 經濟部智慧財產局員工消費合作社印*''农 4^S867 A7 ____B7____ 五、發明說明6 ) 於第1闘中,一由軟體所形成之L S I模擬器1 1設 有由沏樣檔案1 〇 1及定時檔案1 〇 2所建立用於L S I測 試器之型樣資料及定時資料。譬如藉著由一傾卸檔案1 5 湖取型樣資料及定時資料以建立該型樣資料及該定時資料 ’該傾卸檔案1 5係於該L S I裝置之設計階段中執行一 邏輯模擬之結果。該邏輯模擬器之傾卸檔案範例係Venl〇g 之値變傾卸(Value Change Dump,簡稱V C D )。該傾卸 檔案1 5中之資料係賴著轉換軟體1 7轉換成週期基準資 料’導致上述视樣資料及定時資料分別儲存於該型樣檔案 1 0 !及定時檔案1 〇 2。 該LS I測試模擬器1 1可未使用一 LS I測試器硬 體地除去錯誤之測試型様以測試該擬議L S I裝置或該 L S I裝置之功能。該l S I測試模擬器1 1產生一具有 型樣資訊及定時資訊之測試型樣,及將該測試型樣應用至 欲测試之L S I裝置之邏輯模擬器。該l S I測試模擬器 1 1比較來A該邏輯模擬器之合成輸出信號與該預期之資 料’以決定該測試型樣之正確性或該L S I裝置之性能。 該L S ί測試模擬器丨i提供該测試型樣至一格式轉 換器1 2而當作輸入資料。該格式轉換器1 2將來自該 L S I測試模擬器1 1之輸入資料轉換成一裝置邏輯模擬 器.1 3所能接受之格式。一般言之,該裝置邏輯模擬器 ].3 包含一-稱 Μ 程式語 s 介面(P r 〇 g 1- a in m i n g L a n g u a g e Interface,簡稱P L I )之介面。如此,於此一案例中,該 格式轉換器1 2將該測試型樣轉換成該p L I格式。 本紙張又度適用中國國家標準(CNS)A4規格(210 x 297公釐) --------11·! 裝 i—ί! t ί I---111^ {請先閱讀背面之注意事項再填寫本頁) Α7 Β7 4<68 6 7 五、發明說明έ ) (請先間讀背面之注意事項再填寫本頁> 該裝置邏輯模擬器1 3係該L S I裝置之設計階段中 G用之模擬器及由邏輯模擬器1 3 i及裝置模型1 3 2所形 成,該裝置模型1 3 2係以一種能夠與該模擬器1 3 i溝通 之語言敘述。該裝置模型132模擬欲測試LSI裝置之操 作。該裝置邏輯模擬器1 3將經由該PL I介面接收之測 試型樣送至該裝置模型1 ,及經由該P L I介面將來自 該裝置模型1 3 2之合成響應提供至一格式轉換器1 4。該 格式轉換器1 4將該裝置模型1 3 2之輸出轉換成可由該 L S Ϊ测試模擬器所接收之格式。該L S I測試模擬器 1 1比較來自該格式轉換器1 4之裝置輸出資料與該預期 値资料。當該二資料相配時,即認爲該測試型樣爲正確。 如上述於僅只使用該裝置邏輯模擬器之軟體處理評估 該测試型樣時,其需要大量之工作及良久之處理時間。操 作該裝置邏輯模擬器之處理時間佔據全部處理時間之絕大 部份。再者,該P L I介面之能力有所限制,這亦造成該 测値之無效率。 經濟部智慧財產局員工消費合作社印製 發明槪要 因此,本發明之一 Π的係提供-高速測試型樣測値設 備,用以在高速下評估--測試L S I裝置用之測試型樣, 該測試型樣係基於該L S I裝置之設計階段中所發展之電 腦輔助設計資料所產生。 本發明之另一目的係提供一未使用實際L S I測試器 之高速測試型樣測値設備,用以在高速下評佔一測試 -8 - 本紙張尺度滷用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 4463〇7 A7 B7 —----— '" 五、發明說明έ )
Ls I裝置用之測試型樣,該测試型樣係基於該LS I裝 置之設計階段中所發展之電腦輔助設計資料所產生》 本發明之進一步目的係提供一使用小型.及專用硬體之 高适測試型樑测値設備,用以在高速下評估一測試L s I 裝圃ffl之測試型樣’該測試型樣係基於該L S I裝置之設 計階段中所發展之電腦輔助設計資料所產生。 本發明之進一步目的係提供一高速測試型樣測値設備 ,用以在高速下評估一測試L S I裝置用之測試型樣,該 测試啞樣係越於該L S I裝置之設計階段中所發展之電腦 _肋設計資料所產生,而未使用一裝置邏輯模擬器,但使 川常執行該裝置邏輯模擬器時所產生之資料。 本發明之進一步目的係提供一能夠藉著倂入高速測試 沏樣测値設備以執行裝置失敗模擬之設備,用以評估一測 試L· S Ϊ裝置用之測試型樣,該測試型樣係基於該l S I 裝置之設計階段中所發展之電腦輔助設計資料所產生,並 具有一定義輸入信號及輸出信號間之關係之裝置功能加法 電路。 於本發明之高速測試型樣測値設備中,用以測試該 L S I裝置而Μ有轉換自該裝置邏轘模擬之傾卸檔案之型 樣資料及定時資料之測試型樣係與源自該傾卸檔案之 L S I裝置之輸入信號波形同步化。當該二者位於同步化 狀態時’源自該傾卸檔案之L S I裝置輸出信號波形係在 比較定時處與由該定時資料及該型樣資料所定義之資料( 預期値)比較。假如該二資料彼此匹配,其決定該測試型 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) -------1 I--^丨 * 裝·--I--I I 訂---I 1----^ (請先閲讀背面之注意事項再填寫本頁) -9 - A7 4468 6 7 __ B7 ~ - * -----------, 五、發明說明f ) 樣爲適當。當彼此不匹配時,藉著定義該裝置之輸出或 L S 1裝置之輸入資料及輸出資料間之關係,即可施行-該 L S I裝置之失敗模擬。 根據本發明之高速測試型樣測値設備’不需由該軟體 m形成之裝置邏輯模擬器,及因爲藉著專用於該測値設備 之小型硬體評佔該測試型樣,即能以高速及低成本評估該 測試型樣。 圖面簡沭 第1圖係於習知技術中顯示一测試型樣測値方法之槪 要圖,其使用二者皆由軟體所形成之測試模擬器及裝置邏 輯模擬器。 第2圖係本發明之高速測試型樣測値設備2 0倂入一 軟體測器以及其他相關裝置之槪要圖。 第發明之高速測試型樣測値設備2 0中藉 著該週期-事件轉換器2 2顯示資料轉換圖像之槪要波形 η 第4圖係於本發明之第2圖中顯示該測値部件2 4之 已修改結構之槪要圖。 元件對照表 1 0 , 型樣檔案 .1 0 2 定時檔案 .1 1 模擬器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公复) {請先閱讀背面之注意事項再填寫本頁) 裝 I. 經濟部智慧財產局員工消費合作杜印製 4 4 η Α7 Β7 五、發明說明6 ) 3 4 5 7 Ο η 4 2 2 7 8 4 經濟部智慧財產局員工消費合作社印製 7 ι 7 2 8 格式轉換器 裝置邏輯模擬器 邏輯模擬器 裝置模型 格式轉換器 傾卸檔案 轉換軟體 設備 轉換器 測値部件 記憶體 記憶體 比較器 裝置功能加法電路 測値部件 記憶體 記憶體 記憶體 記憶體 比較器 比較器 裝置功能加法電路 較佳實施例之詳細敘述 ------•'III·— 裝---------訂 *--------> {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -11 - 4468 6 7 A7 ____ ___ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明6 ) 參考各_而說明本發明之實施例。第2圖顯示本發明 高速測試型樣測値設備之結構方塊圖。類似於第1圖之範 例,一由軟體所形成之L S I模擬器1 1設有由型樣檔案 10!及定時檔案1〇2所建立甩於丄s I測試器之型樣資 料及定時资料。誓如經由轉換軟體1 7藉著由一傾卸檔案 1 5擷取型樣資料及定時資料以建立該型樣資料及該定時 資料,該傾卸檔案1 5係於該L S I裝置之設計階段中執 行一邏輯模擬之結果。該邏輯模擬器之傾卸檔案範例係 Veri log之値變傾卸。如上面所論及,一 L S I測試器中所 使用之測試型樣大致形成可參考測試器速率而操作,亦即 以週期爲基礎。如此,源内該傾卸檔案1 5之型樣資料及 定吟資料係呈以週期爲基礎之形式。 亦類似於第1圖之範例,一 L S I測試模擬器1 1係 州於除去所建立測試型樣之錯誤,以測試該擬議L S I裝 匿或該擬議LS I裝置之功能,而未使用一LS I測試器 硬體。基於該型樣資料及定時資料,該L S I測試模擬器 J 1產生一欲施加至測試下裝置之測試型樣及一預期値盤 探,以與測試下裝置之输出作比較。該L S I測試模擬器 1 ί施加包含型樣資訊及定時資訊之測試型樣至本發明之 高速型樣測値設備’及比較來自該高速測試型樣測値設備 之合成輸出資料與該預期値型樣,以決定該測試型樣之正 確性。 本發明之高速測試型樣測値設備2 0包含一用以由該 週期越準將該測試型樣轉換至該事件基準之週期-事件轉 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------#i 本纸張尺度適用中國國家標準(CNS)A‘l規格(210 X 297公釐) A7 4468 p 7 _______B7 _______ 五、發明說明纟〇 ) 換器2 2、.一用以同步化該二事件資料輸入及在其間作比 較之測値部件24·來自該LSI測試模擬器11之測試 型樣係施加至該週期-事件轉換器2 2。然而可藉著軟體 或硬體架構該週期-事件轉換器2 2以達成一高速操作, ιίΰ 一硬體結構係較佳。 第3圖顯示該週期-事件轉換器2 2之轉換功能圖像 之槪要波形。第3 Α圖顯示週期基準之型樣資料波形(上 圆)及該週期基準之定時資料(下圖)。第3 A圖所不波 形之資料係由該型樣檔案1 0:及該定時楢案1 〇2給至該 L S I測試模擬器。該LS I測試模擬器1 1產生具有第 3 B圖之波形圖像之測試型樣資料及將該資料送至該週期 -事件轉換器2 2。該週期-事件轉換器2 2將該測試型 樣資料轉換成具有第3 C圖波形圖像之事件資料。 該測値部件2 4包含一用以儲存來商該週期-事件轉 換器2 2之測試型樣資料之記憶體2 5、一用以儲存來自 該傾卸檔案1 5之事件資料之記憶體2 6、及一用以使該 記憶體2 5中所儲存之資料及該記憶體2 6中所儲存之資 料R步化及擷取對應於测試下裝置之輸出之記憶體2 6中 資料之比較器2 7。於該結構中,該事件基準測試型樣係 儲存於該記憶體2 5中,il事件基準裝置輸出資料係儲存 於該記憶體2 6中。因此,藉著同步化該测試型樣事件及 該输出資料事件,其能對給定之輸入信號於測試下裝置之 蝓出信號問建立一關係。爲如此做,該比較器2 7檢視來 自該記憶體2 5及記憶體2 6之資料間之定時關係’及偵 -------;--- I i In---訂 ---------^t (請先閱讀背面之汶意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -13- 4 4 五 發明說明“ 測與該記憶體 出資料 値資料 以決定該二資料是否彼此匹配。假如該二資料 A7 B7 5中測試型樣資料同步化之記憶體2 6輸 及輸出該資料當作一裝置輸出信號。 I @該比較器2 7之資料係送至該L S I測試模擬器 @作測試下裝置之一合成輸出。該L S I測試模擬器 & Μ光燈之定時F比較該比較器2 7之輸出與該預期 义即認'爲該测試型樣爲正確。 % 2 _之測Μ部件2 4亦可包含一能夠定義輸入信號 &輪出信號間之關係之裝置功能加法電路2 8,以判斷該 卜裝匮之不及格。該電路2 8係可程式化及可依判斷 #^調整該輸入及輸出信號問之關係。譬如,於包含類比 % @ &邏輯電路失敗分析之案例中,將藉著該裝置功能加 ώ m路2 8加L·該類比功能以評估此一邏輯電路之操作。 第4圖係於本發明之高速測試型樣測値設備中顯示測 値部份之另一範例之方塊圖。於該範例中,一測値部件 3 4包含一多數測試型樣記憶體3 5 !及3 5 2 '多數 v C D資料記憶體3 6 r及3 6 2、一對比較器3 7 !及 3 7 2、及一裝置功能加法電路3 8。該多數測試型樣記憶 體3 5 ,及3 5 2 ώ第2圖之週期一事件轉換器2 2接收該 測試型樣及在其內儲存該測試型樣。每一記憶體3 5 1及 3 5 2係由二小容量記憶體所形成。該記憶體3 5最好施行 —交錯功能,其中一記憶髖提供資料至該比較器3 7 ’而 另一記憶體接收〜卜一個測試型樣之一預定數量。同埋’藉 著以交錯方式操作之二小容量記憶體架構該多數V C D資 -----------l ^---------訂---------'^ (諳先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度i®用中國固家標準(CNS)A4規格(210 X 297公复) -14- 4 4 6 8 S 7 Λ7 __B7 經濟部智慧財產局員Η消費合作社印製 五、發明說明(2 ) 料記憶體3 6 !及3 6 2之每一個。此交錯操作可使用低成 本之小容量記憶體達成一高速記憶體性能。 類似於第2圖之比較器2 7,比較器3 7ι比較來自該 記憶體3 5之测試型樣資料及來自該記憶體3 6之测試下 裝匮輸出資料間之定時關係,及於該二資料之間同步化。 該比較器3 7 i rh與該測試型樣資料同步化之記憶體3 6送 出該輸出資料·至該Ls I測試模擬器1 1當作該裝置輸出 資料。該L S I測試模擬器1 1比較該裝置輸出資料與該 預抑値資料’以決定該测試型樣是否適當。 同Μ ’該It較器3 7 2比較來自該記憶體3 5之測試型 樣ΙΪ料及來自該;記憶體3 6之測試下裝置輸出資料間之定 時關係’及於該二資料之間同步化。該比較器3 7 2由與該 测試型樣資料同步化之記憶體3 6送出該輸入資料至該 L S I Μ試模擬器1 1當作該裝置輸入資料。該l s I测 試模擬器1 1比較該裝置輸入資料與該預期値資料,以決 定該測試型樣是否正ill。 該裝ϋ功能加法電路3 8係提供於該比較器3 71及 3 7 2之問’而以可程式化之方式定義輸入信號及輸出信號 間β關係,以診斷該裝置中之故障。該電路3 8使芄可能 模擬該L S I裝匿中之某種故障型式。再者,藉著定義來 自該傾卸檔案之測試型樣及來自該LS I測試模擬器之測 試型樣間之關係,可模擬依該測試型樣之差異而定之裝置 测試結果。再者’雖然一邏輯模擬器通常未能模擬—類比 功能’藉著該裝ill功能加法電路3 8加上此功能即可評估 (請先Μ讀背面之江音?事項再填寫本頁) 本紙張尺度適用中围國家標準(CNSM<1规格 (210 X 297公芨) -15- 446^G7 Λ7 _B7 五、發明說明(3 ) ' m有'類比功能之邏輯裝置。 如前文所述,根據本發明,該高速測試型樣測値設備 能夠在高速下評估該測試型樣及半導體裝置性能,而未使 用實際之測試器或半導體裝置。 雖然在此只特別說明及敘述一較佳實施例,吾人將發 現以上面之教導可對本發明作很多修改及變化,且在所附 申請專利之範_內而未偏離本發明之精神及擬議範圍。 -------:----— 裝--------訂---------^ {請先閱讀背面之泫意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國S家標準(CNS)A4規格(2】0 X 297公釐) -16 -

Claims (1)

  1. 經濟部智慈財產局員工消費合作社印製 4 4 G A 广 7 B8 C8 D8六、申請專利範圍 1 . 一種高速測試型樣測値設備,包含 _ - L S ί测試楔擬器,用於產生供測試一測試下裝置 之測試型樣及一預期値型樣,以與回應於該測試型樣之測 試F裝闍之輸出作比較,該測試型樣及預期値型樣係由週 期基準之資料所形成; -用以將來商該L S I測試模擬器之測試型樣轉換成 一事件基準形式之测試型樣之週期-事件轉換器2 2 ; 用以儲存來丨_該週期-事件轉換器之事件基準測試型 樣之第一記憶體; 用以儲存來丨:_丨-傾卸檔案之测試下裝置之預定輸入/ 輸出資料虽之第二記憶體,該傾卸檔案儲存由於在測試下 裝置上執ί」:一邏輯模擬之資料;及 一比較器,其藉著比較來自該第一及第二記憶體資料-問之定時關係,及對應於來向該L S I測試器之測試型樣 [1]該傾卸檔案擷取测試下裝置之輸岀資料,用以同步化該 第一及第二記憶體中所儲存之資料。 2 .根據申請專利範圍第1項之高速測試型樣測値設 備|其中該週期-事件轉換器係由硬體所形成。 3 .根據申請蕺利範圍第1項之高速測試型樣测値設 備,其中該週期-事件轉換器係由軟體所形成及該比較器 係山硬體所形成。 4 .根據申請專利範圍第1项之高速測試型樣測値設 備,另包含一用以提供可加上或修改該測試下裝置功能之 資料之裝置功能加法電路。 -----J----—裝------訂------M (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂率(CNS ) A4規格(210X297公釐) -17- ^46867 A8 B8 C8 D8 々、申請專利範圍 5 .根據申誧專利範til第1項之高速測試型樣測値設 備’Jt中該测試型樣及該預期値型樣係蕋於該傾卸檔案中 测試下裝置之輸入/_出資料中之型樣資訊及定時資訊所 產屯。 6 . —種萵速測試型樣测値設備,包含: --L S I測試模擬器,用於齑生供測試一測試下裝置 之測試型樣及-須期値型栊,以與冋應於該測試型樣之測 試下裝置之輸出作比較,該測試型樣及預期値型樣係由週 期基窄之資料所形成: 一用以將來β該L S ί測試模擬器之測試型樣轉換成 一 S忭基準形式之测試沏樣之週期一事件轉換器2 2 ; 用以儲存來内該週期-茁件轉換器之泰件基準測試型 樣之第一記憶體; 以儲存來白-傾卸檔案之測試下裝置之預定輸入/ 輸出資料量之第二記憶體,該傾卸檔案儲存由於在測試下 裝置上執行一邏輯模擬之資料; 第-比較器,其藉著比較來店該第一及第二記憶體資 料冏之定時關係,及對應於來自該L S I测試器之测試型 樣ώ該傾卸檔案擷取測試下裝置之輸出資料,用以同步化 該第一及第二記憶體中所儲存之資料; 第二比較器,Κ藉著比較來自該第一及第二記憶體資 料問之定時關係,及對應於來β該l s I测試器之測試型 樣…該傾卸檔案擷取測試下裝置之輸入資料,用以同步化 該第一及第二記憶體中所儲存之資料;及 本紙浪尺度逋用中國國家標隼(CNS ) Μ規格(210Χ297公釐} ------:---Γ—·^-- (請先閱讀背面之注意事項再填寫本育) 訂 經濟部智慧財產局Β工消費合作社印製 -18- 經濟部智慧財產居員工消費合作社印製 446867六、申請專利範圍 於該第-·比較器及該笫二比較器之問提供…裝置功能 加法電路,用以提供可加上或修改該測試下裝圄功能之資 料。 7 .根據中請專利範園第6項之高速测試型樣測値設 ,其中該第-記憶體及第二記憶體每一個包含多數小型 記憶體。 8,根據屮請®利範圃第6項之高速測試型樣測値設 備,其中該週期-事件轉換器係由硬體所形成。 9 .根據申請專利範岡第6項之高速測試型樣測値設 備,其中該週期-事件轉換器係由軟體所形成及該比較器 係由硬體所形成u -------------裝-------訂------線 (請先閲讀背面之注意事項再填寫本頁) 本紙張.尺度適用中國國家標準(CNS ) A4C格(210X297公釐) -19 -
TW088110775A 1998-07-02 1999-06-25 High speed test pattern evaluation apparatus TW446867B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/109,800 US6249891B1 (en) 1998-07-02 1998-07-02 High speed test pattern evaluation apparatus

Publications (1)

Publication Number Publication Date
TW446867B true TW446867B (en) 2001-07-21

Family

ID=22329632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088110775A TW446867B (en) 1998-07-02 1999-06-25 High speed test pattern evaluation apparatus

Country Status (5)

Country Link
US (1) US6249891B1 (zh)
JP (1) JP2000075005A (zh)
KR (1) KR100506769B1 (zh)
DE (1) DE19930273A1 (zh)
TW (1) TW446867B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW346657B (en) * 1996-08-29 1998-12-01 Matsushita Electron Co Ltd Simulation device for time degradation of LSI and simulation method thereof
US6691079B1 (en) * 1999-05-28 2004-02-10 Ming-Chih Lai Method and system for analyzing test coverage
US6678643B1 (en) * 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
US6546516B1 (en) * 1999-11-22 2003-04-08 International Business Machines Corporation Method and apparatus for measuring timing characteristics of message-oriented transports
US6651205B2 (en) * 2001-02-02 2003-11-18 Advantest Corp. Test pattern conversion apparatus and conversion method
KR100928134B1 (ko) 2001-08-14 2009-11-25 베리시티 디자인 인코포레이티드 주문형 vcd 시스템 및 방법
KR20030082135A (ko) * 2002-04-16 2003-10-22 삼성전자주식회사 반도체 소자의 테스트 프로그램 에뮬레이터 및 에뮬레이션방법
WO2005078584A1 (en) * 2003-12-16 2005-08-25 Logic Mill Technology, Llc Performance improvement apparatus for hardware-assisted verification using massive memory and compilation avoidance and its verification method using the same
JP4580722B2 (ja) * 2004-09-24 2010-11-17 株式会社アドバンテスト 試験シミュレータ及び試験シミュレーションプログラム
US7132845B1 (en) * 2005-08-19 2006-11-07 Texas Instruments Incorporated FA tool using conductor model
US9404743B2 (en) * 2012-11-01 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for validating measurement data
US10838449B2 (en) * 2018-07-05 2020-11-17 International Business Machines Corporation Automatic detection of clock grid misalignments and automatic realignment

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723868A (en) * 1972-01-21 1973-03-27 Gen Dynamics Corp System for testing electronic apparatus
US4090173A (en) * 1976-12-17 1978-05-16 General Signal Corporation Vital digital communication system
US4293950A (en) * 1978-04-03 1981-10-06 Nippon Telegraph And Telephone Public Corporation Test pattern generating apparatus
US4204633A (en) * 1978-11-20 1980-05-27 International Business Machines Corporation Logic chip test system with path oriented decision making test pattern generator
US4556840A (en) * 1981-10-30 1985-12-03 Honeywell Information Systems Inc. Method for testing electronic assemblies
US4571724A (en) * 1983-03-23 1986-02-18 Data I/O Corporation System for testing digital logic devices
US4817093A (en) * 1987-06-18 1989-03-28 International Business Machines Corporation Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure
US5748497A (en) * 1994-10-31 1998-05-05 Texas Instruments Incorporated System and method for improving fault coverage of an electric circuit
US5572666A (en) * 1995-03-28 1996-11-05 Sun Microsystems, Inc. System and method for generating pseudo-random instructions for design verification
US5745501A (en) * 1995-10-20 1998-04-28 Motorola, Inc. Apparatus and method for generating integrated circuit test patterns
KR0154790B1 (ko) * 1995-11-15 1998-11-16 김광호 시뮬레이션 벡터 검증 방법과 테스트 벡터로의 변환 방법
JP2904129B2 (ja) * 1996-07-03 1999-06-14 日本電気株式会社 Cmos集積回路の故障診断装置及び故障診断方法
EP0794495A3 (en) * 1996-03-08 1998-07-22 Hewlett-Packard Company Automated analysis of a model-based diagnostic system
US5940779A (en) * 1997-03-05 1999-08-17 Motorola Inc. Architectural power estimation method and apparatus

Also Published As

Publication number Publication date
US6249891B1 (en) 2001-06-19
JP2000075005A (ja) 2000-03-14
DE19930273A1 (de) 2000-02-24
KR100506769B1 (ko) 2005-08-10
KR20000011359A (ko) 2000-02-25

Similar Documents

Publication Publication Date Title
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
JP4508657B2 (ja) Asic/soc製造におけるプロトタイプホールドを回避するための製造方法と装置
TW461004B (en) Event based semiconductor test system
US6295623B1 (en) System for testing real and simulated versions of an integrated circuit
TW544523B (en) Event based test system for testing memory devices
US7408336B2 (en) Importation of virtual signals into electronic test equipment to facilitate testing of an electronic component
JP3540539B2 (ja) 半導体試験装置
TW446867B (en) High speed test pattern evaluation apparatus
JP2005525577A (ja) イベント型icテストシステム
US8365133B2 (en) Testing apparatus, testing method, and program
TW200533942A (en) Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure
CN112444731A (zh) 芯片测试方法、装置、处理器芯片及服务器
JP2003141206A (ja) Lsiテスト・データのタイミング検証方法およびlsiテスト・データのタイミング検証プログラム
JP2005037396A (ja) テストデータを適応的に圧縮するためのシステムおよび方法
JP2011248597A (ja) テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法
KR20140109531A (ko) 반도체 테스트 장치 및 반도체 테스트 방법
JP2000009810A (ja) 半導体試験用デ―タ処理装置及び方法並びに半導体試験装置
US7055135B2 (en) Method for debugging an integrated circuit
US20010007972A1 (en) Method and apparatus for verifying adequacy of test patterns
CN113377587A (zh) 基于FPGA芯片实现的scan chain电路的测试系统及方法
JPH07319950A (ja) テストシステム
JP4464351B2 (ja) ログ生成システム、ログ生成装置及びプログラム
JP2004348596A (ja) Icテスタ用プログラムのデバッグ装置、方法、及びプログラム
JP3097132B2 (ja) テストプログラム・テスト規格表変換装置
JP2594944B2 (ja) 検査データ作成装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees