JP2005037396A - テストデータを適応的に圧縮するためのシステムおよび方法 - Google Patents
テストデータを適応的に圧縮するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2005037396A JP2005037396A JP2004208327A JP2004208327A JP2005037396A JP 2005037396 A JP2005037396 A JP 2005037396A JP 2004208327 A JP2004208327 A JP 2004208327A JP 2004208327 A JP2004208327 A JP 2004208327A JP 2005037396 A JP2005037396 A JP 2005037396A
- Authority
- JP
- Japan
- Prior art keywords
- dut
- data units
- data
- test
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318335—Test pattern compression or decompression
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】テストデータを適応的に圧縮するための方法の1つは、第1の複数のDUTピン(110)に対応する第1の複数のデータユニット(104)と、第2の複数のDUTピン(110)に対応する第2の複数のデータユニット(105)とを有するテストデータファイル(101)を検査するステップと、第1の圧縮技法を使用して第1の複数のデータユニット(104)を圧縮するステップと、第2の圧縮技法を使用して第2の複数のデータユニット(105)を圧縮するステップを含む。
【選択図】図3
Description
104 第1の複数のデータユニット
105 第2の複数のデータユニット
106 試験対象デバイス(DUT)
109 DUTテスタ
110 DUTピン
Claims (10)
- 試験対象デバイス(DUT)(106)に提供されるテストデータを適応的に圧縮するための方法であって、
第1の複数のDUTピン(110)に対応する第1の複数のデータユニット(104)と、第2の複数のDUTピン(110)に対応する第2の複数のデータユニット(105)とを具備するテストデータファイル(101)を検査するステップと、
第1圧縮技術を用いて、前記第1の複数のデータユニット(104)を圧縮するステップと、
第2圧縮技術を用いて、前記第2の複数のデータユニット(105)を圧縮するステップ
とを含む、方法。 - 前記圧縮するステップの前に、
前記第1の複数のデータユニット(104)のタイミングの複雑度を決定するステップと、
前記第2の複数のデータユニット(105)のタイミングの複雑度を決定するステップ
とをさらに含むことを特徴とする、請求項1に記載の方法。 - 前記第1の複数のデータユニット(104)がクロック信号に対応し、前記第2の複数のデータユニット(105)が非クロック信号に対応することを特徴とする、請求項1に記載の方法。
- 前記第1の複数のデータユニット(104)を予め決められた圧縮率で圧縮するステップが、前記第2の複数のデータユニット(105)を前記予め決められた圧縮率で圧縮するステップよりも多くのリソースを必要とすることを特徴とする、請求項1に記載の方法。
- 前記第1の複数のデータユニット(104)が、前記第2の複数のデータユニット(105)とは異なるタイミングの複雑度を有することを特徴とする、請求項1に記載の方法。
- 試験対象デバイス(DUT)(106)に提供されるテストデータを適応的に圧縮するための方法において、
DUT(106)のテストを可能にするように構成されたテストデータを含むテストデータファイル(101)を検査するステップであって、前記テストデータファイル(101)が第1の複数のデータユニット(104)および第2の複数のデータユニット(105)を具備し、前記第1の複数のデータユニット(104)が第1の複数のDUTピン(110)に対応し、前記第2の複数のデータユニット(105)が第2の複数のDUTピン(110)に対応することからなる、ステップと、
前記第1の複数のデータユニット(104)が第1の圧縮特性を有することを決定するステップと、
前記第2の複数のデータユニット(105)が第2の圧縮特性を有することを決定するステップ
とを含む、方法。 - 前記第1の複数のデータユニット(104)を前記第2の複数のデータユニット(105)とは独立に圧縮するステップをさらに含む、請求項6に記載の方法。
- 前記第1の複数のDUTピン(110)がクロックピンであり、前記第2の複数のDUTピン(110)が非クロックピンであることを特徴とする、請求項6に記載の方法。
- 前記テストデータファイル(101)が、STIL(標準テストインターフェース言語)ファイルおよびWGL(波形生成言語)ファイルの一方であることを特徴とする、請求項6に記載の方法。
- 前記第1の複数のデータユニット(104)が、前記第2の複数のデータユニット(105)とは異なるタイミングの複雑度、異なるベクタデータ量、および、それより多くの反復データパターンを有することを特徴とする、請求項6に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/620,191 US7146539B2 (en) | 2003-07-15 | 2003-07-15 | Systems and methods for testing a device-under-test |
US10/736,438 US7404109B2 (en) | 2003-06-12 | 2003-12-15 | Systems and methods for adaptively compressing test data |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005037396A true JP2005037396A (ja) | 2005-02-10 |
Family
ID=34108144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004208327A Ceased JP2005037396A (ja) | 2003-07-15 | 2004-07-15 | テストデータを適応的に圧縮するためのシステムおよび方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7404109B2 (ja) |
JP (1) | JP2005037396A (ja) |
DE (1) | DE102004033136A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006322931A (ja) * | 2005-04-21 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 集積回路検査装置 |
WO2008099502A1 (ja) * | 2007-02-16 | 2008-08-21 | Advantest Corporation | 試験装置 |
KR100914023B1 (ko) | 2008-03-04 | 2009-08-28 | 가부시키가이샤 어드밴티스트 | 시험 장치 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8490064B2 (en) * | 2004-05-21 | 2013-07-16 | Oracle International Corporation | Hierarchical debug |
US7359831B2 (en) * | 2004-05-21 | 2008-04-15 | Bea Systems, Inc. | Diagnostic context |
US7379849B2 (en) * | 2004-05-21 | 2008-05-27 | Bea Systems, Inc. | Diagnostic image |
US8654838B2 (en) * | 2009-08-31 | 2014-02-18 | Nxp B.V. | System and method for video and graphic compression using multiple different compression techniques and compression error feedback |
US8539278B2 (en) * | 2010-10-29 | 2013-09-17 | Infineon Technologies Ag | Methods and systems for measuring I/O signals |
US9256503B2 (en) * | 2012-11-13 | 2016-02-09 | Load DynamiX, Inc. | Data verification |
US9608665B2 (en) * | 2015-01-29 | 2017-03-28 | The Boeing Company | Adaptive compression of data |
US9425819B1 (en) * | 2015-01-29 | 2016-08-23 | The Boeing Company | Adaptive compression of data |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998043359A1 (fr) * | 1997-03-24 | 1998-10-01 | Advantest Corporation | Procede et dispositif de compression et de decompression de configuration binaire |
JPH10307173A (ja) * | 1995-08-10 | 1998-11-17 | Hewlett Packard Co <Hp> | 電子回路あるいはボード用テスタ及び電子デバイスの試験方法 |
JPH11133119A (ja) * | 1997-10-29 | 1999-05-21 | Nec Corp | テスト情報作成装置 |
JP2001350646A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
JP2002071763A (ja) * | 2000-06-01 | 2002-03-12 | Advantest Corp | イベント型テストシステム |
JP2003194883A (ja) * | 2001-11-09 | 2003-07-09 | Agilent Technol Inc | スキャン多重化 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5467087A (en) * | 1992-12-18 | 1995-11-14 | Apple Computer, Inc. | High speed lossless data compression system |
DE4305442C2 (de) * | 1993-02-23 | 1999-08-05 | Hewlett Packard Gmbh | Verfahren und Vorrichtung zum Erzeugen eines Testvektors |
US5864565A (en) * | 1993-06-15 | 1999-01-26 | Micron Technology, Inc. | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit |
US5737512A (en) | 1996-05-22 | 1998-04-07 | Teradyne, Inc. | Fast vector loading for automatic test equipment |
US5883906A (en) * | 1997-08-15 | 1999-03-16 | Advantest Corp. | Pattern data compression and decompression for semiconductor test system |
US6067651A (en) | 1998-02-20 | 2000-05-23 | Hewlett-Packard Company | Test pattern generator having improved test sequence compaction |
US6205407B1 (en) * | 1998-02-26 | 2001-03-20 | Integrated Measurement Systems, Inc. | System and method for generating test program code simultaneously with data produced by ATPG or simulation pattern capture program |
US6661839B1 (en) * | 1998-03-24 | 2003-12-09 | Advantest Corporation | Method and device for compressing and expanding data pattern |
JP3430079B2 (ja) * | 1999-09-29 | 2003-07-28 | Necエレクトロニクス株式会社 | テストパタン圧縮方法とテストパタン圧縮装置及びシステム並びに記録媒体 |
US6327687B1 (en) * | 1999-11-23 | 2001-12-04 | Janusz Rajski | Test pattern compression for an integrated circuit test environment |
US6557129B1 (en) * | 1999-11-23 | 2003-04-29 | Janusz Rajski | Method and apparatus for selectively compacting test responses |
US6732312B2 (en) | 2001-03-09 | 2004-05-04 | Agilent Technologies, Inc. | Test vector compression method |
US6795944B2 (en) * | 2001-05-10 | 2004-09-21 | International Business Machines Corporation | Testing regularly structured logic circuits in integrated circuit devices |
US6560756B1 (en) * | 2001-07-02 | 2003-05-06 | Ltx Corporation | Method and apparatus for distributed test pattern decompression |
US6950974B1 (en) * | 2001-09-07 | 2005-09-27 | Synopsys Inc. | Efficient compression and application of deterministic patterns in a logic BIST architecture |
US7412637B2 (en) * | 2003-01-10 | 2008-08-12 | Syntest Technologies, Inc. | Method and apparatus for broadcasting test patterns in a scan based integrated circuit |
CN100341110C (zh) * | 2002-04-11 | 2007-10-03 | 株式会社爱德万测试 | 避免asic/soc制造中原型保持的制造方法和设备 |
US7584392B2 (en) * | 2003-05-23 | 2009-09-01 | Cadence Design Systems, Inc. | Test compaction using linear-matrix driven scan chains |
-
2003
- 2003-12-15 US US10/736,438 patent/US7404109B2/en active Active
-
2004
- 2004-07-08 DE DE102004033136A patent/DE102004033136A1/de not_active Withdrawn
- 2004-07-15 JP JP2004208327A patent/JP2005037396A/ja not_active Ceased
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10307173A (ja) * | 1995-08-10 | 1998-11-17 | Hewlett Packard Co <Hp> | 電子回路あるいはボード用テスタ及び電子デバイスの試験方法 |
WO1998043359A1 (fr) * | 1997-03-24 | 1998-10-01 | Advantest Corporation | Procede et dispositif de compression et de decompression de configuration binaire |
JPH11133119A (ja) * | 1997-10-29 | 1999-05-21 | Nec Corp | テスト情報作成装置 |
JP2002071763A (ja) * | 2000-06-01 | 2002-03-12 | Advantest Corp | イベント型テストシステム |
JP2001350646A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
JP2003194883A (ja) * | 2001-11-09 | 2003-07-09 | Agilent Technol Inc | スキャン多重化 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006322931A (ja) * | 2005-04-21 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 集積回路検査装置 |
WO2008099502A1 (ja) * | 2007-02-16 | 2008-08-21 | Advantest Corporation | 試験装置 |
JPWO2008099502A1 (ja) * | 2007-02-16 | 2010-05-27 | 株式会社アドバンテスト | 試験装置 |
JP4472004B2 (ja) * | 2007-02-16 | 2010-06-02 | 株式会社アドバンテスト | 試験装置 |
US8074130B2 (en) | 2007-02-16 | 2011-12-06 | Advantest Corporation | Test apparatus |
KR100914023B1 (ko) | 2008-03-04 | 2009-08-28 | 가부시키가이샤 어드밴티스트 | 시험 장치 |
Also Published As
Publication number | Publication date |
---|---|
DE102004033136A1 (de) | 2005-02-24 |
US7404109B2 (en) | 2008-07-22 |
US20040255215A1 (en) | 2004-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4929889A (en) | Data path chip test architecture | |
US6651204B1 (en) | Modular architecture for memory testing on event based test system | |
US6061283A (en) | Semiconductor integrated circuit evaluation system | |
US6295623B1 (en) | System for testing real and simulated versions of an integrated circuit | |
JP2003536083A (ja) | チップ設計検証及びテスト装置及び方法 | |
TW201443463A (zh) | 基於測試ip之自動測試設備之儀器結構 | |
US6966019B2 (en) | Instrument initiated communication for automatic test equipment | |
KR20000017333A (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
JPH11153655A (ja) | 圧縮されたディジタルテストデータを用いたicチップ検査装置及び該検査装置を用いたicチップ検査方法 | |
JP2005037396A (ja) | テストデータを適応的に圧縮するためのシステムおよび方法 | |
US8301936B2 (en) | Apparatus and method for performing a screening test of semiconductor integrated circuits | |
CN113849419B (zh) | 芯片的测试向量生成方法、系统、设备及存储介质 | |
CN113742221A (zh) | 生成测试用例的方法、电子设备及存储介质 | |
CN112926285A (zh) | 芯片验证方法、平台、装置、设备和存储介质 | |
TW446867B (en) | High speed test pattern evaluation apparatus | |
CN115684895B (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
US7260793B2 (en) | Apparatus and method for test-stimuli compaction | |
CN110888036B (zh) | 测试项目确定方法及装置、存储介质和电子设备 | |
US7254508B2 (en) | Site loops | |
US7555687B2 (en) | Sequential scan technique for testing integrated circuits with reduced power, time and/or cost | |
US11348213B2 (en) | Multistage process model training | |
CN116324439A (zh) | 基于高速功能协议的测试和调试 | |
TW201447322A (zh) | 半導體元件測試裝置及其測試方法 | |
US7100098B2 (en) | Systems and methods for testing performance of an electronic device | |
US11193975B2 (en) | Compressed test patterns for a field programmable gate array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070713 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071025 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20110222 |