JP2594944B2 - 検査データ作成装置 - Google Patents
検査データ作成装置Info
- Publication number
- JP2594944B2 JP2594944B2 JP62125911A JP12591187A JP2594944B2 JP 2594944 B2 JP2594944 B2 JP 2594944B2 JP 62125911 A JP62125911 A JP 62125911A JP 12591187 A JP12591187 A JP 12591187A JP 2594944 B2 JP2594944 B2 JP 2594944B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- extraction condition
- extraction
- logic
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理回路の検査データ作成方法に係り、特
に大規模な論理回路における機能面の検査データを作成
するのに好適な検査データ作成装置に関する。
に大規模な論理回路における機能面の検査データを作成
するのに好適な検査データ作成装置に関する。
論理回路の正当性を確認する方法は、設計不良の適
出、及び製造不良の摘出の２段階で行なわれている。第
１図に論理設計から検査データ作成までの従来方法の流
れを示す。設計不良の摘出には、一般に論理シミュレー
タを用い、入力データを与え、ソフトウエアにより回路
を模擬的に動作させ、その結果得られる出力値が妥当で
あるか否かを確認することにより行なわれる。論理検証
を終えた論理については、これを実装製作し、製造上の
不良を適出させるために検査装置に与えるべき検査デー
タを作成する。ここに言う検査データとは、上記検査装
置から被検査論理回路に印加する入力値及びその入力値
を印加したときの出力期待値である。
出、及び製造不良の摘出の２段階で行なわれている。第
１図に論理設計から検査データ作成までの従来方法の流
れを示す。設計不良の摘出には、一般に論理シミュレー
タを用い、入力データを与え、ソフトウエアにより回路
を模擬的に動作させ、その結果得られる出力値が妥当で
あるか否かを確認することにより行なわれる。論理検証
を終えた論理については、これを実装製作し、製造上の
不良を適出させるために検査装置に与えるべき検査デー
タを作成する。ここに言う検査データとは、上記検査装
置から被検査論理回路に印加する入力値及びその入力値
を印加したときの出力期待値である。
従来の検査データ作成方法は、第１図に示すように論
理情報を基に各部品のピンに故障仮定を行ない、故障が
存在した場合と存在しない場合とで出力値に有意差が生
ずるようなデータを作成するものであった。
理情報を基に各部品のピンに故障仮定を行ない、故障が
存在した場合と存在しない場合とで出力値に有意差が生
ずるようなデータを作成するものであった。
しかしこの方法では論理規模が増大するのに従い、検
査データの量が著しく増加し、かつ検査データの作成が
困難になると共にその作成に要する処理時間もまた著し
く増加するという問題点がある。
査データの量が著しく増加し、かつ検査データの作成が
困難になると共にその作成に要する処理時間もまた著し
く増加するという問題点がある。
本発明の目的は、主に大規模な論理回路に対し、第２
図に示すように、論理シミュレーション結果からデータ
を抽出することにより、少ない処理時間で限られた量の
検査データの作成を可能にした検査データ作成装置を提
供することにある。
図に示すように、論理シミュレーション結果からデータ
を抽出することにより、少ない処理時間で限られた量の
検査データの作成を可能にした検査データ作成装置を提
供することにある。
上記目的は論理回路の検査データ作成において、論理
回路または論理回路を含む装置の論理シミュレーション
結果から抽出すべき検査用データの抽出条件を読み込み
記憶する抽出条件読み込み手段と、論理シミュレーショ
ン結果を読み込み記憶する論理シミュレーション結果読
み込み手段と、抽出するタイミングを決めるために、抽
出条件と上記論理シミュレーション結果の比較判定を行
なう抽出条件判定手段と、抽出条件判定に従い、論理シ
ミュレーション結果からデータを抽出するデータ抽出手
段とを備えることにより達成される。
回路または論理回路を含む装置の論理シミュレーション
結果から抽出すべき検査用データの抽出条件を読み込み
記憶する抽出条件読み込み手段と、論理シミュレーショ
ン結果を読み込み記憶する論理シミュレーション結果読
み込み手段と、抽出するタイミングを決めるために、抽
出条件と上記論理シミュレーション結果の比較判定を行
なう抽出条件判定手段と、抽出条件判定に従い、論理シ
ミュレーション結果からデータを抽出するデータ抽出手
段とを備えることにより達成される。
論理シミュレーション結果は、論理検証の確認を終え
ると使用されないが、論理回路の機能的動作を確認する
ための有効なデータが収められていることに着目し、主
に大規模な論理回路の機能面の検査を行なうために、論
理シミュレーション結果から抽出すべき検査データの抽
出条件を記述するだけで検査データの作成が行なえる。
ると使用されないが、論理回路の機能的動作を確認する
ための有効なデータが収められていることに着目し、主
に大規模な論理回路の機能面の検査を行なうために、論
理シミュレーション結果から抽出すべき検査データの抽
出条件を記述するだけで検査データの作成が行なえる。
以下、本発明の一実施例を第３図により説明する。１
は論理シミュレーション結果であり、被検査論理回路ま
たは被検査論理回路を含む装置の論理検証を行なった結
果を例えばファイルに格納したものである。２は抽出条
件であり、論理シミュレーション結果から１から抽出す
べき検査データの信号名及び抽出タイミングを記述し、
例えばカード形式で与える。３は検査データ抽出ルーチ
ンであり、論理シミュレーション結果１から抽出条件２
に従ってデータを抽出する。４は抽出した検査データで
あり、検査装置から被検査論理回路に印加する入力値及
びその入力値を印加した時の出力期待値を例えばファイ
ルに格納したものである。
は論理シミュレーション結果であり、被検査論理回路ま
たは被検査論理回路を含む装置の論理検証を行なった結
果を例えばファイルに格納したものである。２は抽出条
件であり、論理シミュレーション結果から１から抽出す
べき検査データの信号名及び抽出タイミングを記述し、
例えばカード形式で与える。３は検査データ抽出ルーチ
ンであり、論理シミュレーション結果１から抽出条件２
に従ってデータを抽出する。４は抽出した検査データで
あり、検査装置から被検査論理回路に印加する入力値及
びその入力値を印加した時の出力期待値を例えばファイ
ルに格納したものである。
第10図は被検査論理回路の例を示す。20は入力信号SI
G1の入力ピン、22は信号SIG1とフリップフロップ28の出
力との論理積をとるためのアンドゲート、23はその論理
積の結果の信号の極性を反転するインバータ、このイン
バータ23の出力は出力信号SIG2、24は出力信号SIG2の出
力ピン、25は内部信号CSIG2の極性を反転するインバー
タ、26は内部信号CSIG1とインバータ25の出力信号との
論理積をとるためのアンドゲート、27は内部信号CSIG3
とアンドゲート26の出力との論理和をとるためのオアゲ
ート、28はオアゲート27の出力をトリガ入力として他の
信号21をラッチするフリップフロップであり、該フリッ
プフロップ28の出力がアンドゲート22の入力に接続され
ている。本実施例では、この被検査論理回路の入力信号
SIG1と出力信号SIG2との関係を検査装置で検査するもの
とする。即ち、検査装置から被検査論理回路の入力ピン
20に入力信号SIG1を与え、被検査論理回路の出力ピン24
から検査装置に正しい出力信号SIG2が返ってくるか否か
をチェックするものである。この正しい出力信号SIG2は
期待値ということになる。このような検査を実際に行う
には、検査装置が被検査論理回路に入力信号を与えた後
に、被検査論理回路の内部論理が静止状態になる必要が
あり、そのためには、内部論理状態を変化させる信号が
所定のタイミングで状態変化を起こさせた後、一定時間
の経過を持てば良い。即ち、内部論理の状態を変化させ
る信号及びそのタイミングが検査の区切りとなり、この
区切りが論理シミュレーションの結果から検査データを
取得するための抽出条件となる。論理回路設計者は、自
分が設計または関与した論理回路についてよく精通して
いるので、第５図に示すような、論理シミュレーション
の結果から得られるタイミングチャートを見れば、どの
信号のどのタイミングを抽出条件とするかは容易に決定
することができる。また、検査されるべき信号SIG1とSI
G2のどこを抽出するかについては、前記抽出条件の成立
後、十分に安定しているところはどこかということだけ
を考慮すればよいので、直ぐに決定することができる。
例えば、第５図に示した論理信号の中で、設計者は、テ
スト目的とする回路に入力すべき信号SIG1に着目した
時、他の信号（入力信号あるいは回路内部信号）CSIG
1、CSIG2、CSIG3なども考慮して、これらが十分に安定
したt2〜t3の区間のうちのどこかの一時点の値を抽出し
て、SIG1に与えるべき信号値とすることが可能である。
第５図の例では、第10図の回路のフリップフロップ28の
遅延時間を考慮して、t2から例えば10ns後の値を選ぶ。
このSIG1を与えた時、第10図に示す出力信号SIG2の値を
決定する必要がある。これは、第10図の回路のアンドゲ
ート22とインバータ23の遅延時間を考慮し、入力信号SI
G1を与えて、出力信号SIG2が十分に安定する時刻の値を
出力期待値として選択することになる。第５図の例で
は、入力信号SIG1を与えて5ns後、即ち、t2より15ns後
の値を十分に安定しているものとみなし、出力信号SIG2
の期待値として選ぶことになる。このようにして、第５
図に示した論理シミュレーション結果から得られる抽出
条件の例を第４図に示す。第４図のCONDで抽出条件を定
義する。CSIG1、CSIG2、CSIG3は条件信号であり、抽出
タイミングを定義する。SIG1,SIG2は被抽出信号であ
る。抽出条件CONDの意味は次の通りである。CSIG1,CSIG
2,CSIG3のいずれかに信号変化が生じた時、当条件をチ
ェックし、CSIG1がハイレベルかつCSIG2がローレベル、
またはCSIG3がハイレベルであった場合に抽出条件が成
立する。抽出条件が成立した時刻から10ns後のSIG1の信
号値及び15ns後のSIG2の信号値を各々SIG1,SIG2の信号
値として抽出する。第５図の例では、時刻t1,t2,t3及び
t4に抽出条件をチェックし、t2及びt4において成立する
ことが判明する。従って時刻t2＋10nsにおけるSIG1の信
号値ローレベル及び時刻t2＋15nsにおけるSIG2の信号値
ハイレベルを各各SIG1,SIG2の１テスト分の信号値とし
て抽出する。同様に時刻t4＋10ns,t4＋15nsにおけるSIG
1,SIG2の各信号値ハイレベル，ローレベルを続く１テス
ト分の信号値として抽出する。
G1の入力ピン、22は信号SIG1とフリップフロップ28の出
力との論理積をとるためのアンドゲート、23はその論理
積の結果の信号の極性を反転するインバータ、このイン
バータ23の出力は出力信号SIG2、24は出力信号SIG2の出
力ピン、25は内部信号CSIG2の極性を反転するインバー
タ、26は内部信号CSIG1とインバータ25の出力信号との
論理積をとるためのアンドゲート、27は内部信号CSIG3
とアンドゲート26の出力との論理和をとるためのオアゲ
ート、28はオアゲート27の出力をトリガ入力として他の
信号21をラッチするフリップフロップであり、該フリッ
プフロップ28の出力がアンドゲート22の入力に接続され
ている。本実施例では、この被検査論理回路の入力信号
SIG1と出力信号SIG2との関係を検査装置で検査するもの
とする。即ち、検査装置から被検査論理回路の入力ピン
20に入力信号SIG1を与え、被検査論理回路の出力ピン24
から検査装置に正しい出力信号SIG2が返ってくるか否か
をチェックするものである。この正しい出力信号SIG2は
期待値ということになる。このような検査を実際に行う
には、検査装置が被検査論理回路に入力信号を与えた後
に、被検査論理回路の内部論理が静止状態になる必要が
あり、そのためには、内部論理状態を変化させる信号が
所定のタイミングで状態変化を起こさせた後、一定時間
の経過を持てば良い。即ち、内部論理の状態を変化させ
る信号及びそのタイミングが検査の区切りとなり、この
区切りが論理シミュレーションの結果から検査データを
取得するための抽出条件となる。論理回路設計者は、自
分が設計または関与した論理回路についてよく精通して
いるので、第５図に示すような、論理シミュレーション
の結果から得られるタイミングチャートを見れば、どの
信号のどのタイミングを抽出条件とするかは容易に決定
することができる。また、検査されるべき信号SIG1とSI
G2のどこを抽出するかについては、前記抽出条件の成立
後、十分に安定しているところはどこかということだけ
を考慮すればよいので、直ぐに決定することができる。
例えば、第５図に示した論理信号の中で、設計者は、テ
スト目的とする回路に入力すべき信号SIG1に着目した
時、他の信号（入力信号あるいは回路内部信号）CSIG
1、CSIG2、CSIG3なども考慮して、これらが十分に安定
したt2〜t3の区間のうちのどこかの一時点の値を抽出し
て、SIG1に与えるべき信号値とすることが可能である。
第５図の例では、第10図の回路のフリップフロップ28の
遅延時間を考慮して、t2から例えば10ns後の値を選ぶ。
このSIG1を与えた時、第10図に示す出力信号SIG2の値を
決定する必要がある。これは、第10図の回路のアンドゲ
ート22とインバータ23の遅延時間を考慮し、入力信号SI
G1を与えて、出力信号SIG2が十分に安定する時刻の値を
出力期待値として選択することになる。第５図の例で
は、入力信号SIG1を与えて5ns後、即ち、t2より15ns後
の値を十分に安定しているものとみなし、出力信号SIG2
の期待値として選ぶことになる。このようにして、第５
図に示した論理シミュレーション結果から得られる抽出
条件の例を第４図に示す。第４図のCONDで抽出条件を定
義する。CSIG1、CSIG2、CSIG3は条件信号であり、抽出
タイミングを定義する。SIG1,SIG2は被抽出信号であ
る。抽出条件CONDの意味は次の通りである。CSIG1,CSIG
2,CSIG3のいずれかに信号変化が生じた時、当条件をチ
ェックし、CSIG1がハイレベルかつCSIG2がローレベル、
またはCSIG3がハイレベルであった場合に抽出条件が成
立する。抽出条件が成立した時刻から10ns後のSIG1の信
号値及び15ns後のSIG2の信号値を各々SIG1,SIG2の信号
値として抽出する。第５図の例では、時刻t1,t2,t3及び
t4に抽出条件をチェックし、t2及びt4において成立する
ことが判明する。従って時刻t2＋10nsにおけるSIG1の信
号値ローレベル及び時刻t2＋15nsにおけるSIG2の信号値
ハイレベルを各各SIG1,SIG2の１テスト分の信号値とし
て抽出する。同様に時刻t4＋10ns,t4＋15nsにおけるSIG
1,SIG2の各信号値ハイレベル，ローレベルを続く１テス
ト分の信号値として抽出する。
第６図は、第３図の検査データ抽出ルーチン３の構成
の一例を示すブロック図である。５は抽出条件読み取り
ルーチン、６は被抽出信号リスト、７は抽出条件テーブ
ル、８は抽出条件信号リスト、９は論理シミュレーショ
ン結果読み取りルーチン、10は信号値テーブル、11は抽
出条件判定ルーチン、12はデータ抽出ルーチンである。
まず抽出条件読み取りルーチン５であらかじめ用意した
抽出条件を読み取り、被抽出信号名を被抽出信号リスト
６に、抽出条件の成立条件を抽出条件テーブル７に、ま
た抽出条件に記述されている信号名を抽出条件信号リス
ト８に登録する。第４図の抽出条件CONDについて言え
ば、SIG1,SIG2を被抽出信号リスト６に、CSIG1,CSIG2,C
SIG3を抽出条件信号リスト８に、また抽出条件が成立す
るために必要な信号レベル1,0,1及び連結記号AND,ORを
抽出条件テーブル７に登録する。次に論理シミュレーシ
ョン結果読み取りルーチン９で信号名と信号値を読み取
り、信号名が被抽出信号リスト６または抽出条件信号リ
スト８に属すると判定したら、信号値テーブル10に信号
値を格納する。この信号値テーブル10には一定時間の信
号値をまとめて記憶する。第４図の抽出条件CONDをテー
ブルに展開した例を第７図に示す。矢印はポインタであ
る。被抽出信号リスト及び抽出条件信号リストに登録さ
れた各信号からポイントされている信号値テーブル内の
エリアに論理シミュレーション結果から読み込まれた信
号値が格納される。次に抽出条件判定ルーチン11で抽出
条件信号リスト８に記してある信号の信号値を信号値テ
ーブル10から読み取り、各時刻において信号変化の有無
を検出する。信号変化を検出したら、上記信号を含む抽
出条件が成立するか否かを判定する。この判定は抽出条
件テーブル７、抽出条件信号リスト８、信号値テーブル
10を参照して行なう。抽出条件が成立すると判定した
ら、データ抽出ルーチン12で被抽出信号リスト６に記し
てある各信号の抽出時刻を求め、該当時刻における信号
値を信号値テーブル10から読み取り、検査データとして
出力する。第８図に第４図及び第５図の例において抽出
した検査データを示す。テスト1,テスト２は各々時刻
t2,t4において成立した抽出条件に従って抽出した信号
値である。
の一例を示すブロック図である。５は抽出条件読み取り
ルーチン、６は被抽出信号リスト、７は抽出条件テーブ
ル、８は抽出条件信号リスト、９は論理シミュレーショ
ン結果読み取りルーチン、10は信号値テーブル、11は抽
出条件判定ルーチン、12はデータ抽出ルーチンである。
まず抽出条件読み取りルーチン５であらかじめ用意した
抽出条件を読み取り、被抽出信号名を被抽出信号リスト
６に、抽出条件の成立条件を抽出条件テーブル７に、ま
た抽出条件に記述されている信号名を抽出条件信号リス
ト８に登録する。第４図の抽出条件CONDについて言え
ば、SIG1,SIG2を被抽出信号リスト６に、CSIG1,CSIG2,C
SIG3を抽出条件信号リスト８に、また抽出条件が成立す
るために必要な信号レベル1,0,1及び連結記号AND,ORを
抽出条件テーブル７に登録する。次に論理シミュレーシ
ョン結果読み取りルーチン９で信号名と信号値を読み取
り、信号名が被抽出信号リスト６または抽出条件信号リ
スト８に属すると判定したら、信号値テーブル10に信号
値を格納する。この信号値テーブル10には一定時間の信
号値をまとめて記憶する。第４図の抽出条件CONDをテー
ブルに展開した例を第７図に示す。矢印はポインタであ
る。被抽出信号リスト及び抽出条件信号リストに登録さ
れた各信号からポイントされている信号値テーブル内の
エリアに論理シミュレーション結果から読み込まれた信
号値が格納される。次に抽出条件判定ルーチン11で抽出
条件信号リスト８に記してある信号の信号値を信号値テ
ーブル10から読み取り、各時刻において信号変化の有無
を検出する。信号変化を検出したら、上記信号を含む抽
出条件が成立するか否かを判定する。この判定は抽出条
件テーブル７、抽出条件信号リスト８、信号値テーブル
10を参照して行なう。抽出条件が成立すると判定した
ら、データ抽出ルーチン12で被抽出信号リスト６に記し
てある各信号の抽出時刻を求め、該当時刻における信号
値を信号値テーブル10から読み取り、検査データとして
出力する。第８図に第４図及び第５図の例において抽出
した検査データを示す。テスト1,テスト２は各々時刻
t2,t4において成立した抽出条件に従って抽出した信号
値である。
この論理シミュレーション読み取りからデータ抽出の
処理過程を繰り返すことにより、論理回路の検査データ
を作成することができる。このようにして、第５図の論
理シミュレーション結果から、テスト1000までの検査デ
ータを得て、それを被検査論理回路の入力ビン20に与え
る信号SIG1と、出力ビン24に出力される信号SIG2の期待
値を信号レベルで表示した例を第９図に示す。ここで、
Ｌはローレベル、Ｈはハイレベルである。この第９図の
ような検査データがまず検査装置に与えられて、検査装
置からそのうちの入力信号が被検査論理回路に実際の電
気信号として与えられ、被検査論理回路からの出力電気
信号を検査装置が期待値と比較することによって、検査
が行われる。
処理過程を繰り返すことにより、論理回路の検査データ
を作成することができる。このようにして、第５図の論
理シミュレーション結果から、テスト1000までの検査デ
ータを得て、それを被検査論理回路の入力ビン20に与え
る信号SIG1と、出力ビン24に出力される信号SIG2の期待
値を信号レベルで表示した例を第９図に示す。ここで、
Ｌはローレベル、Ｈはハイレベルである。この第９図の
ような検査データがまず検査装置に与えられて、検査装
置からそのうちの入力信号が被検査論理回路に実際の電
気信号として与えられ、被検査論理回路からの出力電気
信号を検査装置が期待値と比較することによって、検査
が行われる。
本発明は主に大規模な論理回路の検査に有効であり、
論理シミュレーション結果から検査データを抽出するこ
とにより、論理の機能的動作の検証を行なうことができ
る。また従来行なわれていた検査データ作成方法に比較
し、論理回路の論理構造を考慮せずに検査データの作成
が可能であるため処理時間が少なくて済み、かつ抽出条
件により作成する検査データの量が制御できるという効
果がある。
論理シミュレーション結果から検査データを抽出するこ
とにより、論理の機能的動作の検証を行なうことができ
る。また従来行なわれていた検査データ作成方法に比較
し、論理回路の論理構造を考慮せずに検査データの作成
が可能であるため処理時間が少なくて済み、かつ抽出条
件により作成する検査データの量が制御できるという効
果がある。
第１図は従来の方法による論理設計から検査データ作成
までの処理及びデータの流れ図、第２図は本発明の一実
施例の流れ図、第３図は本発明の一実施例を示す検査デ
ータ作成方法のブロック図、第４図は抽出条件の一例の
表示図、第５図は第４図の条件信号及び被抽出信号の信
号波形及び抽出タイミングを示した表示例を示す図、第
６図は第３図の検査データ抽出ルーチンのブロック図、
第７図は第６図のテーブル内容を示した説明図、第８図
は検査データの説明図、第９図は最終的に作成された検
査データを示す図、第10図は被検査論理回路の例を示す
図である。 ２……抽出条件、３……検査データ抽出ルーチン、 ４……検査データ、５……抽出条件読み取りルーチン、 ６……被抽出信号リスト、７……抽出条件テーブル、 10……信号値テーブル、12……データ抽出ルーチン。
までの処理及びデータの流れ図、第２図は本発明の一実
施例の流れ図、第３図は本発明の一実施例を示す検査デ
ータ作成方法のブロック図、第４図は抽出条件の一例の
表示図、第５図は第４図の条件信号及び被抽出信号の信
号波形及び抽出タイミングを示した表示例を示す図、第
６図は第３図の検査データ抽出ルーチンのブロック図、
第７図は第６図のテーブル内容を示した説明図、第８図
は検査データの説明図、第９図は最終的に作成された検
査データを示す図、第10図は被検査論理回路の例を示す
図である。 ２……抽出条件、３……検査データ抽出ルーチン、 ４……検査データ、５……抽出条件読み取りルーチン、 ６……被抽出信号リスト、７……抽出条件テーブル、 10……信号値テーブル、12……データ抽出ルーチン。
Claims (1)
- 【請求項１】論理回路の検査データ作成において、上記
論理回路または上記論理回路を含む装置の論理シミュレ
ーション結果から抽出すべき検査用データの抽出条件を
読み込み記憶する抽出条件読み込み手段と、上記論理シ
ミュレーション結果を読み込み記憶する論理シミュレー
ション結果読み込み手段と、抽出するタイミングを決め
るために、上記抽出条件と上記論理シミュレーション結
果の比較判定を行なう抽出条件判定手段と、上記抽出条
件判定に従い、上記論理シミュレーション結果からデー
タを抽出するデータ抽出手段とを備えたことを特徴とす
る検査データ作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125911A JP2594944B2 (ja) | 1987-05-25 | 1987-05-25 | 検査データ作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125911A JP2594944B2 (ja) | 1987-05-25 | 1987-05-25 | 検査データ作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62294986A JPS62294986A (ja) | 1987-12-22 |
| JP2594944B2 true JP2594944B2 (ja) | 1997-03-26 |
Family
ID=14921966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125911A Expired - Lifetime JP2594944B2 (ja) | 1987-05-25 | 1987-05-25 | 検査データ作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594944B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02184960A (ja) * | 1989-01-11 | 1990-07-19 | Nec Corp | シミュレーションリスト出力装置 |
-
1987
- 1987-05-25 JP JP62125911A patent/JP2594944B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62294986A (ja) | 1987-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408336B2 (en) | Importation of virtual signals into electronic test equipment to facilitate testing of an electronic component | |
| TW451129B (en) | Semiconductor integrated circuit evaluation system | |
| KR100483876B1 (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
| US5974241A (en) | Test bench interface generator for tester compatible simulations | |
| US5323401A (en) | Optimization of test stimulus verification | |
| US7437701B1 (en) | Simulation of a programming language specification of a circuit design | |
| CN115238619B (zh) | 数字芯片的子模块后仿真方法和系统 | |
| US20100229039A1 (en) | Testing apparatus, testing method, and program | |
| US6457161B1 (en) | Method and program product for modeling circuits with latch based design | |
| JP2003515217A (ja) | 異なる種類の走査障害、１つあるいはそれ以上のシミュレートされた走査出力データセット対時間をディスプレイに図形表示させるコンピュータ読み取り可能なコード、およびコンピュータ実装回路シミュレーション | |
| US20070028203A1 (en) | Apparatus and method for creating function verification description, and computer-readable recording medium in which program for creating function verification description is recorded | |
| JP2000075005A (ja) | 高速テストパタ―ン検証装置 | |
| US7444574B2 (en) | Stimulus extraction and sequence generation for an electric device under test | |
| CN112526326A (zh) | 时序测试方法、系统、装置及存储介质 | |
| JP2594944B2 (ja) | 検査データ作成装置 | |
| Safarpour et al. | Failure triage: The neglected debugging problem | |
| CN112613185A (zh) | 一种复合电流源噪声的建模方法 | |
| JP2001255357A (ja) | テストパターン妥当性検証方法及びその装置 | |
| US10210294B1 (en) | System and methods for simulating a circuit design | |
| EP3789780A1 (en) | Method to perform hardware safety analysis based on a structural analysis and cones of influence | |
| JP2620072B2 (ja) | 論理回路試験装置 | |
| JP2923893B1 (ja) | ハードウェア論理シミュレーション装置 | |
| US20050289398A1 (en) | Testing method and system including processing of simulation data and test patterns | |
| Ara et al. | Fine-grained transaction-level verification: Using a variable transactor for improved coverage at the signal level | |
| JP4183035B2 (ja) | 設計支援装置、およびソースコードカバレッジ方法、並びにそのプログラム |