DE10040454A1

DE10040454A1 - Verfahren und Aufbau zum Prüfen eingebetteter Analog- bzw. Mischsignalbausteine eines Systemchip

Info

Publication number: DE10040454A1
Application number: DE10040454A
Authority: DE
Inventors: Rochit Rajsuman
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1999-09-03
Filing date: 2000-08-18
Publication date: 2001-03-08
Also published as: JP2001134458A; US6408412B1; KR20010067145A; KR100491462B1; TW571110B

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Prüfen eines eingebetteten analogen Bausteins eines einen Mikroprozessorbaustein und einen Speicherbaustein enthaltenden integrierten Schaltungs-Chips. Das Verfahren enthält die folgenden Verfahrensschritte: Vorsehen eines Prüfregisters im integrierten Schaltungs-Chip zwischen dem Mikroprozessorbaustein und einem zu prüfenden analogen Baustein, Prüfen des Mikroprozessorbausteins und des Speicherbausteins, Einsetzen eines im Mikroprozessorbaustein ablaufenden Assembler-Prüfprogramms zur Erzeugung eines Prüfmusters durch den Mikroprozessorbaustein sowie Zuführen des Prüfmusters zum analogen Baustein durch den Mikroprozessorbaustein und Bewertung des Antwortsignals des analogen Bausteins entweder durch den Mikroprozessorbaustein oder durch ein außerhalb des integrierten Schaltungs-Chips angeordnetes Prüfsystem. Darüber hinaus betrifft die vorliegende Erfindung einen Aufbau zur Durchführung des erfindungsgemäßen Prüfverfahrens.

Description

Die vorliegende Erfindung betrifft ein Verfahren und einen Aufbau zum Prüfen von eingebetteten Hausteinen einer integrierten Systemchip-Schaltung (SoC-Schaltung) und insbesondere ein Verfahren und einen Aufbau zum Prüfen von Analog- bzw. Mischsignalbausteinen einer mit Mikroprozessoren ausgerüsteten integrierten Systemchip- Schaltung (SoC-Schaltung).

In den letzten Jahren hat sich die Technologie für kun denspezifische integrierte Schaltungen (application specific integrated circuits) von einer "Chip-set"-Phi losophie zu einem Systemchip-Konzept mit eingebetteten Bausteinen entwickelt. Eine integrierte Systemchip- Schaltung enthält mehrere wiederverwendbare Funktions blöcke, wie Mikroprozessoren, Schnittstellen, Speicher arrays und digitale Signalprozessoren (DSPs). Solche vorgefertigten Funktionsblöcke werden üblicherweise als "Bausteine" bezeichnet.

Im Blockschaltbild gemäß Fig. 1 ist ein Beispiel eines inneren Aufbaus einer solchen integrierten Systemchip- Schaltung gezeigt. Beim Beispiel gemäß Fig. 1 enthält eine Systemchip-Schaltung 10 einen Mikroprozessorbau stein 12, Speicherbausteine 13 bis 16, funktionsspezi fische Bausteine 21 bis 23, einen PLL-Baustein (Phasenregelkreis-Baustein) 25, einen Prüfeingang (TAP) 26, einen A/D- und D/A-Baustein (Analog-Digital- bzw. Digital-Analog-Wandler) 27, einen PCI-Baustein (programmierbare Kommunikationschnittstelle) 28 sowie eine Verknüpfungslogik (d. h. eine beispielsweise für die Ein- und Ausgabe vorgesehene Unterstützungslogik).

Das Prüfen derartiger eingebetteter Bausteine stellt ein neues und komplexes Problem bei der Prüfung inte grierter Schaltungen dar. Die vorliegende Erfindung be trifft daher ein Verfahren und einen Aufbau zum Prüfen derartiger eingebetteter Bausteine und dabei insbeson dere zum Prüfen von Analog- und/oder Mischsignalbau steinen, beispielsweise eines Analog-Digital-Wandlers (ADC) und eines Digital-Analog-Wandlers (DAC) einer in tegrierten Systemchip-Schaltung.

Im Rahmen der Prüfung integrierter Systemchip-Schaltun gen stellt die Prüfung eingebetteter Analog- bzw. Mischsignal-Bausteine ein schwieriges Problem dar. Üb licherweise werden verschiedene testgerechte Entwurfs schemata (DFT-Schemata) eingesetzt, um auf eingebettete analoge Bausteine, etwa D/A-Wandler (DAC) oder A/D- Wandler (ADC), zuzugreifen, während die Prüfung von ei ner speziellen Hardware, etwa einer automatischen Mischsignalprüfanlage (ATE) oder eines Prüfgeräts für integrierte Schaltungen, durchgeführt wird. Beim Prüfen eingebetteter Analog- bzw. Mischsignalbausteine treten Schwierigkeiten in zweierlei Hinsicht auf; einerseits ist es nämlich schwierig, zur Zuführung der Prüfimpulse auf die analogen Bausteine zuzugreifen, und anderer seits ist es problematisch, die Antwortsignale der ana logen Bausteine zum Zweck der Bewertung zu überwachen. Diese Schwierigkeit wird noch durch die Tatsache ver stärkt, daß derartigen Bausteinen ein analoges Signal als Prüfeingansgssignal zugeführt werden muß bzw. es sich bei ihrem Antwortausgangssignal um ein analoges Signal handelt. Dementsprechend ist bei derartigen Prü fungen auch die Durchführung eines einfachen binären Vergleichs nicht möglich.

Wie bereits erwähnt, werden gemäß dem Stand der Technik spezielle Mischsignal-Prüfanlagen, beispielsweise Prüf geräte für integrierte Mischsignalschaltungen, zur Prü fung der Analog- bzw. Mischsignalbausteine, beispiels weise von D/A- bzw. A/D-Wandlern, eingesetzt. Dabei wird für monolithische und eingebettete D/A- bzw. A/D- Wandler dasselbe Prüfverfahren verwendet. Während dabei auf die Ein- und Ausgänge bei monolithischen D/A- bzw. A/D-Wandlern durch die primären Eingabe- bzw. Ausgabe pins zugegriffen wird, erfolgt der Zugriff auf die Ein- und Ausgänge von eingebetteten D/A- bzw. A/D-Wandlern bisher mit Hilfe der Logik für die Prüfpunkteinschie bung und den testgerechten Entwurf (DFT).

Bei den Schlüsselparametern, die bei D/A- bzw. A/D- Wandlern geprüft werden, handelt es sich u. a. um die Offsetspannung (Vos), den Vollausschlagsbereich (FSR) sowie alle Code-Werte, und dabei insbesondere fehlende Codes und größte Übergänge, die differentiale Nichtli nearität (DNL) und die integrale Nichtlinearität (INL). Die üblicherweise zur Messung der Code-Übergangsniveaus zur Bewertung dieser Parameter verwendeten Prüfverfah ren bestehen im Wechselstrom-Histrogrammverfahren, ei nem Flanken-Histogrammverfahren und einem Codedichte- Prüfverfahren.

Bei allen herkömmlichen Ansätzen wird an einer Ladevor richtung nahe dem Bauteilprüfling (DUT) im automati schen Prüfanlagensystem eine spezifische Hardware ein gesetzt. Bei der Prüfung mit Hilfe eines Prüfgeräts für integrierte Mischsignalschaltungen wurden bisher die Prüfgerät-Pinschnittstellenschaltungen für die Zufüh rung des Prüfmusters sowie für die Durchführung von Messungen verwendet, während die Bewertung des Anwort signals mit Hilfe der Prüfgerätsoftware erfolgte. Bei einigen Forschungsprojekten zu analogen eingebauten Selbsttestverfahren wurde eine spezifische chip-interne Hardware zur Prüfsignalerzeugung und Anwortbewertung eingesetzt (siehe B. Dufort und G.W. Roberts, "On-chip analog signal generation for mixed-signal built-in self-test", IEEE J. Solid Stated Circuits, S. 318 bis 330, März 1999). Allerdings wird bei derartigen her kömmlichen Verfahren eine erhebliche Menge zusätzlicher Hardware benötigt, was zu einer Verringerung der Pro duktionseffizienz und einer Kostensteigerung führt. Au ßerdem bewirkt der zusätzliche Aufwand an Hardware eine Leistungseinbuße, beispielsweise in Form einer Si gnalausbreitungsverzögerung.

Der vorliegenden Erfindung liegt daher die Aufgabe zu grunde, ein Verfahren und einen Aufbau zum Prüfen ein gebetteter Analog- und/oder Mischsignalbausteine einer integrierten Systemchip-Schaltung (SoC-Schaltung) zu beschreiben, die zu keiner nennenswerten Erhöhung des Aufwands an Hardware in der integrierten Systemchip- Schaltung führen.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren und einen Aufbau zum Prüfen einge betteter Analog- bzw. Mischsignalbausteine einer inte grierten Systemchip-Schaltung (SoC-Schaltung) zu be schreiben, die keine nennenswerte Leistungsbeeinträch tigung der integrierten Systemchip-Schaltung hervorru fen.

Darüber hinaus ist es auch Aufgabe der vorliegenden Er findung, ein Verfahren und einen Aufbau zum Prüfen ein gebetteter Analog- bzw. Mischsignalbausteine einer in tegrierten Systemchip-Schaltung (SoC-Schaltung) zu be schreiben, die eine hohe Prüfeffizienz liefern und da bei kostengünstig sind.

Ein Aspekt der vorliegenden Erfindung betrifft ein Ver fahren zum Prüfen eingebetteter analoger Bausteine ei nes einen Mikroprozessorbaustein und einen Speicherbau stein enthaltenden integrierten Schaltungschips. Das Verfahren umfaßt dabei die folgenden Verfahrens schritte: Vorsehen eines Prüfregisters zwischen dem Mi kroprozessorbaustein und einem zu prüfenden analogen Baustein im integrierten Schaltungschip; Prüfen des Mi kroprozessorbausteins und des Speicherbausteins; Ver wendung eines im Mikroprozessorbaustein ablaufenden As sembler-Prüfprogramms zur Erzeugung eines Prüfmusters durch den Mikroprozessorbaustein; sowie Zuführen des Prüfmusters zum analogen Baustein durch den Mikropro zessorbaustein und Bewertung des Antwortsignals des analogen Bausteins entweder durch den Mikroprozessor baustein oder durch ein außerhalb des integrierten Schaltungs-Chips vorgesehenes Prüfsystem.

Beim beschriebenen Verfahren wird der Mikroprozessor baustein zuerst geprüft, indem Mikroprozessor-Befehle mehrfach mit Pseudozufallsdaten ausgeführt und die Er gebnisse bewertet werden. Daraufhin erfolgt eine Prü fung des Speicherbausteins mit Hilfe des Mikroprozes sorbausteins, wobei letzterer ein Speicherprüfmuster erzeugt, das Speicherprüfmuster dem Speicherbaustein zuführt und die im Speicherbaustein gespeicherten Daten bewertet. Diese Mikroprozessorbaustein- und Speicher bausteinprüfung ist Gegenstand der gesonderten US-Pa tentanmeldungen Nr. 09/170,179, 09/182,382 und 09/183,033 derselben Anmelderin.

Ein weiterer Aspekt der vorliegenden Erfindung betrifft einen Aufbau zum Prüfen von Analog- bzw. Mischsignal bausteinen. Der Aufbau besteht dabei aus den folgenden Bestandteilen: einem im integrierten Schaltungs-Chip zwischen dem Mikroprozessorbaustein und einem zu prü fenden analogen Baustein ausgebildeten Prüfregister; einem zwischen dem Prüfregister und dem analogen Bau stein zur wahlweisen Zuführung von Daten zum analogen Baustein vorgesehenen Multiplexer; Mitteln zur mehrfa chen Ausführung von Mikroprozessorbefehlen und zum Be werten der Ergebnisse zur Sicherstellung der Fehlerlo sigkeit des Mikroprozessorbausteins sowie zum Prüfen eines Speicherbausteins durch Erzeugung eines Speicher prüfmusters mit Hilfe des Mikroprozessorbausteins und zum Bewerten der Ergebnisse; sowie einem Hauptrechner zur Zuführung eines durchführbaren Prüfprogramms zum Mikroprozessorbaustein durch eine Schnittstellenschal tung; wobei der analoge Baustein ein durch den Mikro prozessorbaustein erzeugtes Prüfmuster empfängt und das Antwortausgangssignal des analogen Bausteins entweder durch den Mikroprozessorbaustein oder den Hauptrechner bewertet wird.

Beim erfindungsgemäßen Prüfverfahren werden keine groß flächigen zusätzlichen Bauteile benötigt (sondern nur ein Register und ein Multiplexer in einer integrierten Systemchip-Schaltung). Da der zusätzliche Aufwand an Hardware vernachlässigbar gering ist, kommt es bei die sem neuartigen Prüfverfahren zu keiner Leistungsein buße. Bei der vorliegenden Erfindung kann auf spezielle Prüfanlagen verzichtet werden, so daß im Aufbau der in tegrierten Systemchip-Schaltung keine gesonderten Über wachungs- und Kontrollpunkte vorgesehen werden müssen.

Das vorliegende Verfahren läßt sich für herkömmliche D/A- bzw. A/D-Wandler ebenso wie für Analog- bzw. Mischsignalbausteine einsetzen, die in mit Mikroprozes soren ausgestatteten Systemchips eingebettet sind.

Im folgenden wird die vorliegende Erfindung unter Be zugnahme auf die beigefügte Zeichnung näher erläutert. In der Zeichnung zeigen

Fig. 1 ein Blockschaltbild eines inneren Auf baus einer Großintegrationsschaltung (LSI), die üblicherweise als inte grierte Systemchip-Schaltung (integrierte SoC-Schaltung) bezeichnet wird und eine Vielzahl von eingebette ten Bausteinen aufweist,

Fig. 2 ein Blockschaltbild eines erfindungs gemäßen Gesamtaufbaus zur Prüfung ei nes Analog- bzw. Mischsignal-Bausteins einer integrierten Systemchip-Schal tung;

Fig. 3 ein schematisches Blockschaltbild des grundlegenden Aufbaus einer integrier ten Systemchip-Schaltung, wie sie beim erfindungsgemäßen Prüfen von Analog- bzw. Mischsignalbausteinen integrier ter Systemchip-Schaltungen zum Einsatz kommt;

Fig. 4A und 4B Schemadiagramme von graphischen Dar stellungen verschiedener Prüfparameter für die Prüfung von analogen Baustei nen, beispielsweise von D/A- bzw. A/D- Wandlern; und

Fig. 5 ein Beispiel für ein Assembler-Prüf programm, das einem Mikroprozessor- Baustein einer integrierten System chip-Schaltung von einer externen Quelle zur Erzeugung von den Analog- bzw. Mischsignalbausteinen zuzuführen den Prüfsignalen und zur Bewertung der Antwortsignale von diesen Bauteilen zugeführt wird.

Im folgenden wird ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung näher erläutert. Die vorlie gende Erfindung betrifft sein Verfahren und einen Aufbau zum Prüfen von Analog- und/oder Mischsignal-Bausteinen einer mit einem Mikroprozessorbaustein und einem Speicherbaustein ausgestatteten integrierten System chip-Schaltung (SoC-Schaltung). Zu den typischen Ana log- bzw. Mischsignalbausteinen gehören A/D-Wandler (Analog-Digital-Wandler) und D/A-Wandler (Digital-Ana log-Wandler). Beim vorliegenden Prüfverfahren wird zu erst ein Mikroprozessorbaustein geprüft und sodann die Rechenleistung dieses Mikroprozessorbausteins zur Er zeugung des Prüfmusters für Analog- bzw. Mischsignal bausteine eingesetzt. Der Mikroprozessorbaustein führt die Prüfmuster den zu prüfenden Analog- bzw. Mischsi gnalbausteinen zu und führt zur Fehlerbestimmung eine Bewertung des Prüfantwortsignals dieser Bausteine durch. Das Verfahren und der Aufbau zur Prüfung des Mi kroprozessorbausteins von integrierten Systemchip- Schaltungen wurden bereits in der am 29.10.1998 einge reichten US-Patentanmeldung Nr. 09/182,382 derselben Anmelderin genauer beschrieben. Beim vorliegenden Ver fahren werden außer einer vernachlässigbar geringen Menge zusätzlicher Hardware beim Mikroprozessorbaustein keine Konstruktionsänderungen bzw. zusätzliche Schal tungen (zusätzlicher Hardwareaufwand) benötigt, wie dies bei herkömmlichen Verfahren für testgerechte Ent würfe (DFT) und eingebaute Selbsttests (BIST) der Fall ist.

Bei in derartige integrierte Systemchip-Schaltungen eingebetteten D/A- bzw. A/D-Wandlern ist im übrigen üb licherweise zwar ein Zugriff auf die Eingänge eines A/D-Wandlers, nicht jedoch auf seine Ausgänge möglich, während bei einem D/A-Wandler üblicherweise ein Zugriff auf die Ausgänge, nicht jedoch auf die Eingänge erfol gen kann. Somit besteht die einfachste Möglichkeit ei ner Prüfung eines D/A-Wandlers darin, aufgrund der Tat sache, daß ein Zugriff auf Eingänge des D/A-Wandlers nicht möglich ist, Prüfimpulse (Prüfmuster) innerhalb des Chips (chip-intern) zu erzeugen, während aufgrund der Tatsache, daß ein Zugriff auf die Ausgänge erfolgen kann, eine Antwortsignalbewertung mit Hilfe einer (chip-)externen automatischen Prüfanlage durchgeführt wird. In entsprechender Weise erfolgt eine Prüfung ei nes A/D-Wandlers am einfachsten dadurch, daß dem A/D- Wandler von einer automatischen Prüfanlage erzeugte Prüfimpulse zugeführt werden, während die Antwortsi gnalbewertung innerhalb des Chips erfolgt, da hier ein Zugriff auf die Ausgänge nicht möglich ist.

Fig. 2 zeigt ein schematisches Blockschaltbild eines Aufbaus zum Prüfen eines Analog- bzw. Mischsignalbaust eins einer integrierten Systemchip-Schaltung. Wie sich Fig. 2 entnehmen läßt, ist hier eine einen Hauptrechner 31, einen Plattenspeicher 33 und eine E/A-Schnittstelle 36 umfassende automatische Prüfanlage (ATE) außerhalb der integrierten Systemchip-Schaltung angeordnet. Als automatische Prüfanlage dient beispielsweise ein her kömmliches Prüfgerät für integrierte Schaltungen. Übli cherweise ist im Plattenspeicher 33 ein Prüfprogramm gespeichert, das zum Prüfen des analogen Bausteins der integrierten Systemchip-Schaltung dient. Der Hauptrech ner 31 liefert den ausführbaren Code des Assembler- Prüfprogramms durch die E/A-Schnittstelle 36 an den Mi kroprozessorbaustein 12 des Systemchips. Das Assembler- Prüfprogramm wird durch den Assembler des Mikroprozes sorbausteins 12 in eine binäre Form umgewandelt, wobei der Assembler im Hauptrechner 31 außerhalb des System chips angeordnet sein kann. Der Mikroprozessorbaustein 12 erzeugt nun Prüfmuster auf der Grundlage des Maschi nenprogrammcodes. Diese Prüfmuster werden sodann den Analog- bzw. Mischsignalbausteinen zugeführt.

Fig. 3 zeigt ein schematischen Blockschaltbild eines grundlegenden Aufbaus einer integrierten Systemchip- Schaltung, die erfindungsgemäß beim Prüfen eines Ana log- bzw. Mischsignalbausteins einer integrierten Sy stemchip-Schaltung zum Einsatz kommt. In Fig. 3 sind ein zu prüfender D/A-Wandler 27, ein Mikroprozessorbaustein 12, ein Prüfregister 44 sowie ein Multiplexer 46 darge stellt. Das Prüfregister 44 und der Multiplexer 46, die von einer gepunkteten Linie eingerahmt sind, stellen die einzige zusätzliche Hardware in der integrierten Systemchip-Schaltung dar.

Das Prüfregister 44 führt dem zu prüfenden D/A-Wandler 27 vom Mikroprozessorbaustein 12 erzeugte Prüfdaten (Prüfmuster) zu. Die Prüfdaten im Prüfregister 44 stam men von einem Datenregister des Mikroprozessors. Der Multiplexer 46 überträgt auf der Grundlage eines Modus einstellsignals an den D/A-Wandler 27 wahlweise entwe der die Prüfdaten vom Prüfregister 44 oder normale Ein gangsdaten. Dabei liefert der Multiplexer 46 im Prüfmo dus die Prüfdaten an den D/A-Wandler 27, während er im Betriebsmodus dem D/A-Wandler 27 normale Eingangsdaten zuführt.

Der Inhalt des Prüfregisters 44 kann durch Index-Adres sierung, etwa eine Adressierung durch eines der Mikro prozessor-Adreßregister, verändert werden. Als Prüfre gister 44 kann dabei ein unabhängiges Register oder ein hierfür reservierter Speicherplatz dienen. Das Prüfre gister 44 und der Multiplexer 46 können entweder geson dert oder innerhalb des chip-internen Busses angeordnet sein, sofern ein solcher Bus am Chip vorhanden ist.

Bei der Anordnung gemäß den Fig. 2 und 3 kann das Prüfen von A/D- bzw. D/A-Wandlern durch den Mikroprozessorbau stein 12 erfolgen, sofern davon ausgegangen werden kann, daß dieser Mikroprozessorbaustein 12 fehlerfrei arbeitet. Ein Verfahren sowie ein Aufbau zum Prüfen von derartigen eingebetteten Mikroprozessorbausteinen las sen sich der am 29.10.1998 eingereichten US-Patentan meldung Nr. 09/182,382 sowie der am 30.10.1998 einge reichten US-Patentanmeldung Nr. 09/183,033 derselben Anmelderin entnehmen. Zu dieser Prüfung wird ein (in der vom Mikroprozessor verwendeten Assemblersprache ge schriebenes) Assembler-Programm entwickelt, welches die notwendigen Prüfimpulse erzeugt, wenn es vom Mikropro zessorbaustein 12 durchgeführt wird. Dieses Prüfpro gramm wird mit Hilfe des Mikroprozessor-Assemblers in Binärcodes umgewandelt. Der Binärcode wird in einem Speicher der automatischen Prüfanlage, beispielsweise dem Plattenspeicher 33, gespeichert und mit Hilfe der Schnittstellenschaltung 36 dem Mikroprozessorbaustein 12 zugeführt.

Der Mikroprozessorbaustein 12 führt den aus Mikropro zessorbefehlen und -daten bestehenden Binärcode aus und erzeugt so die gewünschten Prüfmuster für den D/A- bzw. A/D-Wandler 27. Das durch das Prüfmuster hervorgerufene Antwortsignal des D/A- bzw. A/D-Wandlers 27 wird entwe der parallel durch den Mikroprozessorbaustein 12 bewer tet oder zur späteren Bewertung im chip-internen Spei cher abgespeichert. Stattdessen kann das Antwortsignal des D/A- bzw. A/D-Bausteins 27 aber auch durch die au tomatische Prüfanlage (bzw. den Hauptrechner 31) bewer tet werden.

Bei einer ebenfalls vom Mikroprozessorbaustein 12 durchgeführten Bewertung erfolgt der Bewertungsvorgang, indem ein weiteres Programm im Mikroprozessorbaustein 12 abläuft, das in entsprechender Weise in der As semblersprache entwickelt, in den Binärcode übersetzt und dem Mikroprozessorbaustein 12 zugeführt wird. Auf grund dieses Bewertungsprogramms führt der Mikroprozes sorbaustein 12 notwendige Berechnungen zur Bewertung des Antwortsignals des A/D- bzw. D/A-Wandlers durch und stellt fest, ob dieser fehlerhaft arbeitet. Wenn der chip-interne Speicher zur Speicherung des Antwortaus gangssignals des A/D- bzw. D/A-Wandlers nicht aus reicht, so kann dieses Signal im übrigen auch im Spei cher der automatischen Prüfanlage abgespeichert und durch die automatische Prüfanlage zur Fehlerbestimmung bewertet werden.

Der genannte Verfahrensablauf läßt sich folgendermaßen zusammenfassen:

1. Verfahrensschritt: Prüfen des Mikroprozessorbaust eins und des Speicherbausteins. Ein neuartiges Ver fahren für eine solche Prüfung ist in den bereits genannten US-Patentanmeldungen derselben Anmelderin beschrieben.
2. Verfahrensschritt: Entwickeln eines Assembler-Pro gramms, das die gewünschten Prüfmuster für den zu prüfenden D/A- bzw. A/D-Wandler-Baustein 27 erzeugen kann. Ein Beispiel für den Vorgang zur Erzeugung der Prüfmuster für verschiedene D/A- bzw. A/D-Wandler- Parameter ist in Fig. 5 dargestellt.
3. Verfahrensschritt: Einsatz des Assemblers des Mikro prozessorbausteins 12 zur Erzeugung von Maschinen programmcodes des Assembler-Programms. Ein allgemei nes Verfahren zur Erzeugung der Maschinenprogrammco des läßt sich den bereits genannten US-Patentanmel dungen entnehmen.
4. Verfahrensschritt: Zuführen der Maschinenprogrammco des zum Mikroprozessorbaustein 12 durch eine Schnittstellenschaltung.
5. Verfahrensschritt: Erzeugung von D/A- bzw. A/D-Wand ler-Prüfmustern und Zuführung der Prüfmuster zu den zu prüfenden D/A- bzw. A/D-Wandler-Bausteinen durch den Mikroprozessorbaustein 12.
6. Verfahrensschritt: Erfassen und Bewerten der Ant wortsignale der D/A- bzw. A/D-Wandler-Bausteine durch den Mikroprozessorbaustein 12. Gemäß einem Aspekt der Erfindung wird das Antwortsignal im chip internen Speicher erfaßt. Der Mikroprozessorbaustein 12 führt das Prüfbewertungsprogramm durch und be rechnet spezifische Parameterwerte. Auf der Grund lage dieser Werte führt der Mikroprozessorbaustein 12 eine Fehlerbestimmung durch und sendet die ent sprechenden Informationen an den Hauptrechner. Gemäß einem anderen Aspekt wird das Antwortsignal im Hauptrechner der automatischen Prüfanlage bzw. eines anderen Prüfgeräts erfaßt. Der Hauptrechner führt ein Programm zur Berechnung verschiedener Parameter sowie eine Fehlerbestimmung durch, wobei das hierbei eingesetzte Programm nicht in der Assemblersprache verfaßt sein muß.

In den Fig. 4A und 4b sind verschiedene Prüfparameter für die Prüfung analoger Bauteile, etwa von D/A-Wand lern (DAC) und A/D-Wandlern (ADC), dargestellt. Wie sich den Fig. 4A und 4B entnehmen läßt, gibt es dabei die folgenden typischen Prüfparameter:

1. Offsetspannung (Vos): Die Offsetspannung ist bei einem D/A-Wandler eine analoge Ausgangsspannung, die auftritt, wenn an die Eingänge ein Null-Code bzw. ein nur die Binärziffern 0 enthaltender Code angelegt wird. Die Breite des Prüfvektors entspricht dabei der Breite des Auflösungsbits des D/A-Wandlers, während die Länge 2^N, d. h. 16, 32, 64 usw. beträgt. Um eine Verzerrung aufgrund von Rauschen zu vermeiden, wird im übrigen der selbe Vektor mehrfach eingesetzt und zur Berech nung der Offsetspannung Vos ein Mittelwert der Antwortausgangssignale bestimmt. Den Prüfvektor erhält man einfach, indem einem der Mikroprozes sor-Datenregister nur die Binärziffer 0 enthal tende Daten eingegeben werden. Hierfür wird ein einzelner Mikroprozessorbefehl "MVI0000H, Di" verwendet, wobei Di für das i-te Datenregister steht. Beim Beispiel gemäß Fig. 5 wird zum besse ren Verständnis anstelle des i-ten Datenregi sters ein Register D1 verwendet.
2. Vollausschlagsbereich (FSR): Bei einem D/A-Wand ler stellt der Vollausschlagsbereich die Diffe renz zwischen einer analogen Ausgangsspannung bei Anlegung des Werts (V_FS) des Vollaus schlagscodes (nur aus Binärziffern 1 bestehender Code) an den Eingängen und einer analogen Aus gangsspannung bei Anlegung des Werts (Vos) eines Null-Codes (nur aus Binärziffern 0 bestehender Code) an den Eingängen dar, d. h. FSR = V_FS - Vos. Der Prüfimpuls für die Vollausschlagsspan nung V_FS ist ein nur die Binärziffern 1 umfas sender Wert, so daß der Vorgang hier demjenigen zur Erzeugung des Prüfvektors für die Offset spannung Vos entspricht. Somit liefern zwei Be fehle (nur Binärziffern 0 bzw. nur Binärziffern 1 enthaltende Werte) die notwendigen Prüfimpulse für die Vollausschlagsspannung FSR.
3. Fehlende Codes und größte Übergänge: Bei einem D/A-Wandler ist ein größter Übergang ein Über gang zwischen Codes, der einen Übertrag verur sacht, bei dem das niederwertigste nicht 0 lau tende Bit übersprungen und das nächste Bit ge setzt wird. Für D/A-Wandler mit N-Bits liefert ein Zähler, der von 0 bis 2^N-1 zählt, alle nur denkbaren Codewerte und ist somit ausreichend, um Prüfungen für alle möglichen fehlenden Codes und größten Übergänge durchzuführen. Eine ent sprechende Zählfunktion wird durch ein As sembler-Programm geliefert. Bei der Code-Über gangsprüfung kann es im übrigen auch ausreichend sein, nur größte Code-Übergänge, wie 1/4, 1/2 und 3/4 der Vollausschlagswerte zu verwenden, anstatt alle Codewerte einzusetzen.
4. Differentiale Nichtlinearität: Bei einem D/A- Wandler ist dies die maximale Abweichung einer tatsächlich vorhandenen analogen Ausgangssignal stufe zwischen benachbarten Eingabecodes vom Idealwert von 1 (einem) LSB (niederwertigstes Bit). Hierfür werden nur aus Binärziffern 0 so wie nur aus Binärziffern 1 bestehende Codes und eine lineare Sequenz aller Eingabecodes benö tigt. Somit liefert eine Kombination der in be zug auf die Parameter P2 und P3 beschriebenen Verfahren die notwendigen Prüfimpulse.
5. Integrale Nichtlinearität: Bei einem D/A-Wandler ist dies die maximale Abweichung der Befehls flanken bzw. analogen Ausgangssignale von einer zwischen dem ersten und dem letzten Code gezoge nen geraden Linie. Somit ergibt auch hier eine Kombination der in bezug auf die Parameter P2 und P3 beschriebenen Verfahren die notwendigen Prüfimpulse.

Nach Zuführung der Prüfmuster zum zu prüfenden D/A- bzw. A/D-Wandler werden die genannten Parameter in der im folgenden beschriebenen Weise ermittelt. Hierbei ist das Berechnungsverfahren zum besseren Verständnis all gemein gehalten; allerdings zeigt ein später angeführ tes Beispiel den Einsatz von digitalisierten Antwort ausgangssignalen eines D/A-Wandlers.

1. Offsetspannung (Vos): Wie bereits erwähnt, wird der nur aus Binärziffern 0 bestehende Vektor zur Vermeidung von Verzerrungen durch Rauschen vor zugsweise mehrmals eingesetzt und hiervon ein Mittelwert bestimmt. Zur Berechnung von Vos wird das Ausgangssignal des D/A-Wandlers in einem der Datenregister des Mikroprozessorbausteins 12 2^N mal akkumuliert, wobei es sich bei N um eine ganze Zahl handelt. Der akkumulierte Wert wird zur Bestimmung des Mittelwerts um N Bits nach rechts verschoben, was einer Teilungsoperation entspricht.
2. Vollausschlagsbereich (FSR): Bei einem D/A-Wand ler gilt FSR = V_FS - Vos, wobei V_FS eine gemes sene Vollausschlagsspannung und Vos eine gemes sene Offsetspannung ist. Zur Ermittlung der Vollausschlagsspannung V_FS wird dabei in glei cher Weise vorgegangen wie zur Ermittlung der Offsetspannung Vos, wobei jedoch bei der Voll ausschlagsspannung V_FS der Eingangsvektor nicht aus den Binärziffern 0, sondern ausschließlich aus den Binärziffern 1 zusammengesetzt ist. Für den Vollausschlagsbereich FSR werden somit ei nerseits die Ausgangssignale des D/A-Wandlers 27 für nur die Binärziffern 0 umfassende Vektoren in einem Datenregister (D1) und andererseits die Ausgangssignale des D/A-Wandlers 27 für nur die Binärziffern 1 umfassende Vektoren in einem an deren Datenregister (D2) akkumuliert. Zur Be stimmung der Spannungen V_FS und Vos werden die Inhalte der beiden Datenregister D1 und D2 um N Bits nach rechts verschoben. Die Differenz zwi schen den Registern D2 und D1, d. h. D2 - D1, er gibt schließlich den Vollausschlagsbereich FSR. Der berechnete Werts von FSR kann in einem weite ren Datenregister (D3) gespeichert werden. Die beschriebene Vorgehensweise umfaßt im einzelnen die folgenden Schritte:
- 1. (S2-a) Ermitteln der Offsetspannung Vos gemäß dem bereits beschriebenen Verfahrens schritt (S1). Speichern des Werts von Vos im Datenregister D1.
- 2. (S2-b) Ermitteln von V_FS unter Verwendung von nur die Binärziffern 1 enthaltenden Vek toren gemäß dem bereits beschriebenen Verfahrensschritt (S2). Speichern des Werts von V_FS im Datenregister D2.
- 3. (S2-c) Durchführen der Subtraktion D2 - D1 zur Ermittlung des Vollausschlagsbereichs FSR. Speichern des Wertes von FSR im Da tenregister D3. Die Datenregister D1 bis D3 können durch hierfür reservierte Regi ster im Inneren des Mikroprozessorbaust eins oder Speicherplätze in den Speicher bausteinen der integrierten Systemchip- Schaltung gebildet werden.
3. Fehlende Codes und größte Übergänge: Das Aus gangssignal vom D/A-Wandler wird digitalisiert und in einem chip-internen Speicher oder im Speicher einer automatischen Prüfanlage, bei spielsweise dem Plattenspeicher 33, abgespei chert. Zwei zusätzliche Datenregister (D4 und D5) werden zur Speicherung digitalisierter Aus gangssignale zweier aufeinanderfolgender Code werte eingesetzt. Die Datenregister D1 bis D5 können durch hierfür reservierte im Mikroprozes sorbaustein vorhandene Register oder Speicher plätze im Speicherbaustein der integrierten Sy stemchip-Schaltung gebildet werden. Wie bereits erwähnt, führt ein (für die Assembler-Sprache ausgelegter) Zähler die Codewerte dem zu prüfen den D/A-Wandler 27 zu. Der Inhalt der Datenregi ster D4 und D5 zeigt die Code-Übergänge. Das Auftreten eines Nullwerts im Register D4 oder im Register D5 entspricht dabei einem fehlenden Code, während die Differenz zwischen den Werten von D4 und D5 die größten Übergänge anzeigt.
4. Differentiale Nichtlinearität (DNL): Nachdem der Vollausschlagsbereich FSR berechnet ist, wird eine weitere Dividieroperation durchgeführt, um die Größe des LSB (niederwertigstes Bit) zu be rechnen. Zwei zusätzliche Datenregister (D4 und D5) werden zur Speicherung digitalisierter Aus gangssignale für zwei aufeinanderfolgende Codes verwendet, während ein Zähler die Codewerte dem zu prüfenden D/A-Wandler in der oben beschriebe nen Weise zuführt. Durch Subtraktion der Daten in D4 von den Daten in D5 erhält man die diffe rentiale Nichtlinearität (DNL). Die berechnete DNL kann nun noch mit einem festgelegten Maxi malwert verglichen werden, um ein Fehler-Flag oder ein Fehlerfrei-Flag zu erzeugen. Die be schriebene Vorgehensweise umfaßt im einzelnen die folgenden Schritte:
- 1. (S4-a) Ermitteln der Offsetspannung Vos in dem unter (S1) beschriebenen Verfahrens schritt und Speichern des Werts von Vos im Datenregister D1. Ermitteln der Voll ausschlagsspannung V_FS in der im Verfah rensschritt (S2-b) beschriebenen Weise und Speichern dieses Werts im Register D2. Ermitteln des FSR in der im Verfah rensschritt (S2-c) beschriebenen Weise.
- 2. (S4-b) Dividieren des FSR durch 2^N-1 zur Ermitt lung der Größe des LSB. Speichern dieses Werts in einem Register D6.
- 3. (S4-c) Zuführen der Binärsequenzen von 0 bis 2^N- 1 in der in bezug auf den Verfahrens schritt (S3) im Hinblick auf fehlende Co des und größte Übergänge beschriebenen Weise.
- 4. (S4-d) Eingabe digitalisierter Ausgangsdaten für alle aufeinanderfolgenden Codes in die Register D4 und D5. Berechnen der Diffe renz D4 - D5 zur Ermittlung der DNL.
- 5. (S4-e) Vergleich der berechneten DNL mit einer festgelegten DNL. Erzeugung eines Fehler- Flag, falls die berechnete DNL größer ist als die festgelegte DNL.

Der Hauptvorteil des beschriebenen Prüfverfahrens liegt darin, daß hier eingebettete Analog- bzw. Mischsignal schaltungen sehr effizient und ohne nennenswertem zu sätzlichen Flächenbedarf geprüft werden können. Bei der vorliegenden Erfindung werden keine speziellen Prüfan lagen benötigt und somit müssen im Aufbau auch keine spezifischen Überwachungs- und Kontrollpunkte vorgese hen sein. Die genannten Beispiele beziehen sich zwar auf A/D- bzw. D/A-Wandler; das Verfahren wurde jedoch allgemein erläutert und läßt sich für jede Art von Ana log- bzw. Mischsignal-Schaltung einsetzen.

Claims

1. Verfahren zum Prüfen eines eingebetteten analogen Bausteins eines einen Mikroprozessorbaustein und einen Speicherbaustein enthaltenden integrierten Schaltungs-Chips, enthaltend die folgenden Verfah rensschritte:

- Vorsehen eines Prüfregisters im integrierten Schaltungs-Chip zwischen dem Mikroprozessorbau stein und einem zu prüfenden analogen Baustein;
- Prüfen des Mikroprozessorbausteins durch die wiederholte Ausführung von Mikroprozessorbefeh len und Bewertung der Ergebnisse;
- Einsatz eines im Mikroprozessorbaustein ablau fenden Assembler-Prüfprogramms zur Erzeugung ei nes Prüfmusters durch den Mikroprozessorbau stein;
- Zuführen des Prüfmusters zum analogen Baustein durch den Mikroprozessorbaustein und Bewertung des Antwortsignals des analogen Bausteins entwe der durch den Mikroprozessorbaustein oder durch ein außerhalb des integrierten Schaltungs-Chips angeordnetes Prüfsystem.

2. Verfahren nach Anspruch 1, weiterhin enthaltend einen Verfahrensschritt, in dem der Speicherbaustein vor der Prüfung des analogen Bausteins durch den Mi kroprozessorbaustein geprüft wird, indem dieser ein Speicherprüfmuster erzeugt und dieses Speicherprüf muster dem Speicherbaustein zuführt und die im Speicherbaustein gespeicherten Daten bewertet.

3. Verfahren nach Anspruch 1, wobei es sich bei dem dem Mikroprozessorbaustein zugeführten Prüfprogramm um einen Maschinenprogrammcode des Assembler-Prüfpro gramms handelt.

4. Verfahren nach Anspruch 3, wobei das Assembler-Prüf programm dem Mikroprozessorbaustein von einem exter nen Hauptrechner durch eine E/A-Schnittstelle zuge führt wird.

5. Verfahren nach Anspruch 3, wobei das Assembler-Prüf programm dem Mikroprozessorbaustein von einem exter nen Prüfgerät für integrierte Schaltungen durch eine E/A-Schnittstelle zugeführt wird.

6. Verfahren nach Anspruch 1, wobei es sich bei dem in tegrierten Schaltungs-Chip um einen System-Chip han delt.

7. Verfahren nach Anspruch 1, wobei es sich bei dem eingebetteten analogen Baustein um einen A/D-Wandler (ADC) und/oder einen D/A-Wandler (DAC) handelt.

8. Aufbau zum Prüfen eines eingebetteten analogen Bau steins eines einen Mikroprozessorbaustein und einen Speicherbaustein enthaltenden integrierten Schal tungs-Chips, wobei die Aufbau die folgenden Bestand teile enthält:

- ein im integrierten Schaltungs-Chip zwischen dem Mikroprozessorbaustein und einem zu prüfenden analogen Haustein ausgebildetes Prüfregister;
- einen zwischen dem Prüfregister und dem analogen Baustein zur wahlweisen Zuführung von Daten zum analogen Baustein vorgesehenen Multiplexer;
- Mittel, die durch eine wiederholte Ausführung von Mikroprozessorbefehlen und Bewertung der Er gebnisse die Fehlerlosigkeit des Mikroprozessor bausteins sicherstellen und durch Erzeugung ei nes Speicherprüfmusters mit Hilfe des Mikropro zessorbausteins und Bewertung der Ergebnisse einen Speicherbaustein prüfen; und
- einen Hauptrechner für die Zuführung eines durchführbaren Prüfprogramms durch eine Schnitt stellenschaltung zum Mikroprozessorbaustein;
- wobei der analoge Baustein ein durch den Mikro prozessorbaustein erzeugtes Prüfmuster empfängt und das Antwortausgangssignal des analogen Bau steins entweder durch den Mikroprozessorbaustein oder den Hauptrechner bewertet wird.

9. Aufbau zum Prüfen eines eingebetteten analogen Bau steins nach Anspruch 8, wobei das Prüfregister Prüf daten vom Mikroprozessorbaustein durch den Mul tiplexer zum zu prüfenden analogen Baustein über trägt, wenn dem Multiplexer ein Prüfmodussignal zu geführt wird.

10. Aufbau nach Anspruch 8, wobei vor der Prüfung des analogen Bausteins die Speicherbausteinprüfung durch den Mikroprozessorbaustein durchgeführt wird, indem dieser ein Speicherprüfmuster erzeugt und das Spei cherprüfmuster dem Speicherbaustein zuführt und die im Speicherbaustein gespeicherten Daten bewertet.

11. Aufbau nach Anspruch 8, wobei es sich bei dem dem Mikroprozessorbaustein zugeführten Prüfprogramm um einen Maschinenprogrammcode des Assembler-Prüfpro gramms handelt.

12. Aufbau nach Anspruch 11, wobei das Assembler-Prüf programm dem Mikroprozessorbaustein von einem exter nen Hauptrechner durch eine E/A-Schnittstelle zuge führt wird.

13. Aufbau nach Anspruch 11, wobei das Assembler-Prüf programm dem Mikroprozessorbaustein von einem exter nen Prüfgerät für integrierte Schaltungen durch eine E/A-Schnittstelle zugeführt wird.

14. Aufbau nach Anspruch 8, wobei es sich bei dem in tegrierten Schaltungs-Chip um einen System-Chip han delt.

15. Aufbau nach Anspruch 8, wobei es sich bei dem einge betteten analogen Baustein um einen A/D-Wandler (ADC) und/oder einen D/A-Wandler (DAC) handelt.