DE69731365T2

DE69731365T2 - Analog-digital-umsetzerprüfungsverfahren

Info

Publication number: DE69731365T2
Application number: DE69731365T
Authority: DE
Inventors: Ronald De Vries; Botjo Atzema
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 1996-06-17
Filing date: 1997-05-28
Publication date: 2005-11-10
Anticipated expiration: 2017-05-29
Also published as: EP0852849B1; TW364950B; US5854598A; DE69731365D1; JPH11511934A; EP0852849A1; WO1997049188A1

Description

Die Erfindung bezieht sich auf das Testen eines Analog-Digital-Umsetzers in einer integrierten Schaltung. Die Erfindung bezieht sich auch auf eine integrierte Schaltung mit einem Analog-Digital-Umsetzer, der einen Eingang zum Empfang eines Testsignals und Ausgänge zum Liefern einer Anzahl von Bits, die zusammen ein aus dem Testsignal umgesetztes Codewort bilden, umfasst.
Die europäische Patentanmeldung EP0447117A2 offenbart eine integrierte Schaltung mit einem Analog-Digital-Umsetzer (Analog-to-Digital Converter, ADC), die eine eingebaute Selbsttestschaltung (Built-In-Self-Test, BIST) umfasst. Die BIST-Schaltung überprüft durch Anlegen einer Sägezahnspannung an den ADC-Eingang, während eine Zustandsmaschine das Ausgangssignal überwacht, auf Monotonie und typischerweise auch, ob alle möglichen Codes vorhanden sind. Die Zustandsmaschine kann überprüfen, um sicherzustellen, dass das Ausgangssignal jedes Mal, wenn sich das Ausgangssignal ändert, nur um ein niedrigstwertiges Bit (Least Significant Bit, LSB) anwächst. Ein Zähler kann am Ende des Tests überprüft werden, um sicherzustellen, dass alle Codes vorhanden sind. Die BIST-Schaltung kann nach dem Verpacken des Chips über Gehäuseanschlüsse aktiviert werden und die Ergebnisse überwacht werden und dabei ein Boundary-Scan-Testen zulassen.
Ein Verfahren, bei dem ein Codewort aus einem Testsignal umgesetzt wird, ist aus dem Buch „Integrated analog-to-digital and digital-to-analog converters", Rudy van de Plassche, Kluwer Academic Publishers, Boston/Dordrecht/London, ISBN 0-7923-9436-4 bekannt. Die Seiten 87–88 des angeführten Buchs beschreiben ein Verfahren zum Testen einer integrierten Schaltung, die einen Analog-Digital-Umsetzer umfasst. Entsprechend diesem Verfahren legt ein Tester ein analoges Testsignal an den Eingang des Analog-Digital-Umsetzers und empfängt von den Ausgängen des Umsetzers das Codewort, das durch den Umsetzer aus dem Testsignal gebildet wurde, um die Qualität des Umsetzers zu evaluieren. Das durch den Analog-Digital-Umsetzer umgesetzte Codewort wird durch einen sehr genauen Digital-Analog-Umsetzer in ein analoges Ergebnissignal umgesetzt. Der Vergleich zwischen dem originalen analogen Testsignal und dem analogen Ergebnissignal liefert eine Charakterisierung der sogenannten differentiellen und integralen Nichtlinearität des Umsetzers.
Integrierte Schaltungen, die eine bestimmte digitale Operation an ursprünglich analogen Signalen ausführen, umfassen oft einen oder mehrere Analog-Digital-Umsetzer zur Umwandlung der betreffenden analogen Signale in digitale Signale. In einer derartigen Anwendung eines Analog-Digital-Umsetzers werden die digitalen Codewörter innerhalb der Schaltung verarbeitet, ohne ausgegeben werden zu müssen. Aber wenn das bekannte Verfahren angewendet wird, um einen Analog-Digital-Umsetzer in einer solchen Schaltung zu testen, muss das digitale Codewort zur Prüfung von der Schaltung ausgegeben werden. Das hat den Nachteil, dass die Schaltung dann eine zusätzliche Anzahl von externen Anschlüssen erfordert, die ausschließlich für derartiges Testen beabsichtigt sind. Ein Verfahren, diesen Nachteil zu mildern, ist es, jeden der externen Anschlüsse mit einem jeweiligen Multiplexer zu versehen, über den sie wie gefordert in einem funktionalen Modus ein funktionales Signal ausgeben und/oder einspeisen oder in einem Testmodus das Codewort ausgeben. Aber das hat den Nachteil, dass zusätzliche Kontrolllogik erforderlich ist. Außerdem haben integrierte Schaltungen, die mehrere Analog-Digital-Umsetzer umfassen, oft nicht genug externe Anschlüsse, um die Codewörter aller Analog-Digital-Umsetzer in einem Testmodus gleichzeitig auszugeben. Die Umsetzer müssen dann nacheinander getestet werden. Das bedeutet eine lange Testzeit und verlängerten Gebrauch von teurem Test-Equipment.
Eine Aufgabe der Erfindung ist es, das beschriebene Verfahren zu verbessern.
Eine weitere Aufgabe der Erfindung ist es, eine integrierte Schaltung der angeführten Art zu schaffen, die viel leichter getestet werden kann als die bekannte integrierte Schaltung. Die Erfindung wird durch die unabhängigen Ansprüche definiert. Die abhängigen Ansprüche definieren vorteilhafte Ausführungsformen.
Die Erfindung beruht auf der Feststellung der Tatsache, dass die Charakterisierung der Nichtlinearität des Analog-Digital-Umsetzers durch Prüfung von nur einem oder wenigen der niedrigwertigen Bits des Codewortes an Stelle des gesamten Codewortes erreicht werden kann. Es ist dann nicht länger notwendig, alle Bits des Codewortes über externe Anschlüsse aus der integrierten Schaltung auszugeben.
In einer Version des erfindungsgemäßen Verfahrens umfasst das Ermitteln der Anzahl der Vorkommen die folgenden Schritte pro Codewort:

– Rekonstruktion des betreffenden Codewortes auf der Basis der Anzahl niedrigwertiger Bits des betreffenden Codewortes und des Wertes des Testsignals, das dem betreffenden Codewort entspricht, und
– Aufzeichnen des Vorkommens des betreffenden Codewortes.

Durch Nutzung des Wissens hinsichtlich der zu erwartenden Änderungen des Testsignals, zum Beispiel ein Sägezahnsignal zu sein, kann ein nächstes Codewort aus der Änderung des Wertes des niedrigwertigen Bits rekonstruiert werden. So kann zum Beispiel ein Histogramm der Vorkommen der Codewörter gebildet werden und mit einem Histogramm, das auf der Basis des Testsignals erwartet wird, verglichen werden. Das Histogramm kann also auf der Basis von nur wenigen Bits des Codewortes gebildet werden.
In einer weiteren Version des erfindungsgemäßen Verfahrens wird die Anzahl der Vorkommen auf der Basis des niedrigstwertigen Bits des Codewortes ermittelt, wobei die anderen Bits ausgeschlossen werden. Wenn die Frequenz des Testsignals im Vergleich zur Abtastfrequenz des Analog-Digital-Umsetzers niedrig ist, wird jedes Codewort mindestens einmal während des Anlegens eines solchen Testsignals abgetastet. Die Änderungen der Werte nur des niedrigstwertigen Bits reichen dann aus, um die Rekonstruktion der Codewörter zu ermöglichen. In dem Fall muss nur ein Bit aus der integrierten Schaltung für die Tests ausgegeben werden.
In einer Version des erfindungsgemäßen Verfahrens umfasst das Testsignal eine Spannung, die linear mit der Zeit variiert, um an den Ausgängen eine Subserie von Codewörtern mit untereinander gleichem Wert zu bilden, wobei die Anzahl der Vorkommen in der Serie durch Ermitteln der Anzahl Codewörter in der Subserie auf Basis des niedrigstwertigen Bits ermittelt wird. Die Anzahl der Vorkommen der Codewörter mit dem entsprechendem Wert kann durch Ermitteln der Anzahl Codewörter in der Subserie auf der Basis von Änderungen des Wertes des niedrigstwertigen Bits ermittelt werden. Die Nichtlinearität des Umsetzers kann auf der Basis davon charakterisiert werden.
In einer Version des erfindungsgemäßen Verfahrens nimmt der Analog-Digital-Umsetzer Abtastwerte des Testsignals unter der Kontrolle eines Taktsignals und setzt die Abtastwerte in ein Codewort um, wobei die Anzahl Codewörter in einer Subserie durch einen Zähler ermittelt wird, der durch eine Änderung im Wert des niedrigstwertigen Bits zurückgesetzt wird und der die Anzahl Perioden des Taktsignals zählt, die bis zu einer nächsten Änderung im Wert des niedrigstwertigen Bits vergehen. Der Analog-Digital-Umsetzer bildet am Ausgang aus dem pro Periode des Taktsignals angelegten analogen Signal ein Codewort. Die Benutzung eines Zählers um die Anzahl der Perioden von Taktsignalen zu zählen ist deshalb ein einfaches Verfahren, um die Anzahl der Codewörter in der Subserie zu bestimmen.
In einer weiteren Version des erfindungsgemäßen Verfahrens wird das Testsignal am Eingang angelegt, um eine weitere Subserie von Codewörtern mit einem untereinander gleichen weiteren Wert zu bilden, wobei das Verfahren folgende weitere Schritte umfasst:

– Ermitteln der Anzahl Codewörter in der weiteren Subserie, und
– weiteres Charakterisieren der integralen Nichtlinearität des Analog-Digital-Umsetzers auf der Basis der so ermittelten Anzahl Codewörter.

Das Anlegen der Testsignale ergibt so verschieden Subserien von Codewörtern, wobei jede jeweilige Subserie Codewörter mit untereinander gleichen jeweiligen Werten umfasst. Die integrale Nichtlinearität kann weiterhin durch Ermitteln der Anzahl Codewörter der genannten verschiedenen Subserien charakterisiert werden.
In einer Version des erfindungsgemäßen Verfahrens zählt ein weitere Zähler Zyklen, die eine Änderung im Wert und eine Rückkehr zum Originalwert des niedrigstwertigen Bits aufgrund des Anlegens des Testsignals umfassen, wobei das so gebildete Ergebnis mit einem weiteren Codewort, das durch die anderen Bits des Codewortes an den Ausgängen des Analog-Digital-Umsetzers gebildet wird, verglichen wird, um das korrekte Arbeiten des Analog-Digital-Umsetzers festzustellen. Durch das Zählen der Anzahl der Änderungen des Wertes und der Zurücksprünge auf den Originalwert des niedrigstwertigen Bits durch den weiteren Zähler entsprechen die Inhalte davon einem weiteren Codewort, das durch die anderen Bits, das sind alle Bits minus das niedrigstwertige Bit, des entsprechend dem Testsignal erwarteten Codewort gebildet wird. Durch Vergleich – auf eine Änderung von Inhalten – der Inhalte des weiteren Zählers mit den anderen Bits des weiteren Codewortes, das tatsächlich durch den Umsetzer gebildet wird, wird überprüft, ob der Umsetzer die Codewörter korrekt reproduziert. Dies bildet einen weiteren Test der geforderten Funktionalität des Umsetzers.
In der erfindungsgemäßen integrierten Schaltung ist die Verwendung der Schaltungsanschlüsse zum Testen des Analog-Digital-Umsetzers durch Kopplung nur einer begrenzten Anzahl von Ausgängen des Umsetzers an externe Anschlüsse reduziert. Der Umsetzer kann dann in der beschriebenen Weise getestet werden. In einer bestimmten Ausführungsform der erfindungsgemäßen integrierten Schaltung ist ausschließlich der Aus gang, der ausgebildet ist, das niedrigstwertige Bit zu liefern, an einen externen Anschluss gekoppelt. Die Verwendung der Erfindung bietet einen substantiellen Vorteil, vor allem in dem Fall einer integrierten Schaltung mit einer großen Anzahl von Analog-Digital-Umsetzern. Wegen der begrenzten Anzahl zusätzlich erforderlicher Anschlüsse können die Analog-Digital-Umsetzer parallel, das ist sozusagen gleichzeitig, getestet werden. Die Testzeit wird so erheblich reduziert, was eine erhebliche Einsparung in Bezug auf die Dauer der Benutzung des Test-Equipments und daher auch in Bezug auf die Kosten bringt.
Eine Ausführungsform der erfindungsgemäßen integrierten Schaltung enthält einen Zähler, der ausgebildet ist, Zyklen zu zählen, die eine Änderung im Wert und eine Rückkehr zum Originalwert des niedrigstwertigen Bits aufgrund des Anlegens des Testsignals umfassen, wobei die integrierte Schaltung auch eine Vergleichsschaltung zum Vergleich der Inhalte des Zählers mit einem weiteren Codewort, das durch die anderen Bits des Codewortes an den Ausgängen des Analog-Digital-Umsetzers gebildet wird, enthält. Wenn die integrierte Schaltung mit einem Zähler versehen ist, der die Anzahl der Änderungen im Wert und die Zurücksprünge auf den Originalwert des niedrigstwertigen Bits zählt, kann leicht überprüft werden, ob der Umsetzer fähig ist, die geforderten Codewörter zu erzeugen. Der Inhalt eines solchen Zählers bildet ein Codewort, das dem Codewort, das durch die unmittelbaren Bits an den anderen Ausgängen des Umsetzers gebildet wird, entspricht. Korrektes oder inkorrektes Arbeiten des Umsetzers wird dann durch einfachen Vergleich der Inhalte und des Codewortes angezeigt.
In einer Ausführungsform der erfindungsgemäßen integrierten Schaltung ist ein Tiefpassfilter zur Filterung des niedrigstwertigen Bits in der Kopplung zwischen dem Ausgang des Analog-Digital-Umsetzers, der ausgebildet ist, das niedrigstwertige Bit auszugeben, und dem betreffenden externen Anschluss angeschlossen. Die Verwendung eines Tiefpassfilters entfernt, wenn vorhanden, Jitter (Zittern) von dem niedrigstwertigen Bit. Solcher Jitter kann durch Rauschen auf dem Testsignal und durch Quantisierungseffekte in dem Umsetzer verursacht werden und Anlass zu unkorrekten Testmessungen geben.
Eine Ausführungsform der erfindungsgemäßen integrierten Schaltung umfasst einen Analog-Digital-Umsetzer mit einem Eingang zum Empfang eines Testsignals und Ausgänge zum Ausgabe einer Anzahl von Bits, die zusammen ein aus dem Testsignal umgesetztes Codewort bilden, wobei der Analog-Digital-Umsetzer ausgebildet ist, Abtastwerte des Testsignals unter der Kontrolle eines Taktsignals zu nehmen, dadurch gekennzeichnet, dass die integrierte Schaltung einen ersten Zähler zum Zählen einer Anzahl von Perioden des Taktsignals zwischen Änderungen im Wert des niedrigstwertigen Bits umfasst. Die Anzahl von Abtastwerten pro Periode, d. h. zwischen aufeinander folgenden Änderungen des niedrigstwertigen Bits auf Grund des Anlegens eines Testsignals mit einer in der Zeit linear variierenden Spannung kann so einfach ermittelt werden. Dies bringt eine Charakterisierung von Nichtlinearitäten des Analog-Digital-Umsetzers.
Eine Ausführungsform der erfindungsgemäßen integrierten Schaltung umfasst einen Generator zur Erzeugung des Testsignals. Wenn das Testsignal innerhalb der Schaltung erzeugt wird, ist es nicht länger notwendig, ein externes Testsignal zu liefern. Abhängig vom Test kann das Testsignal unterschiedliches Aussehen haben. Einige Beispiele sind: eine vergleichsweise langsam ansteigende Spannung, ein Sägezahn niedriger oder hoher Frequenz und eine Sinuswelle niedriger oder hoher Frequenz. In diesem Zusammenhang ist hohe Frequenz zu verstehen als eine Frequenz im Bereich der halben Abtastfrequenz des Umsetzers und eine niedrige Frequenz zu verstehen als eine Frequenz einige Größenordnungen unterhalb der Abtastfrequenz. Ein Test mit einem Niederfrequenzsignal bietet eine Indikation zum Beispiel der differentiellen und integralen Nichtlinearität des Umsetzers und ob der Umsetzer in der Lage ist, alle Codewörter zu erzeugen. Für einen Test, der ein Niederfrequenzsignal benutzt, genügt es, nur das niedrigstwertige Bit zu berücksichtigen. Ein Test, der ein Hochfrequenzsignal benutzt, liefert außerdem Information bezüglich des dynamischen Verhalten des Umsetzers. Trotzdem müssen dann einige der niedrigwertigen Bits berücksichtigt werden.
In den obigen Ausführungsformen der erfindungsgemäßen integrierten Schaltung wurden einige alternative Versionen mit einem sogenannten eingebauten Selbsttest (BIST) des Analog-Digital-Umsetzers erstellt. Ein Selbsttest der Schaltung wird dann durch einen Befehl, möglicherweise unter einiger externer Kontrolle, ausgelöst. Über einen Anschluss wird das Ergebnis des Selbsttests an die Umwelt ausgegeben, zum Beispiel in Form eines Codes. Ein derartiger Test erfordert nicht länger teures Test-Equipment und es genügt, eine einfache Testumgebung zu benutzen. Die Verwendung von BIST in einer integrierten Schaltung mit einem Analog-Digital-Umsetzer ist per se aus dem United States Patent 5,132,685 bekannt. Während eines Tests in der bekannten Schaltung werden ein unmittelbares Codewort und das vorangegangene Codewort in einem jeweiligen N-Bit-Register gespeichert, wobei N die Breite des Umsetzers ist und sich auf zum Beispiel 6 Bits beläuft. Ein N-1-Bit-Zähler ist in der erfindungsgemäßen Schaltung aktualisiert worden. Folglich erfordert die erfindungsgemäße Schaltung weniger als die Hälfte der Siliziumflä che als die bekannte Schaltung erfordert, um einen vergleichbaren Test des Analog-Digital-Umsetzers auszuführen. Die bekannte Schaltung umfasst auch eine Vergleichsschaltung zum Vergleich der zwei N-Bit-Codewörter und Kontrolllogik, die vier Zustände der Vergleichsschaltung decodiert. Die erfindungsgemäße Schaltung aber umfasst eine Vergleichsschaltung zum Vergleich von zwei N-1-Bit-Codewörtern, d. h. die Inhalte des Zählers und ein unmittelbar gebildetes Codewort, und auch einfachere Kontrolllogik, die nur ermitteln muss, ob die zwei Codewörter gleich sind oder nicht. Die erfindungsgemäße Vergleichsschaltung ist einfacher, weil sie einen Bit-zu-Bit-Vergleich der zwei Codewörter ausführen kann. Also sind der Vergleich und die Feststellung eines Fehlers auch in der erfindungsgemäßen Schaltung einfacher und erfordern so weniger Overhead in Bezug auf Siliziumfläche als die bekannte Schaltung.
Diese und andere Aspekte der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden mit Bezug auf die Ausführungsformen näher beschrieben. Es zeigen:
1 ein Eingangssignal für einen Analog-Digital-Umsetzer und die zugehörige ideale Antwort,
2 ein Eingangssignal für den Analog-Digital-Umsetzer und die zugehörige tatsächliche Antwort, und auch die Variation des niedrigstwertigen Bits,
3 das Prinzip der Abtastung in einem Analog-Digital-Umsetzer,
4 ein Verfahren, einen erfindungsgemäßen Analog-Digital-Umsetzer zu testen,
5 einige Teile einer integrierten Schaltung, die für das erfindungsgemäße Testen ausgebildet ist,
6 eine alternative Ausführungsform einer erfindungsgemäßen integrierten Schaltung,
7 eine Ausführungsform eines Tiefpassfilters für das niedrigstwertige Bit, und
8 ein alternatives Verfahren, einen erfindungsgemäßen Analog-Digital-Umsetzer zu testen.
Entsprechende Bezugszeichen in der Zeichnung bezeichnen entsprechende oder gleiche Teile.
1 zeigt ein Eingangssignal für einen Analog-Digital-Umsetzer und die zugehörige ideale Antwort. Das Eingangssignal ist eine Spannung die mit der Zeit linear von einem gegebenen Minimalwert auf einen gegebenen Maximalwert ansteigt und mit der Linie 102 bezeichnet ist. An den Ausgängen des Analog-Digital-Umsetzers wird ein Signal gebildet, das mit der Zeit linear in diskreten Stufen ansteigt und so dem Eingangssignal folgt. Die Linie 104 stellt das ideale, zum Eingangssignal 102 zugehörige Ausgangssignal dar. Jede Stufe der Linie 104 ergibt ein digitales Codewort, das an den Ausgängen des Analog-Digital-Umsetzers gebildet wird.
2 zeigt ein Eingangssignal für den Analog-Digital-Umsetzer und die zugehörige tatsächliche Antwort, und auch die Variation des niedrigstwertigen Bits. Das Eingangssignal ist dasselbe Signal 102 und das Ausgangssignal wird auch durch eine gestufte Linie 202 gebildet. Wegen Mängeln des Analog-Digital-Umsetzers weicht das Ausgangssignal von dem idealen Ausgangssignal 104 ab und Messung des Signals 202 bietet eine Charakterisierung der Qualität des Analog-Digital-Umsetzers. Die Breite der Stufen, wie 204, 206 und 208, ist ein Maß der betreffenden differentiellen Nichtlinearität (DNL) des Analog-Digital-Umsetzers. Das Testen fertiger Analog-Digital-Umsetzer auf DNL ist gegebenen Standards bezüglich der maximal zulässigen Abweichung unterworfen. Ein Analog-Digital-Umsetzer, der nicht diese Standards erfüllt, wird ausgesondert. Ein weiterer Parameter, der aus dem Test, welcher das Signal 102 als Testsignal und das Signal 202 als gemessene Antwort benutzt, ist die sogenannte integrale Nichtlinearität (INL) des Analog-Digital-Umsetzers. Diese Variable stellt den Unterschied zwischen dem erwarteten Übergangspunkt der Ausgänge und dem tatsächlichen Übergangspunkt dar. Der INL für einen gegebenen Punkt kann auch durch Aufsummierung der einzelnen Werte der DNL pro Stufe bis zu dem betreffenden Punkt ermittelt werden. Die Messung ist auch geeignet, den sogenannten Offset des Analog-Digital-Umsetzers durch Messung der Breite der Stufe 000, d. h. durch Ermitteln der Spannung wenn der Umsetzer das erste Codewort größer als 0 ausgibt, zu bestimmen.
Wie zum Beispiel auf den Seiten 87–88 des zitierten Buches „Integrated analog-to-digital and digital-to-analog converters", Rudy van de Plassche, Kluwer Academic Publishers, Boston/Dordrecht/London, ISBN 0-7923-9436-4 beschrieben, werden die obigen Tests durch Anlegen des vollständigen Codewortes an das Test-Equipment zur Überprüfung ausgeführt. Linie 210 stellt den Wert dar, der durch das niedrigstwertige Bit des Codewortes im Zeitablauf angenommenen wird. Wenn das Codewort einen nächsten Wert annimmt, d. h. wenn es zu einer nächster Stufe entsprechend der Linie 202 weitergeht, ändert sich der Wert des niedrigstwertigen Bits auf der Stelle. Die Erfindung benutzt die Tat sache, dass der Übergangspunkt in dem Signal 202 genau in den Änderungen des niedrigstwertigen Bits verfolgt werden kann. Die Breite 212 entspricht 204 und daraus kann die DNL für das Codewort 001 ermittelt werden; die Breite 214 entspricht 206 und daraus kann die DNL für 010 ermittelt werden, usw. Die DNL kann also durch Messung ausschließlich des niedrigstwertigen Bits ermittelt werden. Aus demselben Grund kann die INL des Analog-Digital-Umsetzers durch Messung ausschließlich des niedrigstwertigen Bits ermittelt werden. Dasselbe gilt für den Offset des Analog-Digital-Umsetzers, die aus dem niedrigstwertigen Bit entsprechend der Breite 218 abgeleitet wird. 2 zeigt einen Teil des Eingangssignals und die Antwort eines 3-Bit-Analog-Digital-Umsetzers.
Aber die Anzahl der Bits ist irrelevant und die Idee der Erfindung kann auch in dem Fall von Analog-Digital-Umsetzern mit Wörtern mit einer unterschiedlichen Anzahl von Bits benutzt werden.
3 zeigt das Prinzip der Abtastung in einem Analog-Digital-Umsetzer. Ein Analog-Digital-Umsetzer nimmt in gegebenen Abständen Abtastwerte des Eingangssignals und wandelt den Abtastwert in ein Codewort an den Ausgängen des Umsetzers um. Ein Abtastwert dieser Art wird durch die Linie 302 dargestellt. Die zwischen zwei aufeinander folgende Abtastwerte vergehende Zeit Δt (ein Beispiel eines solchen Zeitintervalls wird durch die Ziffer 304 dargestellt) bestimmt, wie oft der Analog-Digital-Umsetzer einen Abtastwert des Eingangssignals in Übereinstimmung mit der Formel f_sample = 1/Δt nimmt. Um genaues Testen des Analog-Digital-Umsetzers in Bezug auf die DNL und die INL zu erreichen, sollte die Anzahl der Abtastwerte pro Codewort ausreichend groß sein. Ein praktisches Beispiel betrifft das Testen eines 6-Bit-Analog-Digital-Umsetzers mit einer Abtastfrequenz f_sample von 10 MHz, der Tester ist ausgebildet um 64 Abtastwerte pro Codewort zu nehmen. Eine kleinere Anzahl kann gewählt werden, ohne dass die Zuverlässigkeit des Tests übermäßig schlechter wird.
4 zeigt ein Verfahren, einen erfindungsgemäßen Analog-Digital-Umsetzer zu testen. Ein Analog-Digital-Umsetzer empfängt am Eingang 404 ein Testsignal wie in 1 bis 3 gezeigt und bildet an den Ausgängen 406 eine Antwort. Ein bestimmter von den Ausgängen liefert ein bestimmtes Bit eines Codewortes von der Antwort. Der Ausgang 408 transportiert das niedrigstwertige Bit des Codewortes. Der Analog-Digital-Umsetzer empfängt an einem Taktanschluss 412 ein Taktsignal 410. Das Taktsignal bestimmt, wann der Analog-Digital-Umsetzer einen Abtastwert von dem Eingangssignal nimmt und ihn in ein Codewort an den Ausgängen umsetzt. Wie mit Bezug auf 2 be schrieben wurde, kann die Information zum Ermitteln einiger wichtiger Parameter des Analog-Digital-Umsetzers aus den Übergängen des niedrigstwertigen Bits abgeleitet werden. Deshalb wird die Breite der verschiedenen Teile des Signals, die dem niedrigstwertigen Bit entsprechen, ermittelt, zum Beispiel die Teile 212–216 in 2. Die Breite eines solchen Teils wird ermittelt, indem ermittelt wird, wie viele Abtastwerte für den bestimmten Teil genommen werden. Das wird durch Zählen der Anzahl von Perioden des Taktsignals zwischen den betreffenden zwei Übergängen des niedrigstwertigen Bits in einem Zähler 414 ermittelt. Um dies zu erreichen, wird der Zähler 414 durch Anlegen des Signals des niedrigstwertigen Bits an den Rücksetzeingang 416 des Zählers zurückgesetzt, wobei das Taktsignal 410 an den Zähleingang 418 gelegt wird. Jedes Mal, wenn der Wert des niedrigstwertigen Bits sich ändert, werden die Inhalte des Zählers 414 mit dem Idealwert 420 verglichen und eine Differenz 422 ermittelt. Diese Differenz ist ein Maß für die differentielle Nichtlinearität (DNL) des Analog-Digital-Umsetzers und wird mit der durch die Spezifikation 424 erlaubten maximalen Abweichung verglichen. Der Vergleich 426 ergibt ein Signal 428, der eine PASS/FAIL-Anzeige in Bezug auf die integrale Nichtlinearität (INL) des Analog-Digital-Umsetzers darstellt. Um die integrale Nichtlinearität des Analog-Digital-Umsetzers zu ermitteln, werden genannte Differenzen 422 für die Codewörter, die inzwischen durchgelassen wurden, aufsummiert. Zu diesem Zweck wird jedes Mal, wenn das niedrigstwertige Bit seinen Wert ändert, genannte Differenz 422 zu einer vorher ermittelten Summe 430 addiert. Die Summe 430 wird danach mit einer durch die Spezifikation 432 maximal erlaubten Abweichung verglichen. Der Vergleich 434 ergibt ein Signal 436, das eine PASS/FAIL-Anzeige in Bezug auf die INL des Analog-Digital-Umsetzers darstellt.
Als Ergänzung zu dem beschrieben Testen der Nichtlinearität kann ein sogenannter Funktionalitätstest durchgeführt werden, wobei überprüft wird, ob der Analog-Digital-Umsetzer fähig ist, alle Codewörter an den Ausgängen 406 in Übereinstimmung mit dem Bereich des Umsetzers zu erzeugen. Zu diesem Zweck zählt ein weiterer Zähler, wie oft das niedrigstwertige Bit einen Zyklus, seinen Wert zu ändern und zum Originalwert zurückzukehren, beendet hat. Die Inhalte dieses Zählers 438 werden mit dem Codewort an den Ausgängen minus dem Ausgang 408, der das niedrigstwertige Bit liefert, verglichen. Dieses 1 Bit kürzere Codewort sollte gleich den Inhalten des Zählers 438 sein. Der Vergleich 440 ergibt ein Signal 442, das eine PASS/FAIL-Anzeige bezüglich der korrekten Erzeugung der Codewörter darstellt. Der Vergleich 440 kann für jeden Abtastwert durchge führt werden, aber es genügt, ihn einmal durchzuführen, nachdem das niedrigstwertige Bit seinen Wert geändert hat. Zu diesem Zweck kann der Vergleich 440 durch eine Änderung des Wertes des niedrigstwertigen Bits getriggert werden. Es ist so bewiesen, dass der Analog-Digital-Umsetzer das neue Codewort erzeugen kann. Ein Zyklus des niedrigstwertigen Bits reicht bis zur Übergabe eines Übertrags an das nächste Bit, so dass die Anzahl von Zyklen immer dem von den genannten anderen Bits gebildeten Wert entsprechen sollte.
In einem bestimmten Augenblick kann das niedrigstwertige Bit seinen Wert für ein Abtastintervall zum Beispiel durch Rauschen in der Nähe des Übergangspunktes unangemessen ändern und danach den Originalwert wieder annehmen. So eine Situation kann eintreten, wenn sich der Wert des Eingangssignals nur langsam ändert, zum Beispiel in dem Fall einer Linie 102 in 1 mit einer kleinen Steigung, so dass die Spannung während einer Anzahl von Abtastwerten in der Nähe eines Übergangspunktes bleibt. Ein solcher einmaliger unkorrekter Wert erzeugt einen Fehler in dem Test und kann zu einer fälschlichen Zurückweisung eines korrekt funktionierenden Analog-Digital-Umsetzers führen. Dieses Problem des Hin- und Herschaltens des niedrigstwertigen Bits kann gelöst werden, indem das Signal vor weiterer Benutzung durch ein Tiefpassfilter 444 gegeben wird. Als ein Ergebnis findet eine Änderung des Wertes des niedrigstwertigen Bits nur statt, wenn eine Anzahl von Abtastwerten diesen neuen Wert haben. Ein derartiges Tiefpassfilter ist in 7 gezeigt. Wegen der Anwesenheit des Tiefpassfilters werden die Werte des niedrigstwertigen Bits mit einer bestimmten Verzögerung verfügbar. Das ist beim Ausführen des beschrieben Tests nicht störend. Wenn das Tiefpassfilter benutzt wird, sollte der Vergleich 440 mit der gleichen Verzögerung durchgeführt werden, d. h. die Inhalte des Zählers 438 sollten wieder dieselben sein wie das an den Ausgängen 406 gebildete Codewort minus dem, das niedrigstwertige Bit liefernde, Ausgang 408. Das kann erreicht werden, indem man die Änderung des Wertes des niedrigstwertigen Bits den Vergleich 440 triggern lässt.
5 zeigt einige Teile einer integrierten Schaltung, die für das erfindungsgemäße Testen ausgebildet ist. Die integrierte Schaltung 502 umfasst einen Analog-Digital-Umsetzer 402, der ein über einen externen Anschluss 504 empfangenes analoges Signal in ein digitales Signal umsetzt. Das digitale Signal wird von einer Verarbeitungseinheit 506, deren tatsächliche Funktion hier nicht erläutert wird, weil sie für die Erfindung nicht relevant ist, verarbeitet. Der Ausgang 408 des Analog-Digital-Umsetzers trägt jederzeit das niedrigstwertige Bit der Codewörter, die das digitale Signal niedrigstwertige Bit der Codewörter, die das digitale Signal bilden. Der Ausgang 408 ist zur Ausgabe des niedrigstwertigen Bits aus der integrierten Schaltung an einen externen Anschluss 508 gekoppelt, um den Analog-Digital-Umsetzer 402 wie oben beschrieben zu testen. Der Ausgang 408 kann an einen externen Anschluss 508 über den obigen Tiefpassfilter 444 gekoppelt werden, aber ist nicht notwendigerweise daran gekoppelt. Außerdem kann die integrierte Schaltung einen Zähler 438 und eine Vergleichseinheit 440 zur Ausführung des obigen Funktionaltests umfassen. Das Ergebnis dieses Tests wird über einen externen Anschluss 510 ausgegeben. Die Schaltung kann auch Multiplexer zur Ausgabe genannter Testsignale über die Anschlüsse 508 und 510 in einem Testmodus und zum Austausch funktionaler Signale über diese Anschlüsse in dem normalen Funktionalmodus umfassen. Die Schaltung kann auch einen Multiplexer für Anschluss 504, zum Beispiel um eine bestimmte Schaltung zwischen den Anschluss und den Analog-Digital-Umsetzer zu schalten oder nicht, umfassen. Die integrierte Schaltung 502 kann eine Anzahl von Analog-Digital-Umsetzern umfassen, wobei jeder davon ein analoges Signal in ein digitales Signal zur Verarbeitung durch die Verarbeitungseinheit 506 umsetzt. Für jeder der Umsetzer kann der das niedrigstwertige Bit liefernde Ausgang dann an einen externen Anschluss gekoppelt werden.
6 zeigt eine alternative Ausführungsform der erfindungsgemäßen integrierten Schaltung. Die integrierte Schaltung 602 umfasst einen Analog-Digital-Umsetzer 402, der ein analoges Signal an Anschluss 604 in ein digitales Signal für die Verarbeitungseinheit 506 umsetzt. Aber in dieser Ausführungsform wird das niedrigstwertige Bit nicht herausgeführt und der Nichtlinearitätstest wird innerhalb der Schaltung selbst durchgeführt. Zu diesem Zweck umfasst die integrierte Schaltung 602 einen Zähler 414 und eine Schaltung 606 zur Durchführung des wie mit Bezug auf 4 beschriebenen Tests. Die Schaltung 606 entspricht den in 4 gezeigten Elementen 420–436. Das Ergebnis des Nichtlinearitätstest wird über einen Anschluss 608 ausgegeben. Das in dem Zähler 414 gezählte Taktsignal 410 kann ein externes Taktsignal sein oder in der Schaltung selbst erzeugt werden. Das ist für die Erfindung nicht relevant. Die integrierte Schaltung 602 kann auch einen Zähler 438 und eine Vergleichsschaltung 440 zur Ausführung des beschriebenen Funktionaltests umfassen. Das Ergebnis davon wird dann von der Schaltung über einen Anschluss 610 ausgegeben. Die Anschlüsse 608 und 610 können auch für die mehrfache Verwendung über einen Multiplexer benutzbar gemacht werden. Die integrierte Schaltung in einer weiteren Ausführungsform kann einen Generator 612 zur Erzeugung des Testsignals, das zur Durchführung des Tests an den Analog-Digital-Umsetzer gelegt wird, umfassen.
7 zeigt eine Ausführungsform eines Tiefpassfilters für das niedrigstwertige Bit. Der Eingang 700 des Filters ist an ein Schieberegister 702 gekoppelt, das drei aufeinander folgende Werte des niedrigstwertigen Bits speichern kann. Die drei Zellen des Schieberegisters sind an drei jeweilige Eingänge eines NAND-Gatters 704 und an drei jeweilige Eingänge eines NOR-Gatters 706 gekoppelt. Der Filter umfasst auch Transistoren 708 und 710 und einen Feedback-Puffer 712, der an den Ausgang 714 des Filters gekoppelt ist. Wenn alle Bits in dem Schieberegister den selben Wert haben, d. h. wenn drei aufeinander folgende Werte des niedrigstwertigen Bits gleich sind, wird dieser Wert an den Ausgang 714 gelegt. Der Filter behält den Originalwert an dem Ausgang so lange, bis mindestens eines der Bits in dem Schieberegister einen abweichenden Wert hat. Dies wird erreicht, indem die Proportionen der Transistoren und des Puffers derart sind, dass wenn jeder der Eingänge der Transistoren einen unterschiedlichen Wert erhält (was der Fall ist, wenn die Bits in dem Schieberegister nicht alle gleich sind), der Puffer 712 den Originalwert aufrecht erhält. Die Länge des Schieberegisters und die zugehörige Anzahl der Eingänge der NAND-Gatter und der NOR-Gatter bestimmen, wie oft das niedrigstwertige Bit hin- und herschalten kann, bevor angenommen wird, dass der neue Wert einer stabilen Situation entspricht. Die in 7 gezeigte Länge von drei ist lediglich ein Beispiel und andere Werte sind auch machbar.
8 zeigt ein alternatives Verfahren, einen erfindungsgemäßen Analog-Digital-Umsetzer zu testen. Für den Test empfängt ein Analog-Digital-Umsetzer 802 an einem Eingang 804 ein analoges Testsignal mit einer Frequenz f_test und setzt es, mit einer Abtastfrequenz f_sample, in ein n-Bit-Codewort an n Ausgängen 806 um. Pro Codewort wird eine Anzahl von q niedrigwertiger Bits, an q Ausgängen 808 übergeben, an einen Tester 810 angelegt, um die Nichtlinearität des Analog-Digital-Umsetzers, wie mit Bezug auf 4 beschrieben, zu ermitteln. Der mit Bezug dazu beschriebene Zähler 414 ist in diesem Fall ein (n – q)-Bit-Zähler 812, der die Anzahl der Perioden des Taktsignals zwischen den Übergängen von dem Bit q zählt. Es soll angemerkt sein, dass der Zähler 812 auch in dem Tester enthalten sein kann. Wenn q Bits an den Tester angelegt werden, an Stelle von nur einem, wie vorher beschrieben, können auch Tests mit Hilfe eines Testsignals höherer Frequenz durchgeführt werden. Im Falle der höheren Frequenz des Testsignals, kann der Tester trotzdem das an den Ausgängen 806 auf der Basis von nur q Bits erzeugte Testsignal rekon struieren. Das bietet den Vorteil, dass trotzdem nur q Bits an Stelle des kompletten n-Bit-Codewortes von der integrierten Schaltung ausgegeben werden müssen. Die Anzahl von erforderlichen q Bits ist durch folgende Formel gegeben: q = ceil(2log(2n+1·ftest/fsample + NLmargin)).
Darin ist ceil die mathematische Funktion zum Abrunden und NL_margin ist die erlaubte Nichtlinearitäts-Abweichung des Analog-Digital-Umsetzers. Diese Spanne ist durch folgende Formel gegeben: NLmargin = min(DNL·2q–1, INL·2).
Darin ist min die mathematische Funktion, um das kleinste der Argumente zu erhalten. DNL und INL sind als die Breite der Stufen der idealen Antwort 104 aus 1 ausgedrückt und betragen, zum Beispiel, 0,5.
In dieser Version kann ein Funktionaltest auch durchgeführt werden durch Zählen der Zyklenanzahl der Wertänderungen des Bits q in einem Zähler 814 und Vergleich dieser Zahl mit dem durch die anderen n – q Bits an den Ausgängen 806 des Analog-Digital-Umsetzers gebildeten Codewort. Der Vergleich 816 ergibt dann ein Signal 818, das eine PASS/FAIL-Anzeige in Bezug auf korrekte Erzeugung des Codewortes ist.
Ein Analog-Digital-Umsetzer kann auch mit Hilfe eines Testsignals anders als die beschrieben linear ansteigende Spannung getestet werden. Zum Beispiel können sinusförmige Signale oder Sägezahnsignale benutzt werden; solche Signale werden möglicherweise wiederholt, jedes Mal mit einer anderen Frequenz, angelegt, um das dynamische Verhalten des Analog-Digital-Umsetzers zu ermitteln. Der Tester nimmt dann die Verteilung der Codewörter über den gesamten Wertebereich auf und bildet daraus ein Histogramm. Vergleich dieses Histogramms mit einem Histogramm, das auf der Basis des betreffenden Testsignals erwartet wird, liefert dann die Information für die verschiedenen Parameter, die für einen Analog-Digital-Umsetzer zu bestimmen sind. Tests, die solche Signale benutzen, können auch von der Tatsache, dass Änderungen des Codewortes Änderungen von einigen der niedrigwertigen Bits oder des niedrigstwertigen Bits entsprechen, Gebrauch machen. Der Tester kann das gesamte Codewort auf der Basis der niedrigwertigen Bits und dem Verhalten des Testsignals rekonstruieren.

4

input: Eingabe
440: Komp. (Komparator)
424: Spez. (Spezifikation)

Claims

Verfahren zum Testen eines Analog-Digital-Umsetzers (402) in einer integrierten Schaltung, wobei das Verfahren folgende Schritte umfasst: – Speisung eines Eingangs (404) des Analog-Digital-Umsetzers (402) mit einem Testsignal (102), das mit der Zeit variiert und einen bestimmten Spannungsbereich abdeckt, um an Ausgängen (406,408) des Analog-Digital-Umsetzers (402) eine Serie aufeinander folgender Codewörter zu bilden, von denen jedes eine Anzahl von Bits umfasst, – Ermittlung der Anzahl der Vorkommen von Codewörtern in der Serie mit einem oder mehreren bestimmten Werten, – Charakterisierung der differentiellen und/oder integralen Nichtlinearität des Analog-Digital-Umsetzers (402) auf der Basis der ermittelten Anzahl der Vorkommen, dadurch gekennzeichnet, dass die Ermittlung der Anzahl der Vorkommen auf der Basis nur einer Anzahl niedrigwertiger Bits des Codewortes geschieht, wobei die Anzahl niedrigwertiger Bits wesentlich kleiner als die Anzahl der Bits eines Codewortes ist.
Verfahren nach Anspruch 1, in dem die Ermittlung der Anzahl der Vorkommen folgende Schritte pro Codewort umfasst: – Rekonstruktion des betreffenden Codewortes auf der Basis der Anzahl niedrigwertiger Bits des betreffenden Codewortes und des Wertes des Testsignals, das dem betreffenden Codewort entspricht, und – Aufzeichnen des Vorkommens des betreffenden Codewortes.
Verfahren nach Anspruch 1 oder 2, in dem die Ermittlung der Anzahl der Vorkommen auf der Basis nur des niedrigstwertigen Bits des Codewortes durchgeführt wird.
Verfahren nach Anspruch 1, in dem das Testsignal (102) eine Spannung, die linear mit der Zeit variiert, umfasst, um an den Ausgängen (406,408) eine Subserie von Codewörtern mit untereinander gleichem Wert zu bilden, wobei die Anzahl der Vorkommen in der Serie durch Ermitteln der Anzahl Codewörter in der Subserie auf Basis des niedrigstwertigen Bits ermittelt wird.
Verfahren nach Anspruch 4, in dem der Analog-Digital-Umsetzer (402) Abtastwerte des Testsignals (102) unter der Kontrolle eines Taktsignals (410) nimmt und die Abtastwerte in ein Codewort umsetzt, wobei die Anzahl Codewörter in der Subserie durch einen Zähler (414) ermittelt wird, der durch eine Änderung im Wert des niedrigstwertigen Bits zurückgesetzt wird und der die Anzahl der Perioden des Taktsignals (410) zählt, die bis zu einer nächsten Änderung im Wert des niedrigstwertigen Bits vergehen.
Verfahren nach Anspruch 5, in dem die Charakterisierung durch Vergleich der gezählten Anzahl der Perioden des Taktsignals (419) mit einem vorgegebenen Wert durchgeführt wird.
Verfahren nach einem der Ansprüche 4 bis 6, in dem das Testsignal (102) an den Eingang (404) angelegt wird, um eine weitere Subserie von Codewörtern mit einem untereinander gleichen weiteren Wert zu bilden, wobei das Verfahren die folgenden weiteren Schritte umfasst: – Ermittlung der Anzahl Codewörter in der weiteren Subserie, und – weitere Charakterisierung der integralen Nichtlinearität des Analog-Digital-Umsetzers (402) auf der Basis der so ermittelten Anzahl Codewörter.
Verfahren nach einem der Ansprüche 3 bis 7, in dem ein weiterer Zähler (438) Zyklen zählt, die eine Änderung des Wertes und eine Rückkehr zum Originalwert des niedrigstwertigen Bits aufgrund des Anlegens des Testsignals (102) umfassen, wobei das so gebildete Ergebnis mit einem weiteren Codewort, das durch die anderen Bits des Codewortes an den Ausgängen (406,408) des Analog-Digital-Umsetzers gebildet wird, verglichen wird, um das korrekte Arbeiten des Analog-Digital-Umsetzers (402) festzustellen.
Verfahren nach einem der Ansprüche 4 bis 8, in dem das niedrigstwertige Bit über ein Tiefpassfilter (444) gefiltert wird und das Ergebnis davon benutzt wird, um die Anzahl der Vorkommen zu ermitteln.
Integrierte Schaltung (502) mit einem Analog-Digital-Umsetzer (402), der folgendes enthält: einen Eingang (404) zum Empfang eines Testsignals (102), das mit der Zeit variiert und einen bestimmten Spannungsbereich abdeckt, um eine Serie aufeinander folgender Codewörter, von denen jedes eine Anzahl von Bits umfasst, zu bilden; und Ausgänge (406, 408) zum Liefern der Anzahl von Bits zur Ermittlung der Anzahl der Vorkommen von Codewörtern mit einem oder mehr bestimmten Werten in der Serie, dadurch gekennzeichnet, dass nur eine Anzahl der Ausgänge (406, 408) an einen jeweiligen externen Anschluss der integrierten Schaltung zum Ausgeben nur einer Anzahl von niedrigwertigen Bits des Codewortes zur Ermittlung der Anzahl der Vorkommen auf der Basis der Anzahl niedrigwertiger Bits, wobei die Anzahl niedrigwertiger Bits wesentlich kleiner als die Anzahl der Bits in einem Codewort ist, gekoppelt ist.
Integrierte Schaltung (502) nach Anspruch 10, in der nur der Ausgang (408), der ausgebildet ist, das niedrigstwertige Bit auszugeben, an einen externen Anschluss (508) gekoppelt ist.
Integrierte Schaltung (502) nach Anspruch 11, die einen Zähler (438) enthält, der ausgebildet ist, Zyklen zu zählen, die eine Änderung im Wert und eine Rückkehr zum Originalwert des niedrigstwertigen Bits des Codewortes aufgrund des Anlegens des Testsignals (102) umfassen; wobei die integrierte Schaltung auch eine Vergleichsschaltung (440) zum Vergleich von Inhalten des Zählers (438) mit einem weiteren Codewort, das an den anderen Ausgängen (406) des Analog-Digital-Umsetzers (402) gebildet wird, enthält.
Integrierte Schaltung (502) nach einem der Ansprüche 10 bis 12, die einen Tiefpassfilter (444) zum Filtern des niedrigstwertigen Bits enthält, der in der Kopplung zwischen dem Ausgang (408) des Analog-Digital-Umsetzers (402), der ausgebildet ist, das niedrigstwertige Bit auszugeben, und dem jeweiligen externen Anschluss (508) angeschlossen ist.
Integrierte Schaltung (602) mit einem Analog-Digital-Umsetzer (402), der einen Eingang (404) zum Empfang eines Testsignals (102), das mit der Zeit variiert und einen bestimmten Spannungsbereich abdeckt, um eine Serie aufeinander folgender Codewörter, von denen jedes eine Anzahl von Bits umfasst, zu bilden; und Ausgänge (406, 408) zum Liefern der Anzahl der Bits aufweist, wobei der Analog-Digital-Umsetzer (402) ausgebildet ist, Abtastwerte des Testsignals (102) unter der Kontrolle eines Taktsignals (410) zu nehmen, dadurch gekennzeichnet, dass die integrierte Schaltung (602) einen ersten, an einen Ausgang (408) gekoppelten Zähler (414) zur Ermittlung der Anzahl der Vorkommen von Codewörtern mit einem oder mehr bestimmten Werten in der Serie auf der Basis nur einer Anzahl niedrigwertiger Bits des Codewortes, wobei die Anzahl niedrigwertiger Bits wesentlich kleiner als die Anzahl der Bits in einem Codewort ist; enthält, und wobei eine erste Vergleichsschaltung (606) zum Vergleich der ermittelten Anzahl der Vorkommen mit einem vorgegebenen Wert an den ersten Zähler (414) gekoppelt ist, um die differentielle Nichtlinearität des Analog-Digital-Umsetzers (402) zu charakterisieren.
Integrierte Schaltung (602) nach Anspruch 14, dadurch gekennzeichnet, dass der erste Zähler (414) ausgebildet ist, die Anzahl der Vorkommen von Codewörtern in der Serie mit einem oder mehr bestimmten Werten auf der Basis nur des niedrigstwertigen Bits des Codewortes zu ermitteln.
Integrierte Schaltung (602) nach Anspruch 15, die einen zweiten Zähler (438), der ausgebildet ist, Zyklen zu zählen, die eine Änderung im Wert und eine Rückkehr zum Originalwert des niedrigstwertigen Bits des Codewortes aufgrund des Anlegens des Testsignals (102) umfassen, und eine zweite Vergleichsschaltung (440) zum Vergleich von Inhalten des Zählers (438) mit einem weiteren Codewort, das an den anderen Ausgängen (406) des Analog-Digital-Umsetzers (402) gebildet wird, enthält.
Integrierte Schaltung (602) nach Anspruch 15 oder 16, die ein Tiefpassfilter (444) enthält, der in der Kopplung zwischen dem Ausgang (406) des Analog-Digital-Umsetzers, der ausgebildet ist, das niedrigstwertige Bit zu liefern, und dem ersten Zähler (414) angeschlossen ist.
Integrierte Schaltung (602) nach einem der Ansprüche 14 bis 17, die einen Generator (612) zur Erzeugung des Testsignals (102) enthält.