DE19948388A1 - Verfahren und System zum Prüfen eingebetteter Speicher - Google Patents

Verfahren und System zum Prüfen eingebetteter Speicher

Info

Publication number
DE19948388A1
DE19948388A1 DE19948388A DE19948388A DE19948388A1 DE 19948388 A1 DE19948388 A1 DE 19948388A1 DE 19948388 A DE19948388 A DE 19948388A DE 19948388 A DE19948388 A DE 19948388A DE 19948388 A1 DE19948388 A1 DE 19948388A1
Authority
DE
Germany
Prior art keywords
memory
microprocessor module
test
embedded
assembler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19948388A
Other languages
English (en)
Inventor
Rochit Rajsuman
Hiroaki Yamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19948388A1 publication Critical patent/DE19948388A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Microcomputers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren und ein System zum Prüfen von Verfahren eines in einem integrierten Schaltungs-Chip eingebetteten Speichers, wobei der Chip einen Mikroprozessorbaustein enthält. Das Verfahren umfaßt dabei die folgenden Schritte: Prüfen des Mikroprozessorbausteins durch Anlegen eines Prüfmusters und Bewerten des resultierenden Ausgangssignals des Mikroprozessorbausteins, Zuführen eines Assembler-Prüfprogramms zum Mikroprozessorbaustein, Erzeugen eines Speicher-Prüfmusters durch den Mikroprozessorbaustein auf der Grundlage des Assembler-Prüfprogramms und Zuführen des Speicher-Prüfmusters zum eingebetteten Speicher und Bewerten des resultierenden Antwortsignals des eingebetteten Speichers durch Vergleich des Antwortsignals mit den SOLL-Werten.

Description

Die Erfindung betrifft ein Verfahren zum Prüfen von Speichern, und insbesondere ein Verfahren und ein Sy­ stem zum Prüfen eingebetteter Speicher in Großintegra­ tions- (LSI) oder Größtintegrationsschaltungen (VLSI).
In den letzten Jahren hat sich die Technologie für kun­ denspezifische integrierte Schaltungen (application specific integrated circuit) von einer "Chip-set"-Phi­ losophie zu einem "System-on-a-Chip"-Konzept mit einge­ betteten Bausteinen entwickelt. Eine integrierte "System-on-a-Chip"-Schaltung enthält mehrere wiederver­ wendbare Blöcke oder Bausteine, wie Mikrocontroller, Schnittstellen, Speicherarrays und digitale Signalpro­ zessoren (DSP). Solche Funktionsblöcke werden üblicher­ weise als "Bausteine" bezeichnet. Fig. 1 ist ein Block­ schaltbild, das ein Beispiel einer inneren Struktur ei­ ner solchen integrierten "System-on-a-Chip"-Schaltung zeigt. Im Beispiel gemäß Fig. 1 enthält eine "System-on­ a-Chip"-Schaltung 10 einen Mikroporzessorbaustein 11, einen Speicherbaustein 13 und funktionsspezifische Bau­ steine 15 bis 17, einen PLL-Baustein 18 und einen Prü­ feingang (TAP) 19.
Große eingebettete Speicher sind die Schlüsselkomponen­ ten in integrierten "System-on-a-Chip"-Schaltungen. Diese eingebetteten Speicher sehen Registerdateien, FI-FOs (First-In-First-Out), Cache-Speicher, Befehls­ speicher, Datenausgangs/Dateneingangspuffer, Speicher für die Strukturverarbeitung usw. vor. Die Erfindung betrifft ein Verfahren zum Prüfen solcher eingebetteter (On-Chip-)Speicher in einer integrierten "System-on-a- Chip"-Schaltung. Das Prüfen von eingebetteten Speichern wird im allgemeinen durch eines der folgenden Verfahren durchgeführt:
  • (1) Direkte Zuführung eines Prüfmusters zu einem einge­ betteten, zu überprüfenden Speicher durch eine Vor­ richtung zum Prüfen integrierter Schaltungen, wobei der Zugang zum Speicher über einen E/A-Multiplexer erfolgt: Dieses Verfahren erfordert Veränderungen in den E/A-Einheiten der "System-on-a-Chip"-Schaltung durch Einfügen eines Multiplexers. Aufgrund dieses zusätzlichen Multiplexers ergeben sich permanente Nachteile in der Funktionsweise der integrierten "System-on-a-Chip"-Schaltung, wie beispielsweise eine verzögerte Signalausbreitung. Die Prüfmuster werden durch einen Mustergenerator des Prüfgeräts für integrierte Schaltungen erzeugt, die beispiels­ weise durch eine ALPG(algorithmic pattern genera­ tion)-Einheit gebildet wird. Das Vorhandensein von Multiplexern an den E/A-Einheiten erfordert jedoch für die tatsächlichen Prüfmuster eine Serialisierung (Parallel-Seriell-Umwandlung) der ALPG-Muster, wo­ durch sich die Prüfkomplexität, die Prüfzeit und viele Zeitverluste beim Prüfen auf Geschwindigkeit erhöhen.
  • (2) Prüfanwendung bei eingebetteten zu prüfenden Spei­ chern durch lokale Grenzabtastungen oder ein Ringre­ gister: Dieses Verfahren fügt einen "Wrapper" dem eingebetteten, zu prüfenden Speicher hinzu. Dadurch verringert sich die Datenübertragungsgeschwindigkeit zu und vom zu prüfenden Speicher durch die Zeit, die sich durch die Verzögerung durch den "Wrapper" er­ gibt. Es kommt hinzu, daß während des Prüfens die Prüfmuster seriell eingeschrieben und die Antwortda­ ten seriell ausgelesen werden. Dadurch erhöht sich die Prüfzeit beträchtlich und ein Prüfen auf Geschwindigkeit ist nicht möglich.
  • (3) Im Speicher eingebauter Selbsttest (BIST): Dieses Verfahren erfordert eine zusätzliche innere Schal­ tung, um das Prüfen im Chip durchzuführen und die Antworten zu bewerten. Dieses Verfahren ist bezüg­ lich der zusätzlichen Hardware am kostenintensivsten (zusätzliche Chipbereiche). Kommerziell erhältliche im Speicher eingebaute Selbsttestverfahren benötigen ungefähr 3-4% zusätzlichen Raum für einen 16 K-Bits-Spei­ cher. Außerdem ergeben sich durch parasi­ täre Widerstände der zusätzlichen Schaltung ungefähr 1-2% Leistungseinbußen, wie beispielsweise Si­ gnalausbreitungsverzögerungen, die sich bei Spei­ cherlese-/Schreibvorgängen ergeben.
  • (4) ASIC-Funkionstest: Für einige kleinere Speicher ent­ halten ASIC-Produkte einfache Schreib-/Lese­ operationen beim ASIC-Funktionstest. Die meiste Zeit werden 1010 . . . 10-Muster geschrieben und gele­ sen. Dieses Verfahren ist im allgemeinen nur für kleine Speicher anwendbar und ein ausführliches Prü­ fen wird durch dieses Verfahren nicht durchgeführt.
Da der im Speicher eingebaute Selbsttest sehr geringe Leistungseinbußen an den Ein- und Ausgängen des Chips und nur ungefähr 1-2% Einbuße bei den Lese-/Schreib­ operationen des Speichers verursacht und eine akzeptable Prüfzeit ermöglicht, wird der im Speicher eingebaute Selbsttest in zunehmendem Maße für eingebet­ tete Speicher bei "System-on-a-Chip"-Schaltungen ver­ wendet. Es sind verschiedenen Arten von im Speicher eingebauten Selbsttestverfahren erhältlich. Alle be­ kannten im Speicher eingebauten Selbsttestverfahren sind jedoch im Hinblick auf zusätzliche Hardware rela­ tiv teuer und ermöglichen nur eine sehr begrenzte An­ zahl von Speichertestalgorithmen. Ein weiterer Nachteil dieser Verfahren besteht darin, daß, wenn eine Fehler­ diagnose gewünscht ist, diese Verfahren einen beachtli­ chen zusätzlichen Hardwareaufwand erfordern, um den Ort des fehlerhaften Bits festzustellen.
Wie bereits gesagt, ist der konventionelle Prüfansatz mit Vorrichtungen zum Prüfen von integrierten Schaltun­ gen oder einem "Design-for-Test-Schema" nicht wirtschaftlich, wenn man eingebettete Speicher in einer Großintegrationsschaltung, beispielsweise einer inte­ grierten "System-on-a-Chip"-Schaltung, prüfen will.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und ein System zum Prüfen eingebetteter Spei­ cher in Großintegrationsschaltungen (LSI und VLSI), wie beispielsweise eine integrierte "System-on-a-Chip"- Schaltung, anzugeben, ohne daß Designmodifikationen oder zusätzliche Schaltungen erforderlich sind.
Erfindungsgemäß wird diese Aufgabe durch die Merkmale der Ansprüche 1, 4 und 8 gelöst.
Weitere Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Die vorliegende Erfindung gibt ein Verfahren und ein System zum Prüfen eingebetteter Speicher in einer inte­ grierten "System-on-a-Chip"-Schaltung an, bei der sich keine Leistungseinbußen der integrierten Schaltung er­ geben. Ferner wird hierdurch das Prüfen von eingebette­ ten Speichern auf Geschwindigkeit ermöglicht und eine Diagnose erleichtert.
In einem Ausführungsbeispiel wird ein Assembler-Prüf­ programm vorgesehen, das auf einem Mikroprozessorbau­ stein in der integrierten Schaltung ausgeführt wird, um Speicherprüfmuster zu erzeugen.
Ein weiterer Vorteil der Erfindung liegt auch darin, daß das Verfahren und das System zum Prüfen eingebette­ ter Speicher in einer integrierten "System-on-a-Chip"- Schaltung mit hoher Prüfeffizienz und niedrigen Kosten durchführbar ist.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Prüfen eines in einem integrierten Schal­ tungs-Chip eingebetteten Speichers vorgesehen, wobei der Chip einen Mikroprozessorbaustein enthält und das Verfahren die folgenden Schritte umfaßt: Prüfen des Mi­ kroprozessorbausteins durch Anlegen eines Prüfmusters und Bewerten des resultierenden Ausgangssignals des Mi­ kroprozessorbausteins; Zuführen eines Objektcodes eines Assembler-Prüfprogramms zum Mikroprozessorbaustein; Er­ zeugen eines Speicher-Prüfmusters durch den Mikropro­ zessorbaustein auf der Grundlage des Objektcodes des Assembler-Prüfprogramms; und Zuführen des Speicher- Prüfmusters zum eingebetteten Speicher und Bewerten des resultierenden Antwortsignals des eingebetteten Spei­ chers durch Vergleich des Antwortsignals mit den dem Speicher zugeführten Prüfdaten.
Ein weiterer Aspekt der Erfindung betrifft ein System zum Prüfen eingebetteter Speicher, das die folgenden Bestandteile aufweist: Mittel zum Prüfen des Mikropro­ zessorbausteins durch Anlegen eines Prüfmusters an den Mikroprozessorbaustein und Bewerten des resultierenden Ausgangssignals vom Mikroprozessorbaustein und einen Host-Rechner zur Zuführung eines Assembler-Prüfpro­ gramms über eine Schnittstelle an den Mikroprozessor­ baustein, wobei der eingebettete Speicher das vom Mikroprozessorbaustein erzeugte Speicher-Prüfmuster empfängt und die Antwortdaten des eingebetteten Spei­ chers durch den Mikroprozessorbaustein bewertet werden.
Bei der vorliegenden Erfindung sind keine Änderungen des Designs und keine zusätzliche Prüfschaltung bei der "System-on-a-Chip"-Schaltung erforderlich ist. Die Er­ findung erfordert keine Designmodifikation im Chipde­ sign. Es gibt keine Funktionseinbuße und der Speicher wird schnell geprüft. Der Benutzer kann jeden Speicherprüfalgorithmus verwenden, um eingebettete Speicher zu prüfen.
Weitere Ausgestaltungen der Erfindung werden anhand der nachfolgenden Beschreibung und der Zeichnung näher er­ läutert. In der Zeichnung zeigen
Fig. 1 ein Blockschaltdiagramm einer inneren Struktur einer Großintegrationsschal­ tung (LSI), die auch als integrierte "System-on-a-Chip"-Schaltung bezeich­ net wird, und die eine Vielzahl von eingebetteten Bausteinen aufweist,
Fig. 2 ein Blockschaltdiagramm eines Systems zum Prüfen eines eingebetteten Spei­ chers in einer integrierten "System- on-a-Chip"-Schaltung gemäß der Erfin­ dung,
Fig. 3A und 3B ein Beispiel eines Assembler-Prüfpro­ gramms, das dem Mikroprozessorbaustein in der integrierten "System-on-a- Chip"-Schaltung von einer externen Quelle zugeführt wird,
Fig. 4 ein Flußdiagramm mit den Operations­ schritten zum Prüfen eines eingebette­ ten Speichers in einer integrierten "System-on-a-Chip"-Schaltung gemäß der Erfindung.
Die vorliegende Erfindung betrifft ein Verfahren zum Prüfen eines eingebetteten (On-Chip-)Speichers in einer integrierten, "System-on-a-Chip"-Schaltung. Typischer­ weise enthält eine integrierte "System-on-a-Chip"- Schaltung ein oder mehrere Mikroprozessorbausteine, einen Speicherbaustein und ein oder mehrere funktions­ spezifische Bausteine. Bei diesem Prüfverfahren wird die Rechenleistung des Mikroprozessorbausteins dazu verwendet, ein Speicherprüfmuster zu erzeugen, das Prüfmuster dem eingebetteten Speicher zuzuführen und dessen Prüfantwort zu beurteilen, um einen Fehler fest­ zustellen. Dieses Prüfverfahren erfordert keine Design­ modifikation oder zusätzliche Schaltungen (zusätzliche Hardware), wie sie in herkömmlichen Prüfdesigns (DFT) und eingebauten Selbsttestverfahren (BIST) verwendet werden.
Um einen funktionalen Fehler der eingebetteten Speicher in einer integrierten "System-on-a-Chip"-Schaltung festzustellen, wird das erfindungsgemäße Prüfverfahren im einzelnen wie folgt ausgeführt:
Zunächst wird der Mikroprozessorbaustein geprüft, um seine korrekte Arbeitsweise sicherzustellen. Ein neues Verfahren für diese Prüfung wird in einer separaten Pa­ tentanmeldung derselben Erfinder beschrieben.
Dann wird ein Assembler-Prüfprogramm generiert. Sobald die Prüfung des Mikroprozessors erfolgreich ab­ geschlossen worden ist, wird das Assembler-Prüfprogramm auf dem Mikroprozessorbaustein ausgeführt, um Speicher­ prüfmuster zu erzeugen.
Schließlich wird der eingebettete Speicherbaustein ge­ prüft. Das Speicherprüfmuster wird dem eingebetteten Speicher zugeführt und die sich ergebende Antwort des Speichers wird durch den Mikroprozessorbaustein bewer­ tet.
Wie oben dargelegt, wird der Mikroprozessorbaustein er­ findungsgemäß als Prüfmustererzeuger für den eingebet­ teten Speicher verwendet, wenn der Mikroprozessorbau­ stein in der integrierten, "System-on-a-Chip"-Schaltung bereits geprüft oder seine Funktionsfähigkeit bereits auf andere Weise bekannt ist. Fig. 2 ist ein Block­ schaltbild, das einen Aufbau zum Prüfen eingebetteter Speicher durch Verwendung des eingebetteten Mikropro­ zessorbausteins zeigt, wobei die Funktionsfähigkeit des Mikroprozessorbausteins überprüft worden ist. In Fig. 2 sind ein Host-Rechner 51, eine Festplatte 53 und eine E/A-Einheit 52 außerhalb der integrierten, "System-on- a-Chip"-Schaltung 10 vorgesehen. Die Festplatte 53 speichert üblicherweise das Prüfprogramm, das zum Prü­ fen des Speichers 13 verwendet wird. Der Host-Rechner 51 liefert den Objektcode des in Assembler-Sprache ge­ schriebenen Prüfprogramms über die E/A-Einheit 52 zum Mikroprozessorbaustein 11 in der integrierten, "System- on-a-Chip"-Schaltung 10. Eine konventionelle Prüfvor­ richtung für integrierte Schaltungen kann ebenfalls verwendet werden, um das Prüfprogramm für den Mikropro­ zessorbaustein 11 bereits zustellen und die Prü­ fergebnisse zu speichern. Eine solche Prüfvorrichtung ist jedoch nicht notwendig und andere Mittel können verwendet werden, sofern das Assembler-Prüfprogramm zum Mikroprozessorbaustein 11 geschickt werden kann.
Das Assembler-Prüfprogramm wird durch den Assembler des Mikroprozessorbausteins 11 in Binärform umgewandelt. Dieser Assembler kann im Host-Rechner oder der Prüfvor­ richtung außerhalb der integrierten, "System-on-a- Chip"-Schaltung vorgesehen werden. Der Mikroprozessor­ baustein 11 generiert daher ein Prüfmuster von dem Ob­ jektcode. Diese Prüfmuster werden dem Speicher 13 zuge­ führt. Gemäß dem Algorithmus des Prüfmusters werden Schreibdaten in bestimmte Adressen des Speichers 13 eingeschrieben. Der Mikroprozessorbaustein 11 liest die gespeicherten Daten im Speicher 13, um sie mit den vom Mikroprozessorbaustein 11 vorbereiteten Originalprüfda­ ten zu vergleichen, bei denen es sich üblicherweise um die Schreibdaten handelt. Sofern die aus dem Speicher 13 ausgelesenen Daten nicht mit den SOLL-Werten über­ einstimmen, werden eine Fehlerinformation und die Adressinformation des Speichers zum Host-Rechner 51 zu­ geführt.
Ein Beispiel für eine Prozedur in Assemblersprache mit vereinfachtem Speicherdurchlaufalgorithmus ist in den Fig. 3A und 3B gezeigt. Dieses Beispiel verwendet wort­ weite Lese/Schreib-Operationen mit 0101 . . . 01 Daten in aufsteigender Reihenfolge und 1010 . . . 10 Daten in ab­ steigender Reihenfolge, wobei die Größe des Speichers als 16 K × 16 RAM angenommen wird.
Das Durchlaufmuster in den Fig. 3A und 3B dient ledig­ lich zu Illustrationszwecken und schränkt nicht das er­ findungsgemäße Prüfverfahren ein, so daß auch andere Algorithmen verwendet werden können. Beispiele für an­ dere Prüfmuster sind Rösselsprung- oder Ping-Pong-Mu­ ster, sowie ein "Checker"-Muster und andere.
Es sollte ferner festgehalten werden, daß das oben ge­ zeigte Prüfprogramm anhalten könnte, sobald ein Fehler auftaucht. Der Host-Rechner oder die Prüfvorrichtung für integrierte Schaltungen bemerkt den Fehler sofort und der Ort des Fehlbits ist daher sofort bekannt. Der Benutzer kann das oben gezeigte Programm ferner auf verschiedene Art und Weise verändern, um jegliche ge­ wünschten Prüfinformationen des eingebetteten Speichers zu sammeln. In gewissem Sinne entspricht dieses Verfah­ ren den konventionellen, direkten Prüfzugangsmechanis­ men, ohne daß ein Pin-Multiplexen oder eine Musterse­ rialisierung notwendig ist. Da dieses Prüfverfahren keine Designmodifikationen oder zusätzliche Hardware zur Durchführung der Prüfung oder Bewertung der sich ergebenden Antworten benötigt, kann dieses Verfahren potentiell das konventionelle Speicher-BIST-Verfahren für "System-on-a-Chip"-Designs mit Mikroprozessorbau­ steinen ersetzen.
Fig. 4 ist ein Flußdiagramm, das den Arbeitsablauf der vorliegenden Erfindung zeigt. Im Schritt S11 wird ein Assembler-Prüfprogramm zum Implementieren eines ge­ wünschten Speicherprüfalgorithmus entwickelt. Der Ob­ jektcode des Assemblerprüfprogramms wird dann im Schritt S12 durch den Assembler des Mikroprozessorbau­ steins 11 innerhalb des "System-on-a-Chip" oder des Host-Rechners bzw. einer Prüfvorrichtung außerhalb des "System-on-a-Chip" generiert. Durch die E/A-Einheit 52 wird im Schritt S13 der Objektcode dem Mikroprozessor­ baustein 11 zugeführt.
Der Schritt S14 bestimmt die Aktionen des Mikroprozes­ sorbausteins 11. Der Schritt S14 wird durch Schritte S141 bis S146 gebildet. Der Mikroprozessorbaustein 11 erzeugt Speicherprüfmuster im Schritt S141 und führt die Speicherprüfmuster dem eingebetteten Speicher 13 im Schritt S142 zu. Im Schritt S143 schreibt der Mikropro­ zessorbaustein 11 einen vorbestimmten Wert in den Spei­ cher 13 ein und liest denselben wieder aus. Der Mikro­ prozessorbaustein 11 vergleicht im Schritt S144 den wieder ausgelesenen Wert mit den Originaldaten und be­ stimmt im Schritt S145, ob der Speicher 13 die Prüfung bestanden oder nicht bestanden hat. Der Mikroprozessor­ baustein 11 sendet dann ein entsprechendes Signal über die E/A-Einheit 52 zum Host-Rechner oder zur Prüfvor­ richtung. Im letzten Schritt S15 wird durch den Host- Rechner oder die Prüfvorrichtung bestimmt, ob die Prü­ fung bestanden oder nicht bestanden wurde.
Das erfindungsgemäße Prüfverfahren unterscheidet sich in zweifacher Hinsicht grundlegend von den anderen Prüfverfahren:
  • (1) Die vorliegende Erfindung erfordert nicht als ersten Schritt eine Überprüfung des Befehlsspeichers oder eines anderen im Chip eingebauten Speichers durch das BIST-Prüfverfahren oder ein anderes Prüfverfah­ ren mit direktem Zugang. Die Erfindung behandelt alle im Chip vorhandenen Speicher gleich und benö­ tigt keinen in einer Prüfung als "gut" bewerteten Chipspeicher.
  • (2) Erfindungsgemäß wird der Binärcode des Assembler­ prüfprogramms durch den Assembler des Mikroprozes­ sors off-line erzeugt.
Der wesentliche Vorteil der vorliegenden Erfindung liegt darin, daß keine zusätzliche Prüfschaltung erfor­ derlich ist. Sie erfordert keine wesentliche Designmo­ difikation im Chipdesign. Es gibt keine Funktionsein­ buße und der Speicher wird schnell geprüft. Der Benut­ zer kann jeden Speicherprüfalgorithmus verwenden, um eingebettete SRAM, DRAM oder jede Art von Speichern zu prüfen. Das Verfahren ermöglicht außerdem eine voll­ ständige Fehlerdiagnose (Ort des fehlerhaften Bits im eingebetteten Speicher), ohne daß eine zusätzliche Hardware erforderlich ist.

Claims (8)

1. Verfahren zum Prüfen eines in einem integrierten Schaltungs-Chip eingebetteten Speichers, wobei der Chip einen Mikroprozessorbaustein enthält und das Verfahren die folgenden Schritte umfaßt:
  • - Prüfen des Mikroprozessorbausteins durch Anlegen eines Prüfmusters und Bewerten des resultieren­ den Ausgangssignals des Mikroprozessorbausteins;
  • - Zuführen eines Objektcodes eines Assembler- Prüfprogramms zum Mikroprozessorbaustein;
  • - Erzeugen eines Speicher-Prüfmusters durch den Mikroprozessorbaustein auf der Grundlage des Ob­ jektcodes des Assembler-Prüfprogramms; und
  • - Zuführen des Speicher-Prüfmusters zum einge­ betteten Speicher und Bewerten des resultieren­ den Antwortsignals des Speichers durch Vergleich des Antwortsignals mit den SOLL-Werten.
2. Verfahren nach Anspruch 1, wobei das Assembler-Prüf­ programm dem Mikroprozessorbaustein von einem exter­ nen Host-Rechner durch eine E/A-Einheit zugeführt wird.
3. Verfahren nach Anspruch 1, wobei das Assembler-Prüf­ programm dem Mikroprozessorbaustein von einem exter­ nen Prüfgerät für integrierte Schaltungen über eine E/A-Einheit zugeführt wird.
4. System zum Prüfen eines in einem integrierten Schal­ tungs-Chip eingebetteten Speichers, wobei der Chip einen Mikroprozessorbaustein umfaßt und das System die folgenden Bestandteile aufweist:
  • - Mittel zum Zuführen eines Assembler-Prüf­ programms zum Mikroprozessorbaustein zur Erzeu­ gung eines Speicher-Prüfmusters durch den Mikro­ prozessorbaustein; und
  • - Mittel zum Zuführen des Speicher-Prüfmusters zum eingebetteten Speicher und zum Bewerten des vom eingebetteten Speicher kommenden Antwortsignals durch Vergleich des Antwortsignals mit SOLL-Wer­ ten.
5. System nach Anspruch 4, wobei das Assembler-Prüfpro­ gramm dem Mikroprozessorbaustein von einem externen Host-Rechner über eine E/A-Einheit zugeführt wird.
6. System nach Anspruch 4, wobei das Assembler-Prüfpro­ gramm dem Mikroprozessorbaustein von einer externen Vorrichtung zum Prüfen integrierter Schaltungen über eine E/A-Einheit zugeführt wird.
7. System nach Anspruch 4, weiterhin enthaltend Mittel zum Prüfen des Mikroprozessorbausteins durch Anlegen eines Prüfmusters an den Mikroprozessorbaustein und Bewerten des vom Mikroprozessor kommenden resultie­ renden Ausgangssignals.
8. System zum Prüfen eines in einem integrierten Schal­ tungschip eingebetteten Speichers, wobei der Chip einen Mikroprozessorbaustein umfaßt und das System die folgenden Bestandteile aufweist:
  • - Mittel zum Prüfen des Mikroprozessorbausteins durch Anlegen eines Prüfmusters an den Mi­ kroprozessorbaustein und Bewerten des resul­ tierenden Ausgangssignals vom Mikroprozessorbau­ stein; und
  • - einen Host-Rechner zur Zuführung eines As­ sembler-Prüfprogramms über eine Schnittstelle an den Mikroprozessorbaustein zur Erzeugung eines Speicher-Prüfmusters durch den Mikroprozessor­ baustein;
  • - wobei der eingebettete Speicher das vom Mikroprozessorbaustein erzeugte Speicher-Prüfmu­ ster empfängt und die Antwortdaten des eingebet­ teten Speichers durch den Mikroprozessorbaustein bewertet werden.
DE19948388A 1998-10-13 1999-10-07 Verfahren und System zum Prüfen eingebetteter Speicher Ceased DE19948388A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/170,179 US6249889B1 (en) 1998-10-13 1998-10-13 Method and structure for testing embedded memories

Publications (1)

Publication Number Publication Date
DE19948388A1 true DE19948388A1 (de) 2000-04-20

Family

ID=22618881

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19948388A Ceased DE19948388A1 (de) 1998-10-13 1999-10-07 Verfahren und System zum Prüfen eingebetteter Speicher

Country Status (5)

Country Link
US (1) US6249889B1 (de)
JP (1) JP2000123600A (de)
KR (1) KR100487051B1 (de)
DE (1) DE19948388A1 (de)
TW (1) TW446953B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075336A2 (en) * 2001-03-20 2002-09-26 Nptest, Inc. Test system algorithmic program generators
DE10245687A1 (de) * 2002-09-30 2004-04-08 Advanced Micro Devices, Inc., Sunnyvale Frequenzfehlerkorrektur in einem Übertragungssystem

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636825B1 (en) * 1999-07-30 2003-10-21 Sun Microsystems, Inc. Component level, CPU-testable, multi-chip package using grid arrays
US6408412B1 (en) * 1999-09-03 2002-06-18 Advantest Corp. Method and structure for testing embedded analog/mixed-signal cores in system-on-a-chip
US6658610B1 (en) * 2000-09-25 2003-12-02 International Business Machines Corporation Compilable address magnitude comparator for memory array self-testing
US7418642B2 (en) * 2001-07-30 2008-08-26 Marvell International Technology Ltd. Built-in-self-test using embedded memory and processor in an application specific integrated circuit
TW556333B (en) 2001-09-14 2003-10-01 Fujitsu Ltd Semiconductor device
US6871297B2 (en) * 2002-04-11 2005-03-22 Lsi Logic Corporation Power-on state machine implementation with a counter to control the scan for products with hard-BISR memories
US7392442B2 (en) 2003-03-20 2008-06-24 Qualcomm Incorporated Built-in self-test (BIST) architecture having distributed interpretation and generalized command protocol
US7184915B2 (en) * 2003-03-20 2007-02-27 Qualcomm, Incorporated Tiered built-in self-test (BIST) architecture for testing distributed memory modules
US7103320B2 (en) * 2003-04-19 2006-09-05 International Business Machines Corporation Wireless communication system within a system on a chip
US20050268189A1 (en) * 2004-05-28 2005-12-01 Hewlett-Packard Development Company, L.P. Device testing using multiple test kernels
US7308630B2 (en) * 2005-02-22 2007-12-11 International Business Machines Corporation Mechanism to provide test access to third-party macro circuits embedded in an ASIC (application-specific integrated circuit)
US20060236185A1 (en) * 2005-04-04 2006-10-19 Ronald Baker Multiple function results using single pattern and method
US7673200B2 (en) * 2007-10-10 2010-03-02 Asix Electronics Corporation Reprogrammable built-in-self-test integrated circuit and test method for the same
US8195891B2 (en) * 2009-03-30 2012-06-05 Intel Corporation Techniques to perform power fail-safe caching without atomic metadata
US8136001B2 (en) * 2009-06-05 2012-03-13 Freescale Semiconductor, Inc. Technique for initializing data and instructions for core functional pattern generation in multi-core processor
US8286044B2 (en) * 2009-09-15 2012-10-09 International Business Machines Corporation Dynamic random access memory having internal built-in self-test with initialization
US8572449B1 (en) * 2010-12-20 2013-10-29 Qualcomm Incorporated Integrated functional testing mechanism for integrated circuits
US9482718B2 (en) * 2014-01-13 2016-11-01 Texas Instruments Incorporated Integrated circuit
CN111833959B (zh) * 2020-07-20 2022-08-02 北京百度网讯科技有限公司 存储器的测试的方法、装置、电子设备和计算机可读存储介质
CN116643152A (zh) * 2023-06-01 2023-08-25 联和存储科技(江苏)有限公司 Emmc芯片测试方法及其装置、计算机可读存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor
EP0652516A1 (de) * 1993-11-03 1995-05-10 Advanced Micro Devices, Inc. Integrierter Mikroprozessor
US5583786A (en) * 1993-12-30 1996-12-10 Intel Corporation Apparatus and method for testing integrated circuits
US5535164A (en) * 1995-03-03 1996-07-09 International Business Machines Corporation BIST tester for multiple memories
JPH09146790A (ja) * 1995-11-21 1997-06-06 Seiko Epson Corp 半導体集積回路装置とその試験方法
JPH10269148A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 回路構成要素診断装置
KR19990047011A (ko) * 1997-12-02 1999-07-05 구본준 마이크로컴퓨터의 테스트장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075336A2 (en) * 2001-03-20 2002-09-26 Nptest, Inc. Test system algorithmic program generators
WO2002075336A3 (en) * 2001-03-20 2003-11-06 Nptest Inc Test system algorithmic program generators
US7143326B2 (en) 2001-03-20 2006-11-28 Credence Systems Corporation Test system algorithmic program generators
DE10245687A1 (de) * 2002-09-30 2004-04-08 Advanced Micro Devices, Inc., Sunnyvale Frequenzfehlerkorrektur in einem Übertragungssystem
DE10245687B4 (de) * 2002-09-30 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Frequenzfehlerkorrektur in einem Übertragungssystem

Also Published As

Publication number Publication date
KR20000028991A (ko) 2000-05-25
US6249889B1 (en) 2001-06-19
KR100487051B1 (ko) 2005-05-03
TW446953B (en) 2001-07-21
JP2000123600A (ja) 2000-04-28

Similar Documents

Publication Publication Date Title
DE19948388A1 (de) Verfahren und System zum Prüfen eingebetteter Speicher
DE19952272B4 (de) Verfahren und System zum Prüfen von auf eingebetteten Bausteinen basierenden integrierten Systemchip-Schaltungen
DE3882266T2 (de) Abfrageprüfgerät für digitale Systeme mit dynamischem Direktzugriffspeicher.
DE69111635T2 (de) Gerät und Verfahren zur Background-Speicherprüfung während des Systemanlaufs.
DE69720158T2 (de) Speicherschaltungen mit eingebautem Selbsttest
DE69904320T2 (de) On-chip schaltung und verfahren zur speicherschaltungs-prüfung
DE102004023407B4 (de) Testvorrichtung und Verfahren zum Testen eines eingebetteten Speicherkerns sowie zugehöriger Halbleiterchip
DE69802663T2 (de) Hochgeschwindigkeitsprüfsystem für speichereinrichtung
DE3902425C2 (de)
DE3881824T2 (de) Speichersystem mit automatischer grössenbestimmung.
DE68921269T2 (de) Integrierte Prüfschaltung.
DE69903155T2 (de) Hochgeschwindigkeit- speicherprüfungssystem mit zwischenlagerungspuffer und testmethode
DE60220511T2 (de) Verfahren und system zur optimierung der testkosten und deaktivierungsdefekte für scan- und bist-speicher
DE60001291T2 (de) Halbleiterspeicherschaltung mit eingebauter Selbstprüfung und Selbstreparatur
DE69729771T2 (de) Integrierte Schaltung mit einer eingebauten Selbsttestanordnung
DE602006000922T2 (de) Vorrichtung und Verfahren zur Prüfung einer RAM
DE69126756T2 (de) Prüfbare RAM-Architektur in einem Mikroprozessor mit eingebettetem Cache-Speicher
DE69817955T2 (de) Assoziativspeicher
DE102004009693A1 (de) Technik zum Kombinieren eines Abtasttests und eines eingebauten Speicherselbsttests
DE112008000397T5 (de) Eingebettete Architektur mit serieller Schnittstelle zum Testen von Flashspeichern
DE3938826C2 (de)
WO2004049159A2 (de) Einrichtung und verfahren zur analyse von eingebetteten systemen
DE69902221T2 (de) Speicherschaltungen mit eingebautem Selbsttest
DE60104015T2 (de) Entschlüsselungsverfahren zur datenabbildung in speicherschaltungen
DE10226948A1 (de) Vorrichtung und Verfahren für eine eingebaute Zufallsmusterselbstprüfung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: VOSSIUS & PARTNER, 81675 MUENCHEN

8131 Rejection