DE60001291T2

DE60001291T2 - Halbleiterspeicherschaltung mit eingebauter Selbstprüfung und Selbstreparatur

Info

Publication number: DE60001291T2
Application number: DE60001291T
Authority: DE
Inventors: Tomoya Kawagoe
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-06-18
Filing date: 2000-05-04
Publication date: 2003-10-02
Anticipated expiration: 2020-05-05
Also published as: TW508582B; CN1278647A; KR100367798B1; JP2001006387A; DE60001291D1; US6243307B1; EP1061448B1; KR20010007094A; EP1061448A1; CN1168097C

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement, das eine Testschaltung enthält, zum Testen eines Halbleiterbauelementes, insbesondere einer Halbleiterspeichervorrichtung. Die vorliegende Erfindung bezieht sich auch auf den Aufbau einer Testvorrichtung zum Testen eines Halbleiterbauelementes, das solch eine Testschaltung enthält.

Beschreibung der Hintergrundstechnik

Die meisten Halbleiterspeichervorrichtungen enthalten Ersatzspeicherzellen zum Ermöglichen, daß eine defekte Speicherzelle, wenn sie vorhanden ist, durch die Ersatzspeicherzelle zum Reparieren des defekten Chips ersetzt wird.
Fig. 19 ist ein schematisches Blockschaltbild, das einen Aufbau einer Redundanzschaltung zeigt, die für eine Speicherfeldeinheit 8010 solch einer Halbleiterspeichervorrichtung vorgesehen ist.
Eine Speicherzelle in der Speicherfeldeinheit 8010 wird durch extern angelegte Zeilenadreßsignale RA0 bis 13 und Spaltenadreßsignale CA0 bis 8 ausgewählt. Bei einer Schreibtätigkeit wird der an einen Dateneingangs/Ausgangsanschluß DQ (nicht gezeigt) angelegter Datenwert in die gewählte Speicherzelle geschrieben. Bei einer Auslesetätigkeit wird der aus der Speicherfeldeinheit 8010 ausgelesene Datenwert an dem Dateneingangs/Ausgangsanschluß DQ vorgesehen.
Ein Zeilendekoder 8020 reagiert auf die eingegebene Zeilenadresse zum Auswählen von Speicherzellen einer Zeile für eine Lese- oder Schreibtätigkeit. Ein Spaltendekoder 8030 wählt eine Spalte gemäß der eingegebenen Spaltenadresse aus und wählt weiter eine Speicherzelle aus der einen Zeile von Speicherzellen aus, die gemäß der Zeilenadresse ausgewählt ist.
Bei dem Aufbau von Fig. 19 sind zwei Ersatzzeilen SR1 und SR2 und zwei Ersatzspalten SC1 und SC2 als die Ersatzspeicherzellen vorgesehen. Die Ersatzzeile SR1 ist aus einer Zeile von Speicherzellen SRM1 und einem Ersatzzeilendekoder SRD1 aufgebaut. Die Ersatzzeile SR2 ist durch eine Zeile von Speicherzellen SRM2 und einen Ersatzzeilendekoder SRD2 aufgebaut.
Die Ersatzspalte SC1 ist aus einer Spalte von Speicherzellen SCM1 und einem Ersatzspaltendekoder SCD1 aufgebaut. Die Ersatzspalte SC2 ist durch eine Spalte von Speicherzellen SCM2 und einen Ersatzspaltendekoder SCD2 aufgebaut.
In den Ersatzzeilendekodern SRD1 und SRD2 wird eine Zeilenadresse entsprechend einer defekten Speicherzelle zuvor aufgezeichnet. Die eingegebene Zeilenadresse wird mit der Zeilenadresse entsprechend der defekten Speicherzelle verglichen. Wenn die Zeilenadressen übereinstimmen, wird eine entsprechende Ersatzspeicherzelle SRM1 oder SRM2 ausgewählt. Wenn die Ersatzzeilenspeicherzelle SRM1 oder SRM2 ausgewählt wird, steuern die Ersatzzeilendekoder SRD1 und SRD2 den. Zeilendekoder 8020 so, daß eine Speicherzelle des normalen Speicherfeldes nicht ausgewählt wird.
Ähnlich wird eine Spaltenadresse entsprechend einer defekten Speicherzelle zuvor in den Ersatzspaltendekodern SCD1 und SCD2 aufgezeichnet. Die Ersatzspaltendekoder SCD1 und SCD2 vergleichen die eingegebene Spaltenadresse mit dieser aufgezeichneten Spaltenadresse entsprechend einer defekten Speicherzelle. Wenn die Spaltenadressen übereinstimmen, wird eine entsprechende Ersatzspaltenspeicherzelle SCM1 oder S CM2 ausgewählt. Wenn die Ersatzspaltenspeicherzelle SCM1 oder S CM2 ausgewählt wird, steuern die Ersatzspaltendekoder SCD1 und 50D2 den Spaltendekoder 8030 so, daß eine Speicherzelle in dem normalen Speicherfeld nicht ausgewählt wird.
In dem Fall, in dem es eine defekte Speicherzelle in dem Speicherfeld gibt, wird die Speicherzelle durch Ersatzzeilen SR1 und SR2 oder Ersatzspalten SC1 und SC2 zum Reparieren der defekten Speicherzelle ersetzt. Es sei zum Beispiel der Fall betrachtet, bei dem es defekte Speicherzellen DBM1 bis DBM8 in dem Speicherfeld gibt, wie in Fig. 19 gezeigt ist. Es sei angenommen, daß defekte Speicherzellen DBM2 bis DBM4 der gleichen Zeilenadresse RF2 entsprechen, und defekte Speicherzellen DBM3 und DBM5 bis DBM7 der gleichen Spaltenadresse CF3 entsprechen. Daher kann durch Ersetzen der Zeilen entsprechend der Zeilenadresse RF1 und RF2 in dem normalen Speicherfeld durch Ersatzzeilen SR1 und SR2 und durch Ersetzen der Spalten entsprechend den Spaltenadressen CF3 und CF8 durch Ersatzspalten CS1 und CS2 das Speicherfeld 8010 repariert werden.
Fig. 20 ist ein schematisches Blockschaltbild, das einen Aufbau eines Speichertestgerätes 9000 zeigt.
Das Speichertestgerät 9000 weist eine Redundanzanalysefunktion zum Erfassen einer defekten Speicherzelle in einer Halbleiterspeichervorrichtung 8000 und zum Bestimmen, ob die Halbleiterspeichervorrichtung 8000 durch Ersetzen von entweder Ersatzzeilen oder Ersatzspalten repariert werden kann, auf. Das Speichertestgerät 9000 enthält einen Signalgenerator 9010, einen Komparator 9020, einen Fehlerspeicher 903() und eine Analysevorrichtung 9040;
Der Signalgenerator 9010 erzeugt Zeilenadreßsignale RA0 bis 13, Spaltenadreßsignal CA0 bis 8 und Schreibdaten CD, die zum Testen benutzt werden, und sieht sie für die Halbleiterspeichervorrichtung 8000 vor, die der Gegenstand der Messung ist.
Obwohl es nicht gezeigt ist, erzeugt der Signalgenerator 9010 auch andere Steuersignale wie ein Schreibfreigabesignal WE, ein Chipauswahlsignal/CS, ein Zeilenadreßstrobesignal/RAS und ein Spaltenadreßstrobesignal /CAS, die für eine Halbleiterspeichervorrichtung 8000 unter Messung vorgesehen sind.
Weiter erzeugt der Signalgenerator 9010 Erwartungswertdaten ED, die den Schreibdaten bei der Herausschreibtätigkeit in dem Testmodus entsprechen. Der Komparator 9020 vergleicht die von der Halbleiterspeichervorrichtung 8000 ausgegebenen Daten mit den Erwartungswertdaten ED zum Bestimmen, ob die Halbleiterspeichervorrichtung 8000 unter Messung die wichtigen Daten ausgibt. Das Bestimmungsresultat wird als ein Bestanden/Versagen-Signal P/F ausgegeben.
Der Fehlerspeicher 9030 enthält Speicherelemente identisch in der Zahl wie die der Speicherzellen in der Halbleiterspeichervorrichtung 8000 unter Messung.
Der Fehlerspeicher 9030 speichert den Pegel der Bestimmung des resultierenden Signales P/F, das von dem Komparator 9020 ausgegeben ist, in dem Speicherelement, das durch die Zeilenadreßsignale RA0 bis 13 und Spaltenadreßsignale bis CA0 bis 8 bestimmt ist, die von dem Signalgenerator 9010 ausgegeben sind.
Die Analysevorrichtung 9040 liest die Daten aus dem Fehlerspeicher 9030 aus zum Analysieren, welche der Ersatzzeile und der Ersatzspalte des defekten Speichers zur Reparatur ersetzt werden sollte.
Die Analysevorrichtung 9040 sieht die Adresse des defekten Speichers, der zu reparieren ist, für eine Reparaturvorrichtung, zum Beispiel eine Laserdurchtrennungsvorrichtung vor. Die Laserdurchtrennungsvorrichtung programmiert den Wert der defekten Adresse durch Durchtrennen des Schmelzelementes, das in der Halbleiterspeichervorrichtung 8000 vorgesehen ist. Einzelheiten des Laserdurchtrennens sind zum Beispiel in der Japanischen Patentoffenlegungsschrift 4-330710 offenbart.
Bei einem herkömmlichen Speichertestgerät 9000 muß die Kapazität des Fehlerspeichers 9030 vergrößert werden, was die Vergrößerung der Speicherkapazität der Halbleiterspeichervorrichtung 8000 unter Messung wiederspiegelt. Der Fehlerspeicher 9030 ist teuer und muß einen Hochgeschwindigkeitsbetrieb ermöglichen. Daher gab es ein Problem, das die Zunahme der Kapazität des Fehlerspeichers 9030 teuer ist.
Kürzlich werden eine Halbleiterspeichervorrichtung mit einer eingebauten Testvorrichtung oder ein Halbleiterbauelement, das eine Halbleiterspeichervorrichtung mit einer eingebauten Testvorrichtung enthält, hergestellt. Die Halbleitervorrichtung enthält einen Signalgenerator 9010, der das Testen ausführt ohne ein Speichertestgerät. Obwohl eine Erfassung durchgeführt werden kann, ob es eine defekte Speicherzelle in dem Speicherfeld in solchen Halbleiterspeichervorrichtungen oder Halbleiterbauelementen mit der eingebauten Testvorrichtung gibt, war es schwierig, einen Test zu bewirken, der die Redundanzanalysefunktion selbst realisiert. Die Redundanzanalyse konnte nicht ausgeführt werden, da es schwierig war in einer Halbleiterspeichervorrichtung oder einem Halbleiterbauelemente einen Fehlerspeicher 9030 unterzubringen, der einen großen Kapazitätsbetrag gleich dem der Halbleiterspeichervorrichtung unter Messung oder der Halbleiterspeichervorrichtung, die ein Halbleiterbauelement enthält, benötigt.
Aus Kim H. u. a.: "Build in self-repair for embedded high density SRAM" International Test Conference, USA, New York, N.Y.: IEEE, Bd. Conf. 29, 1998, Seiten 112-119 kann ein Standard-SRAM mit einem Feld von Speicherzellen entnommen werden. Der SRAM enthält ein Ersatzspeicherfeld in Form von einer oder mehreren Ersatzspeicherspalten und/oder Ersatzspeicherzeilen. Eine Testschaltung ist vorgesehen, die eine defekte Speicherzelle in dem normalen Speicherzellenfeld erkennt und bestimmt, welche Ersatzspeicherzelle für die Ersetzung zu benutzen ist. Die Testschaltung enthält eine Signalgeneratorschaltung, die Adreßsignale erzeugt, eine Komparatorschaltung, die Startdaten und Erwartungswertdaten bei der Testauslesetätigkeit vergleicht, eine Adreßspeicherschaltung zum Speichern einer Defektadresse und eine Bestimmungsschaltung, die bestimmt, welche Ersatzspeicherzelle zu benutzen ist. Die Fehlerinformation wird in RCU eingegeben, wenn die fehlerhafte Spate nicht zuvor als fehlerhaft identifiziert worden ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichervorrichtung oder ein Halbleiterbauelement, das eine Halbleiterspeichervorrichtung enthält, oder ein Halbleiterbauelement, das eine Halbleiterspeichervorrichtung mit einer eingebauten Testgerätschaltung enthält, vorzusehen, die eine defekte Speicherzelle erkennen kann und die die defekte Speicherzelledurch eine Redundanzspeicherzelle ersetzen kann, insbesondere soll die Testvorrichtung eine defekte Speicherzelle mit einer Redundanzspeicherzelle erkennen, insbesondere soll die Testvorrichtung eine defekte Speicherzelle schnell erkennen und die Redundanzanalyse mit einem einfachen Aufbau durchführen können, selbst in dem Fall, in dem die Speicherkapazität der Halbleiterspeichervorrichtung unter Messung oder die Halbleiterspeichervorrichtung, die eine Halbleiterspeichervorrichtung unter Messung enthält, vergrößert ist.
Solche Aufgaben werden gelöst durch eine Halbleitervorrichtung nach dem unabhängigen Anspruch 1.
Bevorzugte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Der Hauptvorteil der vorliegenden Erfindung ist der, daß eine Testschaltung mit einer Redundanzanalysefunktion in die Halbleitervorrichtung selbst eingesetzt werden kann, die eine Defektspeicherzellenerkennung und eine Redundanzanalyse mit entsprechend niedriger Schaltungskomplexität durchführen kann.
Ein anderer Vorteil der Erfindung ist es, daß Information, die mit allen Defektadressen entsprechend den Speicherzellen, die zu ersetzen sind, verknüpft sind, erhalten werden kann.
Ein weiterer Vorteil der vorliegenden Erfindung ist der, daß eine schnelle Erkennung einer defekten Speicherzelle und Redundanzanalyse mit einem einfachen Aufbau realisiert werden kann, selbst wenn die Speicherkapazität der Halbleiterspeichervorrichtung unter Messung oder der Halbleiterspeichervorrichtung, die eine Halbleitervorrichtung unter Messung enthält, vergrößert wird.
Die vorangehenden und anderen Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden ersichtlicher aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung, wenn sie in Zusammenhang mit den begleitenden Zeichnungen genommen wird.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein schematisches Blockschaltbild, das einen gesamten Aufbau einer dynamischen Halbleiterspeichervorrichtung 1000 gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 2 ist ein schematisches Blockschaltbild zum Beschreiben eines Aufbaues einer BIST-Schaltung 2000 von Fig. 1.
Fig. 3 ist ein schematisches Blockschaltbild zum Beschreiben eines Aufbaues eines Adreßersetzungsbestimmers 3000 von Fig. 2.
Fig. 4 ist ein Schaltbild, das einen Aufbau einer TG-Zelle von Fig. 3 zeigt.
Fig. 5 ist ein schematisches Blockschaltbild zum Beschreiben eines Aufbaues einer ersten Ersetzungsbestimmungseinheit 3100.1 von Fig. 3.
Fig. 6 und 7 sind Zeitablaufdiagramme zum Beschreiben einer Tätigkeit des Adreßersetzungsbestimmers 3000.
Fig. 8 ist ein schematisches Blockschaltbild, das einen Aufbau eines Testgerätes 4000 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 9 ist ein schematisches Bild zum Beschreiben der Änderung in dem Zustand eines jeden Speicherzellenzuges.
Fig. 10 und 11 sind schematische Blockschaltbilder, die die linke Hälfte beziehungsweise die rechte Hälfte eines Adreßersetzungsbestimmers 5000 gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigen.
Fig. 12 und 13 sind Zeitablaufdiagramme zum Beschreiben eines Betriebes des Adreßersetzungsbestimmers 5000.
Fig. 14 ist ein systematisches Bild zum Beschreiben der Änderung in dem Zustand eines jeden Speicherzellenzuges, wenn es drei Ersatzzeilen und drei Ersatzspalten gibt.
Fig. 15 ist ein schematisches Blockschaltbild, das einen Aufbau eines Adreßersetzungsbestimmers 6000 gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 16 ist ein schematisches Blockschaltbild, das einen Aufbau einer jeden C-Zelle zeigt.
Fig. 17 ist ein schematisches Blockschaltbild zum Beschreiben eines Aufbaues einer Zeilenersetzungsbestimmungseinheit 6100.1 von Fig. 15.
Fig. 18A und 18B sind Zeitablaufdiagramme zum Beschreiben eines Betriebes des Adreßersetzungsbestimmers 6000.
Fig. 19 ist ein schematisches Blockschaltbild, das einen Aufbau einer Redundanzschaltung zeigt, die entsprechend einer Speicherfeldeinheit 8010 einer Halbleiterspeichervorrichtung vorgesehen ist.
Fig. 20 ist ein schematisches Blockschaltbild, das den Aufbau eines Speichertestgeräts 9000 zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Erste Ausführungsform

Fig. 1 ist ein schematisches Blockschaltbild, das einen gesamten Aufbau einer dynamischen Halbleiterspeichervorrichtung (hier im folgenden als DRAM bezeichnet) 1000 gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. Es ist zu verstehen, daß die eingebaute Testschaltung der vorliegenden Erfindung nicht darauf begrenzt ist, in den DRAM 1000 von Fig. 1 eingesetzt zu werden, sondern sie ist auf das Testen einer Halbleiterspeichervorrichtung anwendbar, die in einer Halbleitervorrichtung enthalten ist, wie aus der folgenden Beschreibung ersichtlich wird.
Es wird Bezug genommen auf Fig. 1, der DRAM 1000 enthält eine Steuersignaleingangsanschlußgruppe 11, die Steuersignale wie ein Zeilenadreßstrobesignal/RAS, ein Spaltenadreßstrobesignal/CAS, ein Schreibfreigabesignal/WE, ein Chipfreigabesignal/CE und ein Taktfreigabesignal CKE empfängt, eine Adreßeingangsanschlußgruppe 13, die Adreßsignale A0 bis Ai (i: natürliche Zahl) empfängt, eine Dateneingangs/Ausgangsanschlußgruppe 15 zum Eingeben/Ausgeben von Daten, einen Vcc-Anschluß 18, der ein externes Stromversorgungspotential Vcc empfängt, und einen Vss-Anschluß 19, der ein Massepotential Vss empfängt.
Ein an die Steuersignaleingangsanschlußgruppe 11 angelegtes Signal CKE ist ein Signal zum Bezeichnen, daß eine Eingabe eines Steuersignales an den Chip erlaubt ist.
Der DRAM 1000 enthält weiter eine Steuerschaltung 26, die ein internes Steuersignal erzeugt, das den Betrieb des gesamten DRAM 1000 gemäß einem Steuersignal steuert, einen internen Steuersignalbus 72, durch den das interne Steuersignal übertragen wird, einen Adreßpuffer 30, der ein externes Adreßsignal von der Adreßeingangsanschlußgruppe 13 empfängt, zum Erzeugen eines internen Adreßsignales, und ein Speicherzellenfeld 100 mit einer Mehrzahl von Speicherzellen MC, die in einer Matrix angeordnet sind.
Ein internes Adreßsignal bedeutet interne Zeilenadreßsignale RA0 bis 13 und /RA0 bis 13, die komplementär zueinander sind und aus externen Zeilenadreßsignalen RA0 bis 13 erzeugt sind, und interne Spaltenadreßsignale CA0 bis 8 und /CA0 bis 8, die komplementär zueinander sind und aus externen Spaltensignalen CA0 bis 8 erzeugt sind.
Die Speicherzelle MC wird durch einen Kondensator zum Halten von Daten und einen Zugriffstransistor GM dargestellt, dessen Gate mit einer Wortleitung WL verbunden ist, die jeder Zeile entspricht.
In dem Speicherzellenfeld 100 ist eine Wortleitung WL entsprechend für jede Zeile von Speicherzellen vorgesehen, und Bitleitungen BL, /BL sind entsprechend für jede Spalte von Speicherzellen vorgesehen.
Das Speicherzellenfeld 100 von Fig. 1 enthält ein normales Speicherzellenfeld 100, eine Ersatzzeile SR und eine Ersatzspalte SC ähnlich wie die Speicherzellenfeldeinheit 8010 von Fig. 19.
In dem Speicherzellenfeld 100 sind zwei Ersatzzeilen SR1 und SR2 als Ersatzzeile SR vorgesehen, und zwei Ersatzspalten SC1 und SC2 sind als Ersatzspalte SC vorgesehen.
Der DRAM 100 enthält weiter eine eingebaute Selbsttestschaltung (im folgenden als BIST-Schaltung bezeichnet) 2000, die eine defekte Speicherzelle in dem DRAM 1000 erkennt und eine Testtätigkeit zum Bewirken der Ersetzung durch eine Ersatzzeile SR oder eine Ersatzspalte SC ausführt.
Die BIST-Schaltung 2000 ist unter der Kontrolle einer Steuerschaltung 26 zum Vorsehen von internen Zeilen- und Spaltenadreßsignalen von dem Adreßpuffer 30 direkt an einen Zeilendekoder 40, einen Ersatzzeilendekoder 42, einen Spaltendekoder 50 und einen Ersatzspaltendekoder 52 in einem normalen Betriebsmodus. Die BIST-Schaltung 2000 empfängt durch die Dateneingangs/Ausgangsanschlußgruppe 15 Schreibdaten, die von einem Eingangs/Ausgangspuffer 85 gepuffert werden und von einer Schreibtreiberschaltung 80 vorgesehen werden. Die Schreibdaten werden direkt an ein Spaltenauswahlgatter 2000 bei einem normalen Betrieb ausgegeben.
In dem Testmodus sieht die BIST-Schaltung 2000 für den Zeilendekoder 40, den Ersatzzeilendekoder 42, den Spaltendekoder 50 und den Ersatzspaltendekoder 52 ein internes Adreßsignal vor, das innerhalb der BIST-Schaltung 2000 erzeugt ist, nicht direkt von dem Adreßpuffer 30. Testdaten werden in das Speicherzellenfeld 100 durch Anlegen an ein Spaltenauswahlgatter 200 von Testschreibdaten geschrieben, die innerhalb der BIST-Schaltung 2000 erzeugt sind, nicht Daten, die von dem Schreibtreiber 80 angelegt werden.
Wenn die Schreibtätigkeit in dem Testmodus beendet ist, erzeugt die BIST-Schaltung 2000 ein internes Adreßsignal wieder zum Auslesen der sequentiell geschriebenen Daten. Die BIST-Schaltung 2000 erfaßt sequentiell die Position einer defekten Speicherzelle in dem normalen Speicherzellenfeld 100 gemäß dem Vergleichsresultat zwischen den ausgelesenen Daten und den Erwartungswertdaten ED. Dann wird die Bestimmung durchgeführt, mit welcher Kombination eine Ersatzzeile SR und einer Ersatzspalte SC die Mehrzahl von Defektzeilenadressen und Defektspaltenadressen entsprechend der Mehrzahl von defekten Speicherzellen zu ersetzen ist.
Nach Beendigung der Lesetätigkeit in dem Testmodus speichern der Ersatzzeilendekoder 42 und der Ersatzspaltendekoder 52 auf nichtflüchtige Weise die entsprechenden Defektzeilen- und spaltenadressen, die zu ersetzen sind, gemäß der Bestimmung der BIST-Schaltung 2000. Daher kann ein Aufbau einschließlich eines nichtflüchtigen Speicherelementes, der elektrisch eine Ersetzungsadresse schreiben und lesen kann, die von der BIST- Schaltung 2000 bezeichnet ist, für den Ersatzzeilendekoder 42 und den Ersatzspaltendekoder 52 vorgesehen werden. Alternativ ein Aufbau, bei dem die Adresse entsprechend der zu ersetzenden Speicherzelle an eine externe Quelle an dem Ende der Testtätigkeit ausgegeben werden kann. In diesem Fall kann ein externes Testgerät einen Befehl für eine Reparaturvorrichtung gemäß der ausgegebenen Ersetzungsadresse vorsehen, wodurch die Reparaturvorrichtung das Schmelzelement des Ersatzzeilendekoders 42 und des Ersatzspaltendekoders 52 durchtrennt, wie in dem herkömmlichen Fall.
Der oben beschriebenen Redundanzanalyse durch die BIST-Schaltung 2000 folgend sind die normalen Auslese- und Schreibtätigkeiten auszuführen.
Bei den normalen Lese- und Schreibtätigkeiten macht ein Wortleitungstreiber 45 selektiv eine entsprechende Wortleitung WL gemäß der Ausgabe des Zeilendekoders 40 aktiv, der ein internes Zeilenadreßsignal von dem Adreßpuffer 30 dekodiert. Hier aktiviert der Ersatzzeilendekoder 42 die Wortleitung WL der Ersatzzeile SR und legt einen Befehl an den Zeilendekoder 40 an zum Verhindern einer Zeilenauswahltätigkeit, wenn die in einer nichtflüchtigen Weise gespeicherte Defektzeilenadresse zu der internen Zeilenadresse von dem Adreßpuffer 30 paßt.
Gemäß der Ausgabe des Spaltendekoders 50, der ein internes Spaltenadreßsignal von dem Adreßpuffer 30 dekodiert, macht der Spaltendekoder 50 ein Spaltenauswahlsignal aktiv. Der Ersatzspaltendekoder 52 aktiviert das Spaltenauswahlsignal entsprechend der Ersatzspalte SC und legt einen Befehl an den Spaltendekoder 50 an zum verhindern einer Auswahltätigkeit, wenn das interne Spaltenadreßsignal von dem Adreßpuffer zu der gespeicherten Defektspaltenadresse paßt.
Das Spaltenauswahlsignal wird an das Spaltenauswahlgatter 200 durch eine Spaltenauswahlleitung 54 angelegt. Das Spaltenauswahlgatter 200 verbindet selektiv einen Leseverstärker 60, der die Daten eines Bitleitungspaares BL, /BL verstärkt, entsprechend dem Spaltenauswahlsignal mit einer I/O-Leitung 76. Die I/O-Leitung 76 überträgt die gespeicherten Daten zu/von einem Dateneingangs-/Ausgangsanschluß 15 über einen Ausleseverstärker/Schreibtreiber 80 und einen Eingangs/Ausgangspuffer 85. Folglich werden die gespeicherten Daten zwischen dem Dateneingangs/Ausgangsanschluß 15 und der Speicherzelle MC in dem normalen Betriebsmodus übertragen.
Die Steuerschaltung 26 erzeugt ein internes Steuersignal zum Steuern der internen Tätigkeit des DRAM 1000 wie Signale SON und ZSOP, um den Leseverstärker 60 leitend zu machen, wenn die Steuerung des Beginnes/der Beendigung der Testtätigkeit der BIST-Schaltung 2000 ausgeführt wird oder wenn eine Auslesetätigkeit durch eine Kombination externer Steuersignale bestimmt wird.
Der DRAM 1000 enthält weiter eine interne Potentialerzeugungsschaltung 70, die das externe Stromversorgungspotential Vcc und das Massepotential Vss empfängt zum Erzeugen eines internen Stromversorgungspotentiales Vdds entsprechend dem Potential eines H-Pegels (logisches Hoch) des Bitleitungspaares. Das erzeugte Potential wird an den Leseverstärker 60 geliefert.
Es wird Bezug genommen auf Fig. 2, die BIST-Schaltung 2000 enthält eine BIST-Steuereinheit 2010 zum Steuern einer Tätigkeit eines eingebauten Tests gemäß der Steuerung von der Steuerschaltung 26, einen Testsignalgenerator 2020, der die internen Zeilenadreßsignale RA0 bis 13, /RA0 bis 13, die internen Spaltenadreßsignale CA0 bis 8, /CA0 bis 8, die Testschreibdaten TD und die Erwartungswertdaten ED während der Tätigkeit des eingebauten Tests unter der Steuerung der BIST-Steuereinheit 2010 erzeugt, einen Multiplexer 2030 unter der Steuerung der BIST- Steuereinheit 2010, der die internen Zeilenadreßsignale RA0 bis 13, /RA0 bis 13 von dem Adreßpuffer 30 und das interne Zeilenadreßsignal von dem Testsignalgenerator 2020 empfängt zum selektiven Anlegen eines der internen Zeilenadreßsignale an den Zeilendekoder 40 und den Ersatzzeilendekoder 42 gemäß dem Betriebsmodus, einen Multiplexer 2040 unter der Steuerung der BIST- Steuereinheit 2010, der die internen Spaltenadreßsignale CA0 bis 8, /CA0 bis 8 von dem Adreßpuffer 30 und das interne Spaltenadreßsignal von dem Testsignalgenerator 2020 empfängt zum selektiven Vorsehen eines der internen Spaltenadreßsignale für den Spaltendekoder 50 und den Ersatzspaltendekoder 52 gemäß dem Betriebsmodus, einen Multiplexer 2050 unter der Steuerung der BIST-Steuereinheit 2010, der Schreibdaten WD von dem Schreibtreiber 80 und Testschreibdaten TD von dem Testsignalgenerator 2020 empfängt zum Vorsehen von einem der Schreibdatenwerte für das Spaltenauswahlgatter 200 gemäß dem Betriebsmodus, einen Komparator 2060, der die von der Spaltenauswahlschaltung 200 ausgelesenen Daten RD mit den Erwartungswertdaten ED von dem Testsignalgenerätor 2020 vergleicht zum Ausgeben eines Bestanden/Versagen-Signales P/F gemäß der Übereinstimmung/Fehlübereinstimmung des Vergleichsresultates bei einer Auslesetätigkeit in dem Modus des eingebauten Tests, und ein Adreßersetzungsbestimmer 3000, der ein internes Spaltenadreßsignal und ein internes Zeilenadreßsignal von dem Testsignalgenerator 2020 während des Modus des eingebauten Tests empfängt und auf die Aktivierung des Bestanden/Versagen-Signales P/F von dem Komparator 2060 reagiert (wenn die Daten ED nicht zu den Daten RD passen) zum Speichern der Defektadresse in dem normalen Speicherzellenfeld 100 und zum Bestimmen der Defektadresse der defekten Speicherzelle, die durch die Ersatzzeile SR und die Ersatzspalte SC zu ersetzen ist.
Wenn der Ersatzzeilendekoder 42 und der Ersatzspaltendekoder 52 nichtflüchtige Speicherelemente enthalten, die elektrisch gemäß dem Vergleichsresultat des Adreßersetzungsbestimmers 3000 neu beschrieben werden können, programmiert die BIST-Steuereinheit 2010 die Defektadresse in diese nichtflüchtigen Speicherelemente entsprechend der zu ersetzenden defekten Speicherzelle. Die BIST-Steuereinheit 2010 liest auch die zu ersetzende Defektadresse gemäß dem Bestimmungsresultat des Adreßersetzungsbestimmers 3000 aus und sieht die ausgelesene Defektadresse nach außen von der Eingangs/Ausgangsanschlußgruppe 15 über den Verstärker 80 und den Eingangs/Ausgangspuffer 85 vor.
Vor der Beschreibung des Aufbaues des Adreßersetzungsbestimmers 3000 von Fig. 2 unter Bezugnahme auf Fig. 3 wird die Prozedur des Ersetzens der Defektadresse in dem Speicherzellenfeld 100 von Fig. 1 durch die Ersatzzeile SR und die Ersatzspalte SC im folgenden zusammengefaßt.
Es sei angenommen, daß die gleichen defekten Speicherzellen in der Speicherzellenfeldeinheit 8010 von Fig. 19 in dem Speicherzellenfeld 100 der vorliegenden Auführungsform begegnet wird.
Es wird wieder Bezug genommen auf Fig. 19, acht defekte Speicherzellen IBM1 bis DBM8 werden erkannt, während sequentiell die Zeilenadresse und auch die Spaltenadresse geändert werden. Das Vorhandensein einer defekten Speicherzelle wird in der Sequenz der defekten Speicherzellen DEM1 bis DBM8 erkannt.
In dem Fall, in dem ein Defektadressenersetzungsvorgang entsprechend den defekten Speicherzellen mit den zwei Ersatzzeilen SR1 und SR2 und den zwei Ersatzspalten SC1 und SC2 auszuführen ist, gibt es den Fall, in dem alle defekten Speicherzellen repariert werden oder nicht in Abhängigkeit davon, in welcher Reihenfolge die Ersatzzeile und die Ersatzspalte die normale Speicherzellenzeile oder die normale Speicherzellenspalte entsprechend der defekten Speicherzelle ersetzt.
In dem Fall zum Beispiel in dem die defekte Speicherzelle DBM1 (Zeilenadresse RF1, Spaltenadresse CF1) durch die Ersatzzeilenspeicherzelle SRM1 ersetzt wird, werden die defekten Speicherzellen DBM2 bis DBM4 (Zeilenadresse: beide RF2; Spaltenadresse: CF2, CF3 bzw. CF4) durch die zweite Ersatzzeilenspeicherzelle SRM2 ersetzt, die defekten Speicherzellen DBM5 bis DBM7 (Spaltenadresse: beide CF5; Zeilenadresse: RF3, RF4 bzw. RF5) werden durch die erste Ersatzspaltenspeicherzelle SCM1 ersetzt, und die defekte Speicherzelle DBMB (Zeilenadresse: RF8; Spaltenadresse: CF8) wird durch die zweite Ersatzspaltenspeicherzelle SCM2 ersetzt, alle defekten Speicherzellen DBM1 bis DBM8 können durch die zwei Ersatzzeilen SR1 und SR2 und die zwei Ersatzspalten SC1 und SC2 ersetzt werden.
Wenn die Ersetzung in einer Reihenfolge ausgeführt wird des Ersetzens der defekten Speicherzelle DBM1 durch die erste Ersatzspaltenspeicherzelle SCM1, die defekte Speicherzelle DBM2 durch die zweite Ersatzspaltenspeicherzelle SCM2 und dann die dritte defekte Speicherzelle DBM3 durch die erste Ersatzzeilenspeicherzelle SRM1 und die fünfte defekte Speicherzelle DBM5 durch die zweite Ersatzzeilenspeicherzelle SRM2 ausgeführt, können nicht alle defekten Speicherzellen durch Ersetzen durch die zwei Ersatzzeilen und zwei Ersatzspalten repariert werden.
Somit wird in dem Vorgang, in dem eine defekte Speicherzelle sequentiell erkannt und ersetzt wird durch eine Ersatzzeile oder Ersatzspalte, die Reparatur erlaubt oder nicht in Abhängigkeit der Reihenfolge des Ersetzungsvorganges der Ersatzzeile und der Ersatzspalte als auch der Verteilung der defekten Speicherzellen in dem normalen Speicherfeld.
In dem Fall von zwei Ersatzzeilen und zwei Ersatzspalten gibt es die folgenden sechs Arten von Kombinationen der Reihenfolge, in der sequentiell eine erkannte defekte Speicherzelle durch eine Ersatzzeile und eine Ersatzspalte ersetzt wird in Abhängigkeit der Reihenfolge des Schrittes, der die Ersetzung durch eine Ersatzzeile oder eine Ersatzspalte aus den vier Schritten der entsprechenden Ersetzungen ausführt.
In dem folgenden bedeutet R den Fall, in dem die Ersetzung mit einer Ersatzzeile durchgeführt wird, und C stellt den Fall dar, in dem die Ersetzung mit einer Ersatzspalte ausgeführt wird.
Fall 1: R -> R -> C -> C
Fall 2: R -> C -> R -> C
Fall 3: R -> C -> C -> R
Fall 4: C -> R -> R -> C
Fall 5: C -> R -> C -> R
Fall 6: C -> C -> R -> R
Solche Kombinationen können bestimmt werden, wenn der Schritt aus den vier Schritten, der zur Ersetzung mit einer Ersatzzeile auszuführen ist, definiert ist. Die Gesamtzahl solcher Kombinationen entspricht der Zahl der Kombinationen von (2+2)C&sub2; = 4!/(2!·2!) = 6, wenn zwei von insgesamt 4 (2 Ersatzzeilen + 2 Ersatzspalten) auszugeben sind. Hier bedeutet k! die Fakultät der natürlichen Zahl k.
Allgemeiner, wenn es m Ersatzzeilen und n Ersatzspalten gibt, entspricht die solcher Kombinationen (m+n)Cn = (m+n)Cm = (m+n)!/(m! · n!) Arten.
Wenn alle defekten Speicherzellen schließlich durch zwei Ersatzzeilen und zwei Ersatzspalten ersetzt und repariert werden können, gibt es unausweichlich eine Ersetzungsvorgangssequenz einer Ersatzzeile und einer Ersatzspalte aus den obigen sechs Arten der Sequenz, die erlaubt, daß alle defekten Speicherzellen repariert werden.
Bei dem Adreßersetzungsbestimmer 3000 von Fig. 3 wird ein Aufbau der parallelen Verarbeitung der sechs Arten realisiert zum Erlauben, daß jede der obigen sechs Arten parallel bestimmt wird.
Es wird Bezug genommen auf Fig. 3, der Adreßersetzungsbestimmer 3000 enthält eine erste bis eine sechste Ersetzungsbestimmungseinheit 3100.1 bis 3100.6 zum Bestimmen, ob eine Reparatur möglich ist oder nicht durch Ersetzen der Defektadresse, wenn der Defektadressenersetzungsvorgang entsprechend jedem der obigen Fälle 1 bis 6 ausgeführt wird.
Die Adreßersetzungsbestimmungseinheit 3000 enthält weiter Zeilenadreßspeichereinheiten RM1 bis RM6, von jeder die Zeilenadresse speichert, die durch die zwei Ersatzzeilenadresse zu ersetzen ist, und Spaltenadreßspeichereinheiten CM1 bis CM6, die die Spaltenadresse speichern, die durch die zwei Spaltenadressen zu ersetzen ist, entsprechend der ersten Ersetzungsbestimmungseinheit 3100.1 bis zu der sechsten Ersetzungsbestimmungseinheit 3100.6.
Eine Zeilenadreßspeichereinheit RM1 und eine Spaltenadreßspeichereinheit CM1 sind entsprechend der ersten Ersetzungsbestimmungseinheit 3100.1 vorgesehen, die dem obigen Fall 1 entspricht, d. h. des Vorganges des Ausführens der Ersetzung durch kontinuierlich zweimal durch eine Ersatzzeile und dann das Ausführen der Ersetzung durch kontinuierlich zweimal mit einer Ersatzspalte.
Die Zeilenadreßspeichereinheit RM1 enthält einen Speicherzellenzug CMR11 zum Speichern der Adresse der zu ersetzenden Zeile durch die erste Ersatzzeile SR1, und einen Speicherzellenzug MCR12 zum Speichern der Adresse der Zeile, die durch die zweite Ersatzzeile SR2 zu ersetzen ist.
Die Spaltenadreßspeichereinheit CM1 enthält einen Speicherzellenzug MCC11 zum Speichern der Adresse der Spalte, die mit der ersten Ersatzspalte SC1 zu ersetzen ist, und einen Speicherzellenzug MCC12 zum Speichern der Adresse der Spalte, die mit der zweiten Ersatzspalte SC2 zu ersetzen ist.
Da die erste Ersetzungsbestimmungseinheit 3100.1 im obigen Fall 1 entspricht, wird eine Bestimmung durchgeführt, ob das gegenwärtige interne Adreßsignal in den Speicherzellenzug zu jeder Aktivierung des Bestanden/Versagen-Signales P/F in der Sequenz des Speicherzellenzuges MCR11, des Speicherzellenzuges MCR12, des Speicherzellenzuges MCC11 und des Speicherzellenzuges MCC12 entsprechend zu der Zeilenadreßspeichereinheit RM1 und der Spaltenadreßspeichereinheit CM1 zu schreiben ist.
Ladeschaltungen CPR11, CPR12, CPC11, CPC12 sind entsprechend zu Speicherzellenspalten MCRil, MCR12, MCC11, MCC12 vorgesehen. Jede der Vorladeschaltungen CPR11 bis CPC12 lädt eine Übereinstimmungsbestimmungsleitung MHL, die entsprechend den Speicherzellenzügen MCR11 bis MCC12 vorgesehen sind, gemäß einem Signal φ auf einen H-Pegel auf.
Die Speicherzellenspalten MCR11 und MCR12 enthalten eine TG- Zelle, die entsprechend den 14 Sätzen von internen Zeilenadreßsignalen RA0, /RA0 bis zu den internen Zeilenadreßsignalen RA13, /RA13 vorgesehen sind, zum Speichern der Pegel dieser Signale.
Ähnliche enthalten die Speicherzellenzüge MCC11 und MCC12 eine TG-Zelle, die entsprechend den Sätzen der internen Spaltenadreßsignale CA0, /CA0 bis zu den internen Spaltenadreßsignalen CA8, /CA8 vorgesehen sind, zum Speichern der Signalpegel dieser Signale.
Die TG-Zelle in der Zeilenadreßspeichereinheit RM1 und der Spaltenadreßspeichereinheit CM1 speichert den Pegel eines entsprechenden internen Zeilenadreßsignales oder internen Spaltenadreßsignales als Reaktion darauf, daß die Schreibaktivierungsleitung TWL einen aktiven Pegel (H-Pegel) gemäß der Bezeichnung von einer entsprechenden ersten Ersetzungsbestimmungseinheit 3100.1 annimmt.
Die Übereinstimmungsbestimmungsleitung MHL, die auf den H-Pegel vorgeladen ist, hält den H-Pegel, wenn der Pegel des Adreßsignales, das bereits in dem Speicherzellenzug gespeichert ist, zu dem gegenwärtigen Pegel der internen Adreßsignale RA0, /RA0 bis RA13, /RA13 oder der internen Spaltenadreßsignale CA0, /CA0 bis CA8, /CA8 paßt, die an den Adreßersetzungsbestimmer 3000 angelegt sind. Wenn die Pegel der Adreßsignale nicht passen, wird die Übereinstimmungsbestimmungsleitung MHL auf einen L-Pegel getrieben.
Ebenfalls sind Flip-Flop-Schaltungen SFR11, SFR12, SFC11 und SFC12 entsprechend den Speicherzellenzügen MCR11, MCR12, MCC11 bzw. MCC12 vorgesehen. Die Flip-Flop-Schaltungen SFR11 bis SFC12 weisen jeweils Pegel auf, die durch ein Rücksetzsignal RST vor dem Beginn der Testtätigkeit zurückgesetzt werden und als Reaktion auf die Schreibauswahlleitung TWL des entsprechenden Speicherzellenzuges, die einen aktiven Zustand (H-Pegel) annimmt, gesetzt werden.
Die zweite Ersetzungsbestimmungseinheit 3100.2 ist mit einer Zeilenadreßspeichereinheit RM2 und einer Spaltenadreßspeichereinheit CM2 entsprechend dem Vorgang des abwechselnden Ausführens der Ersetzung durch eine Ersatzzeile und der Ersetzung durch eine Ersatzspalte versehen. Die zweite Ersetzungsbestimmungseinheit 3100.2 bestimmt, ob das gegenwärtige interne Adreßsignal in den Speicherzellenzug zu schreiben ist bei jeder Aktivierung des Bestanden/Versagen-Signales P/F in der Sequenz eines Speicherzellenzuges MCR21, eines Speicherzellenzuges MCC22, eines Speicherzellenzuges MCR22 und eines Speicherzellenzuges MC22 in der entsprechenden Zeilenadreßspeichereinheit RM2 und Spaltenadreßspeichereinheit CM2. Der verbleibende Aufbau ist ähnlich zu dem der ersten Ersetzungsbestimmungseinheit 3100.1.
Das Gleiche trifft für die dritte bis sechste Ersetzungsbestimmungseinheit 3100.3 bis 3100.6 zu, wobei der entsprechende Speicherzellenzug und die Reihenfolge des Schreibens in den Speicherzellenzug unterschiedlich sind. Der verbleibende Aufbau ist ähnlich zu der Ersetzungsbestimmungseinheit 3100.1, und die Beschreibung davon wird nicht wiederholt.
Gemäß dem obigen Aufbau ist die Ersetzungsbestimmungseinheit 3100.1 tätig, wie im folgenden angegeben wird.
Wenn das Bestanden/Versagen-Signal P/F aktiv gemacht wird, macht die erste Ersetzungsbestimmungseinheit 3100.1 die Schreibauswahlleitung TWL des Speicherzellenzuges MCR11 aktiv. Als Reaktion wird der Pegel der Flip-Flop-Schaltung SRF11 entsprechend dem Speicherzellenzug MCR11 gesetzt, und ein Datenwert wird gespeichert, der anzeigt, daß ein Adreßsignal bereits in diesem Speicherzellenzug MCR11 geschrieben worden ist.
Wenn das Bestanden/Versagen-Signal P/F wieder aktiv gemacht wird, führen die entsprechenden TG-Zellen den Vergleich zwischen dem in dem Speicherzellenzug MCR11 gespeicherten internen Zeilenadreßsignal und den Pegel des gegenwärtigen internen Zeilenadreßsignales durch. Der Pegel der Übereinstimmungsbestimmungsleitung MHL des Speicherzellenzuges MCR11 wird entsprechend dem Vergleichsresultat getrieben. Wenn die in dem Speicherzellenzug MCR11 gespeicherte interne Zeilenadresse zu der internen Zeilenadresse paßt, die der neu erkannten defekten Speicherzelle entspricht, macht die Ersetzungsbestimmungseinheit 3101.1 den Speicherzellenzug MCR12 nicht aktiv.
Wenn die in dem Speicherzellenzug MCR11 bereits gespeicherte interne Zeilenadresse nicht zu der internen Zeilenadresse paßt, die der neu erkannten defekten Speicherzelle entspricht, macht die erste Ersetzungsbestimmungseinheit 3100.1 die Schreibauswahlleitung TWL des Speicherzellenzuges MCR12 aktiv, der der zweite aktivierte Speicherzellenzug zu sein ist.
Die interne Zeilenadresse entsprechend der neu erkannten defekten Speicherzelle wird in den zweiten Speicherzellenzug MCR12 geschrieben, und der Pegel der Flip-Flop-Schaltung SFR12 entsprechend dem Speicherzellenzug MCR12 nimmt einen Setzzustand an.
Auf ähnliche Weise wird die interne Zeilenadresse oder interne Spaltenadresse, die bereits in dem Speicherzellenzug gespeichert sind, mit der internen Zeilenadresse oder der internen Spaltenadresse verglichen, die der defekten Speicherzelle entspricht, jedesmal wenn eine defekte Speicherzelle neu erkannt wird. Wenn die internen Zeilenadressen nicht passen, wird der entsprechende Speicherzellenzug gemäß der Sequenz des Falles 1 entsprechend der ersten Ersetzungsbestimmungseinheit 3100.1 aktiv gemacht.
Wenn dagegen die internen Zeilenadressen passen, macht die erste Ersetzungsbestimmungseinheit 3100.1 den Speicherzellenzug entsprechend der nächsten Reihenfolge nicht aktiv.
Schließlich ist die Bestimmung durchgeführt, daß alle defekten Speicherzellen ersetzt werden und repariert werden können durch Ersetzen der defekten Speicherzelle durch eine Ersatzzeile oder eine Ersatzspalte in der Reihenfolge entsprechend der ersten Ersetzungsbestimmungseinheit 3100.1, wenn die interne Zeilenadresse und die interne Spaltenadresse aller defekten Speicherzellen, die aufeinanderfolgend erkannt werden, zu der internen Zeilenadresse oder der internen Spaltenadresse paßt, die bereits in der Zeilenadreßspeichereinheit MR1 und der Spaltenadreßspeichereinheit CM1 während des Prüfens der normalen Speicherzelle in dem eingebauten Test gespeichert worden sind. Das Bestimmungsresultat wird an den Adreßersetzungsbestimmer 3000 der BIST- Steuereinheit 2010 als ein Reparaturfehlersignal RF angelegt.
Ein ähnlicher Aufbau entsprechend der ersten Ersetzungsbestimmungseinheit 3100.1 und zugehörigen Zeilen- und Spaltenadreßspeichereinheiten RM1 und CM1 ist jeweils für die zweite Ersetzungsbestimmungseinheit 3100.2 bis zu der sechsten Ersetzungsbestimmungseinheit 3100.6 vorgesehen. Jede Ersetzungsbestimmungseinheit aktiviert den Speicherzellenzug in der Zeilenadreßspeichereinheit und den Speicherzellenzug in der Spaltenadreßspeichereinheit entlang einer entsprechenden Sequenz auf der Grundlage der Entsprechung der zweiten Ersetzungsbestimmungseinheit 3100.2 bis zu der sechsten Ersetzungsbestimmungseinheit 3100.6 mit den Fällen 2 bis 6.
Wenn die defekten Speicherzellen in einen normalen Speicherzellenfeld 100R durch zwei Ersatzzeilen und zwei Ersatzspalten repariert werden können, wie in Fig. 1 gezeigt ist, hält das Reparaturfehlersignal RF von mindestens einer der ersten Ersetzungsbestimmungseinheit 3100.1 bis zur sechsten Ersetzungsbestimmungseinheit 3100.6 einen inaktiven Zustand (L-Pegel) selbst zu der Zeit, wenn die letzte defekte Speicherzelle erkannt ist.
Folglich liest die BIST-Steuereinheit 2010 das interne Zeilenadreßsignal und das interne Spaltenadreßsignal, die in der Zeilenadreßspeichereinheit und der Spaltenadreßspeichereinheit gespeichert sind, entsprechend der Ersetzungsbestimmungseinheit aus, die ein inaktives Reparaturfehlersignal RF vorsieht. Gemäß dem Auslesen des internen Zeilenadreßsignales und internen Spaltenadreßsignales können die zu repariere Zeilenenadresse - und Spaltenadresse programmiert werden in Hinblick auf die Ersatzzeilendekoder 42 und den Ersatzspaltendekoder 52.
Somit gibt es 2·6 = 12 Speicherzellenzüge für die Zeilenadreßeinheiten RM1 bis RM6. Es gibt 2·6 = 12 Speicherzellenzüge für die Spaltenadreßspeichereinheiten CM1 bis CM6. Daher gibt es insgesamt 24 Speicherzellenzüge.
Fig. 4 ist ein Schaltbild, das einen Aufbau der TG-Zelle von Fig. 3 zeigt.
Die TG-Zelle enthält eine Adreßsignalleitung ASL1 zum Übertragen eins internen Spaltenadreßsignales CAn oder eines internen Zeilenadreßsignales RAn (n: natürliche Zahl; n = 0 bis 13 für RAn und n = 0 bis 8 für CAn), ein Speicherelement BSE, das aus zwei Invertern INV1 und INV2 gebildet ist, einen N-Kanalzugriffstransistor TA1 zum Verbinden eines Speicherknotens n1 des Speicherelementes BSE mit der Adreßsignalleitung ASL1 gemäß dem Pegel der Signalleitung TWL, eine Adreßsignalleitung ASL2 zum Übertragen eines internen Adreßsignales /CAn oder /RAn komplementär zu den Signalen CAn oder RAn, einen N-Kanalzugriffstransistor TA2 zum Verbinden eines Speicherknotens n2 des Speicherelementes BSE mit der Adreßsignalleitung ASL2 gemäß dem Pegel der Signalleitung TWL, N-Kanaltransistoren T11 und T12, die in Reihe zwischen der Übereinstimmungsbestimmungsleitung MHL und dem Massepotential verbunden sind, und Transistoren T13 und T14, die in Reihe zwischen der Übereinstimmungsbestimmungsleitung MHL und dem Massepotential verbunden sind.
Das Gate des Transistors T11 ist mit der Adreßsignalleitung ASL1 verbunden. Das Gate des Transistors T12 ist mit dem Speicherknoten n2 des Speicherelementes BSE verbunden.
Das Gate des Transistors T13 ist mit dem Speicherknoten n1 des Speicherelementes SSD verbunden. Das Gate des Transistors T14 ist mit der Adreßsignalleitung ASL2 verbunden.
Genauer, das Speicherelement BSE ist mit den Adreßsignalleitungen ASL1 und ASL2 gemäß der Aktivierung der Schreibauswahlleitung TWL verbunden. Wenn die in dem Speicherelement BSE gespeicherten Daten nicht zu dem internen Adreßsignal auf den Adreßsignalleitungen ASL1 und ASL2 passen, wird die Übereinstimmungsbestimmungsleitung MHL mit dem Massepotential verbunden, so daß sie über den Pfad der Transistoren T11 und T12 oder den Pfad der Transistoren T13 und T14 entladen wird.
Fig. 5 ist ein schematisches Blockschaltbild zum Beschreiben eines Aufbaues einer ersten Ersetzungsbestimmungseinheit 3100.1 von Fig. 3.
Der Aufbau der zweiten Ersetzungsbestimmungseinheit 3100.2 bis zu der sechsten Ersetzungsbestimmungseinheit 3100.6 ist grundsätzlich ähnlich, vorausgesetzt daß der verbundene Speicherzellenzug unterschiedlich ist.
Die erste Ersetzungsbestimmungseinheit 3100.1 enthält eine AND- Schaltung 3102, deren Eingangsknoten mit der Übereinstimmungsbestimmungsleitung MHL des Speicherzellenzuges MCR11 und dem Ausgang der Flip-Flop-Schaltung SFR11 verbunden ist, eine AND- Schaltung 3104, deren Eingangsknoten mit der Übereinstimmungsbestimmungsleitung MHL des Speicherzellenzuges MCR12 und dem Ausgang der Flip-Flop-Schaltung SFR12 verbunden ist, eine AND- Schaltung 3106, deren Eingangsknoten mit der Übereinstimmungsbestimmungsleitung MHL des Speicherzellenzuges MCC11 und dem Ausgang der Flip-Flop-Schaltung FC11 verbunden ist, eine AND- Schaltung 3108, deren Eingangsknoten mit der Übereinstimmungsbestimmungsleitung MHL des Speicherzellenzuges MCC12 und dem Ausgang der Flip-Flop-Schaltung SFC12 verbunden ist, und eine 4- Eingangs-NOR-Schaltung 3110, die die Ausgaben der AND- Schaltungen 3102 bis 3108 empfängt zum Ausgeben eines Signales MS.
Bezüglich der Eingangsknoten der AND-Schaltungen 3102 bis 3108 der ersten Ersetzungsbestimmungseinheit 3100.1, die Eingangsknoten, die mit der Übereinstimmungsbestimmungsleitung MHL verbunden sind, werden als Knoten MHa, MHb, MHc, MHd dargestellt, und die Eingangsknoten, die mit den Ausgang der Flip-Flop- Schaltungen SFR11 bis SFC12 verbunden sind, werden als Knoten MVa, MVb, MVc, MVd dargestellt.
Die erste Ersetzungsbestimmungseinheit 3100.1 enthält weiter ein Logikgatter 3200, das ein invertiertes Signal des Pegels des Knotens MVa, das invertierte Signal des Pegels des Knotens MVb, das invertierte Signal des Pegels des Knotens MVc, das invertierte Signal des Pegels des Knotens MVd, ein Signal MS und das Bestanden/Fehler-Signal P/F empfängt, zum Ausgeben des Logikproduktes dieser Signale als ein Schreibauswahlsignal WEa, das an die Schreibauswahlleitung TWL des Speicherzellenzuges MCR11 angelegt wird, ein Logikgatter 3202, das ein Signal des Pegels des Knotens MVa, das invertierte Signal des Pegels des Knotens MVb, das invertierte Signal des Pegels des Knotens MVc, das invertierte Signal des Pegels des Knotens MVd, das Signal MS und das Bestanden/Fehler-Signal P/F empfängt., zum Ausgeben des Logikproduktes dieser Signale als ein Schreibauswahlsignal WEb, das an die Schreibauswahlleitung TWL des Speicherzellenknotens MCR12 angelegt wird, ein Logikgatter 3204, das das Signal des Pegels des Knotens MVa, das Signal des Pegels des Knotens MVb, das invertierte Signal des Pegels des Knotens des MVc, das invertierte Signal des Pegels des Knotens MVd, das Signal MS und das Bestanden/Fehler-Signal P/F empfängt, zum Ausgeben des Logikproduktes dieser Signale als ein Schreibauswahlsignal WEc, das an die Schreibauswahlleitung TWL des Speicherzellenknotens MCC11 angelegt wird, und ein Logikgatter 3206, das das Signal des Pegels des Knotens MVa, ein Signal des Pegels des Knotens MVb, ein Signal des Pegels des Knotens MVe, ein invertiertes Signal des Pegels des Knotens MVd, das Signal MS und das Bestanden/Fehler- Signal P/F empfängt, zum Ausgeben eines Logikproduktes dieser Signale als ein Schreibauswahlsignal WEd, das an die Schreibauswahlleitung TWL des Speicherzellenzuges NCC12 angelegt wird. Die erste Ersetzungsbestimmungseinheit 3100.1 enthält weitet eine 6-Eingangs-AND-Schaltung 3208, die ein Signal des Pegels des Knotens MVa, ein Signal des Pegels cles Knotens MVb, ein Signal des Pegels des Knotens MVc, ein Signal des Pegels des Knotens MVd, das Signal MS und das Bestanden/Fehler-Signal P/F empfängt, zum Ausgeben eines Logikproduktes dieser Signale, und eine Flip- Flop-Schaltung 3210, die gemäß dem Rücksetzsignal RST zurückgesetzt wird und gemäß der Ausgabe der AND-Schaltung 3208 gesetzt wird, zum Vorsehen eines Reparaturfehlersignals CS1-RF für den Fall 1.
Der Betrieb des Adreßersetzungsbestimmers 3000 von Fig. 3 wird im weiteren Einzelheiten beschrieben.
Fig. 6 und 7 sind Zeitablaufdiagramme zum Beschreiben eines Betriebes der Adreßersetzungsbestimmers 3000.
Die folgende Beschreibung entspricht dem Fall, in dem eine defekte Speicherzelle in der Sequenz der defekten Speicherzellen DLBM1 bis DBM8 erkannt wird, die in Fig. 19 gezeigt sind.
Obwohl es nicht in Fig. 6 gezeigt ist, wird ein Rücksetzsignal RST aktiv gemacht zum Bewirken einer Löschtätigkeit für alle Flip-Flops vor dem Testen. Ebenfalls wird die Übereinstimmungsbestimmungsleitung MHL auf den H-Pegel gemäß dem Signal φ vor der Übereinstimmungsbestimmungstätigkeit vorgeladen.
Der Betrieb der ersten Ersetzungsbestimmungseinheit 3100.1 und der Betrieb der Speicherzellenzüge MCR11, MCR12, MCC11 und MCC12, die damit verbunden sind, wird hier beschrieben.
Wie zuvor erwähnt wurde, entspricht die erste Ersetzungsbestimmungseinheit 3100.1 den Vorgang des Ersetzens einer erkannten defekten Speicherzelle gemäß der Reihenfolge Ersatzzeile -> Ersatzzeile -> Ersatzspalte -> Ersatzspalte.
Es wird Bezug genommen auf Fig. 6, der MS-Knoten (entspricht dem Signal CS1-MS in Fig. 6) der ersten Ersetzungsbestimmungseinheit 3100.1 ist auf dem H-Pegel, da die Knoten MVa, MVb, MVc und MVd alle auf dem L-Pegel sind, d. h. all die Werte der Speicherzellenzüge MCR11, MCR12, MCC11 und MCC12 sind noch nicht zu einer Zeit t1 geschrieben.
Zu einer Zeit t2, wenn eine defekte Speicherzelle DBM1 erkannt wird und das Signal P/F aktiv gemacht wird (H-Pegel) nimmt das Schreibauswahlsignal WEa für den Speicherzellenzug MCR11 einen H-Pegel an, wodurch die Zeilenadresse RF1 der defekten Speicherzelle DBM1 in den Speicherzellenzug MCR11 geschrieben wird.
Bei der nächsten Erkennung einer deeekten Speicherzelle DBM2 ist der Knoten MVa auf einem H-Pegel gemäß dem Signal von der Flip- Flop-Schaltung SFR11 entsprechend dem Speicherzellenzug MCR11. Der Knoten MHa nimmt jedoch nicht den H-Pegel an, da der in dem Speicherzellenzug MCR11 gespeicherte Wert nicht zu der Zeilenadresse der defekten Speicherzelle DBM1 paßt. Als Reaktion darauf, daß der MS-Knoten der ersten Ersetzungsbestimmungseinheit 3100.1 einen H-Pegel annimmt und das Signal P/F einen H-Pegel annimmt zu einer Zeit t3 wird das Schreibauswahlsignal WEb entsprechend dem Speicherzellenzug MCR12 auf einen H-Pegel getrieben, wodurch die Zeilenadresse RF2 der defekten Speicherzelle DBM2 in den Speicherzellenzug MCR12 geschrieben wird.
Bei der nächsten Erkennung einer defekten Speicherzelle DBM3 nimmt der MS-Knoten der ersten Ersetzungsbestimmungseinheit 3100.1 einen L-Pegel an, da die bereits in dem Speicherzellenzug MCR12 gespeicherte Zeilenadresse zu der Zeilenadresse der defekten Speicherzelle DBM3 paßt. Daher wird das Schreiben in den Speicherzellenzug MCC11 nicht ausgeführt, da die Schreibauswahlleitung WEc entsprechend dem Speicherzellenzug MCC11 auf dem L- Pegel bleibt.
Ähnlich wird bei der Erkennung einer defekten Speicherzelle DBM4 die interne Adresse nicht in den Speicherzellenzug MCC11 geschrieben, da der MS-Knoten auf einem L-Pegel ist.
Zu einer Zeit t4, zu der eine defekte Speicherzelle DBM5 erkannt wird, wie in Fig. 7 dargestellt ist, paßt keine der internen Zeilenadresse und der internen Spaltenadresse, die bereits in dem Speicherzellenzug gespeichert sind, zu der internen Adresse der defekten Speicherzelle DBM5. Daher wird die interne Spaltenadresse der defekten Speicherzelle DBM5 in den Speicherzellenzug MCC11 geschrieben.
Bei den entsprechenden Erkennungen von defekten Speicherzellen DBM6 und DBM7 paßt die bereits in dem Speicherzellenzug MCC11 gespeicherte Spaltenadresse zu der Spaltenadresse der defekten Speicherzellen DBM6 und DBM7. Daher wird das Schreibauswahlsignal WEd zu dem Speicherzellenzug MCC12 nicht aktiv gemacht, und die interne Adresse wird nicht in den Speicherzellenzug MCC12 geschrieben.
Zu einer Zeit t5, wenn eine defekte Speicherzelle DBMB erkannt wird, paßt die Spaltenadresse der defekten Speicherzelle DBM8 nicht zu der bereits in den Speicherzellenzügen MCR11, MCR12, MCC11 gespeicherten internen Adresse. Daher wird die Spaltenadresse CF8 der defekten Speicherzelle DBM8 in den Speicherzellenzug MCC12 geschrieben.
Selbst wenn alle defekten Speicherzellen in dem Speicherfeld erkannt worden sind (zu der Zeit der Testbeendigung), ist der Ausgangspegel der Flip-Flop-Schaltung 3210 noch nicht durch den obigen Betrieb gesetzt.
Die Tätigkeiten der zweiten Ersetzungsbestimmungseinheit 3100.2 bis zur sechsten Ersetzungsbestimmungseinheit 3100.6 sind ähnlich zu der der ersten Ersetzungsbestimmungseinheit 3100.1, vorausgesetzt daß der verbundene Speicherzellenzug und die Sequenz der Zeilen oder Spaltenbestimmung nicht von jenen der ersten Ersetzungsbestimmungseinheit 3100.1 unterscheiden.
Es ist auch anzumerken, daß die in jede Speicherzellenspalte geschriebene Adresse und, ob der Ausgang der Flip-Flop"Schaltung 3210 gesetzt oder nicht zu der Zeit der Erfassung der achten defekten Speicherzelle DMB8, sich gemäß jeder Ersetzungsbestimmungseinheit unterscheidet.
Wenn der Test endet, liest die BIST-Steuereinheit 2010 das Reparaturfehlersignal RF entsprechend dem Wert der Flip-Flop- Schaltung 3210 in der ersten Ersetzungsbestimmungseinheit 3100.1 bis zur sechsten Ersetzungsbestimmungseinheit 3100.6 aus. Der in dem Speicherzellenzug gespeicherte Wert, der mit irgendeiner der ersten bis sechsten Ersetzungsbestirnmungseinheit 3100.1 bis 3100.6 verbunden ist, deren Reparaturfehlersignal RF auf einem L-Pegel ist, und die einen gültigen Wert hält, d. h. der Speicherzellenzug entsprechend irgendeinem der Knoten MVa, MVb, MVc und MVd mit einem H-Pegel stellt die zu ersetzende Adresse dar. Bei dem obigen Beispiel wird ein Ersetzungsvorgang durch eine Ersatzzeile und eine Ersatzspalte ausgeführt gemäß der Adresse, die in dem Speicherzellenzug gespeichert ist, der der ersten Ersetzungsbestimmungseinheit 3100.1 entspricht, oder dem Wert, der in dem Speicherzellenzug gespeichert ist, der mit der fünften Ersetzungsbestimmungseinheit 3100.5 verbunden ist.
Bei dem oben beschriebenen Aufbau der BIST-Schaltung 2000 kann die Schaltungsskalierung auf einem niedrigen Niveau gedrückt werden, selbst wenn die Speicherkapazität der Halbleiterspeichervorrichtung unter Messung vergrößert wird. Somit gibt es den Vorteil, daß das Einsetzen in eine Halbleiterspeichervorrichtung erleichtert wird.
Die obige Beschreibung wird entsprechend den zwei Ersatzzeilen und den zwei Ersatzspalten vorgesehen. Die Zahl der Ersatzzeilen und Ersatzspalten ist jedoch nicht auf zwei begrenzt. Wenn die Zahl der Ersatzzeilen und der Ersatzspalten vergrößert wird, ist eine Ersetzungsbestimmungseinheit entsprechend der Zahl der erhöhten Kombinationen vorzusehen. Ebenfalls sind eine Zeilenadreßspeichereinheit und eine Spaltenadreßspeichereinheit entsprechend dazu vorzusehen.
Die erste Ausführungsform wird in Hinblick auf einen Aufbau beschrieben, bei dem die BIST-Schaltung 2000 in einer Halbleiterspeichervorrichtung vorgesehen ist. Die vorliegende Erfindung ist nicht auf diese Anwendung begrenzt. Zum Beispiel kann in dem Fall, in dem eine Halbleiterspeichervorrichtung zusammen mit zum Beispiel einer Logikschaltung auf einem Chip integriert ist, ein Aufbau realisiert werden, bei dem die BIST-Schaltung 2000 vorgesehen ist zum Testen dieser Halbleiterspeichervorrichtung.

Zweite Ausführungsform

Die vorherige erste Ausführungsform entspricht einem Aufbau, bei dem die BIST-Schaltung 2000, durch die die Erkennung der defekten Speicherzelle und die Redundanzanalyse ausgeführt werden, in die Halbleiterspeichervorrichtung 1000 eingebaut ist.
Bei der vorliegenden zweiten Ausführungsform ist eine Ersetzungsadreßbestimmungsschaltung 3000 der BIST-Schaltung nicht in der Halbleiterspeichervorrichtung 8000 sondern in einem externen Testgerät vorgesehen. Die Halbleiterspeichervorrichtung 8000 wird dem Testen und der Redundanzanalyse unter Steuerung dieses Testgerätes unterworfen.
Fig. 8 ist ein schematisches Blockschaltbild, das einen Aufbau eines Testgerätes 4000 gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
Das Testgerät 4000 von Fig. 8 entspricht dem in Fig. 20 ge zeigten Testgerät 9000, wobei der Adreßersetzungsbestimmer 3000 der ersten Ausführungsform anstelle des Fehlerspeichers 9030 vorgesehen ist. Die Möglichkeit des Analyseprozesses wiedergebend ist die Analysevorrichtung 9040 durch eine Analysevorrichtung 4040 ersetzt.
Die anderen Elemente sind ähnlich zu jenen des in Fig. 20 gezeigten herkömmlichen Testgerätes 9000. Entsprechende Elemente weisen die gleichen Bezugszeichen zugewiesen auf, und die Beschreibung davon wird nicht wiederholt. Der Aufbau der Halbleiterspeichervorrichtung 8000 ist ähnlich zu dem des DRAM 1000 der ersten Ausführungsform vorausgesetzt, daß das BIST 2000 abwesend ist. Entsprechende Komponenten weisen die gleichen Bezugszeichen zugewiesen auf, und die Beschreibung davon wird nicht wiederholt.
In einem Testbetrieb legt das Testgerät 4000 die Adreßsignale RA0 bis 13 und CA0 bis 8 an die Halbleiterspeichervorrichtung 8000 an. Der Signalgenerator 9010 legt die internen Adreßsignale RA0 bis 13, /RA0 bis 13, CA0 bis 8, /CA0 bis 8 an den Adreßersetzungsbestimmer 3000 an.
Bei einer Schreibtätigkeit sieht der Signalgenerator 9010 die Testdaten TD für die Halbleiterspeichervorrichtung 8000 vor. Bei einer Lesetätigkeit vergleicht der Komparator 9020 die Erwartungswertdaten ED von dem Signalgenerator 9010 mit den aus der Halbleiterspeichervorrichtung 8000 ausgelesenen Daten RD zum Vorsehen eines Bestanden/Versagen-Signales P/F an den Adreßersetzungsbestimmer 3000 gemäß dem Vergleichsresultat.
Gemäß dem obigen Aufbau kann das Speichertestgerät 4000 der zweiten Ausführungsform eine Erkennung der defekten Speicherzelle und Analyse der Redundanz durch den Adreßersetzungsbestimmer 3000 einer Schaltungsabmessung durchführen, die kleiner als die des Fehlerspeichers 9030 des herkömmlichen Speichertestgerätes 9000 ist. Daher ist es ein Vorteil, daß, wenn die Speicherkapazität der Halbleiterspeichervorrichtung unter Messung vergrößert wird, die Vergrößerung der Kosten entsprechend der größeren Kapazität klein ist.

Dritte Ausführungsform

Der Adreßersetzungsbestimmer 3000, der in Fig. 3 der ersten Ausführungsform gezeigt ist, weist einen Aufbau auf, bei dem vier Sätze von Speicherzellenzügen entsprechend für jede der ersten bis sechsten Ersetzungsbestimmungseinheit 3100.1 bis 3100.6 vorgesehen sind.
Es gibt jedoch mehrere Gruppen von Speicherzellenzügen MCR11, MCR12 bis MCR61, MCR62 und Speicherzellenspalten MCC11, MCC12 bis MCC61, MCC62, die die gespeicherten Daten vollständig identisch zu dem eines anderen Speicherzellenzuges ändert, wie aus dem Betrieb des Adreßersetzungsbestimmers 3000 ersichtlich ist, der unter Bezugnahme auf Fig. 6 und 7 beschrieben wurde.
Die vorliegende dritte Ausführungsform nimmt einen Vorteil dieses Merkmales zum Verringern der Zahl der Speicherzellenzüge und Entspannen der Schaltungskomplexität in Anspruch und sieht einen Adreßersetzungsbestimmer 5000 vor, der wie der Adreßersetzungsbestimmer 3000 der ersten Ausführungsform tätig ist. Zum Verstehen der obigen Betriebes wird die Änderung der gespeicherten Information in dem Speicherzellenzug für jeden Schritt des Ersetzungsvorganges der entsprechenden Fälle 1 bis 6 beschrieben.
Fig. 9 ist ein schematisches Bild zum Beschreiben der Änderung des Zustandes für jeden Speicherzellenzug in den entsprechenden Fällen 1 bis 6.
In dem i-ten Fall (i: natürliche Zahl und irgendeine von 1 bis 6) wird der Ersetzungsprozeß, der an dem j-ten Schritt (j: natürliche Zahl und irgendeine von 1 bis 4) als Xij dargestellt, wobei X gleich R ist, wenn die Ersetzung mit der Ersatzzeile durchgeführt wird, und gleich C, wenn die Ersetzung mit einer Ersatzspalte durchgeführt wird in Fig. 9.
Im Fall 1 ist zum Beispiel der an dem Schritt 1 von Fall 1 ausgeführte Vorgang R&sub1;&sub1;, da die Ersetzung mit einer Ersatzzeile in Schritt 1 ausgeführt wird. Das gleiche trifft für die anderen Fälle und die anderen Ersetzungsvorgangsschritte zu.
Wie in der vorherigen ersten Ausführungsform erwähnt wurde, müssen die im folgenden angegebenen Eigenschaftsbedingungen erfüllt sein zum Schreiben einer Adresse in einen Speicherzellenzug, in den eine interne Adresse noch nicht geschrieben ist, wenn eine defekte Speicherzelle sequentiell erkannt worden ist, zum sequentiellen Schreiben eines internen Adreßsignal in einen geeigneten Speicherzellenzug.
Die Aufmerksamkeit wird auf einen Speicherzellenzug entsprechend einer bestimmten Ersetzungsbestimmungseinheit gerichtet. Wenn eine defekte Speicherzelle mit einer Zeilenadresse oder Spaltenadresse identisch zu einer Zeilenadresse oder Spaltenadresse einer defekten Speicherzelle, die bereits gespeichert ist, neu erkannt wird, wird das Schreiben einer internen Adresse in den Speicherzellenzug nicht aufgeführt. Nur wenn eine defekte Speicherzelle entsprechend einer Adresse unterschiedlich von der bereits in dem Speicherzellenzug gespeicherten erkannt wird, geht der Vorgang zu dem nächsten Schritt voran, wodurch das interne Adreßsignal in den Speicherzellenzug-geschrieben wird.
Dieses bedeutet, daß ein an einem bestimmten Schritt geschriebenes Adreßsignal nicht in den folgenden Schritten überschrieben wird. Genauer, die Aufmerksamkeit wird auf den j-ten Schritt gerichtet. Der Vorgang vor dem j-ten Schritt wird bestimmt gemäß dem, welche Adresse die erkannte defekte Speicherzelle aufweist. Die vorangehenden Vorgänge (Speichern der Adresse der defekten Speicherzelle), die bis zu dem j-ten Schritt ausgeführt wurden, beeinflussen nicht die folgenden Vorgänge.
In dem Fall, in dem die Ersetzung durch eine Ersatzzeile und die Ersetzung durch eine Ersatzspalte in der gleichen Sequenz an Schritten vor dem j-ten Schritt ausgeführt werden, ändern sich die gespeicherten Daten in den Speicherzellenzügen entsprechend den Schritten vor dem j-ten Schritt in jedem Fall gemäß dem gleichen Ablauf. Daher wird die gleiche Defektadresse in jene Speicherzellenzüge gespeichert.
Bei dem in Fig. 9 gezeigten Beispiel wird die Ersetzung durch eine Ersatzzeile in jedem Schritt 1 der Fälle 1 bis 3 ausgeführt. Daher ist die gespeicherte Information in dem Speicherzellenzug entsprechend den Vorgängen von R&sub1;&sub1; bis R&sub3;&sub1; entsprechend dem Schritt 1 der Fälle 1 bis 3 vollständig identisch unabhängig von dem Ablauf der folgenden Vorgänge.
Der gespeicherte Adreßwert in dem Speicherzellenzug entsprechend den Vorgängen C&sub4;&sub1; bis C&sub6;&sub1;, die in jedem Schritt 1 der Fälle 4 bis 6 ausgeführt werden, ist vollständig identisch unabhängig von dem Ablauf der folgenden Vorgänge.
Ähnlich folgt für Schritt 2 der Defektadreßwert, der in dem Speicherzellenzug entsprechend den Vorgängen von C&sub2;&sub1; und C&sub3;&sub2; in den Fällen 2 und 3 gespeichert wird, dem identischen Ablauf unabhängig von den folgenden Vorgängen.
Das gleiche trifft zu für den Speicherzellenzug entsprechend den Vorgängen R&sub4;&sub2; und R&sub5;&sub2; des Schrittes 2 in den Fällen 4 und 5.
In Hinblick auf das vorangehende können die Speicherzellenzüge entsprechend den Vorgängen R&sub1;&sub1; bis R&sub3;&sub1; in Schritt 1 der Fälle 1 bis 3 gemeinsam gesetzt werden. Ebenfalls können die Speicherzellenzüge entsprechend den Vorgängen C&sub4;&sub1; bis C&sub6;&sub1; entsprechend dem Schritt in den Fällen 4 bis 6 gemeinsam gesetzt werden.
Ähnlich können die Speicherzellenzüge entsprechend den Vorgängen C&sub2;&sub2; und C&sub3;&sub2; in Schritt 2 der Fälle 2 und 3 gemeinsam gesetzt werden. Auch kann der gleiche Speicherzellenzug entsprechend dem Vorgang des Schrittes 2 in den Fällen 4 und 5 benutzt werden.
Durch Bewirken der in Fig. 9 gezeigten Zuordnung wie R1 für den Speicherzellenzug entsprechend den Vorgängen R&sub1;&sub1; bis R&sub3;&sub1; und C1 für den Speicherzellenzug entsprechend den Vorgängen C&sub4;&sub1; bis C&sub6;&sub1; werden nur 9 Speicherzellenzüge R1 bis R9 für die Zeilenadreßspeichereinheit benötigt. Ebenfalls werden nur 9 Speicherzellenzüge C1 bis C9 für die Spaltenadreßspeichereinheit benötigt. Die entsprechende Beziehung kann wie folgt zusammengefaßt werden.
Speicherzellenzug R1 : Vorgänge R&sub1;&sub1;, R&sub2;&sub1;, R&sub3;&sub1;
Speicherzellenzug C1 : Vorgänge C&sub4;&sub1;, C&sub5;&sub1;, C&sub6;&sub1;
Speicherzellenzug R2 : Vorgang R&sub1;&sub2;
Speicherzellenzug C2 : Vorgänge C&sub2;&sub2;, C&sub3;&sub2;
Speicherzellenzug R3 : Vorgänge R&sub4;&sub2;, R&sub5;&sub2;
Speicherzellenzug C3 : Vorgang C&sub6;&sub2;
Speicherzellenzug C4 : Vorgang C&sub1;&sub3;
Speicherzellenzug R4 : Vorgang R&sub2;&sub3;
Speicherzellenzug C5 : Vorgang C&sub3;&sub3;
Speicherzellenzug R5 : Vorgang R&sub4;&sub3;
Speicherzellenzug C6 : Vorgang C&sub3;&sub3;
Speicherzellenzug R6 : Vorgang C&sub6;&sub3;
Speicherzellenzug C7 : Vorgang C&sub1;&sub4;
Speicherzellenzug C8 : Vorgang C&sub2;&sub4;
Speicherzellenzug R7 : Vorgang R&sub3;&sub4;
Speicherzellenzug C9 : Vorgang C&sub4;&sub4;
Speicherzellenzug R8 : Vorgang R&sub5;&sub4;
Speicherzellenzug R9 : Vorgang R&sub6;&sub4;
Es ist daher möglich, die Zahl der Speicherzellenzüge in der dritten Ausführungsform weiter als die der ersten Ausführungsform zu verringern.
Fig. 10 und 11 zeigen einen Aufbau eines Adreßersetzungsbestimmers 5000 der dritten Ausführungsform, der in dem Aufbau dem Adreßersetzungsbestimmer 3000 der in Fig. 3 gezeigten ersten Ausführungsform vergleichbar ist.
Fig. 10 und 11 zeigen den ebenen Aufbau der linken Hälfte bzw. der rechten Hälfte des Adreßersetzungsbestimmers 5000. Zum Zwecke der Bequemlichkeit sind entsprechende Leitungen in der linken Halbebene und der rechten Halbebene mit den gleichen Bezugszeichen L1 bis L7 versehen, was zeigt, daß sich diese Leitungen an der Grenze der Fig. 10 und 11 verbinden.
Speicherzellenzüge R1 und R9 sind in der Zeilenadreßspeichereinheit vorgesehen, und Speicherzellenzüge C1 bis C9 sind in der Spaltenadreßspeichereinheit vorgesehen.
Zum Ermöglichen, daß der Speicherzellenzug R1 gemeinsam in dem Vorgang des Schritte 1 in den Fällen 1 bis 3 benutzt wird, wird das Ausgangssignal WEa von der ersten Ersetzungsbestimmungseinheit 3100.1, der zweiten Ersetzungsbestimmungseinheit 3100.2 und der dritten Ersetzungsbestimmungseinheit 3100.3 an eine OR- Schaltung 5010 geliefert, und die Ausgabe von der OR-Schaltung 5010 wird an die Schreibauswahlleitung TWL des Speicherzellenzuges R1 geliefert zum Ermöglichen des gemeinsamen Benutzens des Speicherzellenzuges R1.
Ähnlich wird zum Ermöglichen, daß der Speicherzellenzug R3 gemeinsam für die Vorgänge R&sub4;&sub2; und R&sub5;&sub2; der Fälle 4 und 5 benutzt wird, das Signal WEd von der vierten Ersetzungsbestimmungseinheit 3100.4 und der fünften Ersetzungsbestimmungseinheit 3100.5 an einer OR-Schaltung 5020 angelegt, und die Ausgabe von der OR-Schaltung 5020 wird an die Schreibauswahlleitung TWL des Speicherzellenzuges R3 angelegt.
Damit der Speicherzellenzug C2 gemeinsam in dem Vorgang des Schrittes 1 in den Fällen 4 bis 6 benutzt wird, wird das Ausgangssignal WEa von der vierten Ersetzungsbestimmungseinheit 3100.4, der fünften Ersetzungsbestirnmungseinheit 3100.5 und der sechsten Ersetzungsbestimmungseinheit 3100.6 an eine OR- Schaltung 5030 angelegt, von der die Ausgabe davon an die Schreibauswahlleitung TWL des Speicherzellenzuges C1 angelegt wird.
Ähnlich, damit ermöglicht wird, daß der Speicherzellenzug C2 gemeinsam in den Vorgängen C&sub2;&sub2; und C&sub3;&sub2; der Fälle 2 und 3 benutzt wird, wird das Signal WEb von der zweiten Ersetzungsbestimmungseinheit 3100.2 und der dritten Ersetzungsbestimmungseinheit 3100.3 an eine OR-Schaltung 5040 angelegt, von der die Ausgabe davon an die Schreibauswahlleitung TWL des Speicherzellenzuges C2 angelegt wird.
Die verbleibenden Elemente sind ähnlich zu jenen des Adreßerzetzungsbestimmers 3000 der ersten Ausführungsform. Entsprechende Komponenten weisen die gleichen Bezugszeichen zugeordnet auf, und die Beschreibung davon wird nicht wiederholt.
Aufgrund des obigen Aufbaues kann ein Betrieb ähnlich zu dem des Adreßersetzungsbestimmers 3000 der ersten Ausführungsform mit einer kleineren Schaltungsabmessung realisiert werden.
Fig. 12 und 13 sind Zeitablaufdiagramme zum Beschreiben des Betriebes des Adreßersetzungsbestimmers 5000 von Fig. 10 und 11.
Die folgende Beschreibung entspricht dem Fall, in dem eine defekte Speicherzelle in der Sequenz der defekten Speicherzellen DBM1 bis DBM8 von Fig. 19 erkannt wird.
Obwohl es nicht in Fig. 12 gezeigt ist, wird das Rücksetzsignal RST zum Löschen aller Flip-Flops vor dem Test aktiv gemacht. Ebenfalls wird die Übereinstimmungsbestimmungsleitung MHL auf einen H-Pegel gemäß dem Signal φ vor jeder Übereinstimmungsbestimmungstätigkeit vorgeladen.
Der Betrieb der ersten Ersetzungsbestimmungseinheit 3100.1 und der verbundenen Speicherzellenzüge R1, R2, C4 und C7 wird hier beschrieben.
Die erste Ersetzungsbestimmungseinheit 3100.1 entspricht dem Vorgang des Ersetzens einer erkannten defekten Speicherzelle gemäß der Sequenz Ersatzzeile -> Ersatzzeile -> Ersatzspalte -> Ersatzspalte, wie zuvor erwähnt wurde.
Zu der Zeit t1 in Fig. 12 ist der MS-Knoten der ersten Ersetzungsbestimmungseinheit 3100.1 (entsprechend dem Signal CS1-MS in Fig. 12) auf einem H-Pegel, da die Knoten MVa, MVb, MVc, MVd alle auf einem L-Pegel sind, d. h. alle Werte der Speicherzellenzüge R1, R2, C4, C7 sind noch nicht geschrieben worden.
Wenn die defekte Speicherzelle DBM1 erkannt ist und das Bestehen/Fehler-Signal P/F aktiv gemacht wird (H-Pegel) zu der Zeit t2 nimmt das Schreibauswahlsignal WEa für den Speicherzellenzug R1 einen H-Pegel an, wodurch die Zeilenadresse RF1 der defekten Speicherzelle DBM1 in den Speicherzellenzug R1 geschrieben wird.
Bei der nächsten Erkennung der defekten Speicherzelle DBM2 wird der Knoten MHa nicht auf einen H-Pegel getrieben, da die in dem Speicherzellenzug R1 gespeicherte Adresse nicht zu der Zeilenadresse der defekten Speicherzelle DBM2 paßt, obwohl der Knoten MVa einen H-Pegel gemäß dem Signal von der Flip-Flop-Schaltung SFR1 entsprechend dem Speicherzellenzug R1 annimmt. Als Reaktion auf die erste Ersetzungsbestimmungseinheit 3100.1, die einen H- Pegel annimmt, und das Signal P/F, das einen H-Pegel annimmt zu der Zeit t3, nimmt das Schreibauswahlsignal WEb entsprechend dem Speicherzellenzug R2 einen H-Pegel an, wodurch die Zeilenadresse RF2 der defekten Speicherzelle DBM2 in den Speicherzellenzug R2 geschrieben wird.
Wenn die defekte Speicherzelle DBM3 erkannt wird, nimmt der MS- Knoten der ersten Ersetzungsbestimmungseinheit 3100.1 einen L- Pegel an, da die bereits in dem Speicherzellenzug R2 gespeicherte Zeilenadresse zu der Zeilenadresse der defekten Speicherzelle DBM3 paßt. Daher wird kein Schreiben in den Speicherzellenzug C4 ausgeführt, da das Schreibauswahlsignal WEc entsprechend dem Speicherzellenzug C4 auf einem L-Pegel bleibt.
Ähnlich, wenn die defekte Speicherzelle DBM4 erkannt wird, wird die interne Adresse nicht in den Speicherzellenzug C4 geschrieben, da der MS-Knoten auf einem L-Pegel ist.
Zu einer Zeit t4, wenn die defekte Speicherzelle DBM5 erkannt wird, wie in Fig. 13 dargestellt ist, wird die interne Spaltenadresse der defekten Speicherzelle DBM5 in den Speicherzellenzug C4 geschrieben, da die interne Adresse der defekten Speicherzelle DBM5 nicht zu irgendeiner internen Zeilenadresse und internen Spaltenadresse paßt, die in dem entsprechenden Speicherzellenzug gespeichert ist.
Wenn die defekten Speicherzellen DBM6 und DBM7 erkannt werden, wird das Schreibauswahlsignal WEd für den Speicherzellenzug C7 nicht aktiv gemacht, und die interne Adresse wird nicht in den Speicherzellenzug C7 geschrieben, da die bereits in den Speicherzellenzug C4 geschriebene Spaltenadresse zu der Spaltenadresse der defekten Speicherzellen DBM6 und DBM7 paßt.
Zu einer Zeit t5, wenn die defekte Speicherzelle DBM8 erkannt wird, wird die Spaltenadresse CF8 der defekten Speicherzelle DBMB in den Speicherzellenzug C7 geschrieben, da die Spaltenadresse der defekten Speicherzelle DBM8 nicht zu den internen Adreßsignalen paßt, die bereits in den Speicherzellenzügen R1, R2 und C4 gespeichert sind.
Selbst wenn alle defekten Speicherzellen in dem Speicherfeld erkannt worden sind (zu der Zeit der Testbeendigung), ist der Pegel des Signales CS1-RF, das von der Flip-Flop-Schaltung 3210 der ersten Ersetzungsbestimmungseinheit 3100.1 ausgegeben ist, nicht durch den obigen Betrieb gesetzt.
Die Tätigkeiten der zweiten Ersetzungsbestimmungseinheit 3100.2 bis zur sechsten Ersetzungsbestimmungseinheit 3100.6 sind ähnlich zu denen der ersten Ersetzungsbestimmungseinheit 3100.1, vorausgesetzt, daß der verbundene Speicherzellenzug und die Sequenz der Zeilen- oder Spaltenbestimmung sich von jenen der ersten Ersetzungsbestimmungseinheit 3100.1 unterscheidet.
Es ist auch anzumerken, daß die in jeden Speicherzellenzug geschriebene Adresse und ob die Ausgabe der Flip-Flop-Schaltung 3210 gesetzt ist oder nicht zu der Zeit des Erkennens der achten defekten Speicherzelle DMB8 unterschiedlich ist je nach jeder Ersetzungsbestimmungseinheit.
Wenn der Test endet, liest die BIST-Steuereinheit 2010 das Reparaturfehlersignal RF entsprechend dem Wert der Flip-Flop- Schaltung 3210 in der ersten Ersetzungsbestimmungseinheit 3100.1 bis zur sechsten Ersetzungsbestimmungseinheit 3100.6 aus. Der in dem Speicherzellenzug gespeicherte Wert, der mit einem der ersten bis sechsten Ersetzungsbestimmungseinheit 3100.1 bis 3100.6, deren Reparaturfehlersignal RF auf einem L-Pegel ist und einen gültigen Wert hält, d. h. der Speicherzellenzug entsprechend eines der Knoten MVa, MVb, MVc und MVd mit einem H-Pegel, stellt die zu ersetzende Adresse dar. Bei dem obigen Beispiel ist der Ersetzungsvorgang mit einer Ersatzzeile und einer Ersatzspalte durchzuführen gemäß der Adresse, die in dem Speicherzellenzug entsprechend der ersten Ersetzungsbestimmungseinheit 3100.1 gespeichert ist, oder den Wert, der in dem Speicherzellenzug gespeichert ist, der mit der fünften Ersetzungsbestimmungseinheit 3100.5 verbunden ist.
Bei dem oben beschriebenen Aufbau der BIST-Schaltung kann die Schaltungsabmessung auf ein niedriges Niveau gedrückt werden, selbst wenn die Speicherkapazität der Halbleiterspeichervorrichtung unter Messung vergrößert wird. Somit ist es den Vorteil, daß das Einsetzen in einer Halbleiterspeichervorrichtung erleichtert wird.
Die dritte Ausführungsform ist entsprechend eines Aufbaues beschrieben, bei dem eine BIST-Schaltung in einer Halbleiterspeichervorrichtung vorgesehen ist. Die vorliegende Erfindung ist nicht auf diese Anwendung begrenzt. Zum Beispiel in dem Fall, in dem eine Halbleiterspeichervorrichtung zusammen mit zum Beispiel einer Logikschaltung auf einem Chip integriert ist, kann ein Aufbau realisiert werden, bei dem eine BIST-Schaltung zum Testen dieser Halbleiterspeichervorrichtung vorgesehen ist.
Die obige Beschreibung ist entsprechend für zwei Ersatzzeilen und zwei Ersatzspalten vorgesehen. Die Zahl der Ersatzzeilen und der Ersatzspalten ist nicht auf zwei begrenzt. Wenn die Zahl der Ersatzzeilen und Ersatzspalten vergrößert wird, muß eine Ersetzungsbestimmungseinheit entsprechend der Zahl der erhöhten Kombinationen vorzusehen. Ebenfalls sind eine Zeilenadreßspeichereinheit und eine Spaltenadreßspeichereinheit entsprechend dazu vorzusehen.
Als Beispiel ist ein systematisches Bild für drei Ersatzzeilen und drei Ersatzspalten entsprechend zu dem von Fig. 9 in Fig. 14 gezeigt.
Da es 3 Ersatzzeilen und 3 Ersatzspalten gibt, ist die Gesamtzahl von Ersetzungsschritten gleich 6. Die Sequenz des Ersetzungsvorganges enthält die Kombinationen von (3+3)C&sub3; = 20 Arten.
Wenn ein Aufbau ähnlich zu dem ersten Ausführungsform angewendet wird, sind 20 Ersetzungsbestimmungseinheiten und 6·20 = 120 Speicherzellenzüge notwendig.
Bei Realisieren des Vorganges wie bei der dritten Ausführungsform sind jedoch nur 34 Speicherzellenzüge R1 bis R34 für die Zeilenadreßspeichereinheit notwendig, und nur 34 Speicherzellenzüge C1 bis C34 sind für die Spaltenadreßspeichereinheit notwendig. Die Gesamtzahl der Speicherzellenzüge kann auf 64 verringert werden.
Allgemein kann die Zahl der Speicherzellenzüge ähnlich verringert werden, wenn es n Ersatzzeilen und n Ersatzspalten gibt.
Der Adreßersetzungsbestimmer 5000 kann auch in dem Testgerät anstelle der Adreßersetzungsbestimmungsschaltung 3000 der zweiten Ausführungsform benutzt werden.

Vierte Ausführungsform

Fig. 15 ist ein schematisches Blockschaltbild, das einen Aufbau eines Adreßersetzungsbestimmers 6000 gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt.
Der Adreßersetzungsbestimmer 6000 kann durch den Adreßersetzungsbestimmer 3000 der ersten Ausführungsform ersetzt werden. Der Adreßersetzungsbestimmer 6000 von Fig. 15 kann in dem Testgerät anstelle der Adreßersetzungsbestimmungsschaltung 3000 der zweiten Ausführungsform benutzt werden.
Der Adreßersetzungsbestimmer 6000 von Fig. 15 entspricht dem Fall des Analysierens einer Halbleiterspeichervorrichtung mit zwei Ersatzzeilen und zwei Ersatzspalten.
Jeder der Speicherzellenzüge R1 bis R4 und C1 bis C4 weist einen Aufbau ähnlich zu dem der Speicherzellenzüge R1 bis R9 und der Speicherzellenzüge C1 bis C9 der dritten Ausführungsform auf.
Ebenfalls sind die Flip-Flop-Schaltungen SFR1 bis SFR4, SFC1 bis SFC4 in Fig. 15 ähnlich zu den Flip-Flop-Schaltungen SFR1 bis SFR9 oder SFC1 bis SFC9 der dritten Ausführungsform.
Fig. 16 ist ein schematisches Blockschaltbild, das einen Aufbau einer jeden C-Zelle in Fig. 15 zeigt. Die C-Zelle von Fig. 15 ist eine Speicherzelle mit einem Aufbau ähnlich zu dem eines normalen SRAM, wie in Fig. 16 gezeigt ist. Genauer, wenn eine Wortleitung CWL auf einem H-Pegel ist, werden Zugriffstransistoren TA1 und TA2 leitend gemacht, wodurch der Wert der Bitleitung CBL und der Wert der komplementären Bitleitung/CBL in dem Speicherelement BSE gespeichert werden. Das Speicherelement BSE enthält zwei Inverter INV1 und INV2 jeweils mit einem Eingangsknoten und einem Ausgangsknoten, die miteinander verbunden sind.
Es wird wieder Bezug genommen auf Fig. 15, das erste C- Zellenfeld von 4 Zeilen · 512 Spalten ist auf der Seite der Ersatzzeile vorgesehen. Das zweite C-Zellenfeld von 4 Zeilen · 8192 Spalten ist auf der Seite der Ersatzspalte vorgesehen.
Ein erster Spaltendekoder 6010 verbindet einen Satz von den 512 Sätzen von Bitleitungspaaren CBL, /CBL des ersten C-Zellenfeldes von 4 Zeilen · 512 Spalten (Seite der Ersatzzeile), die von dem Spaltenadreßsignalen CA0 bis 8 ausgewählt sind, das von dem in Fig. 2 gezeigten Testsignalgenerator 2020 erzeugt ist, mit dem Signal P/F, das von dem Komparator 2060 ausgegeben ist, und einem invertierten Ausgang davon.
Ein zweiter Spaltendekoder 6020 verbindet einen Satz von den 8192 Sätzen von Bitleitungspaaren OBL, /CBL des zweiten C- Zellenfeldes von 4 Zeilen · 8192 Spalten (Seite der Ersatzspalte) mit dem Signal P/F, das von dem Komparator 2060 ausgegeben ist, und dem invertierten Signal davon.
Der Adreßersetzungsbestimmer 6000 enthält weiter eine Zeilenersetzungsbestimmungseinheit 6100.1, die entsprechend den Speicherzellenzügen R1 bis R4 und dem ersten C-Zellenfeld vorgesehen ist, eine Spaltenersetzungsbestimmungseinheit 6100.2, die entsprechend den Speicherzellenzügen C1 bis C4 und dem zweiten C- Zellenfeld vorgesehen ist, und eine OR-Schaltung 6030, die ein Zeilenreparaturfehlersignal RFR von der Zeilenersetzungsbestimmungseinheit 6100.1 und ein Spaltenreparaturfehlersignal RFC von der Spaltenersetzungsbestimmungseinheit 6100.2 empfängt, zum Erzeugen eines Reparaturfehlersignals RF.
Fig. 17 ist ein schematisches Blockschaltbild zum Beschreiben eines Aufbaues der Zeilenersetzungsbestimmungseinheit 6100.1 von Fig. 15. Der Aufbau der Spaltenersetzungsbestimmungseinheit 6100.2 ist grundsätzlich ähnlich.
Die Zeilenersetzungsbestimmungseinheit 6100.1 enthält eine AND- Schaltung 6101, die das Bestanden/Fehler-Signal P/F und ein Fehltreffersignal MS von der Spaltenersetzungsbestimmungseinheit 6100.2 empfängt, eine AND-Schaltung 6102, deren Eingangsknoten mit der Übereinstimmungsbestimmungsleitung MHL des Speicherzellenzuges R1 und dem Ausgang der Flip-Flop-Schaltung SFR1 verbunden ist, eine AND-Schaltung 6104, deren Eingang mit der Übereinstimmungsbestimmungsleitung MHL des Speicherzellenzuges R2 und dem Ausgang der Flip-Flop-Schaltung SFR2 verbunden ist, eine AND-Schaltung 6106, deren Eingang mit der Übereinstimmungsbestimmungsleitung MHL des Speicherzellenzuges R3 und dem Ausgang der Flip-Flop-Schaltung SFR3 verbunden ist, eine AND-Schaltung 6108, deren Eingangsknoten mit der Übereinstimmungsbestimmungsleitung MHL des Speicherzellenzuges R4 und dem Ausgang der Flip- Flop-Schaltung SFR4 verbunden ist, und eine 4-Eingangs-NOR- Schaltung 6110, die die Ausgaben der AND-Schaltungen 6102 bis 6108 empfängt zum Ausgeben des Signales MS.
Bezüglich der Eingangsknoten der AND-Schaltungen 6102 bis 6i08 der Zeilenersetzungsbestimmungseinheit 61001.1, der mit der Übereinstimmungsbestimmungsleitung MHL verbundene Eingangsknoten wird als entsprechender Eingangsknoten MHa, MHb, MHc, MHd dargestellt, und der Eingangsknoten, der mit dem Ausgang der Flip- Flop-Schaltung SFR1 bis SFR4 verbunden ist, wird durch den jeweiligen Knoten MVa, MVb, MVc, MVd dargestellt.
Die Zeilenersetzungsbestimmungseinheit 6100.1 enthält weiter ein Logikgatter 6200, das ein invertiertes Signal des Pegels des Knotens MVa, ein invertiertes Signal des Pegels des Knotens MVb, ein invertiertes Signal des Pegels des Knotens MVc, ein invertiertes Signal des Pegels des Knotens MVd, das Signal MS und das Ausgangssignal von der AND-Schaltung 6101 empfängt zum Ausgeben des logischen Produktes dieser Signale als ein Schreibauswahlsignal WEa, das an die Schreibauswahlleitung TWL des Speicherzellenzuges R1 angelegt wird, ein Logikgatter 6202, das ein Signal des Pegels des Knotens MVa, ein invertiertes Signal des Pegels des Knotens MVb, ein invertiertes Signal des Pegels des Knotens Mvc, ein invertiertes Signal des Pegels des Knotens MVd, das Signal MS und das Ausgangssignal der AND-Schaltung 6101 empfängt zum Vorsehen des Logikproduktes dieser Signale als ein Schreibauswahlsignal WEb, das an die Schreibauswahlleitung TWL des Speicherzellenknotens R2 angelegt wird, ein Logikgatter 6204, das ein Signal des Pegels des Knotens MVa, ein Signal des Pegels des Knotens MVb, ein invertiertes Signal des Pegels des Knotens MVc, ein invertiertes Signal des Pegels des Knotens MVd, das Signal MS und das Ausgangssignal der AND-Schaltung 6101 empfängt zum Vorsehen des Logikproduktes dieser Signale als ein Schreibauswahlsignal WEc, das an die Schreibauswahlleitung TWL des Speicherzellenzuges R3 angelegt wird, und ein Logikgatter 6206, das ein Signal des Pegels des Knotens MVa, ein Signal des Pegels des Knotens MVb, ein Signal des Pegels des Knotens MVc, ein invertiertes Signal des Pegels des Knotens MVd, das Signal MS und das Ausgangssignal der AND-Schaltung 6101 empfängt zum Vorsehen des Logikproduktes dieser Signale als ein Schreibauswahlsignal WEd, das an die Schreibauswahlleitung TWL des Speicherzellenzuges R4 angelegt wird.
Die Zeilenersetzungsbestimmungseinheit 6100.1 enthält weiter eine 6-Eingangs-AND-Schaltung 6208, die ein Signal des Pegels des Knotens MVa, ein Signal des Pegels des Knotens MVb, ein Signal des Pegels des Knotens MVc, ein Signal des Pegels des Knotens MVd, das Signal MS und das Ausgangssignal der AND-Schaltung 6101 empfängt zum Ausgeben eines Logikproduktes und eine Flip-Flop- Schaltung 6210, die gemäß dem Rücksetzsignal RST zurückgesetzt wird und gemäß einer Ausgabe der AND-Schaltung 6208 gesetzt wird, zum Vorsehen eines Zeilenreparaturfehlersignales RFR (Spaltenreparaturfehlersignales RFC in der Spaltenersetzungsbestimmungsschaltung 6100.2).
Die Zeilenersetzungsbestimmungseinheit 6100.1 enthält weiter eine AND-Schaltung 6302, die ein Ausgangssignal der AND-Schaltung 6102 und ein Ausgangssignal der AND-Schaltung 6101 empfängt, eine AND-Schaltung 6304, die die Ausgangssignale der AND- Schaltungen 6104 und 6101 empfängt, eine AND-Schaltung 6306, die die Ausgangssignale der AND-Schaltungen 6106 und 6101 empfängt, und eine AND-Schaltung 6308, die die Ausgangssignale der AND- Schaltungen 6108 und 6101 empfängt.
Die Zeilenersetzungsbestimmungseinheit 6100.1 enthält weiter eine OR-Schaltung 6312, die das Ausgangssignal von der AND- Schaltung 6302 und das Signal WEa empfängt, zum Ausgeben eines Signales CEa, eine OR-Schaltung 6314, die das Ausgangssignal von der AND-Schaltung 6304 und das Signal WEb empfängt, zum Ausgeben eines Signales CEb, eine OR-Schaltung 6316, die das Ausgangssignal von der AND-Schaltung 6206 und das Signal WEc empfängt, zum Ausgeben eines Signales CEc, und eine OR-Schaltung 6318, die das Ausgangssignal von der AND-Schaltung 6308 und das Signal WEd empfängt, zum Ausgeben eines Signales CEd.
Die Signale CEa, CEb, CEc, CEd werden an die Wortleitung der ersten Zeile bis vierten Zeile der C-Zellen aus dem ersten C- Zellenfeld angelegt.
Fig. 18A und 18B sind Zeitablaufdiagramme zum Beschreiben eines Betriebes des Adreßersetzungsbestimmers 6000 von Fig. 15.
Obwohl es nicht gezeigt ist, müssen alle Flip-Flops vor der Testtätigkeit gelöscht werden. Ebenfalls muß der Wert des L- Pegels in alle C-Zellen geschrieben werden.
Wenn der Test begonnen wird und die defekte Speicherzelle DBM1 erkannt wird, nimmt das Bestanden/Fehler-Signal P/F einen H- Pegel zu der Zeit t1 an. Das Signal WEa der Zeilenersetzungsbestimmungseinheit 6100.1 wird auf einen H-Pegel gezogen, wodurch die Zeilenadresse RF1 der defekten Speicherzelle DBM1 (Zeilenadresse RF1, Spaltenadresse CF1) in den Speicherzellenzug R1 geschrieben wird. Ebenfalls nimmt das Signal CEa der Zeilenersetzungsbestimmungseinheit 6100.1 (Signal R-MH-CEa in Fig. 18A und 18B) einen H-Pegel an, wodurch der Wert des H-Pegels in die C-Zelle der CF1-Spalte der ersten Zeile aus den 4 Zeilen · 512 Spalten von dem C-Zellen geschrieben wird.
Ebenfalls nimmt das Signal WEa der Spaltenersetzungsbestimmungseinheit 6100.2 einen H-Pegel an, wodurch die Spaltenadresse CF1 der defekten Speicherzelle DBM1 in den Speicherzellenzug C1 geschrieben wird. Das Signal CEa der Spaltenersetzungsbestimmungseinheit 6100.2 (Signal C-MH-CEa in Fig. 18A und 18B) nimmt einen H-Pegel an, wodurch der Wert des H-Pegels in die C-Zelle der RF1 Spalte in der ersten Zeile aus den 4 Zeilen · 8192 Spalten der C-Zellen geschrieben wird.
Ähnlich wird, wenn die defekte Speicherzelle DBM2 erkannt wird (Zeilenadresse RF2, Spaltenadresse CF2) das Bestanden/Fehler- Signal P/F zu der Zeit t2 aktiv gemacht, wodurch die Zeilenadresse RF2 in die defekte Speicherzelle DBM2 in den Speicherzellenzug R2 geschrieben wird, und der Wert des H-Pegels wird in die C-Zelle der CF2 Spalte an der zweiten Zeile der 4 Zeilen x 512 Spalten (Seite der Ersatzzeile) geschrieben. Ebenfalls wird die Spaltenadresse CF2 der defekten Speicherzelle DBM2 in den Speicherzellenzug C2 geschrieben, und der Wert des H-Pegels wird in die C-Zelle der RF2 Spalte an der zweiten Zeile in den 4 Zeilen · 8192 Spalten von Zellen (Seite der Ersatzzeile) geschrieben.
Wenn die defekte Speicherzelle DBM3 erkannt wird (Zeilenadresse RF3, Spaltenadresse CF3), paßt die in dem Speicherzellenzug R2 gespeicherte Zeilenadresse zu der Zeilenadresse der defekten Speicherzelle DBM3. Daher bleiben die Signale WEa, WEb, WEc und WEd auf dem L-Pegel, so daß die Adresse nicht in den Speicherzellenzug R3 geschrieben wird.
Ebenfalls nimmt das Signal MS von der Zeilenersetzungsbestimmungseinheit 6100.1 einen L-Pegel an, wodurch das Signal PFM an die Spaltenersetzungsbestimmungseinheit 6100.1 auf einen L-Pegel heruntergezogen wird. Daher wird die Adresse nicht in den Speicherzellenzug C3 geschrieben. Der Wert des H-Pegels wird jedoch in die C-Zelle an der CF3 Spalte an der zweiten Zeile in den 4 · 512 Zellen geschrieben.
Wenn die defekte Speicherzelle DBM4 erkannt wird, wird keine Adresse in die Speicherzellenzüge R3 und C3 geschrieben. Der Wert des H-Pegels wird jedoch in die C-Zelle der CF4 Spalte an der zweiten Zeile in den 4 · 512 Zellen (Seite der Ersatzzeile) geschrieben.
Wenn die defekte Speicherzelle DBM5 erkannt wird (Zeilenadresse RF5, Spaltenadresse CF5), nimmt das Bestanden/Versagen-Signal P/F einen aktiven Zustand zu der Zeit t3 an. Die Zeilenadresse RF5 der defekten Speicherzelle DB5 wird in den Speicherzellenzug R3 geschrieben, und der H-Pegel wird in die C-Zelle der CF5(= CF3) Spalte an der dritten Zeile in der 4 · 512 Zellen (Seite der Ersatzzeile) geschrieben. Ebenfalls wird die Spaltenadresse CF5 der defekten Speicherzelle DBM5 in den Speicherzellenzug C3 geschrieben, und dem H-Pegel wird in die C-Zelle der RF5 Spalte an der dritten Zeile der 4 Zeilen · 8152 Spalten von Zellen (Seite der Ersatzspalte) geschrieben.
Die Erkennung der defekten Speicherzellen DBM6 bis DBM8 wird auf die Weise identisch zu jeder der defekten Speicherzellen DBM1- DBM3 durchgeführt.
In dem Fall, in dem eine Halbleiterspeichervorrichtung unter Messung repariert werden kann, kann die Adresse aller defekten Speicherzellen durch Auslesen von R1 bis 4, C1 bis 4, des Ausgangswertes Q des Flip-Flops und des Wertes der C-Zelle von dem Adreßersetzungsbestimmer 6000 mittels der BIST-Steuereinheit 2010 identifiziert werden, nachdem der Test beendet ist. Die BIST-Steuereinheit 2010 bestimmt, ob die Halbleiterspeichervorrichtung unter Messung repariert werden kann oder nicht aus den Adressen der defekten Speicherzellen. Folglich kann die zu ersetzende Adresse in dem Ersatzzeilendekoder 42 und dem Ersatzspaltendekoder 52 programmiert werden. Es ist ein Vorteil, daß das Einsetzen in die Halbleiterspeichervorrichtung erleichtert wird aufgrund der kleinen Schaltungsabmessung des Adreßersetzungsbestimmers 6000.
In dem Fall, in dem der Adreßersetzungsbestimmer 6000 auf das Speichertestgerät angewendet wird, kann die Analysevorrichtung 4040 die Adresse der zu reparierenden Speicherzelle an die Reparaturvorrichtung senden, wenn der Test beendet ist.
Die Speicherzelle, die den Adreßersetzungsbestimmer 6000 der vierten Ausführungsform enthält, ist in der Schaltungsabmessung kleiner als der Fehlerspeicher des herkömmlichen Speichertestgerätes. Es gibt einen Vorteil, daß, selbst wenn die Speicherkapazität der Halbleiterspeichervorrichtung unter Messung vergrößert wird, die Vergrößerung der Kosten entsprechend der größeren Speicherkapazität klein aufgrund der kleinen Schaltungsabmessung ist.
Die vierte Ausführungsform ist entsprechend dem Falle von zwei Ersatzzeilen und zwei Ersatzspalten beschrieben worden. Folglich sind vier Speicherzellenzüge R1 bis R4 und vier Speicherzellenzüge C1 bis C4 auf der Seite der Zellen bzw. der Seite der Spalten notwendig, damit die Adressen von (2+2) Speicherzellen gespeichert werden, die in dem Aufbau von Fig. 15 zu ersetzen sind. Dieses kann aufgenommen werden, wie viele Ersatzzeilen und Spalten es geben kann, in dem die Zahl der Speicherzellenzüge R1 bis 4, C1 bis 4, die Zahl der Anschlüsse der Zeilenersetzungsbestimmungseinheit 6100.1 und der Spaltenersetzungsbestimmungseinheit 6100.2 und der Zahl der C-Zellen erhöht wird:
Einige Halbleiterspeichervorrichtungen oder Vorrichtungen mit einer Halbleiterspeichervorrichtung enthalten Speicherzellen identisch in dem Aufbau mit der TG-Zelle oder der C-Zelle, die für andere Anwendungen verwendet werden. Zum Beispiel sind ein Cache-Speicher oder ein Etikettenspeicher zum Bestimmen eines Cache-Treffers/Fehlers bekannt. In dem Fall, in dem die Schaltungen der ersten bis vierten Ausführungsform in solchen Vorrichtungen verwendet werden, kann die TG-Zelle gemeinsam mit dem Markierungsspeicher benutzt werden, oder die C-Zelle kann gemeinsam mit dem Cache-Speicher benutzt werden.

Claims

1. Halbleitervorrichtung (1000) mit:

einem Speicherzellenfeld (100), in dem eine Mehrzahl von Speicherzellen (MC) in einer Matrix zum Speichern von Daten angeordnet ist, wobei das Speicherzellenfeld aufweist:

ein normales Speicherzellenfeld (100R) mit einer Mehrzahl von normalen Speicherzellen und

ein Ersatzspeicherzellenfeld (SR, SC) mit einer Mehrzahl von Ersatzspeicherzellen;

einer Speicherzellenauswahlschaltung (40, 42, 50, 52) zum Auswählen einer Speicherzelle gemäß einem Adreßsignal;

einer Datenübertragungsschaltung zum Übertragen von Daten in bezug auf die ausgewählte Speicherzelle, und

einer Testschaltung (2000), die eine defekte Speicherzelle in dem normalen Speicherzellenfeld (100R) entdeckt zum Bestimmen, welche Ersatzspeicherzelle zum Ersetzen zu benutzen ist, wobei die Testschaltung (2000) aufweist

eine Signalerzeugungsschaltung (2020), die das Adreßsignal erzeugt zum sequentiellen Auswählen der Speicherzellen und die Textdaten erzeugt, die in die ausgewählten Speicherzellen bei einem Testschreibbetrieb zu schreiben sind und die Erwartungswertdaten (ED) vorsieht, die bei einem Testauslesebetrieb auszulesen sind,

einer Vergleichsschaltung (2060), die gespeicherte Daten (RD) von der ausgewählten Speicherzelle und die Erwartungswertdaten (ED) in dem Testauslesebetrieb vergleicht, eine Adreßspeicherschaltung (RM1-6, CM1-6) zum Speichern einer Defektadresse entsprechend einer defekten Speicherzelle gemäß einem Vergleichsresultat der Vergleichsschaltung (2060) und

eine Bestimmungsschaltung (3100.1-3100.6), die bestimmt, welche Ersatzspeicherzelle zu benutzen ist zum Ersetzen gemäß der in der Adreßspeicherschaltung (RM1-6, CM1-6) gespeicherten Defektadresse, wobei die Adreßspeicherschaltung (RM1-6, CM1-6) parallel in einer Mehrzahl von Speicherorten die Zeilen- und Spaltenadresse eine Defektadresse speichert, die sich sowohl in der Zeilen- als auch Spaltenadresse von irgendeiner Defektadresse unterscheidet, die bereits an den sequentiell erkannten Defektadressen gespeichert sind.

2. Halbleitervorrichtung nach Anspruch 1, bei der das Ersatzspeicherzellenfeld aufweist

m (m: natürliche Zahl) Ersatzspeicherzellenzeilen und

n (n: natürliche Zahl) Ersatzspeicherzellenspalten, worin die Bestimmungsschaltung (3100.1-3100.6) eine Mehrzahl von Ersatzbestimmungseinheiten (3100.1)-(3100.6) aufweist, die entsprechend für jeweilige Kombinationen von Schrittabfolgen vorgesehen sind, die sequentiell eine normale Speicherzellenzeile oder normale Speicherzellenspalte, die die defekte Speicherzelle enthalten, durch die m Ersatzspeicherzellenzeilen und die n Ersatzspeicherzellenspalten ersetzt sind,

worin die Adreßspeicherschaltung aufweist

erste Speicherzellenzüge (RM1--6), die entsprechend zu der Mehrzahl von Speicherzellenbestimmungseinheiten (3100.1)- (3100.6) vorgesehen sind, zum Speichern von m Defektzeilenadressen aus den Defektadressen, und

zweite Speicherzellenzüge (CM1-6), die entsprechend zu der Mehrzahl von Ersatzbestimmungseinheiten (31001.1)-(3100.6) vorgesehen sind, zum Speichern von n Defektspaltenadressen aus den Defektadressen,

worin jede Ersatzbestimmungseinheit (31001)-(3100 : 6) in den entsprechenden ersten Speicherzellenzügen und den zweiten Speicherzellenzügen, die gemäß einer entsprechenden Schrittfrequenz aktiv sind, wenn eine defekte Speicherzelle erkannt ist, die eine Defektadresse aufweist, die sich sowohl in der Zeilen- als auch Spaltenadresse von irgendeiner anderen bereits gespeicherten Defektadresse unterscheidet, die neu erkannte Defektadresse speichert.

3. Halbleitervorrichtung nach Anspruch 2, bei der jeder der ersten Speicherzellenzüge aufweist

eine Mehrzahl von ersten Vergleichsspeicherzellen (TG CELL), die jeweils Bitdaten eines Zeilenadreßsignales empfangen, das von der Signalerzeugungsschaltung erzeugt ist, zum Vergleichen mit den bereits gespeicherten Bitdaten,

eine erste Übereinstimmungserkennungsleitung (MHL), durch die ein Vergleichsresultat der ersten Vergleichsspeicherzelle übertragen wird, und

eine erste Schreibauswahlleitung (TWL) zum Bezeichnen des Schreibens der Bitdaten in die erste Vergleichsspeicherzelle,

bei der jeder der zweiten Speicherzellenzüge aufweist

eine Mehrzahl von zweiten Vergleichsspeicherzellen, die jede Bitdaten eines Spaltenadreßsignales empfangen, das von der Signalerzeugungsschaltung erzeugt ist, zum Vergleichen mit den bereits gespeicherten Bitdaten,

eine zweite Übereinstimmungserkennungsleitung (MHL), durch die ein Vergleichsresultat der zweiten Vergleichsspeicherzelle übertragen wird, und

eine zweite Schreibauswahlleitung (TWL) zum Bezeichnen des Schreibens der Bitdaten in die zweite Vergleichsspeicherzelle,

worin die Ersatzbestimmungseinheit selektiv die erste und die zweite Schreibauswahlleitung entlang der entsprechenden Schrittsequenz gemäß einem Vergleichsresultat aktiviert, das durch die erste und die zweite Übereinstimmungserkennungsleitung übertragen ist.

4. Halbleitervorrichtung nach Anspruch 3, bei der die Bitdaten des Adreßsignales an die erste bzw. zweite Vergleichsspeicherzelle als komplementäre Signale angelegt werden,

bei der jeder Speicherzellenzug eine Vorladeschaltung (CPR11, CPC11) aufweist, die einen Pegel einer entsprechenden Übereinstimmungsleitung (MHL) vorlädt,

bei der jede der ersten und der zweiten Vergleichsspeicherzellen aufweist

ein bistabiles Element (BSE) mit einem ersten und einem zweiten Eingangsknoten (n1, n2) zum komplementären Speichern der entsprechenden Bitdaten,

einen ersten Zugriffstransistor (TA1), der den ersten Eingangsknoten (n1) des bistabilen Elementes (BSE) und eines der komplementären Signale koppelt gemäß der Aktivierung einer entsprechenden der ersten und der zweiten Schreibauswahlleitungen (TWL),

einen zweiten Zugriffstransistor (TA2), der den zweiten Eingangsknoten (n2) des bistabilen Elementes (BSE) und das andere der komplementären Signale koppelt gemäß der Aktivierung der entsprechenden der ersten und der zweiten Schreibauswahlleitungen (TWL),

eine erste Entladeschaltung (T11, T12), die die entsprechende Übereinstimmungserkennungsleitung (MHL) gemäß einem der komplementären Signale und einem Potentialpegel des zweiten Eingangsknotens (n2) entlädt,

eine zweite Entladeschaltung (T13, T14), die die entsprechende Übereinstimmungserkennungsleitung (MHL) gemäß dem anderen der komplementären Signale und einem Potentialpegel des ersten Eingangsknotens (n1) entlädt.

5. Halbleitervorrichtung nach Anspruch 1, bei der das Ersatzspeicherzellenfeld aufweist

m (m: natürliche Zahl) Ersatzspeicherzellenzeilen und

n (n: natürliche Zahl) Ersatzspeicherzellenspalten

worin die Bestimmungsschaltung eine Mehrzahl von Ersetzungsbestimmungseinheiten aufweist, die entsprechend zu jeweiligen Kombinationen von Schrittfrequenzen vorgesehen sind, die sequentiell eine normale Speicherzellenzeile oder normale Speicherzellenspalte, die die defekte Speicherzelle enthalten, durch die m Ersatzspeicherzellenzeilen und die n Ersatzspeicherzellenspalten ersetzen,

worin die Adreßspeicherschaltung eine Mehrzahl von Speicherzellenzügen (R1-9, C1-9) aufweist, die für jeden Schritt der Schrittfrequenz vorgesehen sind, wobei i Speicherzellenzüge (i: natürliche Zahl, 1 ≤ i ≤ m + n) gemeinsam für eine Gruppe der Ersetzungsbestimmungseinheiten mit einer gemeinsamen Ersetzungssequenz bis zu dem i-ten Schritt vorgesehen sind, worin jede Ersetzungsbestimmungseinheit in entsprechenden Speicherzellenzügen gemäß einer entsprechenden Schrittfrequenz, wenn eine defekte Speicherzelle mit einer Defektadresse, die sich sowohl in der Zeilen- als auch Spaltenadresse von jeder bereits gespeicherten Defektadresse unterscheidet, die neu erkannte Defektadresse speichert.

6. Halbleitervorrichtung nach Anspruch 5, bei der jeder Speicherzellenzug aus der Mehrzahl von Speicherzellenzügen entsprechend der Ersetzung durch die Ersatzspeicherzellenzeile eine Mehrzahl von ersten Vergleichsspeicherzellen (TG CELL) aufweist, die jeweils Bitdaten eines Zeilenadreßsignales empfangen, das von der Signalerzeugungsschaltung erzeugt ist, zum Vergleichen mit bereits gespeicherten Bitdaten,

eine erste Schreibauswahlleitung (TWL) zum Bezeichnen des Schreibens der Bitdaten in die erste Vergleichsspeicherzelle, worin jeder Speicherzellenzug aus der Mehrzahl von Speicherzellenzügen entsprechend der Ersetzung durch die Ersatzspeicherzellenspalte aufweist

eine Mehrzahl von zweiten Vergleichsspeicherzellen (TG CELL), die jeweils Bitdaten eines Spaltenadreßsignales empfangen, das von der Signalerzeugungsschaltung erzeugt ist, zum Vergleichen mit bereits gespeicherten Bitdaten,

eine zweite Übereinstimmungserkennungsleitung, durch die ein Vergleichsresultat der zweiten Vergleichsspeicherzelle übertragen wird, und

eine zweite Schreibauswahlleitung zum Bezeichnen des Schreibens der Bitdaten in die zweite Vergleichsspeicherzelle,

worin die Ersetzungsbestimmungseinheit selektiv die erste und zweite Schreibauswahlleitung aktiv macht gemäß der entsprechenden Schrittsequenz gemäß eines Vergleichsresultates, das durch die erste und zweite Übereinstimmungserkennungsleitung übertragen ist.

7. Halbleitervorrichtung nach Anspruch 6, bei der die Bitdaten des Adreßsignales an die erste und die zweite Übereinstimmungsspeicherzelle als komplementäre Signale angelegt werden,

bei der jeder Speicherzellenzug eine Vorladeschaltung (CPRl-9, CPC1-9) aufweist, die einen Pegel einer entsprechenden Übereinstimmungserkennungsleitung (MHL) vorlädt,

bei der jede der ersten und der zweiten Vergleichsspeicherzelle aufweist

ein bistabiles Element (BSE) mit einem ersten und einem zweiten Eingangsknoten (n1, n2) zum komplementären Speichern entsprechender Bitdaten,

einen zweiten Zugriffstransistor (TA2), der den zweiten Eingangsknoten (n2) des bistabilen Elementes (BSE) und das andere der komplementären Signale koppelt gemäß der Aktivierung der entsprechenden der ersten und der zweiten Schreibauswahlleitung (TWL),

eine erste Entladungsschaltung (T11, T12), die die entsprechende Übereinstimmungserkennungsleitung (MHL) gemäß einem der komplementären Signale und einem Potentialpegel des zweiten Eingangsknotens (n2) entlädt, und

eine zweite Entladungsschaltung (T13, T14), die die entsprechende Übereinstimmungserkennungsleitung (MHL) gemäß dem anderen der komplementären Signale und dem Potentialpegel des ersten Eingangsknotens (n1) entlädt.

8. Halbleitervorrichtung nach Anspruch 6, bei der jeder Speicherzellenzug aus der Mehrzahl von Speicherzellenzügen entsprechend der Ersetzung durch die Ersatzspeicherzellenzeile weiter eine erste Aktualisierungsinformationsspeicherschaltung (SFR1-9) aufweist, die Information speichert, daß eine entsprechende Schreibauswahlleitung aus den ersten Schreibauswahlleitungen (TWL) aktiv gemacht worden ist,

bei der jeder Speicherzellenzug aus der Mehrzahl von Speicherzellenzügen entsprechend der Ersetzung durch eine Ersatzspeicherzellenspalte weiter eine zweite Aktualisierungsinformationsspeicherschaltung (SFC1-9) aufweist, die Information speichert, daß eine entsprechende zweite Schreibauswahlleitung aus den zweiten Schreibauswahlleitungen aktiv gemacht worden ist,

bei der jede Ersetzungsbestimmungseinheit aufweist

eine Übereinstimmungsbestimmungsschaltung (3102-3106), die erkennt, ob eine bereits gespeicherte Defektadresse mit einer neu erkannten Defektadresse übereinstimmt, gemäß der Information von der ersten und der zweiten Aktualisierungsinformationsspeicherschaltung (SFR1-9, SFC1-9) und einem Vergleichsresultat, das durch die erste und zweite Übereinstimmungserkennungsleitung (MHL) übertragen ist,

eine Schreibauswahlschaltung (3200-3206), die selektiv die erste und die zweite Schreibauswahlleitungen (TWL) aktiv macht entlang der entsprechenden Schrittsequenz gemäß eines Bestimmungsresultates der Übereinstimmungsbestimmungsschaltung (3102-3106) und Information von der ersten und der zweiten Aktualisierungsinformationsspeicherschaltung (SFR1-9, SFC1-9), und

eine Reparaturbestimmungsschaltung (3208, 3210), die eine Reparatur und Möglichkeit bestimmt gemäß dessen bestimmt, ob eine neue Defektadresse erkannt ist oder nicht, nach der Erkennung einer Defektadresse entsprechend einer defekten Speicherzelle, die in bezug auf die m Ersatzspeicherzellenzeilen und die n Ersatzspeicherzellenspalten zu ersetzen ist.

9. Halbleitervorrichtung nach Anspruch 1, bei der das Ersatzspeicherzellenfeld aufweist

m (m: natürliche Zahl) Ersatzspeicherzellenzeilen und

n (n: natürliche Zahl) Ersatzspeicherzellenspalten,

worin die Adreßspeicherschaltung aufweist

(n + n) erste Speicherzellenzüge (R1-4) zum Speichern von (m + n) Defektzeilenadressen und

(m + n) zweite Speicherzellenzüge (C&sub1;-C4), die entsprechend den ersten Speicherzellenzügen vorgesehen sind zum Speichern von (m + n) Defektspaltenadressen,

worin die Bestimmungsschaltung (6100.1, 6100.2), wenn eine defekte Speicherzelle erkannt ist mit einer Defektadresse, die sich sowohl in der Zeilen- als auch Spaltenadresse von jeder bereits in dem ersten und dem zweiten Speicherzellenzug gespeicherte Defektadresse unterscheidet, die neu erkannte Defektadresse in eine nächste Menge der ersten und der zweiten Speicherzellenzüge (R1-4, C1-4) speichert.

10. Halbleitervorrichtung nach Anspruch 9, bei der die Adreßspeicherschaltung weiter aufweist

(m + n) dritte Speicherzellenzüge, die entsprechend zu den (m + n) ersten Speicherzellenzügen vorgesehen sind, und

(m + n) vierte Speicherzellenzüge, die entsprechend zu den (m + n) zweiten Speicherzellenzügen vorgesehen sind,

worin die Bestimmungsschaltung (6100.1, 6100.2) Daten speichert entsprechend einer Defektspaltenadresse einer Defektadresse mit einer Zeilenadresse identisch zu der Defektzeilenadresse, die in jedem ersten Speicherzellenzug gespeichert sind, in einen entsprechenden dritten Speicherzellenzug aus den dritten Speicherzellenzügen und Daten speichert entsprechend einer Defektzeilenadresse einer Defektadresse, die eine Spaltenadresse aufweist identisch zu der Defektspaltenadresse, die in jeden zweiten Speicherzellenzug gespeichert ist, in einen entsprechenden vierten Speicherzellenzug aus den vierten Speicherzellenzügen.

11. Halbleitervorrichtung nach Anspruch 1, wobei der das Ersatzspeicherzellenfeld (SR, SC) aufweist

m (m: natürliche Zahl) Ersatzspeicherzellenzeilen (SR) und

n (n: natürliche Zahl) Ersatzspeicherzellenspalten (SC)

bei der die Bestimmungsschaltung (3100.1-3100.6) eine Mehrzahl von Ersetzungsbestimmungseinheiten. (3100.1-3100.6) aufweist, von denen jede einer Sequenz von Ersetzungsschritten durch eine Kombination der m Ersatzspeicherzellenzeilen (SR) und der n Ersatzspeicherzellenspalten (SC) entspricht,

bei der die Adreßspeicherschaltung (RM1-6, CM1-6) eine Mehrzahl von Speicherzellenzuggruppen (RM1-6), (CM1-6) aufweist, die entsprechend zu der Mehrzahl von Ersetzungsbestimmungseinheiten (3100.1)-(3100.6) vorgesehen sind, zum Speichern der Defektadressen, und

bei der jede der Ersetzungsbestimmungseinheiten (3100.1)- (3100.6) als Reaktion auf das Erkennen der Defektadresse, die sich in der Zeilen- und Spaltenadresse von jeder bereits in dem entsprechenden Speicherzellenzug (RM1-6), (CM1-6) gespeicherten Defektadresse, der entsprechenden Speicherzellenzuggruppe ermöglicht, selektiv eine < ier Zeilen- und Spaltenadressen der neu erkannten Defektadresse gemäß der entsprechenden Sequenz von Ersetzungsschritten zu speichern.

12. Halbleitervorrichtung nach Anspruch 11, bei der jede der Speicherzellenzuggruppen eine Mehrzahl von Speicherzellenzügen (RM1)-(RM6), (CM1)-(CM6) entsprechend den Schritten der entsprechenden Sequenz von Ersetzungsschritten aufweist.

13. Halbleitervorrichtung nach Anspruch 12, bei der mindestens einer der Speicherzellenzüge von einer Gruppe der Ersetzungsbestimmungseinheiten mit einer gemeinsamen Ersetzungssequenz bis zu einem i-ten Schritt (i: natürliche Zahl 1 ≤ i ≤ m + n) aufweist, geteilt wird.

14. Halbleitervorrichtung nach Anspruch 12, bei der jeder der Speicherzellenzüge eine Mehrzahl von Vergleichsspeicherzellen (TG CELL) aufweist, die jeweils Bitdaten eines Adreßsignales empfangen, das von der Signalerzeugungsschaltung (2020) erzeugt ist, zum vergleichen der empfangenen Bitdaten mit den bereits gespeicherten Bitdaten, und

bei der jede der Ersetzungsbestimmungseinheiten (3100.1)- (3100.6) auf der Grundlage des Vergleichsresultates von der entsprechenden Speicherzellenzuggruppe (RNl-6), (CM1-6) den Speicherbetrieb der entsprechenden Speicherzellenzuggruppe (RM1-6), (0141-6) ermöglicht.