JP2012221512A - 試験装置 - Google Patents

Abstract

【課題】フェイルメモリを無くしてメモリ量を少なくする。
【解決手段】メモリ領域の不良を救済するための複数のリペア領域を備える被試験メモリを試験する試験装置であって、被試験メモリのメモリ領域における各部分を順次に試験する試験部と、被試験メモリの不良部分を複数のリペア領域の何れに置き換えて救済するかを表す救済解を記憶する救済解メモリと、試験中において、試験部により新たな不良部分が検出されたことに応じて、救済解メモリに記憶された救済解を、新たな不良部分を更に救済する救済解に更新する更新部と、を備える試験装置を提供する。
【選択図】図１

Description

本発明は、試験装置に関する。

半導体メモリを試験するメモリ試験装置は、被試験メモリと同一のアドレス空間を有するアドレスフェイルメモリ（ＡＦＭ）を備える。メモリ試験装置は、被試験メモリから読み出したデータを期待値と比較して、そのデータを読み出したセルが不良であるかどうかを判定する。そして、メモリ試験装置は、セルが不良である場合、そのセルが不良であることを示すフェイルデータを、ＡＦＭにおける不良セルに対応するアドレスに書き込む。さらに、メモリ試験装置は、試験の終了後において、ＡＦＭに書き込まれたフェイルデータを読み出して、被試験メモリの不良セルをリペア領域に置き換えるための救済解を算出する。

特許文献１ 特開２００７−８５８１３号公報
特許文献２ 特開２００７−８０４２２号公報

しかし、このようなメモリ試験装置は、被試験メモリのフェイルデータをアドレス毎に記憶させるので、大容量のアドレスフェイルメモリが必要であった。また、被試験メモリは、例えば、カラム単位で不良セルを救済するカラムリペア領域およびロウ単位で不良セルを救済するロウリペア領域等を有する。このような被試験メモリを試験する場合、メモリ試験装置は、カラムリペア領域およびロウリペア領域の全ての組み合わせから最適な救済解を選択しなければならないので、複雑な演算をするための大規模な回路が必要となってしまっていた。

また、被試験メモリに含まれる不良セルが多すぎることにより、全ての不良セルをリペア領域により救済できない場合がある。このような場合、メモリ試験装置は、救済不能という結果を出力しなければならない。しかし、メモリ試験装置は、救済不要という結果を出力するためには、カラムリペア領域およびロウリペア領域の全ての組み合わせによっても救済ができないこと確認しなければならないので、多くの演算コストおよび演算時間が必要であった。

本発明の第１の態様においては、メモリ領域の不良を救済するための複数のリペア領域を備える被試験メモリを試験する試験装置であって、前記被試験メモリの前記メモリ領域における各部分を順次に試験する試験部と、前記被試験メモリの不良部分を前記複数のリペア領域の何れに置き換えて救済するかを表す救済解を記憶する救済解メモリと、試験中において、前記試験部により新たな不良部分が検出されたことに応じて、前記救済解メモリに記憶された救済解を、前記新たな不良部分を更に救済する救済解に更新する更新部と、を備える試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る試験装置１０の構成を被試験メモリ２００とともに示す。 被試験メモリ２００の構成の一例を示す。 被試験メモリ２００におけるアドレス（３，１）のセルが不良であった場合の救済解を示す。 被試験メモリ２００に存在する複数の不良セルを救済する救済解の一例を示す。 ２つのカラムリペア領域２２０および２つのロウリペア領域２３０を有する被試験メモリ２００における、複数の不良セルを救済するリペア領域の種類の組み合わせを示す。 救済解メモリ３０に記憶される救済解、および、フラグ記憶部３４に記憶される救済不能フラグの一例を示す。 新たな不良セルが発生した場合の試験装置１０の処理フローを示す。 更新部３２による救済解の更新手順の一例を示す。 図８に続く救済解の更新手順の一例を示す。 図９に続く救済解の更新手順の一例を示す。 変形例に係る試験装置１０の処理手順の一例を示す。 第２変形例に係る試験装置１０の処理フローを示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を被試験メモリ２００とともに示す。本実施形態に係る試験装置１０は、被試験メモリ２００を試験する。

被試験メモリ２００は、メモリ領域の不良を救済するための複数のリペア領域を備える。より具体的には、被試験メモリ２００は、メモリ領域における救済範囲が異なる複数種類のリペア領域を、それぞれ複数ずつ備える。

試験装置１０は、被試験メモリ２００のメモリ領域における各部分（例えば各セル）を試験して、データの書き込みまたは読み出しが正しくできない不良部分（例えば不良セル）を検出する。さらに、試験装置１０は、検出した複数の不良部分を複数のリペア領域の何れに置き換えて救済するかを表す救済解を生成する。

試験装置１０は、試験部２０と、救済解メモリ３０と、更新部３２と、フラグ記憶部３４と、出力部３６とを備える。試験部２０は、被試験メモリ２００のメモリ領域における各部分を順次に試験して、不良部分を検出する。そして、試験部２０は、不良部分を検出する毎に、不良が検出されたことを示すフェイルデータおよび不良部分のアドレスを示すアドレスデータを出力する。

試験部２０は、パターン発生器２２と、波形成形器２４と、論理比較器２６とを備える。パターン発生器２２は、基準クロック毎に被試験メモリ２００のアドレスデータおよび入力データを発生して、波形成形器２４に供給する。また、パターン発生器２２は、被試験メモリ２００の出力データと比較する期待値データを発生して、論理比較器２６に供給する。

波形成形器２４は、アドレスデータおよび入力データに基づき印加信号を成形して、被試験メモリ２００に与える。論理比較器２６は、被試験メモリ２００のセル（ビット）毎に被試験メモリ２００から出力された出力データと期待値データとを比較する。そして、論理比較器２６は、出力データと期待値データとが不一致である場合にフェイルデータを出力する。

救済解メモリ３０は、被試験メモリ２００の不良部分を救済するための救済解を記憶する。より具体的には、救済解メモリ３０は、被試験メモリ２００における複数種類のリペア領域のそれぞれにより救済される不良部分の組み合わせが、互いに異なる複数の救済解を記憶する。

更新部３２は、試験部２０による被試験メモリ２００の試験中において、新たな不良部分（例えば不良セル）が検出されたことを示すフェイルデータ及び当該不良部分のアドレスを示すアドレスデータを試験部２０から受け取る。そして、更新部３２は、試験部２０により新たな不良部分が検出されたことに応じて、救済解メモリ３０に記憶された救済解を、新たな不良部分を更に救済する救済解に更新する。

より詳しくは、更新部３２は、新たな不良部分が検出されたことに応じて、救済解メモリ３０に記憶された複数の救済解のそれぞれを、当該救済解が置き換えていた１または複数の不良部分および新たな不良部分のそれぞれを複数種類のリペア領域の何れか１つのリペア領域に置き換える救済解に更新する。この場合において、更新部３２は、救済解メモリ３０に記憶される複数の救済解のそれぞれを、複数の不良部分を救済する救済領域の組み合わせが互いに異なるように更新する。

フラグ記憶部３４は、救済解メモリ３０に記憶された複数の救済解のそれぞれについて、当該救済解によって被試験メモリ２００を救済できないことを示す救済不可フラグを記憶する。更新部３２は、新たな不良部分が検出された場合、救済解メモリ３０に記憶された複数の救済解のうち更新しても新たな不良部分を救済できない救済解に対応させて、救済不可フラグをフラグ記憶部３４に記憶させる。

救済解メモリ３０は、試験後において、救済解メモリ３０に記憶された複数の救済解のうち少なくとも１つを例えば解析用コンピュータに出力する。より具体的には、救済解メモリ３０は、試験後において、救済解メモリ３０に記憶された複数の救済解のうち、救済不可フラグが記憶されていない救済解のうちの少なくとも１つを出力する。

図２は、被試験メモリ２００の構成の一例を示す。被試験メモリ２００は、一例として、メモリ領域２１０と、複数のカラムリペア領域２２０と、複数のロウリペア領域２３０とを備える。

メモリ領域２１０は、矩形状に配置された複数のセルを有する。矩形状に配置された複数のセルのそれぞれには、ロウ方向およびカラム方向のそれぞれの位置を示すアドレスが割り振られている。

複数のカラムリペア領域２２０のそれぞれは、メモリ領域２１０における列方向に並んだ複数のセルに代えて、記憶領域として使用される。これにより、複数のカラムリペア領域２２０のそれぞれは、メモリ領域２１０の列方向に並んだ複数のセルを一括して救済することができる。

複数のロウリペア領域２３０のそれぞれは、メモリ領域２１０における行方向に並んだ複数のセルに代えて、記憶領域として使用される。これにより、複数のロウリペア領域２３０のそれぞれは、メモリ領域２１０の行方向に並んだ複数のセルを一括して救済することができる。このように、被試験メモリ２００は、メモリ領域２１０における救済範囲が異なる複数種類のリペア領域を備えている。

図３は、被試験メモリ２００におけるアドレス（３，１）のセルが不良であった場合の救済解を示す。カラムリペア領域２２０およびロウリペア領域２３０を備える被試験メモリ２００において、不良セルが発生した場合、当該不良セルは、カラムリペア領域２２０またはロウリペア領域２３０の何れか一方に置き換えられる。

ここで、本実施形態においては、カラムアドレスがＸ、ロウアドレスがＹのセルのアドレスを（Ｘ，Ｙ）と表す。また、アドレス（Ｘ，Ｙ）のセルをカラムリペア領域２２０に置き換える救済解を（Ｘ，＊）と表す。アドレス（Ｘ，Ｙ）のセルをロウリペア領域２３０に置き換える救済解を（＊，Ｙ）と表す。

従って、例えば、アドレスが（３，１）の不良セルをカラムリペア領域２２０に置き換える救済解は、（３，＊）となる。また、例えば、アドレスが（３，１）の不良セルをロウリペア領域２３０に置き換える救済解は、（＊，１）となる。

図４は、被試験メモリ２００に存在する複数の不良セルを救済する救済解の一例を示す。被試験メモリ２００に存在する複数の不良セルを救済する救済解は、複数のリペア領域のそれぞれが個別に救済する個別の救済解を合成して表された救済解となる。

例えば、被試験メモリ２００が２つのカラムリペア領域２２０および２つのロウリペア領域２３０を備える場合、被試験メモリ２００に存在する複数の不良セルを救済する救済解は、２つのカラムリペア領域２２０のそれぞれが救済するセルを表す２つの個別の救済解と、２つのロウリペア領域２３０のそれぞれが救済するセルを表す２つの個別の救済解とを合成した救済解となる。本実施形態においては、被試験メモリ２００に存在する複数の不良セルを救済する救済解を、例えば、図４に示されるように、複数のリペア領域のそれぞれの個別の救済解を列挙した形式で記述する。

図５は、２つのカラムリペア領域２２０および２つのロウリペア領域２３０を有する被試験メモリ２００における、複数の不良セルを救済するリペア領域の種類の組み合わせを示す。例えば、２つのカラムリペア領域２２０および２つのロウリペア領域２３０を備える被試験メモリ２００において、カラムアドレスおよびロウアドレスの何れもが互いに一致しない４つの不良セルが存在するとする。この場合においては、これら４つの不良セルを救済するためのリペア領域の種類の組み合わせ（カラムリペア領域２２０およびロウリペア領域２３０の組み合わせ）の数は、６個となる。

例えば、被試験メモリ２００が救済範囲が異なるｎ種類（ｎは２以上の整数）のリペア領域を備える場合であって、被試験メモリ２００が備えるリペア領域が全部でｒ個（ｒは３以上）である場合、ｒ個の不良セルを救済するためのリペア領域の種類の組み合わせの数Ｓは、下記式（１）で表される。

Ｓ＝_ｎＣ_ｒ …（１）

このように、被試験メモリ２００が複数種類のリペア領域を備える場合、被試験メモリ２００に存在する複数の不良セルを救済するリペア領域の種類の組み合わせは、複数通りとなる。

図６は、救済解メモリ３０に記憶される救済解、および、フラグ記憶部３４に記憶される救済不能フラグの一例を示す。救済解メモリ３０は、それぞれが１つの救済解を格納する複数のエントリを有する。

救済解メモリ３０は、救済解を格納するエントリを被試験メモリ２００における複数種類のリペア領域の組み合わせの数分有することが好ましい。即ち、救済解メモリ３０は、式（１）で示された組み合わせの数Ｓ個のエントリを有することが好ましい。例えば、救済解メモリ３０は、被試験メモリ２００が２つのカラムリペア領域２２０および２つのロウリペア領域２３０を有する場合であれば、６個のエントリを有することが好ましい。

また、フラグ記憶部３４は、救済解メモリ３０に記憶された複数の救済解のそれぞれに対応して救済不能フラグを記憶することができる。フラグ記憶部３４は、一例として、対応する救済解により被試験メモリ２００を救済できる場合には０という値が格納され、対応する救済解により被試験メモリ２００を救済できない場合には１となる救済不能フラグを格納する。フラグ記憶部３４は、一例として、更新部３２によりアクセスされるレジスタである。

図７は、新たな不良セルが発生した場合の試験装置１０の処理フローを示す。試験装置１０は、被試験メモリ２００の試験中において、新たな不良セルが検出される毎に、ステップＳ１１からステップＳ２４までの処理を実行する。

更新部３２は、新たな不良セルが検出されたことに応じて、救済解メモリ３０に記憶された複数の救済解のそれぞれ毎に、ステップＳ１２からステップＳ２２までの処理を繰り返して実行する（ステップＳ１１とステップＳ２３との間のループ処理）。なお、試験開始直後には、救済解メモリ３０に救済解が記憶されていない。このため、最初の不良セルが検出された場合には、更新部３２は、ステップＳ１８からステップＳ２２までの処理を１回実行する。

ステップＳ１２において、更新部３２は、当該救済解に対応して救済不能フラグが記憶されているか否かを判断する。更新部３２は、当該救済解に対応して救済不能フラグが記憶されている場合には（Ｓ１２のＹｅｓ）、処理をステップＳ２３に進める。更新部３２は、当該救済解に対応して救済不能フラグが記憶されていない場合には（Ｓ１２のＮｏ）、処理をステップＳ１３に進める。

ステップＳ１３において、更新部３２は、当該救済解を救済解メモリ３０の対応するエントリから読み出す。続いて、ステップＳ１４において、更新部３２は、新たな不良セルが当該救済解により既に救済されているか否かを判断する。即ち、ステップＳ１４において、更新部３２は、当該救済解が新たな不良セルを既に何れかのリペア領域（例えばカラムリペア領域２２０またはロウリペア領域２３０）に置き換えているか否かを判断する。

当該救済解が新たな不良セルを既に救済している場合、即ち、当該救済解が新たな不良セルを既に何れかのリペア領域に置き換えている場合には（ステップＳ１４のＹｅｓ）、更新部３２は、処理をステップＳ１５に進める。ステップＳ１５において、更新部３２は、当該救済解を維持する。即ち、更新部３２は、当該救済解を変更しない。更新部３２は、ステップＳ１５の処理を終えると、処理をステップＳ２３に進める。

当該救済解が新たな不良セルを救済していない場合、即ち、当該救済解が新たな不良セルを何れのリペア領域にも置き換えていない場合には（ステップＳ１４のＮｏ）、更新部３２は、処理をステップＳ１６に進める。ステップＳ１６において、更新部３２は、当該救済解が新たな不良セルを更に救済できるか否かを判断する。即ち、更新部３２は、当該救済解が、新たな不良セルを複数種類のリペア領域のうちの少なくとも１つの種類のリペア領域（例えばカラムリペア領域２２０およびロウリペア領域２３０の少なくとも一方）に、更に置き換えることができるかを判断する。

当該救済解が新たな不良セルを救済できない場合には（ステップＳ１６のＮｏ）、更新部３２は、処理をステップＳ１７に進める。ステップＳ１７において、更新部３２は、当該救済解に対応させて救済不能フラグをフラグ記憶部３４に記憶させる。更新部３２は、ステップＳ１７の処理を終えると、処理をステップＳ２３に進める。

当該救済解が新たな不良セルを救済できる場合には（ステップＳ１６のＹｅｓ）、更新部３２は、リペア領域の種類毎に（例えばカラムリペア領域２２０およびロウリペア領域２３０毎に）、ステップＳ１９からステップＳ２１までの処理を繰り返して実行する（ステップＳ１８とステップＳ２２との間のループ処理）。

ステップＳ１９において、更新部３２は、当該救済解が、当該リペア領域（例えばカラムリペア領域２２０またはロウリペア領域２３０）により新たな不良セルを更に救済できるか否かを判断する。即ち、更新部３２は、当該救済解が、新たな不良セルを当該リペア領域（例えばカラムリペア領域２２０またはロウリペア領域２３０）に更に置き換えることができるかを判断する。

当該救済解が当該リペア領域により新たな不良セルを救済できない場合には（ステップＳ１９のＮｏ）、更新部３２は、処理をステップＳ２２に進める。当該救済解が当該リペア領域により新たな不良セルを救済できる場合には（ステップＳ１９のＹｅｓ）、更新部３２は、処理をステップＳ２０に進める。なお、試験において最初に検出された不良セルの場合には、ステップＳ１９において、更新部３２は、判断をせずに、処理をステップＳ２０に進める。

ステップＳ２０において、更新部３２は、当該救済解が置き換えていた不良セルに加えて、新たな不良部分を当該リペア領域（例えばカラムリペア領域２２０またはロウリペア領域２３０）に更に置き換える救済解に更新する。これにより、更新部３２は、試験開始時から現時点までに検出された全ての不良セルを救済する救済解を生成することができる。なお、試験において最初に検出された不良セルの場合には、ステップＳ２０において、更新部３２は、最初に検出された不良セルのみを当該リペア領域に置き換える救済解を生成する。

続いて、ステップＳ２１において、更新部３２は、更新した救済解を救済解メモリ３０のエントリに書き込む。この場合において、ステップＳ１８からステップＳ２２までのループ処理内での１回目の書き込み処理（１回目のステップＳ２１の処理）においては、更新部３２は、ステップＳ１３で救済解を読み出したエントリに対して、更新した救済解を上書きする。ステップＳ１８からステップＳ２２までのループ処理内での２回目以降の書き込み処理（２回目以降のステップＳ２１の処理）においては、更新部３２は、ステップＳ１３で救済解を読み出したエントリとは別個の空きエントリに対して、更新した救済解を書き込む。

なお、試験において最初に検出された不良セルの場合には、ステップＳ２１において、更新部３２は、ステップＳ１８からステップＳ２２までのループ処理内での１回目の書き込み処理であっても、空きエントリに対して、更新した救済解を書き込む。更新部３２は、ステップＳ２１の処理を終えると、処理をステップＳ２２に進める。

ステップＳ２２において、更新部３２は、全ての種類のリペア領域についてステップＳ１９からステップＳ２１までの処理を実行したか否かを判断する。全ての種類のリペア領域については未だ処理を実行していない場合には、更新部３２は、処理をステップＳ１９に戻して、他の種類のリペア領域について処理を実行する（ステップＳ１９、Ｓ２２）。更新部３２は、全ての種類のリペア領域についてステップＳ１９からステップＳ２１までの処理を実行した場合には、ステップＳ１８とステップＳ２２との間のループ処理を抜けて、処理をステップＳ２３に進める。

ステップＳ２３において、更新部３２は、救済解メモリ３０に記憶された全ての救済解についてステップＳ１２からステップＳ２２までの処理を実行したか否かを判断する。救済解メモリ３０に記憶された全ての救済解のうちステップＳ１２からステップＳ２２までの処理を実行していない救済解が存在する場合には、更新部３２は、処理をステップＳ１２に戻して、ステップＳ１２からステップＳ２２までの処理を実行していない他の救済解について処理を実行する。更新部３２は、救済解メモリ３０に記憶された全ての救済解について処理を実行した場合には、ステップＳ１１とステップＳ２３との間のループ処理を抜けて、処理をステップＳ２４に進める。

ステップＳ２４において、更新部３２は、救済解メモリ３０に記憶された複数の救済解の全てについて、フラグ記憶部３４に救済不可フラグが記憶されているか否かを判断する。救済解メモリ３０に記憶された複数の救済解の全てについてフラグ記憶部３４に救済不可フラグが記憶されている場合（ステップＳ２４のＹｅｓ）、更新部３２は、その旨を試験部２０に通知するとともに、当該処理フローを終了する。試験部２０は、救済解メモリ３０に記憶された複数の救済解の全てについて救済不可フラグが記憶されている旨の通知を更新部３２から受けた場合、被試験メモリ２００の試験を中止する。

また、救済解メモリ３０に記憶された複数の救済解の少なくとも１つについてフラグ記憶部３４に救済不可フラグが記憶されていない場合には（ステップＳ２４のＮｏ）、更新部３２は、当該処理フローを抜けて、次の新たな不良セルが検出されるまで処理を待機する。

以上のように、試験装置１０によれば、被試験メモリ２００のフェイルデータをアドレス毎に記憶せずに、救済解を記憶することができる。これにより、試験装置１０は、使用するメモリ容量を削減することができる。

また、試験装置１０によれば、新たな不良セルが検出される毎に救済解をリアルタイムで更新するので、救済解を解析するための大規模な回路を必要とせず、構成が簡易となる。さらに、試験装置１０によれば、試験後の演算時間が無くなるので、試験のスループットを高くすることができる。さらに、試験装置１０によれば、試験途中において救済不能という結果を出すことができるので無駄な演算時間を無くすことができる。さらに、試験装置１０によれば、試験途中において救済不能という結果を出すことにより、不良セルが多く救済できない被試験メモリ２００に対しては試験を途中で中止して、試験コストを小さくすることができる。

図８は、更新部３２による救済解の更新手順の一例を示す。図９は、図８に続く救済解の更新手順の一例を示す。図１０は、図９に続く救済解の更新手順の一例を示す。

図８から図１０は、５個のカラムおよび５個のロウを有するメモリ領域２１０と、２つのカラムリペア領域２２０と、２つのロウリペア領域２３０とを備える被試験メモリ２００を試験した場合の、救済解の更新手順の一例を示す。図８から図１０は、アドレス（０，４）→（１，３）→（４，３）→（１，１）→（４，２）→（２，０）の順で不良セルが発生した場合の、救済解の更新手順を示す。

まず、図８のｔ１に示されるように、１番目の不良セル（０，４）が検出された場合、更新部３２は、アドレス（０，４）をカラムリペア領域２２０に置き換える個別救済解（０，＊）が記述された救済解♯１１１を生成する。さらに、更新部３２は、アドレス（０，４）をロウリペア領域２３０に置き換える個別救済解（＊，４）が記述された救済解♯２１１を生成する。そして、更新部３２は、これら２つの救済解（♯１１１、♯２１１）を更新部３２に記憶させる。

続いて、図９のｔ２に示されるように、２番目の不良セル（１，３）が検出された場合、更新部３２は、救済解メモリ３０に記憶された２つの救済解（♯１１１、♯２１１）のそれぞれを次のように更新する。

更新部３２は、救済解♯１１１に対して、アドレス（１，３）をカラムリペア領域２２０に置き換える個別救済解（１，＊）を追加して救済解♯１２１を生成する。また、更新部３２は、救済解♯１１１に対して、アドレス（１，３）をロウリペア領域２３０に置き換える個別救済解（＊，３）を追加して救済解♯１２２を生成する。

さらに、更新部３２は、救済解♯２１１に対して個別救済解（１，＊）を追加して、救済解♯２２１を生成する。また、更新部３２は、救済解♯２１１に対して個別救済解（＊，３）を追加して、救済解♯２２２を生成する。そして、更新部３２は、このように更新した４つの救済解（♯１２１、♯１２２、♯２２１、♯２２２）を更新部３２に記憶させる。

続いて、図９のｔ３に示されるように、３番目の不良セル（４，３）が検出された場合、更新部３２は、救済解メモリ３０に記憶された４つの救済解（♯１２１、♯１２２、♯２２１、♯２２２）のそれぞれを次のように更新をする。

更新部３２は、救済解♯１２１に対して、アドレス（４，３）をロウリペア領域２３０に置き換える個別救済解（＊，３）を追加して救済解♯１３１を生成する。なお、救済解♯１２１は、新たな不良セルをカラムリペア領域２２０により更に救済することができない。従って、３番目の不良セル（４，３）が検出された場合、更新部３２は、救済解♯１２１を新たな不良セルをカラムリペア領域２２０に更に置き換える救済解には更新しない。

また、救済解♯１２２は、ロウリペア領域２３０により（＊，３）を救済しているので、既にアドレス（４，３）を救済している。従って、３番目の不良セル（４，３）が検出された場合、更新部３２は、救済解♯１２２の記述を変更せずにそのまま救済解♯１３２とする。

更新部３２は、救済解♯２２１に対してアドレス（４，３）をカラムリペア領域２２０に置き換える個別救済解（４，＊）を追加して救済解♯２３１を生成する。また、更新部３２は、救済解♯２２１に対して個別救済解（＊，３）を追加して救済解♯２３２を生成する。

救済解♯２２２は、既にアドレス（４，３）を救済している。従って、３番目の不良セル（４，３）が検出された場合、更新部３２は、救済解♯２２２の記述を変更せずにそのまま救済解♯２３３とする。そして、更新部３２は、このように更新した５つの救済解（♯１３１、♯１３２、♯２３１、♯２３２、♯２３３）を更新部３２に記憶させる。

続いて、図９のｔ４に示されるように、４番目の不良セル（１，１）が検出された場合、更新部３２は、救済解メモリ３０に記憶された５つの救済解（♯１３１、♯１３２、♯２３１、♯２３２、♯２３３）のそれぞれを次のように更新する。

救済解♯１３１は、既にアドレス（１，１）を救済している。従って、４番目の不良セル（１，１）が検出された場合、更新部３２は、救済解♯１３１の記述を変更せずにそのまま救済解♯１４１とする。

更新部３２は、救済解♯１３２に対して、アドレス（１，１）をカラムリペア領域２２０に置き換える個別救済解（１，＊）を追加して救済解♯１４２を生成する。また、更新部３２は、救済解♯１３２に対して、アドレス（１，１）をロウリペア領域２３０に置き換える個別救済解（＊，１）を追加して救済解♯１４３を生成する。

救済解♯２３１は、既にアドレス（１，１）を救済している。従って、４番目の不良セル（１，１）が検出された場合、更新部３２は、救済解♯２３１の記述を変更せずにそのまま救済解♯２４１とする。

救済解♯２３２は、既にアドレス（１，１）を救済している。従って、４番目の不良セル（１，１）が検出された場合、更新部３２は、救済解♯２３２の記述を変更せずにそのまま救済解♯２４２とする。

更新部３２は、救済解♯２３３に対して個別救済解（１，＊）を追加して救済解♯２４３を生成する。なお、救済解♯２３３は、新たな不良セルをロウリペア領域２３０により更に救済することができない。従って、４番目の不良セル（１，１）が検出された場合、更新部３２は、救済解♯２３３を新たな不良セルをロウリペア領域２３０に更に置き換える救済解には更新しない。そして、更新部３２は、このように更新した６つの救済解（♯１４１、♯１４２、♯１４３、♯２４１、♯２４２、♯２４３）を更新部３２に記憶させる。

続いて、図１０のｔ５に示されるように、５番目の不良セル（４，２）が検出された場合、更新部３２は、救済解メモリ３０に記憶された６つの救済解（♯１４１、♯１４２、♯１４３、♯２４１、♯２４２、♯２４３）のそれぞれを次のように更新する。

更新部３２は、救済解♯１４１に対して、アドレス（４，２）をロウリペア領域２３０に置き換える個別救済解（＊，２）を追加して救済解♯１５１を生成する。また、更新部３２は、救済解♯１４２に対して個別救済解（＊，２）を追加して救済解♯１５２を生成する。また、更新部３２は、救済解♯１４３に対して、アドレス（４，２）をカラムリペア領域２２０に置き換える個別救済解（４，＊）を追加して救済解♯１５３を生成する。

なお、救済解♯１４１および救済解♯１４２は、新たな不良セルをカラムリペア領域２２０により更に救済することができない。従って、５番目の不良セル（４，２）が検出された場合、更新部３２は、救済解♯１４１および救済解♯１４２を新たな不良セルをカラムリペア領域２２０に更に置き換える救済解には更新しない。

救済解♯２４１は、既にアドレス（４，２）を救済している。従って、５番目の不良セル（４，２）が検出された場合、更新部３２は、救済解♯２４１の記述を変更せずにそのまま救済解♯２５１とする。更新部３２は、救済解♯２４２に対して個別救済解（４，＊）を追加して救済解♯２５２を生成する。更新部３２は、救済解♯２４３に対して個別救済解（４，＊）を追加して救済解♯２５３を生成する。

なお、救済解♯１４３、救済解♯２４２および救済解♯２４３は、新たな不良セルをロウリペア領域２３０により更に救済することができない。従って、５番目の不良セル（４，２）が検出された場合、更新部３２は、救済解♯１４３、救済解♯２４２および救済解♯２４３を新たな不良セルをロウリペア領域２３０に更に置き換える救済解には更新しない。そして、更新部３２は、このように更新した６つの救済解（♯１５１、♯１５２、♯１５３、♯２５１、♯２５２、♯２５３）を更新部３２に記憶させる。

続いて、図１０のｔ６に示されるように、６番目の不良セル（２，０）が検出された場合、更新部３２は、救済解メモリ３０に記憶された６つの救済解（♯１５１、♯１５２、♯１５３、♯２５１、♯２５２、♯２５３）のそれぞれを次のように更新する。

救済解♯１５１、救済解♯１５２、救済解♯１５３、救済解♯１６２および救済解♯１６３は、既に、全てのリペア領域を不良セルの救済に使用している。従って、６番目の不良セル（２，０）が検出された場合、更新部３２は、救済解♯１５１、救済解♯１５２、救済解♯１５３、救済解♯１６２および救済解♯１６３を、新たな不良セルをリペア領域に更に置き換える救済解には更新しない。そして、更新部３２は、救済解♯１５１、救済解♯１５２、救済解♯１５３、救済解♯１６２および救済解♯１６３のそれぞれに対応した救済不能フラグをフラグ記憶部３４に記憶させる。

これに対して、救済解＃２５１は、ロウリペア領域２３０により新たな不良セルを救済できる余地がある。そこで、更新部３２は、救済解♯２５１に対して、アドレス（２，０）をロウリペア領域２３０に置き換える個別救済解（＊，０）を追加して救済解♯２６１を生成する。そして、更新部３２は、救済可能として残存した救済解＃２６１を、更新部３２に記憶させる。

以上のように、試験装置１０は、新たな不良セルが検出される毎に救済解をリアルタイムで更新することができる。さらに、試験装置１０は、複数の救済解を並列に更新しながら、試験途中において救済不能となった救済解に対応して救済不能フラグを記憶することができる。

図１１は、第１変形例に係る試験装置１０の処理手順の一例を示す。本変形例に係る試験装置１０は、図１から図１０を参照して説明した本実施形態に係る試験装置１０と略同一の構成および機能を採るので、略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

第１変形例に係る更新部３２は、試験を開始した後、救済解に代えて不良セルのアドレスを救済解メモリ３０に順次に記憶させる。そして、更新部３２は、試験途中において、救済解メモリ３０に記憶された不良セルのアドレスを救済解に変更する。

例えば、更新部３２は、試験途中において、救済すべきことが確定した領域（例えばカラムまたはロウ）が生じた場合には、この領域に含まれる複数の不良セルのアドレスを当該領域を救済する救済解に置き換える。より具体的には、被試験メモリ２００が２個のカラムリペア領域２２０を有する場合において、メモリ領域２１０内の一つのカラムに３個の不良セルが発生した場合、これらの３個の不良セルはカラムリペア領域２２０により救済しなければならないことが確定する。更新部３２は、このような３個の不良セルのアドレスが救済解メモリ３０に記憶された場合、これら３個の不良セルのアドレスを１個の救済解に変更する。

このような第１変形例に係る試験装置１０は、例えば不良セルの発生数が少なく不良アドレスを直接メモリに記憶された方が効率良い場合等に、試験終了後の演算量を少なくすることができる。また、更新部３２は、例えば一定期間経過後に、不良セルのアドレスを救済解メモリ３０に記憶することに代えて、図１から図１０を参照して説明した方法と同様に救済解を救済解メモリ３０に記憶させてもよい。

図１２は、第２変形例に係る試験装置１０の処理フローを示す。本変形例に係る試験装置１０は、図１から図１０を参照して説明した本実施形態に係る試験装置１０と略同一の構成および機能を採るので、略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

第２変形例に係る試験装置１０は、図１から図１０を参照して説明した本実施形態に係る試験装置１０が備える救済解メモリ３０よりも、容量が少ない救済解メモリ３０を備える。即ち、第２変形例に係る救済解メモリ３０は、救済解を格納するエントリの数が、被試験メモリ２００が備える複数種類のリペア領域のそれぞれにより救済される不良部分の組み合わせの数より少ない。

例えば、２個のカラムリペア領域２２０および２個のロウリペア領域２３０を有する被試験メモリ２００の場合であれば、複数の不良セルを、６通りの組み合わせにより、カラムリペア領域２２０およびロウリペア領域２３０に置き換えることができる。従って、救済解メモリ３０は、少なくとも６通りの救済解を格納する数の６個のエントリを備えることが好ましい。これに対して、第２変形例に係る救済解メモリ３０は、６個より少ないエントリを有する構成となっている。

第２変形例に係る更新部３２は、試験部２０により新たな不良セルが検出されると、図７に示されたステップＳ１１からステップＳ２４の救済解の更新処理を実行する（Ｓ１００）。そして、ステップＳ１００の処理が終了した段階において、更新部３２は、救済解メモリ３０に空き容量が無く、且つ、救済解メモリ３０に記憶された全ての救済解が救済不能を示しているか否かを判断する（Ｓ１０１）。即ち、更新部３２は、救済解メモリ３０に空き容量が無く、且つ、救済解メモリ３０に記憶された複数の救済解の全てについて救済不能フラグがフラグ記憶部３４に記憶されているか否かを判断する。

更新部３２は、救済解メモリ３０に空き容量があるか、または、少なくとも１つの救済解が救済可能である場合には、次の不良セルが検出するまで処理を待機する（Ｓ１０１のＮｏ）。しかし、ステップＳ１００の処理が終了した段階において、更新部３２は、救済解メモリ３０に空き容量が無く、且つ、救済解メモリ３０に記憶された全ての救済解が救済不能を示している場合には（Ｓ１０１のＹｅｓ）、試験部２０に対して、再試験の実行を命令する。試験部２０は、再試験の命令を受けると、同一の試験を最初から再実行する。

そして、更新部３２は、試験部２０が試験を再実行した場合、救済解メモリ３０に記憶される複数の救済解のそれぞれを、再実行前の試験において救済解メモリ３０が記憶していた救済解が複数の不良部分を置き換えるリペア領域の組み合わせとは異なるリペア領域の組み合わせとなるように救済解に更新する。例えば、救済解メモリ３０は、被試験メモリ２００が備える複数のカラムリペア領域２２０および複数のロウリペア領域２３０の組み合わせの１／２の数のエントリを有するとする。

この場合、更新部３２は、１回目の試験において、最初の不良セルが検出された場合、カラムリペア領域２２０およびロウリペア領域２３０の何れか一方のみで、最初の不良セルを救済する救済解を生成する。続いて、更新部３２は、２番目以降の不良セルが検出された場合、最初の不良セルを救済する救済解を、新たな不良セルをカラムリペア領域２２０およびロウリペア領域２３０により更に置き換える救済解に更新する。

そして、更新部３２は、２回目の試験において、最初の不良セルが検出された場合、カラムリペア領域２２０およびロウリペア領域２３０のうち１回目の試験の最初の不良セルが検出されたときに救済しなかった他方のみで、最初の不良セルを救済する救済解を生成する。続いて、更新部３２は、２番目以降の不良セルが検出された場合、最初の不良セルを救済する救済解を、新たな不良セルをカラムリペア領域２２０およびロウリペア領域２３０により更に置き換える救済解に更新する。

そして、更新部３２は、予め定められた回数分再試験しても、全ての救済解が救済不能となる場合、その被試験メモリ２００に対する試験を中止し、その被試験メモリ２００を不良と判定する。このような第２変形例に係る試験装置１０は、救済解メモリ３０の容量を小さくすることができる。また、被試験メモリ２００に含まれる不良セルの数が少なければ試験お再実行はされないので、被試験メモリ２００に含まれる不良セルの数が少ない場合には試験時間も長期間しない。

また、更新部３２は、試験開始から、救済解メモリ３０に記憶された複数の救済解の何れによっても被試験メモリ２００を救済できないと判断されるまでの期間、検出された不良セルの数をカウントしてもよい。この場合、更新部３２は、カウントした不良セルの数、および、試験開始から救済解メモリ３０に記憶された複数の救済解の何れによっても被試験メモリ２００を救済できないと判断されるまでの期間から、被試験メモリ２００に含まれる不良セルの数を予測する。

そして、更新部３２は、予測値から、試験を再実行することにより被試験メモリ２００を救済できるかどうかを推定して、救済できると推定した場合に、試験を再実行してもよい。これにより、更新部３２は、被試験メモリ２００を救済できないと予測される場合には、再実行を中止して試験時間を短縮することができる。

また、第２変形例において、被試験メモリは、メモリ領域２１０の一部をブロック単位で救済する救済ブロックを備える構成であってもよい。このような更新部３２は、１回目の試験において被試験メモリ２００が救済できないと判断された場合に、２回目の試験の前に、不良セルが予め定められた数以上であったブロックを、救済ブロックに置き換えてもよい。これにより、更新部３２は、２回目の試験において検出される不良セルの数を少なくし、２回目の試験において被試験メモリ２００を救済できる可能性を高くすることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ 試験装置
２０ 試験部
２２ パターン発生器
２４ 波形成形器
２６ 論理比較器
３０ 救済解メモリ
３２ 更新部
３４ フラグ記憶部
３６ 出力部
２００ 被試験メモリ
２１０ メモリ領域
２２０ カラムリペア領域
２３０ ロウリペア領域

Claims (12)

1. メモリ領域の不良を救済するための複数のリペア領域を備える被試験メモリを試験する試験装置であって、
   前記被試験メモリの前記メモリ領域における各部分を順次に試験する試験部と、
   前記被試験メモリの不良部分を前記複数のリペア領域の何れに置き換えて救済するかを表す救済解を記憶する救済解メモリと、
   試験中において、前記試験部により新たな不良部分が検出されたことに応じて、前記救済解メモリに記憶された救済解を、前記新たな不良部分を更に救済する救済解に更新する更新部と、
   を備える試験装置。
2. 前記救済解メモリは、前記メモリ領域における救済範囲が異なる複数種類のリペア領域を備え、
   前記救済解メモリは、前記複数種類のリペア領域のそれぞれにより救済される不良部分の組み合わせが異なる複数の救済解を記憶する
   請求項１に記載の試験装置。
3. 前記更新部は、前記新たな不良部分が検出されたことに応じて、前記救済解メモリに記憶された複数の救済解のそれぞれを、当該救済解が置き換えていた不良部分に加えて、前記新たな不良部分を前記複数種類のリペア領域の何れか１つのリペア領域に更に置き換える少なくとも１つの救済解に更新する
   を有する請求項２に記載の試験装置。
4. 前記更新部は、
   前記新たな不良部分が検出されたことに応じて、前記救済解メモリに記憶された複数の救済解のそれぞれ毎に、当該救済解が前記新たな不良部分を何れかのリペア領域に置き換えているか否かを判断し、
   当該救済解が前記新たな不良部分を何れのリペア領域にも置き換えていない場合には、当該救済解から、複数種類のリペア領域の少なくとも１つにより前記新たな不良部分を更に置き換える少なくとも１つの救済解を生成する
   請求項３に記載の試験装置。
5. 前記更新部は、当該救済解が前記新たな不良部分を何れかのリペア領域に置き換えている場合には、当該救済解を維持する
   請求項４に記載の試験装置。
6. 前記救済解メモリに記憶された複数の救済解のそれぞれについて、当該救済解によって前記被試験メモリを救済できないことを示す救済不可フラグを記憶するフラグ記憶部を更に備え、
   前記新たな不良部分が検出された場合、前記救済解メモリに記憶された複数の救済解のうち更新しても前記新たな不良部分を救済できない救済解に対応させて、前記救済不可フラグを前記救済解メモリに記憶させる
   請求項３から５の何れか一項に記載の試験装置。
7. 前記試験部は、前記救済解メモリに記憶された前記複数の救済解の全てについて、前記救済不可フラグが記憶されている場合には試験を中止する
   請求項６に記載の試験装置。
8. 試験後において、前記救済解メモリに記憶された複数の救済解のうち少なくとも１つを出力する出力部を更に備える
   請求項２から７の何れか一項に記載の試験装置。
9. 前記救済解メモリは、
   矩形状に配置された複数のセルを有する前記メモリ領域と、
   前記メモリ領域における列方向に並んだ複数のセルに代えて記憶領域として使用されるカラムリペア領域と、
   前記メモリ領域における行方向に並んだ複数のセルに代えて記憶領域として使用されるロウリペア領域と、
   を有する請求項２から７の何れか一項に記載の試験装置。
10. 前記救済解メモリは、前記救済解を格納するエントリを、前記被試験メモリにおける複数種類のリペア領域の組み合わせの数分有する
    請求項２から９の何れか一項に記載の試験装置。
11. 前記救済解メモリは、前記救済解を格納するエントリが、前記複数種類のリペア領域のそれぞれにより救済される不良部分の組み合わせの数より少なく、
    前記試験部は、前記救済解メモリに記憶された複数の救済解の何れによっても前記被試験メモリを救済できなくなった場合、試験を再実行し、
    前記更新部は、前記試験部が試験を再実行した場合、前記救済解メモリに記憶される複数の救済解のそれぞれを、再実行前の試験において前記救済解メモリが記憶していた救済解が複数の不良部分を置き換えるリペア領域の組み合わせとは異なるリペア領域の組み合わせとなるように救済解に更新する
    請求項２から９の何れか一項に記載の試験装置。
12. 前記更新部は、試験を開始した後、前記救済解に代えて前記不良部分のアドレスを前記救済解メモリに記憶させ、試験途中において、前記救済解メモリに記憶された前記不良部分のアドレスを救済解に変更する
    請求項１から１１の何れか一項に記載の試験装置。

Images