JP2012099603A - ウェハテスト装置、ウェハテスト方法およびプログラム - Google Patents
ウェハテスト装置、ウェハテスト方法およびプログラム Download PDFInfo
- Publication number
- JP2012099603A JP2012099603A JP2010245228A JP2010245228A JP2012099603A JP 2012099603 A JP2012099603 A JP 2012099603A JP 2010245228 A JP2010245228 A JP 2010245228A JP 2010245228 A JP2010245228 A JP 2010245228A JP 2012099603 A JP2012099603 A JP 2012099603A
- Authority
- JP
- Japan
- Prior art keywords
- test
- wafer
- program
- wafers
- completed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】ウェハテスト装置は、第1および第2のテストプログラムを保持する記憶部と、第1のテストプログラムを用いてロット内の複数のウェハのうちの一部のウェハに対するテストを行なうとともに、第2のテストプログラムを用いてロット内の複数のウェハのうちの残部のウェハに対するテストを行なう演算部とを備え、第1のテストプログラムは、ウェハに対して複数の動作テストを実行し、各動作テストが終了するごとにウェハに含まれる不良メモリセルの累積情報を装置の外部に出力し、第2のテストプログラムは、ウェハに対して複数の動作テストを実行し、すべて動作テストが終了した後にウェハに含まれる不良メモリセルの累積情報を装置の外部に出力する。
【選択図】図1
Description
第1のテストプログラムおよび第2のテストプログラムを保持する記憶部と、
前記第1のテストプログラムを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なうとともに、前記第2のテストプログラムを用いて、該ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう演算部と、を備え、
前記第1のテストプログラムは、ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報を装置の外部に出力し、
前記第2のテストプログラムは、ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報を装置の外部に出力する。
ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報をウェハテスト装置の外部に出力する第1のテストプログラムを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なう工程と、
ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報をウェハテスト装置の外部に出力する第2のテストプログラムを用いて、前記ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう工程と、を含む。
ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報を記憶装置に出力する第1のプログラムモジュールを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なう処理と、
ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報を記憶装置に出力する第2のプログラムモジュールを用いて、前記ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう処理と、をコンピュータに実行させる。
第1の実施形態に係るウェハテスト装置について、図面を参照して説明する。
第2の実施形態に係るウェハテスト装置について、図面を参照して説明する。図8は、本実施形態のウェハテスト装置70を設けたテストシステムの接続構成を示す図である。
11、81 演算部
12 パターン発生部
13 テスト判定部
15 解析部
16 一時記憶部
17、87 記憶部
20 プローバ装置
30 プログラムデータベース
40 ネットワーク
51 ロット
52 ウェハ
53 チップ
60 品種データベース
Claims (10)
- 第1のテストプログラムおよび第2のテストプログラムを保持する記憶部と、
前記第1のテストプログラムを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なうとともに、前記第2のテストプログラムを用いて、該ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう演算部と、を備え、
前記第1のテストプログラムは、ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報を装置の外部に出力し、
前記第2のテストプログラムは、ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報を装置の外部に出力することを特徴とするウェハテスト装置。 - 前記演算部は、前記第1のテストプログラムにより、前記複数のウェハのうちの所定の枚数のウェハに対するテストを終了したことを検出した場合に、前記第1のテストプログラムを前記第2のテストプログラムに置き換えることを特徴とする、請求項1に記載のウェハテスト装置。
- 前記演算部は、前記一部のウェハに対するテスト結果に応じて、前記第1のプログラムから前記第2のプログラムへ変更すべきか否かを判定することを特徴とする、請求項2に記載のウェハテスト装置。
- 前記演算部は、前記一部のウェハに対するテスト結果の中に所定の基準値に抵触するものが含まれない場合には、前記第1のプログラムから前記第2のプログラムへ変更することを特徴とする、請求項3に記載のウェハテスト装置。
- 前記所定の枚数、および/または、前記所定の基準値をウェハに搭載されるチップの品種ことに保持する品種データベースをさらに備え、
前記演算部は、前記品種データベースを参照して、前記複数のウェハのうちの所定の枚数のウェハに対するテストが終了したか否か、および/または、前記一部のウェハに対するテスト結果の中に所定の基準値に抵触するものが含まるか否かを判定することを特徴とする、請求項2ないし4のいずれか1項に記載のウェハテスト装置。 - ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報をウェハテスト装置の外部に出力する第1のテストプログラムを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なう工程と、
ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報をウェハテスト装置の外部に出力する第2のテストプログラムを用いて、前記ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう工程と、を含むことを特徴とするウェハテスト方法。 - 前記第1のテストプログラムによって、前記複数のウェハのうちの所定の枚数のウェハに対するテストを終了したことが検出された場合に、前記第1のテストプログラムを前記第2のテストプログラムに置き換える工程をさらに含むことを特徴とする、請求項6に記載のウェハテスト方法。
- 前記一部のウェハに対するテスト結果に応じて、前記第1のプログラムから前記第2のプログラムへ変更すべきか否かを判定する判定工程をさらに含むことを特徴とする、請求項7に記載のウェハテスト方法。
- 前記判定工程において、前記一部のウェハに対するテスト結果の中に所定の基準値に抵触するものが含まれない場合には、前記第1のプログラムから前記第2のプログラムへ変更することを特徴とする、請求項8に記載のウェハテスト方法。
- ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報を記憶装置に出力する第1のプログラムモジュールを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なう処理と、
ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報を記憶装置に出力する第2のプログラムモジュールを用いて、前記ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう処理と、をコンピュータに実行させることを特徴とするプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245228A JP2012099603A (ja) | 2010-11-01 | 2010-11-01 | ウェハテスト装置、ウェハテスト方法およびプログラム |
US13/284,313 US20120109561A1 (en) | 2010-11-01 | 2011-10-28 | Wafer test apparatus, wafer test method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245228A JP2012099603A (ja) | 2010-11-01 | 2010-11-01 | ウェハテスト装置、ウェハテスト方法およびプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012099603A true JP2012099603A (ja) | 2012-05-24 |
Family
ID=45997607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010245228A Pending JP2012099603A (ja) | 2010-11-01 | 2010-11-01 | ウェハテスト装置、ウェハテスト方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120109561A1 (ja) |
JP (1) | JP2012099603A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180069190A (ko) * | 2016-12-14 | 2018-06-25 | 세메스 주식회사 | 기판 처리 장치의 에이징 기판 교체 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015045559A (ja) | 2013-08-28 | 2015-03-12 | マイクロン テクノロジー, インク. | 半導体装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2616413B2 (ja) * | 1993-11-22 | 1997-06-04 | 日本電気株式会社 | リペアデータの編集装置およびリペアデータの編集方法 |
US6094733A (en) * | 1996-01-25 | 2000-07-25 | Kabushiki Kaisha Toshiba | Method for testing semiconductor memory devices, and apparatus and system for testing semiconductor memory devices |
JP2956663B2 (ja) * | 1997-07-07 | 1999-10-04 | 日本電気株式会社 | 半導体ウエハ装置のテスト方法 |
US6319737B1 (en) * | 1999-08-10 | 2001-11-20 | Advanced Micro Devices, Inc. | Method and apparatus for characterizing a semiconductor device |
JP2002237505A (ja) * | 2001-02-09 | 2002-08-23 | Mitsubishi Electric Corp | 半導体装置のテストシステムおよびテスト方法 |
JP2002280425A (ja) * | 2001-03-16 | 2002-09-27 | Hitachi Ltd | 半導体集積回路装置の製造方法およびテスト方法 |
US6717431B2 (en) * | 2002-05-02 | 2004-04-06 | Infineon Technologies Richmond, Lp | Method for semiconductor yield loss calculation |
JP3769262B2 (ja) * | 2002-12-20 | 2006-04-19 | 株式会社東芝 | ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法 |
US7010451B2 (en) * | 2003-04-17 | 2006-03-07 | Micron Technology, Inc. | Dynamic creation and modification of wafer test maps during wafer testing |
JP2006024845A (ja) * | 2004-07-09 | 2006-01-26 | Yamaha Corp | プローブカード及び磁気センサの検査方法 |
JP2006237365A (ja) * | 2005-02-25 | 2006-09-07 | Agilent Technol Inc | 半導体特性評価装置の管理方法及びそのプログラム |
US7496478B2 (en) * | 2005-07-18 | 2009-02-24 | Dieter Rathei | Method of monitoring a semiconductor manufacturing trend |
JP2007235108A (ja) * | 2006-02-02 | 2007-09-13 | Nec Electronics Corp | 半導体検査装置、半導体検査方法 |
JP2008053259A (ja) * | 2006-08-22 | 2008-03-06 | Fujitsu Ltd | 半導体集積回路及びその試験方法 |
JP2008145361A (ja) * | 2006-12-13 | 2008-06-26 | Renesas Technology Corp | 半導体装置 |
US7591600B2 (en) * | 2007-02-23 | 2009-09-22 | Tokyo Electron Limited | Method and system for monitoring photolithography processing based on a batch change in light sensitive material |
ITMI20080365A1 (it) * | 2008-03-05 | 2009-09-06 | St Microelectronics Srl | Collaudo di circuiti integrati mediante poche sonde di collaudo |
-
2010
- 2010-11-01 JP JP2010245228A patent/JP2012099603A/ja active Pending
-
2011
- 2011-10-28 US US13/284,313 patent/US20120109561A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180069190A (ko) * | 2016-12-14 | 2018-06-25 | 세메스 주식회사 | 기판 처리 장치의 에이징 기판 교체 방법 |
KR101992825B1 (ko) | 2016-12-14 | 2019-06-26 | 세메스 주식회사 | 기판 처리 장치의 에이징 기판 교체 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20120109561A1 (en) | 2012-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11315657B2 (en) | Stacked memory apparatus using error correction code and repairing method thereof | |
CN107039084B (zh) | 带冗余单元的存储器芯片的晶圆测试方法 | |
JP2005182866A (ja) | 半導体試験装置、半導体試験方法、半導体製造方法、ならびに半導体メモリ | |
KR20020093642A (ko) | 메모리 테스트 정보를 저장하기 위한 방법 및 장치 | |
JP5202556B2 (ja) | 制御装置、試験装置および制御方法 | |
KR101133689B1 (ko) | 리페어 분석 장치 및 방법 | |
US20070133325A1 (en) | Semiconductor memory device, test system including the same and repair method of semiconductor memory device | |
JP2010244596A (ja) | 集積回路 | |
US5991215A (en) | Method for testing a memory chip in multiple passes | |
JP5001972B2 (ja) | メモリ補修分析自己検査機能を具えた半導体検査システム | |
CN103000226B (zh) | 通过随机存取存储器芯片地址引脚检测缺陷的测试方法 | |
CN116540059B (zh) | 半导体芯片测试方法、装置、设备及存储介质 | |
JP2012099603A (ja) | ウェハテスト装置、ウェハテスト方法およびプログラム | |
KR101003076B1 (ko) | 반도체 디바이스 시험장치 및 시험방법 | |
KR101034661B1 (ko) | 2개의 로딩 메모리를 이용한 메모리 디바이스의 테스트 방법 및 그 장치 | |
JP2010113751A (ja) | リダンダンシ演算方法及び装置並びにメモリ試験装置 | |
US20240265987A1 (en) | Memory repair circuit, a memory repair method, and a memory device | |
JP5279641B2 (ja) | 試験装置およびその診断方法 | |
KR101074456B1 (ko) | 초기 종결 조건들에 따른 메모리 테스트 방법 및 시스템 | |
JP5131163B2 (ja) | リダンダンシ演算方法及び装置並びにメモリ試験装置 | |
US20050034040A1 (en) | System and method for self-adaptive redundancy choice logic | |
JP2007078536A (ja) | 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム | |
CN116682478A (zh) | 芯片测试过程中的otp存储单元检测方法及装置 | |
CN115458029A (zh) | 用于验证存储器修复的方法及装置、存储器修复设备 | |
CN117330927A (zh) | 一种芯片测试方法、测试装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140819 |