JP2012099603A - ウェハテスト装置、ウェハテスト方法およびプログラム - Google Patents

Abstract

【課題】ウェハテストのテスト時間を増加させることなく、検出された不良セルがいずれの不良パターンで不良となったのかを検知できるようにすること。
【解決手段】ウェハテスト装置は、第１および第２のテストプログラムを保持する記憶部と、第１のテストプログラムを用いてロット内の複数のウェハのうちの一部のウェハに対するテストを行なうとともに、第２のテストプログラムを用いてロット内の複数のウェハのうちの残部のウェハに対するテストを行なう演算部とを備え、第１のテストプログラムは、ウェハに対して複数の動作テストを実行し、各動作テストが終了するごとにウェハに含まれる不良メモリセルの累積情報を装置の外部に出力し、第２のテストプログラムは、ウェハに対して複数の動作テストを実行し、すべて動作テストが終了した後にウェハに含まれる不良メモリセルの累積情報を装置の外部に出力する。
【選択図】図１

Description

本発明は、ウェハテスト装置、ウェハテスト方法およびプログラムに関し、特に、ダイナミック型半導体記憶装置その他の半導体装置が形成されたウェハに対するウェハテスト装置、ウェハテスト方法およびプログラムに関する。

半導体装置の製造においては、各々半導体装置が形成される複数枚のウェハを一つのまとまり（「ロット」という。）として取り扱う（図２参照）。近年の半導体装置の製造処理においては、一度に複数枚のウェハを処理するバッチ処理よりも、ウェハを１枚ずつ処理する枚葉処理が主流となっている。

バッチ処理のみならず枚葉処理においても、同一ロット内の複数のウェハのプロセス依存性は互いに類似している。これは、枚葉処理においても、同一ロット内のウェハは連続的に処理されるからである。

ロットを単位とする取り扱いは、ウェハ上に半導体装置を形成する場合のみならず、半導体装置を形成したウェハテストを行う動作試験においても行われる。

図９は、半導体装置の製造工程を示すフローチャートである。図９を参照すると、半導体装置の製造工程は、前工程（半導体メモリチップ製造工程）（ステップＡ１）、および、ウェハテスト工程（ステップＡ２）を含み、ダイシング・組み立て工程（ステップＡ３）とパッケージ出荷工程（ステップＡ４）、または、ウェハ出荷工程（ステップＡ５）を含む。

図１０は、半導体装置であるダイナミックランダムアクセスメモリ（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のウェハテスト工程（図９のステップＡ２）を示すフローチャートである。図１０を参照すると、ウェハテスト工程は、バーンイン（ストレス印加）工程（ステップＢ１）、冗長救済前テスト工程（ステップＢ２）、ヒューズトリミング工程（ステップＢ３）、および冗長救済後テスト工程（ステップＢ４）を含む。

バーンイン工程（ステップＢ１）では、ＤＲＡＭを高温や高電圧等の条件化にさらしてストレスを印加する。冗長救済前テスト工程（ステップＢ２）では、ストレス印加後のＤＲＡＭに複数のデータパターンの書き込み・読み出しを行ない、不良セルを検出する。ヒューズトリミング工程（ステップＢ３）では、検出された不良セルを冗長メモリセルに置換する。冗長救済後テスト工程（ステップＢ４）では、不良メモリセルが置換されたＤＲＡＭに再度複数のデータパターンの書き込み・読み出しを行ない、ＤＲＡＭの救済が正常に行なわれたか否かを確認する。

特開２００２−１３４５６９号公報 特開２００４−２９６８２６号公報

以下の分析は、本発明者によってなされたものである。

上記のＤＲＡＭのウェハテストのうちの冗長救済前テスト工程（図１０のステップＢ２）においては、想定される複数の不良パターンに対応する複数のデータパターンの書き込み・読み出しを順次行なう。各々の書き込み・読み出しを、「動作テスト」という。

従来のウェハテスト装置は、順次行なわれる動作テストの結果を累積して記憶する。このとき、すべての動作テストが終了した後の不良セルの配置等を把握することができる。しかしながら、かかるウェハテスト装置によると、それぞれの動作テストでいずれのセルが不良となったか、言い換えれば、検出された不良セルがどのような不良パターンで不良となったのかを検知することはできない。

ＤＲＡＭの複数の不良パターンの各々は、対応するプロセス条件の変動等に起因することが多い。したがって、プロセス条件の変動の早期発見や製品開発へのフィードバックを行なうには、各不良セルがいずれの不良パターンで不良となったのかを把握することが重要となる。

特許文献１、２において、動作テスト毎の不良メモリの情報を逐一記憶するウェハテスト装置が記載されている。しかしながら、特許文献１、２では、すべてのウェハに対する動作テスト毎の不良メモリセルの情報を逐一記憶する。このとき、ウェハテスト装置は大容量のメモリを必要とし、ウェハテスト装置が高価となるという問題がある。

そこで、ウェハテスト装置のメモリ容量を増加させることなく、検出された不良セルがいずれの不良パターンで不良となったのかを検出する方法として、次の方法が考えられる。すなわち、順次行なわれる動作テストの結果を累積して記憶しつつ、各々の動作テスト毎に不良メモリセルの情報をウェハテスト装置外部に出力し、不良メモリセルの検出対象である動作テストの不良メモリセルの情報から、この動作テストの以前に行なわれた動作テストの不良メモリセルの情報を差し引く方法が考えられる。

しかし、不良メモリセルの情報をウェハテスト装置外部に出力する処理には時間を要するため、すべてのウェハについて動作テスト毎にテスト結果をウェハテスト装置外部に出力すると、テスト時間が増大するという問題がある。そこで、テスト時間を増加させることなく、検出された不良セルがいずれの不良パターンで不良となったのかを検知できるウェハテスト装置、ウェハテスト方法およびプログラムを提供することが課題となる。

本発明の第１の視点に係るウェハテスト装置は、
第１のテストプログラムおよび第２のテストプログラムを保持する記憶部と、
前記第１のテストプログラムを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なうとともに、前記第２のテストプログラムを用いて、該ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう演算部と、を備え、
前記第１のテストプログラムは、ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報を装置の外部に出力し、
前記第２のテストプログラムは、ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報を装置の外部に出力する。

本発明の第２の視点に係るウェハテスト方法は、
ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報をウェハテスト装置の外部に出力する第１のテストプログラムを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なう工程と、
ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報をウェハテスト装置の外部に出力する第２のテストプログラムを用いて、前記ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう工程と、を含む。

本発明の第３の視点に係るプログラムは、
ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報を記憶装置に出力する第１のプログラムモジュールを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なう処理と、
ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報を記憶装置に出力する第２のプログラムモジュールを用いて、前記ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう処理と、をコンピュータに実行させる。

本発明に係るウェハテスト装置、ウェハテスト方法およびプログラムによると、ウェハテストのテスト時間を増加させることなく、検出された不良セルがいずれの不良パターンで不良となったのかを検知することができる。

ウェハテスト装置の構成を概略的に示すブロック図である。 ロット、ウェハおよびチップを概略的に示す図である。 第１の実施形態に係るウェハテスト装置を設けたテストシステムの接続構成を示す図である。 第１の実施形態に係るウェハテスト装置の構成を示すブロック図である。 第１の実施形態における冗長救済前テストの詳細を示すフローチャートである。 第１の実施形態における第１のプログラムの動作を示すフローチャートである。 第１の実施形態における第２のプログラムの動作を示すフローチャートである。 第２の実施形態に係るウェハテスト装置を設けたテストシステムの接続構成を示す図である。 半導体装置の製造工程を示すフローチャートである。 ウェハテストの詳細を示すフローチャートである。

はじめに、本発明の概要について説明する。なお、この概要に付記した図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。

図１を参照すると、ウェハテスト装置（８０）は、第１のテストプログラムおよび第２のテストプログラムを保持する記憶部（８７）と、第１のテストプログラムを用いて、ロット内の複数のウェハ（図２参照）のうちの一部のウェハに対するテストを行なうとともに、第２のテストプログラムを用いて、該ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう演算部（８１）とを備えていることが好ましい。

ここで、第１のテストプログラムは、ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報をウェハテスト装置（８０）の外部に出力することが好ましい。一方、第２のテストプログラムは、ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報をウェハテスト装置（８０）の外部に出力することが好ましい。

また、演算部（８１）は、第１のテストプログラムにより、上記複数のウェハのうちの所定の枚数のウェハに対するテストを終了したことを検出した場合に、第１のテストプログラムを第２のテストプログラムに置き換えるようにしてもよい。

さらに、演算部（８１）は、上記一部のウェハに対するテスト結果に応じて、第１のプログラムから第２のプログラムへ変更すべきか否かを判定することが好ましい。一例として、演算部（８１）は、上記一部のウェハに対するテスト結果の中に所定の基準値に抵触するものが含まれない場合には、第１のプログラムから第２のプログラムへ変更するようにしてもよい。

本発明によると、プロセス依存性が互いに類似している同一ロットの複数毎のウェハのうちの一部のウェハの試験を、第１のテストプログラムを用いて行うことで、検出された不良セルがいずれの不良パターンで不良となったのかを検知することができる。また、同一ロットのうちの残りのウェハの試験を、第２のテストプログラムを用いて行うようにすることで、テスト時間の増加を抑制することができる。

したがって、本発明のウェハテスト装置によると、ウェハテストのテスト時間を増加させることなく、検出された不良セルがいずれの不良パターンで不良となったのかを検知することができる。

＜実施形態１＞
第１の実施形態に係るウェハテスト装置について、図面を参照して説明する。

図２は、ロット５１、ウェハ５２およびチップ５３を概略的に示す。図２を参照すると、ウェハ５２上には、複数のチップ５３が形成される。ロット５１とは、複数のウェハ５２を１単位としたものをいう。一例として、２５枚のウェハが１ロットに相当する。

同一のロット内の複数のウェハは、製造工程において１つの製造装置内で、一括してまたは連続的に処理される。製造時の品質変動、すなわち、チップ特性のバラツキは、製造工程での処理のバラツキに依存することから、一括してまたは連続的に処理される同一のロット内の複数のウェハ間では品質変動が小さい。

図３は、本実施形態のウェハテスト装置を設けたテストシステムの接続構成を一例として示す図である。図３を参照すると、テストシステムは、ウェハテスト装置１０、プローバ装置２０、およびプログラムデータベース３０を備え、これらは、ネットワーク４０を介して互いに接続されている。

プローバ装置２０は、ウェハテスト装置１０とウェハ５２とを接続し、信号を入出力する。ウェハ５２は１組のロット５１のまま、プローバ装置２０を用いてテストされる。ロット５１の状態（品種、工程など）を入力することで、それぞれに対応したテストが実施される。プログラムデータベース３０は、各製品の品種ごとにプログラムを格納している。プログラムＡとＢの切り替えは、プログラム内またはシステム内で行なわれる。

図４は、ウェハテスト装置１０の構成を示すブロック図である。図４を参照すると、ウェハテスト装置１０は、演算部１１、パターン発生部１２、テスト判定部１３、解析部１５、一時記憶部１６および記憶部１７を備えている。

演算部１１（例えばＣＰＵ）は、ウェハテスト装置１０およびプログラムを制御する。演算部１１は、解析部１５にて作成され、記憶部１７に格納された救済演算結果を元に、プログラムの切り替えの要否を判断し、制御を行なう。

パターン発生部１２は、演算部１１からプログラム内のデータパターン情報を受け、テスト波形を生成する。

テスト判定部１３は、チップ５３の出力から、動作テストのパスないしフェイルを判定する。

解析部１５は、テスト判定部１３の結果を受け、不良セルの位置情報から置換判定を実施する。

記憶部１７は、プログラムデータベース３０から読み出したプログラム等のファイル、および、解析部１５の結果を記憶する。

図５は、本実施形態における冗長救済前テスト（図１０のステップＢ２に相当する）の詳細を示すフローチャートである。

まず、プローバ装置２０は、ロット情報を読み出し、プログラムデータベース３０からロット５１に対応するプログラムＡとプログラムＢを読み出して、ウェハテスト装置１０の記憶部１７に記録する。

演算部１１は、記憶部１７に記録されたプログラムＡを読み出す（ステップＳ２）。図６に示すプログラムＡのフローチャートに従って、ウェハ１枚の動作テストを実施し、救済演算結果および試験結果を出力する（ステップＳ３）。

プローバ装置２０から送られてきたウェハ情報を確認し、あらかじめプログラムＡ内にて設定していたｋ枚目（ｋは任意の正整数）のウェハであるか否かを判定する（ステップＳ４）。ｋ枚目のウェハでない場合には（ステップＳ４のＮｏ）、ステップＳ３に戻り、ｋ枚目のウェハとなるまでプログラムＡによる動作テストを実施する。

一方、ｋ枚目のウェハである場合には（ステップＳ４のＹｅｓ）、記憶部１７に出力されたｋ枚目までのデータをあらかじめプログラムＡ内にて設定していた基準値Ｘと比較し、基準値Ｘに抵触する（品質異常とみなすべき）データがあるか否かを判定する（ステップＳ５）。

基準値Ｘに抵触するデータがない場合には（ステップＳ５のＮｏ）、演算部１１は、動作中のプログラムＡを停止し、ステップＳ１で記憶部１７に記録されたプログラムＢを読み出す（ステップＳ６）。

次に、図７に示すプログラムＢのフローチャートに従って、動作テストを実施する（ステップＳ７）。

基準値Ｘに抵触するデータが存在する場合には（ステップＳ５のＹｅｓ）、プログラムを変更せず、プログラムＡのままで残りのデータを取得する（ステップＳ８）。

図６は、プログラムＡの詳細を示すフローチャートであり、プログラムＡによる試験（図５のステップＳ３、Ｓ８）の内容を示す。

演算部１１に読み込まれたプログラムに従って、１または２以上の動作試験を実施する（ステップＳ１１）。このとき、テスト判定部１３は、チップの出力から試験結果を確認し、不良セル情報を一時記憶部１６に蓄積する。

解析部１５は、ステップＳ１１で一時記憶部１６に蓄積された情報と、以前の救済演算処理において記憶部１７に出力された解析結果とを用いて、救済演算処理を実施し、解析結果を記憶部１７に出力する（ステップＳ１２）。

次に、フロー内の最終試験か否かを判定する（ステップＳ１３）。フロー内の最終試験でなければ（ステップＳ１３のＮｏ）、ステップＳ１１〜Ｓ１３を繰り返し、すべての試験を実施する。

最終試験まで完了した後（ステップＳ１３のＹｅｓ）、救済演算結果を含む試験結果を記憶部１７に出力する（ステップＳ１４）。

図７は、プログラムＢの詳細を示すフローチャートであり、プログラムＢによる試験（図５のステップＳ７）の内容を示す。

プログラムＡによる試験（図６のステップＳ１１）と同様に、複数の動作試験を実施し、一時記憶部１６に不良情報を蓄積する（ステップＳ１６）。

次に、フロー内の最終試験か否かを判定する（ステップＳ１７）。フロー内の最終試験でない場合には（ステップＳ１７のＮｏ）、ステップＳ１６およびＳ１７を繰り返し、すべての試験を実施する。

次に、解析部１５は、一時記憶部１６に蓄積されたすべての試験の不良セル情報に対して救済演算処理を実施し、結果を記憶部１７に出力する（ステップＳ１８）。

次に、救済演算結果を含む試験結果を記憶部１７に出力する（ステップＳ１９）。

本実施形態のウェハテスト装置１０によると、プロセス依存性が互いに類似している同一ロットの複数毎のウェハのうちの一部のウェハの試験を、第１のテストプログラム（プログラムＡ）を用いて行うことで、検出された不良セルがいずれの不良パターンで不良となったのかを検知することができる。また、同一ロットのうちの残りのウェハの試験を、第２のテストプログラム（プログラムＢ）を用いて行うようにすることで、テスト時間の増加を抑制することができる。

＜実施形態２＞
第２の実施形態に係るウェハテスト装置について、図面を参照して説明する。図８は、本実施形態のウェハテスト装置７０を設けたテストシステムの接続構成を示す図である。

図８を参照すると、テストシステムは、ウェハテスト装置７０、プローバ装置２０、プログラムデータベース３０、および、品種データベース６０を備え、これらは、ネットワーク４０を介して互いに接続されている。

品種データベース６０は、ウェハに搭載されるチップの品種ごとに設定されるパラメータのデータベースである。パラメータとしては、例えば、第１の実施形態におけるウェハ枚数、品質判定に使用される基準値Ｘなどが挙げられる。

第１の実施形態では、ステップＳ４、Ｓ５において、ウェハ枚数ｋ、品質判定に使用される基準値ＸをプログラムＡの内部に設定している。一方、本実施形態では、ウェハテスト装置７０と品種データベース６０とを連動させることにより、プログラムＡの代わりに、品種データベース６０の内部にウェハ枚数ｋ、基準値Ｘを設定することができる。

このとき、プログラムＡ内において、ウェハ枚数ｋおよび基準値Ｘを設定しておく必要がなくなる。したがって、本実施形態によると、新しいプログラムを用意することなく、品質基準の管理、変更を容易に行なうことができる。ゆえに、プログラム作成の工数を削減し、迅速な量産対応が可能となる。

なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

１０、７０、８０ ウェハテスト装置
１１、８１ 演算部
１２ パターン発生部
１３ テスト判定部
１５ 解析部
１６ 一時記憶部
１７、８７ 記憶部
２０ プローバ装置
３０ プログラムデータベース
４０ ネットワーク
５１ ロット
５２ ウェハ
５３ チップ
６０ 品種データベース

Claims (10)

1. 第１のテストプログラムおよび第２のテストプログラムを保持する記憶部と、
   前記第１のテストプログラムを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なうとともに、前記第２のテストプログラムを用いて、該ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう演算部と、を備え、
   前記第１のテストプログラムは、ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報を装置の外部に出力し、
   前記第２のテストプログラムは、ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報を装置の外部に出力することを特徴とするウェハテスト装置。
2. 前記演算部は、前記第１のテストプログラムにより、前記複数のウェハのうちの所定の枚数のウェハに対するテストを終了したことを検出した場合に、前記第１のテストプログラムを前記第２のテストプログラムに置き換えることを特徴とする、請求項１に記載のウェハテスト装置。
3. 前記演算部は、前記一部のウェハに対するテスト結果に応じて、前記第１のプログラムから前記第２のプログラムへ変更すべきか否かを判定することを特徴とする、請求項２に記載のウェハテスト装置。
4. 前記演算部は、前記一部のウェハに対するテスト結果の中に所定の基準値に抵触するものが含まれない場合には、前記第１のプログラムから前記第２のプログラムへ変更することを特徴とする、請求項３に記載のウェハテスト装置。
5. 前記所定の枚数、および／または、前記所定の基準値をウェハに搭載されるチップの品種ことに保持する品種データベースをさらに備え、
   前記演算部は、前記品種データベースを参照して、前記複数のウェハのうちの所定の枚数のウェハに対するテストが終了したか否か、および／または、前記一部のウェハに対するテスト結果の中に所定の基準値に抵触するものが含まるか否かを判定することを特徴とする、請求項２ないし４のいずれか１項に記載のウェハテスト装置。
6. ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報をウェハテスト装置の外部に出力する第１のテストプログラムを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なう工程と、
   ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報をウェハテスト装置の外部に出力する第２のテストプログラムを用いて、前記ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう工程と、を含むことを特徴とするウェハテスト方法。
7. 前記第１のテストプログラムによって、前記複数のウェハのうちの所定の枚数のウェハに対するテストを終了したことが検出された場合に、前記第１のテストプログラムを前記第２のテストプログラムに置き換える工程をさらに含むことを特徴とする、請求項６に記載のウェハテスト方法。
8. 前記一部のウェハに対するテスト結果に応じて、前記第１のプログラムから前記第２のプログラムへ変更すべきか否かを判定する判定工程をさらに含むことを特徴とする、請求項７に記載のウェハテスト方法。
9. 前記判定工程において、前記一部のウェハに対するテスト結果の中に所定の基準値に抵触するものが含まれない場合には、前記第１のプログラムから前記第２のプログラムへ変更することを特徴とする、請求項８に記載のウェハテスト方法。
10. ウェハに対して複数の動作テストを実行するとともに各動作テストが終了するごとに該ウェハに含まれる不良メモリセルの累積情報を記憶装置に出力する第１のプログラムモジュールを用いて、ロット内の複数のウェハのうちの一部のウェハに対するテストを行なう処理と、
    ウェハに対して前記複数の動作テストを実行するとともにすべて動作テストが終了した後に該ウェハに含まれる不良メモリセルの累積情報を記憶装置に出力する第２のプログラムモジュールを用いて、前記ロット内の複数のウェハのうちの残部のウェハに対するテストを行なう処理と、をコンピュータに実行させることを特徴とするプログラム。

Images