KR101133689B1 - 리페어 분석 장치 및 방법 - Google Patents

리페어 분석 장치 및 방법 Download PDF

Info

Publication number
KR101133689B1
KR101133689B1 KR1020100116823A KR20100116823A KR101133689B1 KR 101133689 B1 KR101133689 B1 KR 101133689B1 KR 1020100116823 A KR1020100116823 A KR 1020100116823A KR 20100116823 A KR20100116823 A KR 20100116823A KR 101133689 B1 KR101133689 B1 KR 101133689B1
Authority
KR
South Korea
Prior art keywords
repair
row
column
addresses
address
Prior art date
Application number
KR1020100116823A
Other languages
English (en)
Inventor
정우식
이강칠
조정호
이경섭
강일권
강성호
이주환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100116823A priority Critical patent/KR101133689B1/ko
Priority to US12/982,809 priority patent/US8601330B2/en
Priority to CN201110058687.0A priority patent/CN102479554B/zh
Priority to JP2011092850A priority patent/JP2012113798A/ja
Application granted granted Critical
Publication of KR101133689B1 publication Critical patent/KR101133689B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

리페어 분석 장치는, 제어코드에 응답하여, 다수의 스페어 피봇 고장 셀의 로우 어드레스들 중 일부를 선택하고, 컬럼 어드레스들 중 일부를 선택하는 선택부; 및 다수의 논 스페어 피봇 고장 셀의 로우 어드레스들이 상기 선택부에 의해 선택된 로우 어드레스들에 포함되고, 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들이 상기 선택부에 의해 선택된 컬럼 어드레스들에 포함되는지의 여부를 나타내는 분석신호를 생성하는 분석부를 포함한다.

Description

리페어 분석 장치 및 방법{DEVICE AND METHOD FOR REPAIR ANALYSIS}
본 발명은 메모리 내에서 발견된 고장 셀에 대한 정보를 이용하여 리페어 해를 산출하는 리페어 분석 장치 및 방법에 관한 것이다.
메모리 반도체 산업의 초창기에는 반도체 제조 프로세스를 통과한 메모리 칩에서 불량 셀이 하나도 존재하지 않는 오리지널 굿 다이(original good die)가 웨이퍼(wafer) 상에 다수 분포하였다. 그러나 메모리의 용량이 점차로 증가하면서 고장 셀이 하나도 존재하지 않는 메모리 칩을 만드는 것이 어려워졌으며, 현재에 이르러서는 이러한 칩이 제조될 확률은 없다고 봐도 무방하다.
이러한 상황을 타개하기 위한 방편으로 예비 메모리, 즉 리던던시(redundancy) 메모리를 설치하여 이로 하여금 고장 셀을 대체하도록 하는 방법이 제안되었다. 고장 셀을 리던던시 셀로 대체하기 위해서는 외부 장비를 이용하여 솔류션을 계산하는 작업이 진행되어야 하며, 최근에는 이러한 수리 회로(즉, 메모리 자체 수리회로)를 칩 내부에 설치하고자 하는 연구가 꾸준히 진행되고 있다.
메모리 자체 수리회로를 위해 고려해야 하는 주요한 세가지 요소로는 면적 오버헤드와 수리율 그리고 수리회로의 분석 속도를 들 수 있다. 면적 오버헤드는 반도체 칩 제조 원가와 직결되는 요소이며, 수리율은 반도체의 수율과 관련된 중요한 요소이다. 마지막으로 수리회로의 분석속도는 테스트 시간과 비례관계에 있으므로 이 또한 원가와 직결되는 요소라 할 수 있다.
선행기술1(T. Kawagoe, J. Ohtani, M. Niiro, T. Ooishi, M. Hamada, and H. Hidaka, "A built-in self repair analyzer (CRESTA) for embedded DRAMs" in Proc. Int. Test Conf., pp. 567-574, Oct. 2000.)에서 제시된 CRESTA는 현재 비교적 널리 알려진 리던던시(redundancy) 분석 연산 회로로 기존 리던던시 분석 연산 회로 중에서 최고의 수리율(만일 리페어 해가 존재한다면 100%의 확률로 찾아낼 수 있음)과 가장 빠른 리던던시 분석 연산 속도를 가지고 있다. 주어진 리던던시로 가능한 리던던시 시퀀스(sequence)에 대하여 모든 경우의 수를 각각의 보조 연산 회로로 구현함으로써 모든 경우에 대한 분석 연산이 동시에 수행되도록 하였다. 이로써 수리율과 분석 연산 속도 모두 최적화할 수 있었다. 그러나 CRESTA는 전체의 경우에 대한 보조 연산 회로를 각각 따로 설치해야하므로, 리던던시의 개수가 증가하여 리던던시 시퀀스(sequence)의 경우의 수가 많아지면 면적 오버헤드가 기하급수적으로 늘어나는 단점이 있다.
선행기술2(P. Ohler, S. Hellebrand, and H.-J. Wunderlich, "An Integrated Built-in Test and Repair Approach for Memories with 2D Redundancy" in Proc. European Test Symposium (ETS), pp. 91-96, May 2007.)에서 제안된 Intelligent solve first 방법은 브랜지 앤드 바운드(branch-and-bound) 알고리즘을 이용한 비교적 최근의 방법론으로, 머스트 리페어 라인을 이진 트리 구조에서 제외함으로써 상대적으로 낮은 수준의 면적 오버헤드와 최적의 수리율을 확보하였다. 그러나 고장의 개수가 많아지거나 혹은 고장의 분포가 복잡해지는 경우 리던던시 분석 연산에 소요되는 시간이 너무 길어지는 단점이 있었다. 더욱이 Intelligent solve first 방법은 최적의 수리 해를 보장하지도 못하였다.
선행기술3(C.-T. Huang, C.-F. Wu, J.-F. Li, and C.-W. Wu, "Built-in Redundancy Analysis for Memory Yield Improvement, IEEE Trans. Reliability, vol. 52, pp. 386-399, Dec. 2003.)에서 제시된 Essesntial Spare Pivot(이하 ESP) 방법은 면적 오버헤드를 줄이기 위하여 고장 비트맵 대신 핵심적인 주소만을 간추려서 저장하였다. 고장 주소를 모으는 과정은 테스트 과정이 진행되는 중에 수행되어 자체 수리 회로의 분석 속도는 개선되었으나, 고장 주소를 저장할 레지스터의 용량이 부족하여 고장 현상을 정확히 재연할 수 없었기에 ESP의 분석 연산 결과와 수리율은 최적의 수리 해 및 분석결과를 보장할 수 없었다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 고장 셀에 대한 정보를 분석하여 리페어 해를 산출하는 리페어 분석 장치의 면적을 줄이고, 분석 속도를 높이고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 리페어 분석 장치는, 제어코드에 응답하여, 다수의 스페어 피봇 고장 셀의 로우 어드레스들 중 일부를 선택하고, 컬럼 어드레스들 중 일부를 선택하는 선택부; 및 다수의 논 스페어 피봇 고장 셀의 로우 어드레스들이 상기 선택부에 의해 선택된 로우 어드레스들에 포함되고, 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들이 상기 선택부에 의해 선택된 컬럼 어드레스들에 포함되는지의 여부를 나타내는 분석신호를 생성하는 분석부를 포함할 수 있다.
상기 리페어 분석 장치는 상기 선택부에 의해 선택된 로우 어드레스들과 컬럼 어드레스들에 머스트 로우 어드레스와 머스트 컬럼 어드레스가 포함되는지의 여부를 나타내는 유효신호를 생성하는 유효성 체크부를 더 포함할 수 있다.
상기 리페어 분석 장치는 상기 다수의 논 스페어 피봇 고장 셀의 로우 어드레스들 중 상기 선택부에 의해 선택된 로우 어드레스들에 포함되지 않는 것의 개수와, 상기 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들 중 상기 선택부에 의해 선택된 컬럼 어드레스들에 포함되지 않는 것의 개수를 합한 값이 여분의 리던던시 라인의 개수 이하인지를 나타내는 여분신호를 나타내는 여분 검사부를 더 포함할 수 있다.
또한, 본 발명에 따른 리페어 분석 방법은, 제어코드에 응답하여, 다수의 스페어 피봇 고장 셀의 로우 어드레스들 중 일부를 선택하고, 컬럼 어드레스들 중 일부를 선택하는 단계; 및 다수의 논 스페어 피봇 고장 셀의 로우 어드레스들이 상기 선택된 로우 어드레스들에 포함되고, 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들이 상기 선택된 컬럼 어드레스들에 포함되는지의 여부를 확인하는 단계를 포함할 수 있다.
상기 리페어 분석 방법은, 상기 선택된 로우 어드레스들과 상기 선택된 컬럼 어드레스들에 머스트 로우 어드레스와 머스트 컬럼 어드레스가 포함되는지를 체크하는 단계를 더 포함할 수 있다.
상기 리페어 분석 방법은, 상기 다수의 논 스페어 피봇 고장 셀의 로우 어드레스들 중 상기 선택된 로우 어드레스들에 포함되지 않은 것의 개수와, 상기 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들 중 상기 선택된 컬럼 어드레스들에 포함되지 않은 것의 개수를 합한 값이 여분의 리던던시 라인의 개수 이하인지를 검사하는 단계를 더 포함할 수 있다.
본 발명은 하나의 분석 회로로 전체 메모리의 리던던시 분석 연산을 단시간에 수행할 수 있도록 하여 면적 오버헤드를 크게 감소시킨다.
또한, 제어코드의 변경만으로 모든 경우의 수에 대한 조사가 가능하도록 하여 고속으로 리페어 해를 산출할 수 있다.
또한, 고장 셀에 대한 정보만 구비되면, 리페어율 100%를 달성할 수 있도록 한다.
도 1은 8개의 로우(row)와 8개의 컬럼(column)으로 구성된 메모리에서 고장 셀을 표시한 도면.
도 2는 고장 정보 저장장치의 일실시예 구성도.
도 3은 본 발명의 고장 정보 저장장치(도 2)에 고장 정보를 기록하는 방법을 나타낸 순서도.
도 4는 8개의 로우와 8개의 컬럼으로 구성되고 리던던시 로우(Rs)과 리던던시 컬럼(Cs)은 2개를 포함하는 메모리에서 발견된 고장 셀 및 고장 셀의 발견 순서를 표시한 도면.
도 5는 도 4와 같은 순서로 발견된 고장 셀의 정보를 고장 정보 저장장치에 기록하는 것을 도시한 도면.
도 6은 본 발명에 따른 리페어 분석 장치의 일실시예 구성도.
도 7은 도 6에 도시된 리페어 분석 장치에 유효성 체크부와 여분 검사부가 추가된 실시예를 도시한 도면.
도 8은 메모리에 존재하는 고장 셀과 고장 셀의 발견순서(a), 고장 셀의 정보가 저장된 고장 정보 저장장치(b), 및 리페어 분석장치의 분석결과(c)를 도시한 도면.
도 9는 도 8과는 다른 패턴의 고장이 발견된 경우에, 메모리에 존재하는 고장 셀과 고장 셀의 발견순서(a), 고장 셀의 정보가 저장된 고장 정보 저장장치(b), 및 리페어 분석장치의 분석결과(c)를 도시한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
먼저, 본 발명의 이해를 돕기 위해 A.리페어율과 B.고장의 분류 방법에 대해 알아보기로 한다.
A. 리페어율(Repair Rate)
리페어율은 다음의 수학식 1과 같이 정의된다.
[수학식 1]
리페어율={리페어된 칩(repaired chips)의 개수}/{리페어 가능한 칩(repairable chips)의 개수}
최상의 리페어율(optimal repair rate)은 100%이며, 고장에 대한 수리가 가능한 경우에 언제나 하나 이상의 해를 찾을 수 있으면 리페어율이 100%가 된다. 리페어율의 정의에서 분모가 (리페어 가능한 칩의 개수)이기 때문에, 수리가 아예 불가능한 경우(고장의 개수가 리던던시 메모리가 커버 가능한 개수를 초과)에 해를 찾지 못하는 것은 리페어율에 영향을 주지 않는다. 리페어율을 높이기 위해서는 고장 정보 저장장치에 리페어를 위해 필요한 완벽한 정보가 저장되어 있어야 한다.
도 1은 8개의 로우(row)와 8개의 컬럼(column)으로 구성된 메모리에서 고장 셀을 표시한 도면인데, 도 1을 참조하여 B.고장의 분류에 대해 알아보기로 한다.
Rs는 리던던시 로우의 개수 Cs는 리던던시 컬럼의 개수를 나타내는데, 이하에서는 Rs=2, Cs=2라 가정하기로 한다.
B.고장의 분류(Classification of Faults)
(1) 싱글 고장(single fault)
고장 셀이 위치한 로우 어드레스와 컬럼 어드레스에 다른 고장 셀이 없는 경우의 고장을 말한다. 도 1의 로우0,컬럼5에 위치한 고장 셀(A)이 바로 싱글 고장으로 분류된다.
싱글 고장의 경우 하나의 리던던시 로우나 하나의 리던던시 컬럼으로 대체해 리페어 하는 것이 가능하다. 예를 들어, 도 1의 셀(A)은 0번 로우를 리던던시 로우로 대체하거나 5번 컬럼을 리던던시 컬럼으로 대체하여 리페어 가능하다.
(2) 라인 고장(sparse faulty line)
특정 로우 어드레스에 k개(1＜k≤Cs)의 고장이 있는 경우에 이를 로우 라인 고장이라고 한다. 또한, 특정 컬럼 어드레스에 k개(1＜k≤Rs)의 고장이 있는 경우에 이를 컬럼 라인 고장이라고 한다. 따라서, 도 1의 고장 셀들(B)는 로우 라인 고장으로 분류된다.
로우 라인 고장의 경우 하나의 리던던시 로우로 대체하거나 k개의 리던던시 컬럼으로 대체하여 리페어 가능하다. 또한, 컬럼 라인 고장의 경우 하나의 리던던시 컬럼으로 대체하거나 k개의 리던던시 로우로 대체하여 리페어 가능하다. 예를 들어, 도 1의 고장 셀들(B)은 2번 로우를 리던던시 로우로 대체하거나 0번과 2번 컬럼을 2개의 리던던시 컬럼으로 대체하여 리페어 가능하다.
(3) 머스트 리페어 고장(must-repair faulty line)
특정 로우 어드레스에 k개(k＞Cs)의 고장이 있는 경우 이를 로우 머스트 리페어 고장(must-repair faulty row line)이라고 한다. 또한, 특정 컬럼 어드레스에 k개(k＞Rs)의 고장이 있는 경우 이를 컬럼 머스트 리페어 고장(must-repair faulty column line)이라고 한다. 따라서, 도 1의 고장 셀들(C)은 로우 머스트 리페어 고장으로 분류된다.
로우 머스트 리페어 고장은 반드시 리던던시 로우로 대체하여 리페어해야 하며, 컬럼 머스트 리페어 고장은 반드시 리던던시 컬럼으로 대체하여 리페어해야 한다. 예를 들어, 도 1의 고장 셀들(C)은 반드시 5번 로우를 리던던시 로우로 대체해야만 리페어 가능하며, 다른 방식의 리페어는 불가능하다.
도 2는 고장 정보 저장장치의 일실시예 구성도이다.
도 2에 도시된 바와 같이, 고장 정보 저장장치는 다수의 부모 메모리(PM_0~PM_X)와 다수의 자식 메모리(CM_0~CM_Y)를 포함한다. 다수의 부모 메모리(PM_0~PM_X) 각각은 하나의 고장 셀의 로우 어드레스와 컬럼 어드레스를 저장하며, 자신(부모 메모리)에 저장된 고장 셀의 리페어를 위해 로우 리페어가 반드시 필요한지의 여부 및 컬럼 리페어가 반드시 필요한지의 여부도 저장한다. 다수의 자식 메모리(CM_0~CM_Y)는 자신(자식 메모리)이 대응되는 부모 메모리에 저장된 로우 어드레스와 동일한 로우 어드레스를 갖는 고장 셀의 컬럼 어드레스를 저장하거나, 자신(자식 메모리)이 대응되는 부모 메모리에 저장된 컬럼 어드레스와 동일한 컬럼 어드레스를 갖는 고장 셀의 로우 어드레스를 저장한다.
부모 메모리(PM_0~PM_X)는 테스트 과정을 통해 발견된 고장 셀 중에, 발견 당시에 이미 다른 부모 메모리에 저장되어 있던 고장 셀들의 컬럼 어드레스와 로우 어드레스 중 그 어느 것도 겹치는 어드레스가 없는 고장 셀에 대한 정보를 저장한다. 즉, 고장 셀(예, 로우0, 컬럼3)의 발견 당시에 다른 부모 메모리의 그 어디에도 로우0과 컬럼3의 어드레스가 저장되어 있지 않으면, 고장 셀(로우0, 컬럼3)의 어드레스는 부모 메모리에 저장된다. 또한, 자신이 저장하고 있는 고장 셀이 머스트 리페어로 분류되어야 하는 경우 이에 대한 정보를 저장한다. 부모 메모리(PM_0~PM_X)에 저장되는 고장 셀을 '스페어 피봇(spare pivot) 고장 셀'이라고 정의한다.
도 2를 참조하여 부모 메모리에 저장되는 정보를 살펴보면 다음과 같다.
부모 인에이블 플래그(Parent Enable Flag): 부모 인에이블 플래그는 해당 부모 메모리에 저장된 어드레스가 유효한 것인지/아닌지를 표시한다. 부모 인에이블 플래그가 '1'이면 해당 부모 메모리에 저장된 어드레스는 유효한 것이고, 부모 인에이블 플래그가 '0'이면 해당 부모 메모리에 저장된 어드레스는 무효이다(고려할 대상이 아니다). 부모 인에이블 플래그는 1비트의 저장 공간을 차지한다.
로우 어드레스(Row address): 해당 부모 메모리가 저장하는 고장 셀의 로우 어드레스. 로우 어드레스를 저장하기 위해 필요한 저장 공간은 로우 어드레스의 비트 수에 따라 달라진다. 예를 들어, 로우 어드레스가 10비트로 구성되면 이를 저장하기 위한 저장 공간도 10비트가 필요하다. 도 2의 M은 전체 로우의 개수를 나타낸다. 만약, 전체 로우의 개수(M)가 1024개라면 로우 어드레스는 10비트(log21024)로 구성될 것이다.
컬럼 어드레스(Column address): 해당 부모 메모리가 저장하는 고장 셀의 컬럼 어드레스. 컬럼 어드레스를 저장하기 위해 필요한 저장 공간은 컬럼 어드레스의 비트 수에 따라 달라진다. 예를 들어, 컬럼 어드레스가 10비트로 구성되면 이를 저장하기 위한 저장 공간도 10비트가 필요하다. 도 2의 N은 전체 컬럼의 개수를 나타낸다. 만약, 전체 컬럼의 개수(N)가 512개라면 컬럼 어드레스는 9비트(log2512)로 구성될 것이다.
로우 머스트 플래그(Row must flag): 해당 부모 메모리에 저장된 로우 어드레스가 로우 머스트 리페어 고장으로 분류되는지/아닌지를 표시한다. 로우 머스트 플래그가 '1'의 값을 가지면 로우 머스트 리페어 고장이라는 것을 나타내며, 로우 머스트 플래그가 '0'의 값을 가지면 로우 머스트 리페어 고장이 아니라는 것을 나타낸다. 로우 머스트 플래그는 1비트의 저장 공간을 차지한다.
컬럼 머스트 플래그(Column must flag): 해당 부모 메모리에 저장된 컬럼 어드레스가 컬럼 머스트 리페어 고장으로 분류되는지/아닌지를 표시한다. 컬럼 머스트 플래그가 '1'의 값을 가지면 컬럼 머스트 리페어 고장이라는 것을 나타내며, 컬럼 머스트 플래그가 '0'의 값을 가지면 컬럼 머스트 리페어 고장이 아니라는 것을 나타낸다. 컬럼 머스트 플래그는 1비트의 저장 공간을 차지한다.
부모 메모리(PM_0~PM_X)는 전체 리던던시 개수, 즉 Rs+Cs, 만큼의 개수가 구비된다. 따라서 전체 부모 메모리(PM_0~PM_X)가 저장할 수 있는 고장의 개수는 전체 리던던시 개수와 동일하다. 만약에 부모 메모리(PM_0~PM_X)에 저장되어야 할 고장 셀의 개수가 부모 메모리의 개수(Rs+Cs)보다도 많다면 이는 수리 불가능한 메모리로 분류된다.
자식 메모리(CM_0~CM_Y)는 부모 메모리(PM_0~PM_X) 중 하나에 대응(종속)되며, 부모 메모리(PM_0~PM_X)에 대응되는 자식 메모리(CM_0~CM_Y)는 부모 메모리(PM_0~PM_X)와 컬럼 어드레스 또는 로우 어드레스 중 하나를 공유한다. 자식 메모리(CM_0~CM_Y)에는 테스트 과정을 통해 발견되는 고장 중 발견 당시를 기준으로 부모 메모리(PM_0~PM_X)에 저장된 로우 어드레스 또는 컬럼 어드레스와 겹치는 고장이 있는 고장 셀의 정보가 저장된다. 고장 셀의 발견 당시에 발견된 고장 셀의 로우 어드레스가 부모 메모리 중 어느 하나(A)에 저장되어 있으면 해당 고장 셀의 정보는 부모 메모리(A)에 대응되는 자식 메모리에 저장된다. 또한, 고장 셀의 발견 당시에 발견된 고장 셀의 컬럼 어드레스가 부모 메모리 중 어느 하나(B)에 저장되어 있으면 해당 고장 셀의 정보는 부모 메모리(B)에 대응되는 자식 메모리에 저장된다. 예를 들어, 부모 메모리(PM_1)에 로우0과 컬럼3이 이미 저장되어 있는데, 고장 셀(로우0, 컬럼2)이 발견되면 고장 셀(로우0, 컬럼2)의 컬럼 어드레스가 부모 메모리(PM_1)에 대응되는 자식 메모리에 저장된다. 자식 메모리(CM_0~CM_Y)에 저장되는 고장 셀을 '논 스페어 피봇(non spare pivot) 고장 셀'이라고 정의한다.
도 2를 참조하여 자식 메모리에 저장되는 정보를 살펴보면 다음과 같다.
자식 인에이블 플래그(Child Enable flag): 자식 인에이블 플래그는 해당 자식 메모리에 저장된 어드레스가 유효한 것인지/아닌지를 표시한다. 자식 인에이블 플래그가 '1'이면 해당 자식 메모리에 저장된 어드레스는 유효한 것이고, 자식 인에이블 플래그가 '0'이면 해당 자식 메모리에 저장된 어드레스는 무효이다(고려할 대상이 아니다). 자식 인에이블 플래그는 1비트의 저장 공간을 차지한다.
로우 또는 컬럼 어드레스(row or column address): 해당 자식 메모리가 저장하는 고장 셀의 로우 또는 컬럼 어드레스. 자식 메모리에는 고장 셀의 로우 어드레스 또는 컬럼 어드레스 중 하나가 저장된다. 어드레스를 저장하는데 필요한 저장공간은 로우 어드레스의 비트수와 컬럼 어드레스의 비트수 중 큰 비트수에 의해 결정된다. 예를 들어, 로우 어드레스가 9비트이고 컬럼 어드레스가 10비트이면, 자식 메모리에서 어드레스를 저장하기 위한 저장공간은 10비트를 차지한다.
어드레스 정보(Child address descriptor): 어드레스 정보는 해당 자식 메모리에 저장되어 있는 어드레스가 로우 어드레스인지 또는 컬럼 어드레스인지를 나타낸다. 어드레스 정보가 '0'이면 해당 자식 메모리에 저장된 어드레스는 로우 어드레스이며, 어드레스 정보가 '1'이면 해당 자식 메모리에 저장된 어드레스는 컬럼 어드레스이다. 어드레스 정보는 1비트의 저장 공간을 차지한다.
포인터 정보(Parent CAM pointer): 포인터 정보는 해당 자식 메모리가 대응되는 부모 메모리를 표시한다. 예를 들어, 포인터 정보가 '4'의 값을 가지면 해당 자식 메모리는 부모 메모리(PM_4)에 대응함을 나타낸다. 포인터 정보의 비트수는 부모 메모리의 개수(=Rs+Cs)에 따라 정해진다. 상세하게 포인터 정보의 비트수는 log2(Rs+Cs)가 된다.
자식 메모리는 {Rs(Cs-1)+Cs(Rs-1)}만큼의 개수가 구비된다. 부모 메모리와 자식 메모리의 개수를 합하면 2*Rs*Cs개가 된다. 이는 주어진 리던던시를 통해 실제로 수리가 가능한 메모리의 최적 수리해를 찾기 위해 저장해야 하는 최대한의 고장 주소의 개수와 같다.
상술한 고장 정보 저장장치는 고장의 특징에 따라 고장 셀의 정보를 분류하여 저장한다. 부모 메모리와 이에 대응되는 자식 메모리에 저장된 고장 셀은 라인 오류에 대응하며, 대응하는 자식 메모리가 없는 부모 메모리에 저장된 고장 셀은 싱글 오류에 대응한다. 또한, 활성화된 머스트 리페어 플래그를 저장하는 부모 메모리에 저장된 고장 셀은 머스트 고장에 대응한다.
도 3은 고장 정보 저장장치(도 2)에 고장 정보를 기록하는 방법을 나타낸 순서도이다.
고장 셀이 발견되면, 발견된 고장 셀이 이미 머스트 리페어로 분류된 로우 어드레스 또는 머스트 리페어로 분류된 컬럼 어드레스에 속하는지의 여부가 확인된다(S310). 확인 결과 고장 셀이 이미 머스트 리페어에 속한다면, 이러한 고장 셀에 대한 정보는 더 이상 필요가 없으므로 무시된다. 즉, 이미 머스트 리페어로 분류된 로우 어드레스나 컬럼 어드레스에서 발견된 고장 셀의 정보는 어디에도 저장되지 않는다.
이후에, 발견된 고장 셀의 로우 어드레스 또는 컬럼 어드레스와 동일한 어드레스가 이미 부모 메모리에 저장되어 있는지가 확인된다(S320). 발견된 고장 셀의 로우 어드레스도 부모 메모리에 저장되어 있지 않고 발견된 고장 셀의 컬럼 어드레스도 부모 메모리에 저장되어 있지 않다면, 그 고장 셀의 로우 어드레스와 컬럼 어드레스는 부모 메모리에 기록된다(S330).
발견된 고장 셀의 로우 어드레스와 컬럼 어드레스 중 어느 하나가 이미 부모 메모리에 저장되어 있는 경우에는, 발견된 고장 셀에 의해 새롭게 머스트 리페어로 고장으로 분류되어야 고장이 발생하는지/아닌지가 확인된다(S340). 만약에 발견된 고장 셀에 의해 새롭게 컬럼 머스트 리페어 고장 또는 로우 머스트 리페어 고장으로 분류될 고장이 발생하면, 발견된 고장 셀에 대응되는 부모 메모리(발견된 고장 셀과 동일한 컬럼 어드레스 또는 발견된 고장 셀과 동일한 로우 어드레스가 저장된 부모 메모리)의 머스트 리페어 플래그를 활성화한다(S360). 여기서 새롭게 머스트 리페어로 분류되는 고장이 컬럼 머스트 리페어 고장이라면 컬럼 머스트 리페어 플래그가 활성화되고, 새롭게 머스트 리페어로 분류되는 고장이 로우 머스트 리페어 고장이라면 로우 머스트 리페어 플래그가 활성화된다.
새롭게 머스트 리페어로 분류되어야 하는 고장이 발생하지 않는 경우에는, 발견된 고장 셀의 로우 어드레스 또는 컬럼 어드레스가 자식 메모리에 저장된다(S350).
즉, 고장 셀이 발견되면 (1)발견된 고장 셀이 무시되거나(S310에서 N), (2)발견된 고장 셀이 로우 어드레스와 컬럼 어드레스가 부모 메모리에 저장되거나(S330), (3)발견된 고장 셀에 의해 부모 메모리의 머스트 리페어 플래그가 활성화되거나(S360), (4)발견된 고장 셀의 로우 어드레스 또는 컬럼 어드레스가 자식 메모리에 저장된다(S350).
도 3의 순서도에 의한 도시된 동작은, 고장 셀이 발견될 때마다 반복된다.
도 4는 8개의 로우와 8개의 컬럼으로 구성되고 리던던시 로우(Rs)과 리던던시 컬럼(Cs)은 2개를 포함하는 메모리에서 발견된 고장 셀 및 고장 셀의 발견 순서를 표시한 도면이며, 도 5는 도 4와 같은 순서로 발견된 고장 셀의 정보를 고장 정보 저장장치에 기록하는 것을 도시한 도면이다. 도 4와 도 5를 참조하여, 고장 셀의 정보가 고장 정보 저장장치에 기록되는 과정에 대해 자세히 알아보기로 한다.
도 5 우측의 반복 카운트(Repeat count) 값은 고장 셀의 로우 어드레스와 동일한 로우 어드레스에서 이전에 발견되었던 고장의 개수 및 고장 셀의 컬럼 어드레스와 동일한 로우 어드레스에서 이전에 발견되었던 고장의 개수를 나타낸다. 반복 카운트 값은 고장 셀의 정보를 어디에다 저장해야 할 것인지를 판단하기 위해서 사용되는 값으로, 고장 정보 저장장치 내에 기록되어야 하는 값은 아니다.
도 5의 (a)를 참조하면, 고장 셀(#1)은 맨 처음으로 발견된 고장 셀이다. 고장 셀(#1)의 로우 어드레스(5)와 컬럼 어드레스(0)는 부모 메모리(PM_0~PM_3)에 기록된 로우 어드레스 및 컬럼 어드레스와 비교된다. 하지만, 고장 셀(#1)의 발견 당시에 부모 메모리에(PM_0~PM_3)는 그 어떤 로우 어드레스와 컬럼 어드레스도 기록되어 있지 않으므로, 고장 셀(#1)의 로우 어드레스(5)와 컬럼 어드레스(0)는 부모 메모리(PM_0)에 기록된다. 도 5의 (a)를 보면, 부모 메모리(PM_0)의 부모 인에이블 플래그(enable)='1', 로우 어드레스(addr R)='5', 컬럼 어드레스(addr C)='0'으로 기록된 것을 확인할 수 있다.
도 5의 (b)를 참조하면, 고장 셀(#2)이 발견되면 고장 셀(#2)의 로우 어드레스(5)와 컬럼 어드레스(3)는 부모 메모리(PM_0~PM_3)에 기록된 로우 어드레스 및 컬럼 어드레스와 비교된다. 고장 셀(#2)의 로우 어드레스(5)가 부모 메모리(PM_0)에 기록된 로우 어드레스(5)와 일치하므로, 고장 셀(#2)의 컬럼 어드레스(3)는 자식 메모리(CM_0)에 기록된다. 자식 메모리(CM_0)의 자식 인에이블 플래그(enable)가 '1'로 기록되고, 어드레스(addr)가 '3'으로 기록되며, 기록된 어드레스가 컬럼 어드레스임을 나타내기 위해 어드레스 정보(add des))가 '1'로 기록된다. 또한, 자식 메모리(CM_0)가 부모 메모리(PM_0)에 대응됨을 나타내기 위하여 포인터 정보(pointer)가 '0'으로 기록된다.
도 5의 (c)를 참조하면, 고장 셀(#3)의 로우 어드레스(6)와 컬럼 어드레스(5)는 이전에 부모 메모리(PM_0~PM_3)에 기록되어 있던 어드레스와 일치하지 않으며, 고장 셀(#4)의 로우 어드레스(0)와 컬럼 어드레스(3)는 이전에 부모 메모리(PM_0~PM_3)에 기록되어 있던 어드레스와 일치하지 않는다. 따라서 고장 셀(#3)의 로우 어드레스(6)와 컬럼 어드레스(5)가 부모 메모리(PM_1)에 기록되며, 고장 셀(#4)의 로우 어드레스(0)와 컬럼 어드레스(3)가 부모 메모리(PM_2)에 기록된다.
도 5의 (d)를 참조하면, 고장 셀(#5)의 컬럼 어드레스(0)가 이전에 부모 메모리(PM_0)에 기록되어 있던 컬럼 어드레스(0)와 동일하다. 따라서 고장 셀(#5)의 로우 어드레스(2)가 자식 메모리(CM_1)에 기록된다. 자식 메모리(CM_1)의 자식 인에이블 플래그(enable)가 '1'로 기록되고, 어드레스(addr)가 '2'로 기록되며, 기록된 어드레스가 로우 어드레스임을 나타내기 위해 어드레스 정보(add des)가 '0'으로 기록되고, 자식 메모리(CM_1)가 부모 메모리(PM_0)에 대응됨을 나타내기 위하여 포인터 정보가 '0'으로 기록된다. 고장 셀(#6)의 로우 어드레스(2)와 컬럼 어드레스(2)는 부모 메모리(PM_0~PM_3)에 기록되어 있던 어드레스와 일치하지 않으므로, 고장 셀(#6)은 부모 메모리(PM_3)에 기록된다.
도 5의 (e)를 참조하면, 고장 셀(#7)의 로우 어드레스(5)가 부모 메모리(PM_0)에 기록되어 있던 로우 어드레스(5)와 일치한다. 이때 반복 카운트가 (2,0)인걸 확인할 수 있는데, 이는 고장 셀(#7)의 로우 어드레스(5)에서 이미 이전에 발견된 고장 셀의 개수가 2개인 것을 나타낸다. 고장 셀(#7)까지 포함하면 로우 어드레스(5)에서 발생한 고장 셀의 개수가 리던던시 컬럼(Cs=2)의 개수를 초과하는 3개가 된다. 그렇다면, 로우 어드레스(5)를 공유하는 모든 고장 셀(#1, #2, #7)들은 로우 머스트 리페어 고장으로 분류되어야 한다. 따라서, 부모 메모리(PM_0)의 로우 머스트 리페어 플래그(must R)가 '1'로 활성화된다. 또한, 로우 어드레스(5)에서 발생된 고장 셀(#2)에 대한 정보는 더 이상 저장할 필요가 없으므로, 자식 메모리(CM_0)의 자식 인에이블 플래그(enable)가 '0'으로 비활성화된다.
도 5의 (f)를 참조하면, 고장 셀(#8)의 컬럼 어드레스(5)가 부모 메모리(PM_1)에 저장되어 있던 컬럼 어드레스(5)와 일치한다. 따라서 고장 셀(#8)의 로우 어드레스(1)는 자식 메모리(CM_0)에 저장된다. 자식 메모리(CM_0)의 인에이블 플래그(enable)가 '1'로 기록되고, 어드레스(addr)가 '1'로 기록되며, 기록된 어드레스가 로우 어드레스임을 나타내기 위해 어드레스 정보(add des)가 '0'으로 기록되며, 자식 메모리가 부모 메모리(PM_1)에 대응됨을 나타내기 위하여 포인터 정보(pointer)가 '1'로 기록된다.
도 5의 (a)~(f)의 과정을 거치면 고장 셀들을 리페어하기 위한 완벽한 정보가 고장 정보 저장장치에 저장된다. 고장 정보 저장장치에 저장된 정보에 따르면 반드시 로우 리페어 또는 반드시 컬럼 리페어를 해야할 어드레스가 어디인지를 파악할 수 있으며, 머스트 리페어 고장 이외에 다른 분류의 고장이 발생한 고장 셀들의 모든 위치를 파악할 수 있다.
즉, 분석할 필요가 없는 머스트 리페어 고장이 어디에서 발생했는지를 파악할 수 있다. 또한, 분석이 필요한 싱글 고장과 라인 고장이 발생한 모든 고장 셀들의 위치를 파악할 수 있으므로, 파악된 고장 셀들의 위치를 분석하여 싱글 고장과 라인 고장을 어떻게 리페어 할 것인지를 분석할 수 있다. 이와 같은 고장 정보 저장장치에 저장된 정보를 이용하면 100%의 리페어율을 달성하는 것이 가능하다.
이제 수집된 고장 셀들에 대한 정보를 이용해, 리페어 해를 산출하는 것이 대해 알아보기로 한다.
고장 셀들에 대한 정보 수집이 완료되면, 부모 메모리(PM_0~PM_X)에는 스페어 피봇 고장 셀의 로우 어드레스와 컬럼 어드레스가 저장되며, 자식 메모리(CM_0~CM_Y)에는 논 스페어 피봇 고장 셀의 로우 어드레스와 컬럼 어드레스 중 하나의 어드레스가 저장된다. 그리고 자식 메모리와 이에 대응하는 부모 메모리에 저장된 정보를 참조하면 논 스페어 피봇 고장 셀의 로우 어드레스와 컬럼 어드레스 모두를 파악할 수 있다. 메모리 내부의 모든 스페어 피봇 고장 셀의 리페어하기 위해서는 스페어 피봇 고장 셀과 동일한 개수의 리던던시 라인이 필요하다. 각각의 스페어 피봇 고장 셀은 해당 고장 셀의 로우 라인이 리던던시 로우 라인으로 대체되어 리페어되거나, 해당 고장 셀의 컬럼 라인이 리던던시 컬럼 라인으로 대체되어 리페어될 수 있다. 스페어 피봇 고장 셀의 개수는 부모 메모리의 개수(Rs+Cs)와 같다. 또한, 모든 부모 메모리에 저장된 정보가 유효하다는 가정하에 가능한 리페어 해 후보군의 개수는 (Rs+Cs)!/(Rs!)*(Cs!)과 같다. 만약 메모리가 리페어 가능하다면 리페어 해 후보군 중 적어도 하나는 모든 논 스페어 피봇 고장 셀을 커버할 수 있어야 한다. 리페어 해 후보군은 부모 메모리(PM_0~PM_X)에 저장된 로우 어드레스들 중 리던던시 로우의 개수(Rs)만큼의 로우 어드레스를 선택하고, 부모 메모리(PM_0~PM_X)에 저장된 컬럼 어드레스들 중 리던던시 컬럼의 개수(Cs)만큼의 컬럼 어드레스를 선택하여 생성될 수 있다.
Pxi(i=1,2,...Rs)를 부모 메모리에 저장된 스페어 피봇 고장 셀의 로우 어드레스들 중 선택된 로우 어드레스라 하고, PExi를 Pxi가 저장된 부모 메모리의 부모 인에이블 플래그(Parent Enable Flag) 값이라 하자. 마찬가지로, Pyj(j=1,2,...,Cs)를 부모 메모리에 저장된 스페어 피봇 고장 셀의 컬럼 어드레스들 중 선택된 컬럼 어드레스라 하고, PEyj를 Pyj가 저장된 부모 메모리의 부모 인에이블 플래그값이라 하자. 또한, Cxk, Cyk, CEk(k=1,2,...(Rs(Cs-1)+Cs(Rs-1))을 차례대로, 자식 메모리에 저장된 논 스페어 피봇 고장 셀의 로우 어드레스, 컬럼 어드레스, 자식 인에이블 플래그라 하자. 그러면, 리페어 해 후보군에 대한 분석결과는 다음과 같이 부론 연산자(Boolean operator)로 표현될 수 있다.
Row_Coverk = 모든 Pxi에 대해 k번째 자식 메모리의 로우 어드레스가 포함되는지를 나타냄, Row_Coverk는 다음의 수학식 2와 같이 표현된다.
[수학식 2]
Row_Coverk=
Figure 112010076438643-pat00001
Row_Coverk 값은 k번째 자식 메모리의 로우 어드레스가 Pxi 중 어느 하나에라도 포함되는지를 나타낸다. 만약 k번째 자식 메모리의 로우 어드레스가 Pxi 중 어느 하나에라도 포함된다면 Row_Coverk 값은 '0'이 되고, 그렇지 않다면 '1'이 된다. 수학식 2에는 PExi가 포함되는데 이는 모든 부모 메모리에 저장된 어드레스가 유효한 것은 아니기 때문이다.
Col_Coverk = 모든 Pyj에 대해 k번째 자식 메모리의 컬럼 어드레스가 포함되는지를 나타냄, Col_Coverk는 다음의 수학식 3과 같이 표현된다.
[수학식 3]
Col_Coverk=
Figure 112010076438643-pat00002
Col_Coverk 값은 k번째 자식 메모리의 컬럼 어드레스가 Pyj 중 어느 하나에라도 포함되는지를 나타낸다. 만약 k번째 자식 메모리의 컬럼 어드레스가 Pyj 중 어느 하나에라도 포함된다면 Col_Coverk 값은 '0'이 되고, 그렇지 않다면 '1'이 된다. 수학식 3에는 PEyi가 포함되는데 이는 모든 부모 메모리에 저장된 어드레스가 유효한 것은 아니기 때문이다.
수학식 2에서 얻어진 Row_Coverk와 수학식 3에서 얻어진 Col_Coverk를 통해 Coverk 값이 다음의 수학식 4로 표현된다.
[수학식 4]
Coverk=
Figure 112010076438643-pat00003
k번째 자식 메모리에 저장된 고장 셀(논 스페어 피봇 고장 셀)의 어드레스가 Pxi 중 어느 하나에 포함되거나 Pyi 중 어느 하나에 포함되면 Coverk 값은 '0'이되고, 그렇지 않다면 '1'이 된다. 수학식 4에는 CEk가 포함되는데, k번째 자식 메모리에 저장된 어드레스가 유효하지 않다면 CEk는 '0'이 된다. CEk가 '0'인 경우에, k번째 자식 메모리에 저장된 고장 셀은 리페어될 필요가 없으며, Coverk의 값은 '0'이 된다.
수학식 4를 통해 얻어진 Coverk 값을 통해, Analysis 값이 다음의 수학식 5로 표현된다.
[수학식 5]
Analysis=
Figure 112010076438643-pat00004
여기서 CCNT=(Rs(Cs-1)+Cs(Rs-1))
모든 자식 메모리에 저장된 고장 셀(모든 논 스페어 피봇 고장 셀)의 어드레스가 Pxi 중 어느 하나에 포함되거나 Pyj 중 어느 하나에 포함된다면, Analysis 값은 '0'이 되고, 그렇지 않으면 '1'이 된다. Analysis 값이 '0'이라면 모든 논 스페어 피봇 셀이 스페어 피봇 셀을 리페어 하는 과정에서 같이 리페어 될 수 있음을 나타낸다.
도 6은 본 발명에 따른 리페어 분석 장치의 일실시예 구성도이다. 도 6에서는 리던던시 로우의 개수(Rs)가 2개이고 리던던시 컬럼의 개수(Cs)가 2개인 경우의 예를 도시하였다.
도 6에 도시된 바와 같이, 리페어 분석 장치는, 제어코드(CONTROL CODE<1:4>)에 응답하여 다수의 스페어 피봇 고장 셀의 로우 어드레스들(Parent row1~Parent row4) 중 일부를 선택하고, 컬럼 어드레스들(Parent col1~Parent col4) 중 일부를 선택하는 선택부(610); 및 다수의 논 스페어 피봇 고장 셀의 로우 어드레스들(Cx1~Cx4)이 선택부(610)에 의해 선택된 로우 어드레스들(Px1, Px2)에 포함되고, 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들(Cy1~Cy4)이 선택부(610)에 의해 선택된 컬럼 어드레스들(Py1~Py4)에 포함되는지의 여부를 나타내는 분석신호(Analysis)를 생성하는 분석부(620)를 포함한다.
로우 어드레스들(Parent row1~Parent row4)은 스페어 피봇 고장 셀들(즉, 부모 메모리에 저장된 고장 셀들)의 로우 어드레스들이며, 컬럼 어드레스들(Parent col1~Parent col4)은 스페어 피봇 고장 셀들의 컬럼 어드레스들이다. 제어코드(CONTROL CODE<1:4>)는 스페어 피봇 고장 셀을 로우 리던던시 라인과 또는 컬럼 리던던시 라인 중 어느 것으로 리페어 할 것인지를 나타내는데, 제어코드(CONTROL CODE<1:4>)가 '1'이면 해당 스페어 피봇 고장 셀은 로우 리던던시 라인으로 리페어됨을 나타내고, 제어코드(CONTROL CODE<1:4>)가 '0'이면 해당 스페어 피봇 고장 셀은 컬럼 리던던시 라인으로 리페어됨을 나타낸다. 예를 들어, 제어 코드(CONTROL CODE<1:4>)가 '1010'이면, 1번째와 3번째 스페어 피봇 고장 셀은 로우 리던던시로 리페어되고, 2번째와 4번째 스페어 피봇 고장 셀은 컬럼 리던던시로 리페어됨을 나타낸다. 제어코드(CONTROL CODE<1:4>)에서 '1'의 값을 갖는 비트의 개수는 리던던시 로우의 개수(Rs)와 일치하고, '0'의 값을 갖는 비트의 개수는 리던던시 컬럼의 개수(Cs)와 일치한다.
선택부(610)는 제어코드(CONTROL CODE<1:4>)에 응답하여 스페어 피봇 고장 셀들 중 리던던시 로우 라인으로 리페어될 스페어 피봇 고장 셀들의 로우 어드레스를 선택하고, 스페어 피봇 고장 셀들 중 리던던시 컬럼 라인으로 리페어될 스페어 피봇 고장 셀들의 컬럼 어드레스를 선택한다. 선택부(610)는 도면에 도시된 바과 같이 2개의 멀티플렉서(611, 612)로 구성될 수 있다. 멀티플렉서(611)는 제어코드(CONTROL CODE<1:4>)에서 '1'의 값을 갖는 비트에 대응되는 로우 어드레스를 Px1과 Px2로 출력한다. 예를 들어, 제어코드(CONTROL CODE<1:4>)가 '1010'의 값을 가지면 로우 어드레스(Parent row1)가 Px1으로 출력되고 로우 어드레스(Parent row3)가 Px2로 출력된다. 멀티플렉서(612)는 제어코드(CONTROL CODE<1:4>)에서 '0'의 값을 갖는 비트에 대응되는 컬럼 어드레스를 Py1과 Py2로 출력한다. 예를 들어, 제어코드(CONTROL CODE<1:4>)가 '1100'의 값을 가지면 컬럼 어드레스(Parent col3)가 Py1으로 출력되고 컬럼 어드레스(Parent col4)가 Py2로 출력된다.
분석부(620)는 논 스페어 피봇 고장 셀들(자식 메모리에 저장된 고장 셀들)의 로우 어드레스들(Cx1~Cx4)이 선택부(610)에 의해 선택된 로우 어드레스들(Px1, Px2)에 모두 포함되고, 논 스페어 피봇 고장 셀들의 컬럼 어드레스들(Cy1~Cy4)이 선택부(610)에 의해 선택된 컬럼 어드레스들(Py1, Py2)에 모두 포함되는지의 여부를 나타내는 분석 신호(Analysis)를 생성한다. 도면에 도시된 바와 같이, 분석부(620)는 XOR 게이트들(611~626), 앤드 게이트들(631~642), 및 오아 게이트(643)로 구성될 수 있다.
XOR게이트(611)는 Px1과 Cx1이 동일하면 '0'을 출력하고 다르면 '1'을 출력한다. XOR게이트(612)는 Px2와 Cx1이 동일하면 '0'을 출력하고 다르면 '1'을 출력한다. 따라서 Cx1이 Px1과 Px2 중 어느 하나와 동일하다면 앤드게이트(631)에서 출력되는 Row Cover1는 '0'이 된다. 그리고 이와 동일한 방식으로, Row Cover2, Col Cover1, Col Cover2가 생성된다. 이와 같이 생성된, Row Cover1 ~2와 Col Cover1 ~2는 [수학식 2]와 [수학식 3]에 대한 설명에서 상술한 바와 동일한 의미를 가진다.
앤드게이트(639)는 Row Cover1과 Col Cover1 값을 입력받아 Cover1을 출력한다. Row Cover1과 Col Cover1이 모두 '1'이라면 Cover1의 값은 '1'이 되고, 그렇지 않으면 Cover1의 값은 '0'이 된다. Cover1의 값이 '0'이라면 이는 (Cx1, Cy1)의 주소를 갖는 논 스페어 피봇 고장 셀이 스페어 피봇 고장 셀들을 리페어하는 과정에서 함께 리페어 될 수 있음을 의미한다. 나머지의 Cover2 ~4도 Cover1과 동일한 방식으로 생성되며, Cover1 ~4는 [수학식 4]에 대한 설명에서 상술한 것과 동일한 의미를 가진다.
오아게이트(643)는 Col Cover1 ~4를 입력받아 Col Cover1 ~4의 값이 모두 '0'이면 분석신호(Analysis)를 '0'으로 출력하고, 그렇지 않으면 분석신호(Analysis)를 '1'로 출력한다. 분석신호(Analysis)가 '0'의 값을 갖는다는 것은 스페어 피봇 고장 셀들을 제어코드(CONTROL CODE<1:4>)가 제시하는 방법으로 리페어하는 과정에서 논 스페어 피봇 고장 셀들이 함께 리페어된다는 것을 의미하며, 분석신호(Analysis)가 '1'의 값을 갖는다는 것은 그렇지 않다는 것을 의미한다. 예를 들어, 제어코드(CONTROL CODE<1:4>)가 '1010'일 때 분석신호(Analysis)가 '0'의 값을 가지면, 이는 첫번째와 세번째 스페어 피봇 고장 셀은 리던던시 로우로 리페어하고 두번째와 네번째 스페어 피봇 고장 셀은 리던던시 컬럼으로 리페어하면, 모든 논 스페어 피봇 고장 셀이 스페어 피봇 고장 셀과 함께 리페어될 수 있다는 것을 의미한다. 즉, 분석신호(Analysis)는 리페어 해를 구하는데 있어서 매우 중요한 의미를 갖는다. 분석신호(Analysis)의 의미에 대해서는 상술한 [수학식 5]와 이에 대한 설명을 참조하여서도 명확하게 파악될 수 있다.
도 6의 리페어 분석 장치는 단지 제어코드(CONTROL CODE<1:4>)의 코드값만을 바꿔주는 것에 의하여, 모든 리페어 후보군에 대한 분석을 가능하게 해준다.
도 7은 도 6에 도시된 리페어 분석 장치에 유효성 체크부와 여분 검사부가 추가된 실시예를 도시한 도면이다.
도 7에 도시된 바와 같이, 리페어 분석 장치는 도 6의 구성 이외에, 유효성 체크부(710)와 여분 검사부(720)를 더 포함할 수 있다.
유효성 체크부(710)는 선택부(610)에 의해 선택된 로우 어드레스들(Px1~Px4)과 컬럼 어드레스들(Py1~Py4)에 머스트 로우 어드레스와 머스트 컬럼 어드레스가 포함되는지의 여부를 나타내는 유효신호(Valid)를 생성한다. 앞서 살펴본 바와 같이, 로우 머스트 리페어 고장은 반드시 리던던시 로우로 대체되어야만 하며 컬럼 머스트 리페어 고장은 반드시 리던던시 컬럼으로 대체되어야만 한다. 유효성 체크부(710)는 제어코드(CONTROL CODE<1:4>)가 제시하는 리페어 방법이 이러한 머스트 고장의 리페어 방법과 일치하는지를 체크한다. 예를 들어, 첫번째 스페어 피봇 고장 셀이 로우 머스트 리페어 고장에 해당한다면, 첫번째 스페어 피봇 고장 셀은 반드시 리던던시 로우로 대체가 되어야 한다. 그렇다면 제어코드의 첫번째 비트(CONTROL CODE<1>) 값은 '1'이 되어야 하는데, 유효성 체크부(710)는 제어코드의 첫번째 비트(CONTROL CODE<1>) 값이 '1'인지 아닌지를 체크한다.
유효성 체크부(710)는 제어코드(CONTROL CODE<1:4>)와 머스트 리페어에 관한 정보(즉 머스트 플래그 Must flags)를 입력받아 제어코드에 의한 리페어 방식이 머스트 고장의 수리에 적합한지 아닌지를 체크하여 적합하다면 유효신호(Valid)를 '0'으로 출력하고 아니라면 '1'로 출력한다. 따라서 유효신호(Valid)가 '0'의 값을 가진다면, 제어코드(CONTROL CODE<1:4>)가 제시하는 리페어 방식에 의해 머스트 고장도 리페어가 가능함을 나타낸다.
여분 검사부(720)는 다수의 논 스페어 피봇 고장 셀의 로우 어드레스들(Cx1~Cx4) 중 선택부(610)에 의해 선택된 로우 어드레스들(Px1~Px4)에 포함되지 않는 것들의 개수와, 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들(Cy1~Cy4) 중 선택부(610)에 의해 선택된 컬럼 어드레스들(Py1~Py4)에 포함되지 않는 것들의 개수를 합한 값이 여분의 리던던시 라인의 개수 이하인지를 나타내는 여분신호(Cover_match)를 생성한다. 여기서 여분의 리던던시 라인의 개수란, 스페어 피봇 고장 셀을 리페어하고 남은 리던던시 라인의 개수 즉, {Rs+Cs-(유효한 스페어 피봇 고장 셀의 개수)}를 의미한다.
만약에, 논 스페어 피봇 고장 셀들 중 1개의 논 스페어 피봇 고장 셀이 스페어 피봇 고장 셀들을 리페어하는 과정에서 리페어되지 못하더라도 여분의 리던던시 라인이 있다면, 이들을 리페어하는 것이 가능한데, 여분 검사부(720)는 이러한 것을 체크한다. 예를 들어, Rs+Cs=4이고 스페어 피봇 고장 셀의 개수가 3개인 경우에(즉 여분의 리던던시 라인 1개), 3개의 스페어 피봇 고장 셀을 리페어하는 과정에서 1개의 논 스페어 피봇 고장 셀이 리페어 불가능하더라도, 리페어 불가능한 1개의 논 스페어 피봇 고장 셀은 여분의 리던던시 라인으로 리페어하는 것이 가능하다.
여분신호(Cover_match)가 '0'의 값을 가지면 논 스페어 피봇 고장 셀들 중 스페어 피봇 고장 셀들을 리페어하는 과정에서 리페어되지 못한 것들의 개수가 여분의 리던던시 라인보다 작다는 것을 의미하고, 여분신호(Cover_match)가 '1'의 값을 가지면 그렇지 않다는 것을 의미한다. 즉, 여분신호(Cover_match)가 '0'의 값을 가지면, 분석신호(Analysis)가 '1'의 값을 가진다고 하더라도 제어코드(CONTROL CODE<1:4>)가 나타내는 리페어 방식으로 리페어가 가능함을 나타낸다.
여분 검사부(720)는, Cover1~Cover4와 무효인 부모 메모리 중 유효하지 않은 고장 셀의 정보를 저장하고 있는 부모 메모리(즉, 부모 인에이블 플래그가 비활성화된 부모 메모리)의 개수(# of invalid Parents)를 입력으로 하여 여분신호(Cover_match)를 생성한다. Cover1~Cover4 중 '1'의 값을 가지는 것의 개수가 유효하지 않은 고장 셀의 정보를 저장하고 있는 부모 메모리의 개수(# of invalid Parents) 이하이면 여분신호(Cover_match)는 '0'이 되고, 그렇지 않으면 여분신호(Cover_match)는 '1'이 된다.
결과신호 생성부(730)는 분석신호(Analysis), 유효신호(Valid), 및 여분신호(Cover_match)를 이용하여 결과신호(Result)를 생성한다. 결과신호 생성부(730)는 분석신호(Analysis)와 여분신호(Cover_match) 중 어느 하나가 '0'의 값을 가진 상태에서 유효신호(Valid)가 '0'의 값을 가지면 결과신호(Result)를 '0'으로 출력하고, 그렇지 않으면 결과신호(Result)를 '1'로 출력한다. 결과신호(Result)가 '0'의 값을 가지면, 제어코드(CONTROL CODE<1:4>)에 의해 제시된 리페어 해가 완벽한 리페어 해임을 나타내며, 결과신호(Result)가 '1'의 값을 가지면 그렇지 않다는 것을 나타낸다. 결과신호 생성부(730)는 도면에 도시된 바와 같이, 앤드게이트(731)와 노아게이트(732)로 구성될 수 있다.
도 7의 리페어 분석 장치는 제어코드(CONTROL CODE<1:4>)에 의한 리페어 해가 메모리 내부의 모든 고장 셀들의 리페어를 가능하게 하는 올바른 리페어 해인지 아닌지를 나타내는 결과신호(Result)를 생성한다. 따라서 제어코드(CONTROL CODE<1:4>)를 바꾸어가며 어떤 리페어 해가 올바른 리페어 해인지를 도출하는 것을 가능하게 해준다.
도 6과 도 7에서 설명한 본 발명에 따른 리페어 분석 장치는 도 2 내지 도 5에서 설명한 고장 정보 저장장치에 종속되는 것이 아니다. 어떠한 방식이건 간에 고장 셀들에 대한 정보가 저장되어 있다면, 고장 셀들에 대한 정보를 리페어 분석 장치가 분석할 수 있도록 가공하는 일은 어려운 일이 아니다.
또한, 도 6과 도 7에서는 리던던시 로우의 개수(Rs)와 리던던시 컬럼의 개수(Cs)가 2인 경우를 예시하여 리페어 분석 장치에 대해 설명하였다. 그러나 이는 예시일 뿐이며 리던던시 로우와 리던던시 컬럼의 개수가 몇개이던지, 이에 대응하여 도 6과 도 7에서 설명한 리페어 분석 장치를 설계하는 것이 가능함은 당연하다.
도 8은 메모리에 존재하는 고장 셀과 고장 셀의 발견순서(a), 고장 셀의 정보가 저장된 고장 정보 저장장치(b), 및 리페어 분석장치의 분석결과(c)를 도시한 도면이다.
도 8을 참조하면, 스페어 피봇 고장 셀들의 주소는 (5,0), (6,5), (0,3), (2,2)이고, 논 스페어 피봇 고장 셀들의 주소는 (1,5), (2,0)이다.
도 8의 '801'을 참조하면, 제어코드(CONTROL CODE<1:4>)가 '1001'의 값을 갖는 경우, 즉 첫번째와 네번째 스페어 피봇 고장 셀은 리던던시 로우로 대체하고, 두번째와 세번째 스페어 피봇 고장 셀은 리던던시 컬럼으로 대체하는 경우에 모든 고장 셀들에 대한 리페어가 가능함을 나타낸다. 이 경우에 유효신호(Valid)는 '0', 분석신호(Analysis)는 '0', 여분신호(Cover_match)는 '0'의 값을 갖고, 그 결과 결과신호가 '1'의 값을 갖는 것을 확인할 수 있다.
참고로, 도 8의 (C)에서의 X는 유효하지 않은 컬럼 어드레스 또는 로우 어드레스를 나타낸다.
도 9는 도 8과는 다른 패턴의 고장이 발견된 경우에, 메모리에 존재하는 고장 셀과 고장 셀의 발견순서(a), 고장 셀의 정보가 저장된 고장 정보 저장장치(b), 및 리페어 분석장치의 분석결과(c)를 도시한 도면이다.
도 9를 참조하면, 스페어 피봇 고장 셀들의 주소는 (2,0), (5,3), (6,5)이고, 논 스페어 피봇 고장 셀들의 주소는 (1,5), (0, 3), (2,2)이다.
도 9의 '901'을 참조하면, 제어코드(CONTROL CODE<1:4>)가 '1100'의 값을 갖는 경우, 즉 첫번째와 두번째 스페어 피봇 고장 셀은 리던던시 로우로 대체하고, 세번째 스페어 피봇 고장 셀은 리던던시 컬럼으로 대체하는 경우에 모든 셀들에 대한 리페어가 가능함을 나타낸다. 비록, 제어코드(CONTROL CODE<1:4>)가 '1100'의 값을 가지지만 제어코드의 4번째 비트(CONTROL CODE<4>) 값은 리페어 해와 상관이 없는데, 이는 4번째 스페어 피봇 고장 셀은 유효한 고장 셀이 아니기 때문이다. 4번째 스페어 피봇 고장 셀이 유효한 고장 셀이 아니라는 것은 도 9의 (b)에서 4번째 부모 메모리가 비활성화되어 있는 것으로부터 확인할 수 있다.
이 경우에 스페어 피봇 고장 셀의 리페어 과정에서 리페어되지 않는 두번째 논 스페어 피봇 고장 셀(0,3)의 컬럼 라인을 여분의 리던던시 라인인 컬럼 리던던시 라인으로 대체하면 된다. 도 9의 '901'을 참조하면, 이러한 대체가 가능함을 나타내기 위하여 여분신호(Cover_match)가 '0'의 값을 가지는 것을 확인할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
610: 선택부 620: 분석부
710: 유효성 체크부 720: 여분 검사부
730: 결과신호 생성부

Claims (15)

  1. 제어코드에 응답하여, 다수의 스페어 피봇 고장 셀의 로우 어드레스들 중 일부를 선택하고, 컬럼 어드레스들 중 일부를 선택하는 선택부; 및
    다수의 논 스페어 피봇 고장 셀의 로우 어드레스들이 상기 선택부에 의해 선택된 로우 어드레스들에 포함되고, 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들이 상기 선택부에 의해 선택된 컬럼 어드레스들에 포함되는지의 여부를 나타내는 분석신호를 생성하는 분석부
    를 포함하는 리페어 분석 장치.
  2. 제 1항에 있어서,
    상기 선택부에 의해 선택된 로우 어드레스들과 컬럼 어드레스들에 머스트 로우 어드레스와 머스트 컬럼 어드레스가 포함되는지의 여부를 나타내는 유효신호를 생성하는 유효성 체크부
    를 더 포함하는 리페어 분석 장치.
  3. 제 2항에 있어서,
    상기 다수의 논 스페어 피봇 고장 셀의 로우 어드레스들 중 상기 선택부에 의해 선택된 로우 어드레스들에 포함되지 않는 것의 개수와, 상기 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들 중 상기 선택부에 의해 선택된 컬럼 어드레스들에 포함되지 않는 것의 개수를 합한 값이 여분의 리던던시 라인의 개수 이하인지를 나타내는 여분신호를 생성하는 여분 검사부
    를 더 포함하는 리페어 분석 장치.
  4. 제 3항에 있어서,
    상기 여분의 리던던시 라인의 개수는
    (리던던시 로우의 개수+리던던시 컬럼의 개수)-(상기 스페어 피봇 고장 셀의 개수)인
    리페어 분석 장치.
  5. 제 3항에 있어서,
    상기 분석신호, 상기 유효신호 및 상기 여분신호에 응답하여 상기 제어코드가 나타내는 리페어 해가 올바른 리페어 해인지를 나타내는 결과신호를 생성하는 결과신호 생성부
    를 더 포함하는 리페어 분석 장치.
  6. 제 5항에 있어서,
    상기 결과신호 생성부는
    상기 분석신호가 활성화(포함됨을 나타냄)되거나 상기 여분신호가 활성화(이하임을 나타냄)되고, 상기 유효신호가 활성화(포함됨을 나타냄)되면 상기 결과신호를 활성화(올바른 해임을 나타냄)하는
    리페어 분석 장치.
  7. 제 1항에 있어서,
    상기 제어코드의 비트수는
    (리던던시 로우의 개수+리던던시 컬럼의 개수)와 동일한
    리페어 분석 장치.
  8. 제 7항에 있어서,
    상기 제어코드의 활성화 비트수는 상기 리던던시 로우의 개수와 동일하고, 상기 제어코드의 비활성화 비트수는 상기 리던던시 컬럼의 개수와 동일한
    리페어 분석 장치.
  9. 제 1항에 있어서,
    상기 다수의 스페어 피봇 고장 셀 간에는 서로 로우 어드레스와 컬럼 어드레스가 중복되지 않으며,
    상기 다수의 논 스페어 피봇 고장 셀 각각은 적어도 하나의 스페어 피봇 고장 셀과 로우 어드레스 또는 컬럼 어드레스가 동일한
    리페어 분석 장치.
  10. 제어코드에 응답하여, 다수의 스페어 피봇 고장 셀의 로우 어드레스들 중 일부를 선택하고, 컬럼 어드레스들 중 일부를 선택하는 단계; 및
    다수의 논 스페어 피봇 고장 셀의 로우 어드레스들이 상기 선택된 로우 어드레스들에 포함되고, 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들이 상기 선택된 컬럼 어드레스들에 포함되는지의 여부를 확인하는 단계
    를 포함하는 리페어 분석 방법.
  11. 제 10항에 있어서,
    상기 선택된 로우 어드레스들과 상기 선택된 컬럼 어드레스들에 머스트 로우 어드레스와 머스트 컬럼 어드레스가 포함되는지를 체크하는 단계
    를 더 포함하는 리페어 분석 방법.
  12. 제 11항에 있어서,
    상기 다수의 논 스페어 피봇 고장 셀의 로우 어드레스들 중 상기 선택된 로우 어드레스들에 포함되지 않은 것의 개수와, 상기 다수의 논 스페어 피봇 고장 셀의 컬럼 어드레스들 중 상기 선택된 컬럼 어드레스들에 포함되지 않는 것의 개수를 합한 값이 여분의 리던던시 라인의 개수 이하인지 검사하는 단계
    를 더 포함하는 리페어 분석 방법.
  13. 제 12항에 있어서,
    상기 확인하는 단계, 상기 체크하는 단계 및 상기 검사하는 단계의 결과를 이용하여 상기 제어코드에 의한 리페어 해가 올바른 리페어 해인지를 결정하는
    리페어 분석 방법.
  14. 제 12항에 있어서,
    상기 여분의 리던던시 라인의 개수는
    (리던던시 로우의 개수+리던던시 컬럼의 개수)-(상기 스페어 피봇 고장 셀의 개수)인
    리페어 분석 방법.
  15. 제 10항에 있어서,
    상기 다수의 스페어 피봇 고장 셀 간에는 서로 로우 어드레스와 컬럼 어드레스가 중복되지 않으며,
    상기 다수의 논 스페어 피봇 고장 셀 각각은 적어도 하나의 스페어 피봇 고장 셀과 로우 어드레스 또는 컬럼 어드레스가 동일한
    리페어 분석 방법.
KR1020100116823A 2010-11-23 2010-11-23 리페어 분석 장치 및 방법 KR101133689B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100116823A KR101133689B1 (ko) 2010-11-23 2010-11-23 리페어 분석 장치 및 방법
US12/982,809 US8601330B2 (en) 2010-11-23 2010-12-30 Device and method for repair analysis
CN201110058687.0A CN102479554B (zh) 2010-11-23 2011-03-11 修复分析装置和方法
JP2011092850A JP2012113798A (ja) 2010-11-23 2011-04-19 リペア分析装置およびその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100116823A KR101133689B1 (ko) 2010-11-23 2010-11-23 리페어 분석 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101133689B1 true KR101133689B1 (ko) 2012-04-24

Family

ID=46065542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100116823A KR101133689B1 (ko) 2010-11-23 2010-11-23 리페어 분석 장치 및 방법

Country Status (4)

Country Link
US (1) US8601330B2 (ko)
JP (1) JP2012113798A (ko)
KR (1) KR101133689B1 (ko)
CN (1) CN102479554B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170079451A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 리페어 분석 방법 및 장치
KR20190062879A (ko) * 2017-11-29 2019-06-07 연세대학교 산학협력단 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치
KR20240016013A (ko) * 2022-07-28 2024-02-06 와이아이케이 주식회사 반도체 테스트 방법 및 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008780A (zh) * 2013-02-26 2014-08-27 中芯国际集成电路制造(上海)有限公司 存储单元的修复方法和装置
KR101521258B1 (ko) * 2013-09-10 2015-05-21 연세대학교 산학협력단 메모리 수리 방법 및 메모리 수리 장치
WO2015183245A1 (en) 2014-05-27 2015-12-03 Hewlett-Packard Development Company, L.P. Validation of a repair to a selected row of data
WO2016022156A1 (en) 2014-08-08 2016-02-11 Hewlett-Packard Development Company, L. P. Error counters on a memory device
US10546649B2 (en) 2015-08-18 2020-01-28 Hewlett Packard Enterprise Development Lp Post package repair for mapping to a memory failure pattern
US12112823B2 (en) * 2021-07-06 2024-10-08 Samsung Electronics Co., Ltd. Method and system for repairing faulty cells of memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001043698A (ja) 1999-08-03 2001-02-16 Hitachi Ltd 内蔵メモリアレイの自己検査回路および自己検査方法
KR20010076937A (ko) * 2000-01-28 2001-08-17 윤종용 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
KR20080110710A (ko) * 2001-06-08 2008-12-19 미쯔비시 일렉트릭 코포레이션 고장 셀의 위치를 식별하는 정보를 저장하는 방법 및 메모리 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126973A (en) * 1990-02-14 1992-06-30 Texas Instruments Incorporated Redundancy scheme for eliminating defects in a memory device
US6715116B2 (en) * 2000-01-26 2004-03-30 Hewlett-Packard Company, L.P. Memory data verify operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001043698A (ja) 1999-08-03 2001-02-16 Hitachi Ltd 内蔵メモリアレイの自己検査回路および自己検査方法
KR20010076937A (ko) * 2000-01-28 2001-08-17 윤종용 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
KR20080110710A (ko) * 2001-06-08 2008-12-19 미쯔비시 일렉트릭 코포레이션 고장 셀의 위치를 식별하는 정보를 저장하는 방법 및 메모리 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170079451A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 리페어 분석 방법 및 장치
KR101959403B1 (ko) 2015-12-30 2019-07-02 에스케이하이닉스 주식회사 리페어 분석 방법 및 장치
KR20190062879A (ko) * 2017-11-29 2019-06-07 연세대학교 산학협력단 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치
KR102026303B1 (ko) * 2017-11-29 2019-09-27 연세대학교 산학협력단 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치
KR20240016013A (ko) * 2022-07-28 2024-02-06 와이아이케이 주식회사 반도체 테스트 방법 및 장치
KR102668885B1 (ko) 2022-07-28 2024-05-24 주식회사 와이씨 반도체 테스트 방법 및 장치

Also Published As

Publication number Publication date
JP2012113798A (ja) 2012-06-14
CN102479554B (zh) 2016-06-01
CN102479554A (zh) 2012-05-30
US20120131396A1 (en) 2012-05-24
US8601330B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
KR101133689B1 (ko) 리페어 분석 장치 및 방법
JP3878062B2 (ja) メモリテスト情報を記憶する方法および装置
US8037376B2 (en) On-chip failure analysis circuit and on-chip failure analysis method
KR100354437B1 (ko) 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
US7219275B2 (en) Method and apparatus for providing flexible modular redundancy allocation for memory built in self test of SRAM with redundancy
US8509014B2 (en) Mechanisms for built-in self repair of memory devices using failed bit maps and obvious repairs
US7490274B2 (en) Method and apparatus for masking known fails during memory tests readouts
KR101211042B1 (ko) 고장 정보 저장장치 및 저장방법
KR101373668B1 (ko) 메모리 수리 장치 및 방법
US20120257467A1 (en) Memory repair analysis apparatus, memory repair analysis method, and test apparatus
US11430537B2 (en) Error-correcting code-assisted memory repair
Du et al. At-speed built-in self-repair analyzer for embedded word-oriented memories
KR101545716B1 (ko) 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩
US7020033B2 (en) Semiconductor memory apparatus and self-repair method
US7016242B2 (en) Semiconductor memory apparatus and self-repair method
US6907554B2 (en) Built-in self test system and method for two-dimensional memory redundancy allocation
US20090094494A1 (en) Semiconductor integrated circuit and method of testing same
EP1517334B1 (en) On-chip diagnosis method and on-chip diagnosis block for memory repair with mixed redundancy (IO redundancy and word-register redundancy)
US6687862B1 (en) Apparatus and method for fast memory fault analysis
US7257733B2 (en) Memory repair circuit and method
US9372771B1 (en) Method of grouping embedded memories for testing
US20230317198A1 (en) Dynamic fault clustering method and apparatus
SRINIVAS et al. Reconfigurable BISR Scheme with ECC Based Repairable RAMs for Reliable SOC Design
KR19990029646A (ko) 메모리 시험장치
JP2001101896A (ja) 冗長回路への置換判定回路およびこれを含む半導体メモリ装置並びに半導体メモリ試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 9