KR101959403B1 - 리페어 분석 방법 및 장치 - Google Patents

리페어 분석 방법 및 장치 Download PDF

Info

Publication number
KR101959403B1
KR101959403B1 KR1020150190044A KR20150190044A KR101959403B1 KR 101959403 B1 KR101959403 B1 KR 101959403B1 KR 1020150190044 A KR1020150190044 A KR 1020150190044A KR 20150190044 A KR20150190044 A KR 20150190044A KR 101959403 B1 KR101959403 B1 KR 101959403B1
Authority
KR
South Korea
Prior art keywords
pivot
error
address
spare
memory
Prior art date
Application number
KR1020150190044A
Other languages
English (en)
Other versions
KR20170079451A (ko
Inventor
강성호
이우성
조기원
김주영
김상두
전홍신
김웅희
Original Assignee
에스케이하이닉스 주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 연세대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150190044A priority Critical patent/KR101959403B1/ko
Publication of KR20170079451A publication Critical patent/KR20170079451A/ko
Application granted granted Critical
Publication of KR101959403B1 publication Critical patent/KR101959403B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008Error analysis, representation of errors

Abstract

본 발명은 다중 블록 구조의 메모리 디바이스에 발생한 오류에 대응하여 다양한 구조의 스페어들을 이용하여 최적의 리페어 결과를 구하는 리페어 분석 방법 및 장치를 개시하며, 본 발명의 리페어 분석 방법은 피봇 오류들의 어드레스와 블록 어드레스를 저장하는 제1 메모리와 넌피봇 오류들 각각의 어드레스를 표현하는 컬럼과 로우 중 하나와 상기 넌피봇 오류들의 블록 어드레스를 저장하는 제2 메모리를 포함하는 메모리 유니트 및 메모리 블록들의 오류들을 리페어하는 스페어의 방향을 정하고, 상기 넌피봇 오류 정보와 선택된 상기 피봇 오류들의 상기 피봇 오류 정보를 비교하여서 할당된 스페어로 리페어 가능한지 판단하는 비교 결과를 생성하고, 상기 논피봇 오류 별로 상기 비교 결과를 넌피봇 커버 결과로 제공하는 싱글 분석기;를 포함한다.

Description

리페어 분석 방법 및 장치{REPAIR ANALYSIS METHOD FOR THE MEMORY DEVICE AND APPARATUS THEREOF}
본 발명은 메모리 디바이스에 관한 것으로서, 보다 상세하게는 다중 블록 구조의 메모리 디바이스에 발생한 오류에 대응하여 다양한 구조의 스페어들을 이용하여 최적의 리페어 결과를 구하는 리페어 분석 방법 및 장치에 관한 것이다.
리페어(Repair)는 메모리 디바이스의 수율을 향상시키기 위하여 필요한 방법이다. 메모리 디바이스의 메모리 용량의 증가에 따라, 최근 메모리 디바이스는 다수의 메모리 블록과 메모리 블록의 메모리 셀 오류를 리페어하기 위한 스페어(스페어 메모리)를 포함하도록 설계된다.
현재, 리던던시 분석(Redundancy Analysis)을 수행하는 많은 수의 리페어 분석 알고리즘들이 메모리 디바이스의 리페어를 위하여 개발되고 있다. 그러나, 대부분의 리페어 분석 알고리즘은 단일 메모리 블록의 오류에 대한 분석을 수행하는 수준으로 개발되고 있다. 이에 관련하여 한국 등록특허 10-1133689호(리페어 분석 장치 및 방법)에 단일 메모리 블록의 오류에 대한 분석 방법 및 장치가 개시된 바 있다.
메모리 디바이스의 집적도가 증가와 더블어, 여러 개의 메모리 블록을 포함하는 다중 블록 구조나 3 차원 메모리 디바이스가 개발되고 있다. 상기한 다중 블록 구조나 3 차원 메모리 디바이스에 단일 메모리 블록의 오류에 대한 리페어 분석을 수행하는 리페어 분석 알고리즘을 적용하는 것은 한계가 있다.
그러므로, 다중 블록 구조의 메모리 디바이스에서 다양한 구조의 스페어를 이용하여 최적의 수리율을 얻을 수 있는 솔루션의 제시가 필요하다.
본 발명이 해결하고자 하는 과제는 메모리 디바이스의 메모리 셀 오류에 대하여 다양한 구조의 스페어를 이용하여 최적의 수리율을 얻을 수 있는 리페어 분석 방법 및 장치를 제공함에 있다.
본 발명이 해결하고자 하는 다른 과제는 적은 메모리 용량으로 메모리 디바이스의 오류 정보를 저장할 수 있고, 저장된 오류 정보를 분석하여 인접한 메모리 블록에 공유되는 스페어나 둘 이상의 메모리 블록들의 메모리 셀 오류를 한 번에 리페어 할 수 있는 다양한 구조의 스페어를 이용하여 오류 해소를 위한 최적의 리페어 결과를 얻을 수 있는 리페어 분석 방법 및 장치를 제공함에 있다.
본 발명이 해결하고자 하는 또다른 과제는 메모리 셀의 오류에 관련된 블록 정보를 이용하여 다중 블록 구조를 갖는 메모리 디바이스의 오류 해소를 위한 최적의 리페어 결과를 얻을 수 있는 리페어 분석 방법 및 장치를 제공함에 있다.
본 발명의 리페어 분석 장치는, 피봇 오류들의 어드레스와 블록 어드레스를 저장하는 제1 메모리와 넌피봇 오류들 각각의 어드레스를 표현하는 컬럼과 로우 중 하나와 상기 넌피봇 오류들의 블록 어드레스를 저장하는 제2 메모리를 포함하며, 상기 넌피봇 오류들 각각의 어드레스를 표현하는 나머지 하나를 지정된 위치의 상기 피봇 오류의 어드레스를 이용하여 정의하고, 상기 피봇 오류들의 어드레스와 블록 어드레스를 포함하는 피봇 오류 정보와 상기 넌피봇 오류들의 어드레스와 블록 어드레스를 포함하는 넌피봇 오류 정보를 제공하는 메모리 유니트; 및 메모리 블록들의 오류들을 리페어하는 스페어의 방향을 정하기 위하여 상기 피봇 오류 정보에서 상기 피봇 오류들 별로 컬럼 어드레스 또는 로우 어드레스를 선택하고, 상기 넌피봇 오류 정보와 선택된 상기 피봇 오류들의 상기 피봇 오류 정보를 비교하여서 상기 넌피봇 오류와 선택된 상기 피봇 오류가 동일한 메모리 블록의 동일한 어드레스를 갖는 제1 경우와 상기 넌피봇 오류와 선택된 상기 피봇 오류가 일방향에 배치된 다른 메모리 블록에 있고 동일한 어드레스를 갖는 제2 경우를 구분하며, 상기 제1 경우를 리페어 가능한 것으로 판단하고 상기 제2 경우를 상기 일방향에 배치된 다른 상기 메모리 블록에 모두 대응하는 길이를 갖는 상기 스페어가 할당되는 경우 리페어 가능한 것으로 판단하는 비교 결과를 생성하고, 상기 논피봇 오류 별로 상기 비교 결과를 넌피봇 커버 결과로 제공하는 싱글 분석기;를 포함함을 특징으로 한다.
또한, 본 발명의 리페어 분석 방법은, 피봇 오류들의 어드레스와 블록 어드레스를 제1 메모리에 저장하는 단계; 넌피봇 오류들 각각의 어드레스를 표현하는 컬럼과 로우 중 하나와 상기 넌피봇 오류들의 블록 어드레스를 제2 메모리에 저장하는 단계; 상기 피봇 오류들의 어드레스와 블록 어드레스를 포함하는 피봇 오류 정보의 컬럼 어드레스와 로우 어드레스를 선택하여 스페어 방향을 정하는 단계; 상기 넌피봇 오류 정보와 선택된 상기 피봇 오류들의 상기 피봇 오류 정보를 비교하여서 상기 넌피봇 오류와 선택된 상기 피봇 오류가 동일한 메모리 블록의 동일한 어드레스를 갖는 제1 경우와 상기 넌피봇 오류와 선택된 상기 피봇 오류가 일방향에 배치된 다른 메모리 블록에 있고 동일한 어드레스를 갖는 제2 경우를 구분하며, 상기 제1 경우를 리페어 가능한 것으로 판단하고 상기 제2 경우를 상기 일방향에 배치된 다른 상기 메모리 블록에 모두 대응하는 길이를 갖는 상기 스페어가 할당되는 경우 리페어 가능한 것으로 판단하는 비교 결과를 생성하는 단계; 및 상기 논피봇 오류 정보 별 비교 결과를 넌피봇 커버 결과로 제공하는 단계;를 포함함을 특징으로 한다.
본 발명은 다양한 구조의 스페어를 이용하여 메모리 디바이스의 메모리 셀 오류에 대하여 최적의 수리율을 얻을 수 있다.
또한, 본 발명은 적은 메모리 용량으로 메모리 디바이스의 오류 정보를 저장할 수 있고, 저장된 오류 정보를 분석하여 인접한 메모리 블록에 공유되는 스페어나 둘 이상의 메모리 블록들의 메모리 셀 오류를 한 번에 리페어 할 수 있는 다양한 구조의 스페어를 이용할 수 있다.
또한, 본 발명은 둘 이상의 메모리 블록들을 갖는 다중 블록 구조의 메모리 디바이스의 메모리 셀 오류의 해소를 위한 최적의 리페어 결과를 얻을 수 있다.
도 1은 본 발명에 의한 메모리 디바이스의 레이아웃.
도 2는 오류 라인의 예시한 도면.
도 3은 본 발명의 피봇 오류를 저장하는 PCAM의 구조를 설명하는 도면.
도 4는 본 발명의 넌피봇 오류를 저장하는 NPCAM의 구조를 설명하는 도면.
도 5는 다중 블록에서 발생한 메모리 셀 오류를 예시한 도면.
도 6은 도 5의 오류를 피봇 오류와 넌피봇 오류로 분류하여 PCAM과 NPCAM에 저장한 상태를 설명하는 도면.
도 7내지 도 16은 오류를 피봇 오류와 넌피봇 오류로 판단하는 방법을 설명하는 도면.
도 17 내지 도 19는 인접한 블록의 셀 라인을 리페어 하는 방법을 설명한 도면.
도 20은 본 발명의 리페어 분석 장치의 일 실시예를 나타내는 블록도.
도 21은 싱글 분석기의 일 실시예를 나타내는 상세 회로도.
도 22는 CAC의 상세 회로도.
도 23은 RAC의 상세 회로도.
도 24는 오류 수집 결과를 나타내는 테이블.
이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명의 리페어 분석 방법은 다양한 타입의 스페어를 이용한다.
도 1을 참조하면, 본 발명의 리페어 분석 방법은 싱글 메모리 블록뿐만 아니라 다중 블록 구조에 적용될 수 있다. 다중 블록 구조의 메모리 디바이스는 메모리 블록들이 로우와 컬럼으로 블록 주소를 갖도록 배치될 수 있으며, 도 1은 4 개의 메모리 블록 B00, B01, B10 및 B11을 예시한다. 각 메모리 블록 B00, B01, B10 및 B11은 동일한 용량의 메모리 셀을 갖도록 로우 셀 라인과 컬럼 셀 라인의 수가 정해질 수 있으며, 로우 셀 라인과 컬럼 셀 라인에 포함된 메모리 셀의 수는 같거나 다를 수 있다.
스페어는 도 1과 같이 로컬 스페어(Local Spare), 커먼 스페어(Common Spare) 및 글로벌 스페어(Grobal Spare)로 타입이 구분될 수 있다. 도 1에서 로컬 스페어, 커먼 스페어 및 글로벌 스페어는 메모리 셀들이 일렬로 배치되는 라인 타입으로 구성된다. 그리고, 로컬 스페어, 커먼 스페어 및 글로벌 스페어 중 하나 이상이 하나의 메모리 블록에 대응하는 쇼트(Short)와 둘 이상의 메모리 블록에 대응하는 와이드(Wide)의 길이를 갖는 것으로 각각 구분될 수 있다.
즉, 도 1은 쇼트 로컬 스페어 라인, 와이드 로컬 스페어 라인, 쇼트 커먼 스페어 라인, 쇼트 글로벌 스페어 라인 및 와이드 글로벌 스페어 라인을 예시하며, 상기와 같이 다양한 스페어들은 제작자의 의도에 따라 다양한 포맷으로 배치될 수 있다. 도 1에서, 쇼트 커먼 스페어 라인은 메모리 블록들 B00, B01, B10 및 B11의 사이에 컬럼 또는 로우 라인을 이루도록 배치될 수 있고, 쇼트 로컬 스페어 라인, 와이드 로컬 스페어 라인, 쇼트 글로벌 스페어 라인 및 와이드 글로벌 스페어 라인은 메모리 블록들 B00, B01, B10 및 B11의 상부, 하부, 좌측 및 우측에 컬럼 또는 로우 라인을 이루도록 배치될 수 있다.
도 1에 예시된 스페어들 중에서, 쇼트 로컬 스페어 라인은 특정한 메모리 블록의 오류를 리페어하기 위한 것이며, 와이드 로컬 스페어 라인은 특정한 메모리 블록 라인(블록 라인)의 오류를 리페어하기 위한 것이고, 쇼트 로컬 스페어 라인은 인접한 메모리 블록의 오류를 리페어 하기 위한 것이며, 쇼트 글로벌 스페어 라인은 복수의 메모리 블록들 중 하나의 오류를 리페어하기 위한 것이고, 와이드 글로벌 스페어 라인은 메모리 블록 라인(블록 라인)의 오류를 리페어 하기 위한 것이다.
상기한 메모리 블록들 B00, B01, B10 및 B11에서 발생할 수 있는 오류는 도 2와 같이 다양하게 분류될 수 있다.
도 2를 참조하면, 오류는 싱글 오류(Single Fault), 피봇 오류(Pivot Fault), 스파스 오류 라인(Sparse Faulty Line) 및 머스트 리페어 라인(Must-Repare Line)으로 구분될 수 있다.
싱글 오류는 로우 어드레스와 컬럼 어드레스를 다른 오류와 공유하지 않는 오류이다.
그리고, 피봇 오류는 이전에 발견된 오류와 다른 로우 어드레스와 컬럼 어드레스를 갖는 오류이다. 싱글 오류는 로우 어드레스와 컬럼 어드레스를 다른 오류와 공유하지 않기 때문에 항상 피봇 오류에 해당한다.
그리고, 스파스 오류 라인은 방향에 따라 로우 스파스 오류 라인과 컬럼 스파스 오류 라인으로 구분될 수 있으며, 로우 스파스 오류 라인은 로우 라인이 1개 이상의 오류를 갖거나 로우 스페어 라인의 수와 같거나 작은 오류를 가질 때 정의될 수 있다. 컬럼 스파스 오류 라인도 로우 스파스 오류 라인과 유사하게 정의될 수 있다.
그리고, 머스트 리페어 라인은 셀 라인을 리페어하기 위하여 사용될 수 있는 스페어 라인들의 수보다 많은 오류가 존재하는 라인이다. 일례로, 하나의 로우 셀 라인에 3 개의 오류가 존재하는 경우, 3 개의 컬럼 스페어 라인을 이용하여 각각 각 오류가 리페어될 수 있다. 그러나, 로우 셀 라인의 리페어를 위하여 사용될 수 있는 스페어 라인의 수가 2개 라면 3 개의 오류가 존재하는 로우 셀 라인은 머스트 리페어 라인에 해당된다.
본 발명은 상기와 같은 오류를 갖는 메모리 디바이스를 분석하기 위하여 메모리 유니트를 가지며, 메모리 유니트는 CAM(Content Addressable Memory)으로 구성될 수 있다. CAM은 실제 데이터의 내용을 주소로 데이터에 접근하는 메모리를 의미한다.
본 발명의 메모리 유니트는 피봇(Pivot) 오류를 저장하는 제1 메모리와 넌피봇(Non-Pivot) 오류를 저장하는 제2 메모리를 포함할 수 있다. 제1 메모리는 PCAM(Pivot CAM)으로 정의할 수 있고, 제2 메모리는 NPCAM(Non-Pivot CAM)으로 정의할 수 있다. 상기와 같이 본 발명에서 오류를 피봇과 넌피봇으로 분할하여 수집하는 이유는 후술하는 싱글 분석기에서 피봇 오류의 특성을 이용하기 위함이다.
PCAM은 도 3과 같이 예시될 수 있다.
PCAM은 복수의 라인을 포함하며, 각 라인은 인에이블 플래그(Enable Flag), 로우 어드레스(Raw Address), 컬럼 어드레스(Column Address), 블록 어드레스(Block Address) 및 머스트 리페어(Must-repair) 정보를 포함한다.
상기한 PCAM은 이전에 저장된 오류에 대하여 독립적인 로우 어드레스와 컬럼 어스레스를 갖는 오류를 저장한다. 즉, PCAM에 저장된 오류는 피봇 오류로 정의된다.
PCAM에서, 인에이블 플래그는 PCAM의 라인이 오류에 의해 발생한 것인지를 표시하는 것이고, 라인이 오류에 의해 발생한 인에이블 상태인 경우 "1"이 인에이블 플레그로 저장되며, 라인이 오류에 의해 발생지 않은 디스에이블 상태인 경우 "0"이 인에이블 플래그로 저장된다.
그리고, PCAM에서, 로우 어드레스와 컬럼 어드레스는 피봇 오류의 어드레스를 저장하기 위한 것이며, 블록 어드레스는 저장하는 피봇 오류의 블록 어드레스를 저장하기 위한 것이다.
또한, PCAM에는 메모리 디바이스 상의 머스트 리페어 상태를 보여주기 위하여 머스트 리페어 정보가 저장된다. 머스트 리페어 정보는 블록 로우 머스트 플래그, 블록 컬럼 머스트 플래그, 인접 블록 로우 머스트 플래그 및 인접 블록 컬럼 머스트 플래그를 포함한다. 머스트 리페어 라인은 각 메모리 블록에 사용 가능한 스페어들의 수를 초과하여 오류가 발생한 경우 설정되며 각 메모리 블록에 별도로 설정될 수 있다. 그러므로, 머스트 리페어 정보는 현재 메모리 블록의 로우와 컬럼에 대한 플래그(블록 로우 머스트 플래그, 블록 컬럼 머스트 플래그), 인접한 메모리 블록 블록의 로우 그리고 인접한 다른 메모리 블록 블록의 컬럼에 대한 플래그(인접 블록 로우 머스트 플래그, 인접 블록 컬럼 머스트 플래그)를 포함하며, 머스트 리페어 정보의 각 플래그에는 머스트 리페어인 경우 "1"이 저장되고 머스트 리페어가 아닌 경우 "0"이 저장된다.
상기한 PCAM의 라인 수는 전체 스페어의 수와 동일하다. 피봇 오류는 적어도 하나의 리페어에 의하여 리페어될 수 있다. 피봇 오류의 수가 전체 스페어의 수 보다 크면, 오류 패턴은 주어진 수의 스페어로 리페어될 수 없다.
NPCAM은 도 4와 같이 예시될 수 있다.
NPCAM은 PCAM에 이전에 저장된 피봇 오류와 동일한 로우 어드레스 또는 컬럼 어드레스를 갖는 오류를 라인 별로 저장한다. NPCAM의 각 라인은 인에이블 플래그, PCAM 포인터(PCAM Pointer), 디스크립터(Descriptor), 어드레스 및 블록 어드레스를 포함한다.
NPCAM에서, 인에이블 플래그는 NPCAM의 라인이 오류에 의해 발생한 것인지를 표시하는 것이고, 오류에 의해 발생한 경우 "1"이 인에이블 플래그로 저장되고 오류에 의해 발생하지 않은 경우 "0"이 인에이블 플래그로 저장된다.
PCAM 포인터는 NPCAM 라인이 공유하는 PCAM 라인의 위치를 표현하는 것이며 PCAM 라인의 위치는 0부터 순차적으로 카운트될 수 있다. 그리고, 디스크립터는 어드레스가 로우 어드레스인지 컬럼 어드레스인지 표현하며, 어드레스가 로우인 경우 디스크립터로 "0"이 저장되고, 어드레스가 컬럼인 경우 디스크립터로 "1"이 저장된다.
NPCAM에서, 어드레스는 넌피봇 오류의 주소 중 디스크립터에 의해 지정된 컬럼 어드레스 또는 로우 어드레스이며, 블록 어드레스는 저장된 넌피봇 오류의 블록 어드레스이다. 넌피봇 오류가 피봇 오류와 다른 메모리 블록에 발생할 수 있으며, 이 경우 피봇 오류의 블록 어드레스(PCAM의 블록 어드레스)와 넌피봇 오류의 블록 어드레스(NPCAM의 블록 어드레스)는 다르다.
NPCAM의 라인의 수는 머스트 리페어 상태에 의하여 정의될 수 있으며, PCAM과 NPCAM을 포함하는 메모리는 머스트 리페어 라인을 제외한 모든 오류 정보를 갖는다.
도 5는 오류들을 갖는 두 개의 메모리 블록 B0, B1을 예시한다. 두 개의 메모리 블록 B0, B1은 각각 오류를 포함하며, 오류가 발생한 위치는 "X"로 표시된다. 도 5의 두 개의 메모리 블록 B0, B1 내에 표시된 #1 ~ #11은 설명의 편의를 위하여 오류를 분석하는 순서를 나타낸 것이다. 그리고, 어드레스 라인들이 각 블록 내의 셀 라인의 어드레스를 표시하기 위하여 컬럼과 로우 방향에 대하여 각각 0~5를 기입하여 표시되며, 어드레스 라인은 실제 구현되는 것이 아니라 설명의 편의를 위하여 표시한 것이다.
도 5의 두 개의 블록 B0, B1에 대응하여 컬럼 스페어 라인들과 로우 글로벌 스페어 라인이 예시되며, 컬럼 스페어 라인들은 중앙의 컬럼 쇼트 커먼 스페어 라인과 양측의 컬럼 쇼트 로컬 스페어 라인을 포함하는 것으로 이해될 수 있다.
도 6은 도 5의 두 개의 메모리 블록 B0, B1의 오류에 대응한 PCAM과 NPCAM을 표시한 것이다.
도 5는 하나의 로우 블록 라인을 형성하는 두 개의 메모리 블록 B0, B1을 표현한 것이다. 그러므로, 도 6의 PCAM은 각 라인에 대하여 인에이블 플래그(Enable), 로우 및 컬럼 어드레스(Addr. R/C), 블록 어드레스(Block Addr.), 현재 블록의 블록 로우 머스트 플래그 및 블록 컬럼 머스트 플래그(Must R/C) 그리고 인접 블록 로우 머스트 플래그(A-Must)를 포함하는 것으로 예시한다. 이에 대응하여 NPCAM의 각 라인은 인에이블 플래그(Enable), PCAM 포인터(PCAM Pointer), 디스크립터(Descriptor), 어드레스(Addr.) 및 블록 어드레스(Block Addr.)를 포함한다.
이하, 도 7 내지 도 16을 참조하여, 본 발명의 분석에 의하여 도 5의 두 개의 메모리 블록 B0, B1의 오류들이 PCAM과 NPCAM에 표현되는 것을 설명한다.
본 발명은 도 5에 표기한 순서대로 오류를 분석하여서 PCAM과 NPCAM에 오류 정보를 저장한다.
먼저, 도 7과 같이 도 5의 #1에 해당하는 오류가 분석된다. 오류 #1은 메모리 블록 B0에 형성되므로 "0"의 블록 어드레스를 가지고, 메모리 블록 B0 내에서 (1, 2)의 어드레스를 갖는다. 오류 #1은 피봇 오류이다. 그러므로, 오류 #1의 오류 정보는 본 발명의 분석에 의하여 도 8과 같이 PCAM의 라인 0에 저장된다.
즉, 오류 #1에 대응하여 PCAM의 위치 "0"에 라인이 생성되며, PCAM의 라인 0에는 인에이블 플래그 "1", 로우 어드레스 "1", 컬럼 어드레스 "2", 블록 어드레스 "0", 블록 로우 머스트 플래그(Must R) "0", 블록 컬럼 머스트 플래그(Must C) "0" 및 인접 블록 머스트 플래그 "0"이 저장된다. 라인 0이 오류에 의해 발생한 것이므로 인에이블 플래그에 "1"이 저장되고, 현재 메모리 블록 및 인접 메모리 블록에 머스트 리페어 라인이 존재하지 않으므로 블록 로우 머스트 플래그(Must R), 블록 컬럼 머스트 플래그(Must C) 및 인접 블록 머스트 플래그에 모두 "0"이 저장된다.
그 후, 도 9와 같이 도 5의 #2에 해당하는 오류가 분석된다. 오류 #2는 메모리 블록 B0에 형성되므로 "0"의 블록 어드레스를 가지고, 메모리 블록 B0 내에서 (1, 3)의 어드레스를 갖는다. 오류 #2은 이전에 저장된 PCAM의 라인 0의 피봇 오류와 동일한 로우 어드레스를 갖는 오류 즉 넌피봇 오류이다. 그러므로 오류 #2의 오류 정보는 본 발명의 분석에 의하여 도 10과 같이 NPCAM의 라인 0에 저장된다.
즉, 오류 #2에 대응하여 NPCAM의 위치 "0"에 라인이 생성되며, NPCAM의 라인 0에는 인에이블 플래그 "1", PCAM 포인터 "0", 디스크립터 "1", 어드레스 "3" 및 블록 어드레스 "0"이 저장된다. NPCAM의 라인 0이 오류에 의해 발생한 것이므로 인에이블 플래그에 "1"이 저장되고, NPCAM의 라인 0이 공유하는 PCAM 라인의 위치가 "0"이므로 PCAM 포인터에 "0"이 저장되며, NPCAM 라인 0에 저장되는 어드레스가 컬럼 어드레스이므로 디스크립터에 "1"이 저장되고, 어드레스에 디스크립터에서 지정된 어드레스(컬럼 어드레스)인 "3"이 저장된다. 그리고, NPCAM 라인 0의 블록 어드레스에 오류 #2의 블록 어드레스인 "0"이 저장된다.
그 후, 도 11과 같이 도 5의 #3에 해당하는 오류가 분석된다. 오류 #3은 메모리 블록 B0에 형성되므로 "0"의 블록 어드레스를 가지고, 메모리 블록 B0 내에서 (4, 1)의 어드레스를 갖는다. 오류 #3은 피봇 오류이다. 그러므로, 오류 #3의 오류 정보는 본 발명의 분석에 의하여 도 12와 같이 PCAM의 라인 1에 저장된다.
그 후, 도 13과 같이 도 5의 #4, #5 및 #6에 해당하는 오류가 순차적으로 분석된다. 오류 #4, #5는 메모리 블록 B1에 형성되므로 "1"의 블록 어드레스를 가지고, 메모리 블록 B1 내에서 (1, 1), (1, 2)의 어드레스를 갖는다. 오류 #4, #5는 이전에 저장된 PCAM의 라인 0의 피봇 오류와 동일한 로우 어드레스를 갖는 오류 즉 넌피봇 오류이다. 그러므로 오류 #4, #5의 오류 정보는 본 발명의 분석에 의하여 도 14과 같이 NPCAM의 라인 1 및 라인 2에 저장된다.
그 후, 도 13과 같이 도 5의 #6에 해당하는 오류가 분석된다. 오류 #6은 메모리 블록 B1에 형성되므로 "1"의 블록 어드레스를 가지고, 메모리 블록 B1 내에서 (1, 4)의 어드레스를 갖는다. 오류 #6은 피봇 오류이다. 그러므로, 오류 #6의 오류 정보는 본 발명의 분석에 의하여 도 14와 같이 PCAM의 라인 3에 저장된다.
그러나, 도 13과 같이 메모리 블록 B1은 하나의 로우 셀 라인에 형성된 오류를 리페어하기 위한 컬럼 스페어 라인을 두 개 갖는다. 그러므로, #4, #5 및 #6이 형성된 로우 셀 라인은 사용 가능한 스페어 라인을 초과하는 오류를 갖는 머스트 리페어 라인이다. 이 경우, 오류 #4, #5 및 #6의 오류 정보 즉 NPCAM의 라인 1, 2 및 3은 삭제되고, 도 14와 같이 NPCAM의 라인 1, 2 및 3이 공유하는 PCAM의 라인 0의 오류 정보에 포함된 인접 블록 머스트 플래그에 "1"이 저장된다.
그 후, 도 15과 같이 도 5의 #7, #8, #9에 해당하는 오류가 분석된다. 오류 #7은 피봇 오류로 분석되며, 오류 #7의 오류 정보는 도 16과 같이 PCAM의 라인 2에 저장된다. 그리고, 오류 #8 및 #9는 넌피봇 오류로 분석되며, 오류 #8 및 #9의 오류 정보는 도 16과 같이 NPCAM의 라인 1 및 2에 저장된다.
그 후, 도 5의 #10, #11에 해당하는 오류가 분석된다. 오류 #10 및 #11은 피봇 오류 또는 넌피봇 오류로 분석되며, 오류 #10 및 #11의 오류 정보는 도 6과 같이 PCAM의 라인 3 및 NPCAM의 라인 3에 저장된다.
상술한 설명 중, 오류 #4, #5 및 #6과 같은 머스트 리페어 라인의 오류는 PCAM과 NPCAM에 저장되지 않는다. 그러므로, PCAM과 NPCAM이 오류 정보를 저장하는데 필요한 저장 용량이 절감될 수 있다.
상기한 오류 #4, #5 및 #6의 머스트 리페어 방법은 도 17 내지 도 19를 참조하여 설명될 수 있다.
도 17은 메모리 블록 B1에 머스트 리페어 라인이 있고, 쇼트 스페어 라인(로컬 스페어 라인, 커먼 스페어 라인 또는 글로벌 스페어 라인)과 와이드 스페어 라인(로컬 스페어 라인 또는 글로벌 스페어 라인)이 사용 가능한 것을 예시한다. 그리고, 도 17의 메모리 블록 B0에는 블록 B1의 머스트 리페어 라인과 동일 로우 주소에 오류가 있다.
이 경우, 분석 결과에 따라서, 블록 B1의 머스트 리페어 라인은 도 18과 같이 쇼트 스페어 라인을 이용하여 리페어되거나 도 19와 같이 와이드 스페어 라인을 이용하여 블록 B0와 같이 리페어될 수 있다.
상술한 분석에 의한 결과는 도 20과 같이 실시되는 본 발명의 리페어 분석 장치의 메모리 유니트(10)에 포함되는 PCAM과 NPCAM에 저장될 수 있다.
도 20의 리페어 분석 장치는 메모리 유니트(Memory Unit)(10), 싱글 분석기(Single Analyzer)(20), 신호 유효성 체커(Signal Validity Checker)(30) 및 리던던트 분석기(Redundant Analyzer)(40)를 포함한다.
메모리 유니트(10)는 PCAM과 NPCAM을 포함하며, PCAM의 피봇 오류 정보와 넌피봇 오류 정보를 싱글 분석기(20)에 제공한다. PCAM의 피봇 오류 정보는 피봇 오류의 로우/컬럼 어드레스 및 블록 어드레스를 포함하며, NPCAM의 넌피봇 오류 정보는 어드레스, 디스크립터 및 PCAM 포인터 정보를 포함한다. 그리고, 메모리 유니트(10)는 PCAM의 블록 어드레스와 머스트 리페어 정보를 신호 유효성 체커(30)로 제공한다.
싱글 분석기(20)는 스페어 방향 선택 신호(Drection of Spare Selection Signal, DSSS), 로우 길이 선택 신호(Raw length Selection Signal, RLSS) 및 컬럼 길이 선택 신호(Column Length Selection Signal, CLSS)에 따라서 PCAM의 피봇 오류 정보와 NPCAM의 넌피봇 오류 정보를 비교하여 넌피봇 커버 정보(Non-pivot cover result)와 넌피봇 어드레스(Non-pivot Address)를 제공한다. 싱글 분석기(20)는 넌피봇 오류의 어드레스, 디스크립터 및 PCAM 포인터 정보를 이용하여 피봇 오류 정보와 비교하기 위한 넌피복 오류 정보에 해당하는 로우 어드레스, 컬럼 어드레스 및 블록 어드레스를 추출한다.
신호 유효성 체커(30)는 PCAM의 피봇 오류의 블록 어드레스 및 머스트 리페어 정보를 사용하여 스페어 방향 선택 신호(DSSS), 로우 길이 선택 신호(RLSS) 및 컬럼 길이 선택 신호(CLSS)에 의해 할당된 스페어가 블록 별로 사용할 수 있는지 스페어의 유효성을 확인한다.
리던던트 분석기(40)는 스페어 방향 선택 신호(DSSS), 로우 길이 선택 신호(RLSS) 및 컬럼 길이 선택 신호(CLSS)에 의해 할당된 스페어가 블록 별로 사용할 수 있는 유효한 상태에서, 신호 유효성 체커(30)에서 제공되는 남은 스페어 정보(Unused Spare, US)를 이용하여 언커버드(Uncovered) 머스트 리페어 라인과 리페어되지 않은 넌피봇 오류를 리페어할 수 있는지 판단한다.
먼저, 싱글 분석기(20)에 대하여 도 21을 참조하여 보다 상세하게 설명한다.
싱글 분석기(20)는 PCAM의 리페어할 피봇 오류의 로우 어드레스(Pr1~Pr6)와 컬럼 어드레스를 스페어의 방향을 고려하여 선택하는 선택부, NPCAM의 넌피봇 오류 정보에 대응하여 선택부에서 선택된 PCAM의 피봇 오류 정보 및 로우와 컬럼의 선택된 길이(쇼트나 와이드)를 비교하여 넌피봇 오류와 피봇 오류가 하나의 메모리 블록에 대응하는 쇼트나 둘 이상의 메모리 블록에 대응하는 와이드의 스페어 라인으로 리페어 가능한지 비교 결과를 제공하는 비교부 및 비교 결과을 분석하여 넌피봇 커버 정보(Non-pivot cover result)를 제공하는 분석부를 포함한다. 싱글 분석기(20)는 비교부에 이용되는 넌피봇 오류 정보에 포함된 넌피봇 오류의 어드레스를 분석부의 넌피봇 커버 정보와 같이 리던던트 분석기(40)에 제공할 수 있다.
먼저, 선택부는 리페어할 피봇 오류를 선택하는 것으로 피봇 오류의 선택과 피봇 오류를 리페어하기 위한 스페어 라인의 방향은 스페어 방향 선택 신호(DSSS)에 의해 선택될 수 있다.
선택부는 컬럼 파트의 선택부(MUXC)와 로우 파트의 선택부(MUXR)를 포함한다. 컬럼 파트의 선택부(MUXC)에 PCAM의 각 라인의 모든 컬럼 어드레스가 제공되고, 로우 파트의 선택부(MUXR)에 PCAM의 각 라인의 모든 로우 어드레스가 제공된다.
컬럼 파트의 선택부(MUXC)는 PCAM의 피봇 오류들의 모든 컬럼 어드레스 중 스페어 방향 선택 신호 DSSS에 대응하는 PCAM의 피봇 오류의 컬럼 어드레스를 선택하고, 로우 파트의 선택부(MUXR)는 PCAM의 피봇 오류들의 모든 로우 어드레스 중 스페어 방향 선택 신호 DSSS에 대응하는 PCAM의 피봇 오류의 로우 어드레스를 선택한다. 스페어 방향 선택 신호 DSSS는 PCAM의 라인 수 즉 메모리 블록들 B00, B01, B10, B11 대응하여 구성된 스페어 라인(로우와 컬럼)의 수와 동일한 비트로 제공되며 "1"이면 로우를 선택하고 "0"이면 컬럼을 선택한다.
즉, 5개의 스페어 라인이 있고 PCAM에 피봇 오류에 대응하는 5개의 라인이 있는 경우, 스페어 방향 선택 신호 DSSS는 5비트로 제공된다. 일례로, 스페어 방향 선택 신호 DSSS가 "11000"인 경우, PCAM의 첫번째와 두번째 피봇 오류를 로우 스페어로 리페어하고 나머지 피봇 오류는 컬럼 스페어로 리페어하는 것을 의미한다. 이를 위하여, 로우 파트의 선택부(MUXR)는 첫번째와 두번째 피봇 오류에 대응하여 로우 어드레스를 제공하고, 컬럼 파트의 선택부(MUXC)는 나머지 피봇 오류에 대응하여 컬럼 어드레스를 제공한다.
비교부는 컬럼 파트의 비교기들(CAC)과 로우 파트의 비교기들(RAC)을 포함한다. 컬럼 파트의 비교기(CAC) 각각은 도 22를 참조하여 상세한 구성을 이해할 수 있고, 로우 파트의 비교기(RAC) 각각은 도 23을 참조하여 상세한 구성을 이해할 수 있다. 컬럼의 하나의 넌피봇 오류에 대한 비교기(CAC)의 수는 컬럼 스페어 라인의 수와 동일하고, 로우의 하나의 넌피봇 오류에 대한 비교기(RAC)의 수는 로우 스페어 라인의 수와 동일하다. 도 22와 도 23의 비교기들(CAC, RAC)는 도 1과 같이 4 개의 메모리 블록 BOO, B01, B10, B11을 포함하는 것을 위하여 설계된 것이며, 메모리 블록의 수가 증가 또는 감소되는 경우 설계가 변경될 수 있다.
비교기(CAC)와 비교기(RAC)는 피봇 오류와 넌피봇 오류가 동일한 메모리 블록의 동일한 어드레스(컬럼 또는 로우)를 갖는 제1 경우와 피봇 오류와 넌피봇 오류가 일방향에 배치된 다른 메모리 블록들(동일한 블록 라인이나 인접한 메모리 블록들)에 있고 동일한 어드레스(컬럼 또는 로우)를 갖는 제2 경우로 구분하고, 제1 경우는 로우/컬럼 길이 선택 신호(RLSS, CLSS)에 상관없이 리페어 가능한 것으로 판단하고, 제2 경우는 로우/컬럼 길이 선택 신호(RLSS, CLSS)가 "1"(와이드)인 경우 리페어 가능한 것으로 판단한다.
보다 구체적으로, 비교기들(CAC, RAC)은 3 개의 XOR 게이트, 하나의 노아 게이트 및 하나의 앤드 게이트를 포함한다. 비교기(CAC)의 경우, 첫째 XOR 게이트는 피봇 오류와 넌피봇 오류의 어드레스가 동일한지 비교하기 위한 것이고, 둘째 XOR 게이트는 피봇 오류와 넌피봇 오류가 인접한 메모리 블록에 있는 것인지(로우 또는 컬럼 방향의 동일 블록 라인에 있는 것인지) 체크하기 위한 것이며, 세째 XOR 게이트는 피봇 오류와 넌 피봇 오류가 로우 또는 컬럼 방향의 동일 블록 라인에 있는 것인 경우 넌피봇 오류와 피봇 오류가 동일 메모리 블록에 있는지 체크하기 위한 것이다.
일례로, 도 23을 참조하여 설명한다. 메모리 블록의 표시에서 "00" 중 첫째 "0"는 로우 블록 어드레스 B[1]을 나타내고 둘째 "0"은 컬럼 블록 어드레스 B[0]을 나타낸다. RRX는 피봇 오류의 로우 어드레스이며, NPry는 넌피봇 오류의 로우 어드레스이고, RRX B[1]은 피봇 오류의 로우 블록 어드레스이며, NPry B[1]는 넌피봇 오류의 로우 블록 어드레스이고, RRX B[0]은 피봇 오류의 컬럼 블록 어드레스이며, NPry B[0]은 넌피봇 오류의 컬럼 블록 어드레스이다.
피못 오류와 넌피봇 오류가 메모리 블록 B00의 동일 메모리 블록과 로우 어드레스를 갖는 경우, 첫째 XOR 게이트는 피봇 오류의 로우 어드레스 RRX와 넌피봇 오류의 로우 어드레스 NPry가 동일하므로 "1"을 출력하고, 둘째 XOR 게이트는 피봇 오류의 컬럼 블록 어드레스와 넌피봇 오류의 컬럼 블록 어드레스가 동일하므로 "1"을 출력하며, 세째 XOR 게이트는 피봇 오류의 로우 블록 어드레스와 넌피봇 오류의 컬럼 블록 어드레스가 동일하므로 "1"을 출력한다. 이 경우, 로우 길이 선택 신호(RLSS)와 무관하게 앤드 게이트의 입력이 모두 "1"이 되고, 앤드 게이트는 비교 결과를 "1" 즉 리페어 가능한 것으로 출력한다.
피봇 오류와 넌피봇 오류가 메모리 블록 B00과 메모리 블록 B01의 동일 로우 어드레스를 갖는 경우, 첫째 XOR 게이트는 피봇 오류의 로우 어드레스 RRX와 넌피봇 오류의 로우 어드레스 NPry가 동일하므로 "1"을 출력하고, 둘째 XOR 게이트는 피봇 오류의 컬럼 블록 어드레스와 넌피봇 오류의 컬럼 블록 어드레스가 동일하므로 "1"을 출력하며, 세째 XOR 게이트는 피봇 오류의 로우 블록 어드레스와 넌피봇 오류의 컬럼 블록 어드레스가 상이하므로 "0"을 출력한다. 이 경우, 오아 게이트의 출력은 로우 길이 선택 신호(RLSS)에 의하여 결정된다. 즉, 인접한 메모리 블록들의 동일 로우 어드레스를 리페어하기 위하여 로우 길이 선택 신호(RLSS)가 "1"(와이드)로 제공되는 경우 앤드 게이트의 입력이 모두 "1"이 되고, 앤드 게이트는 비교 결과를 "1" 즉 리페어 가능한 것으로 출력한다.
도 22도 동일하게 설명될 수 있으므로 이에 대한 중복 설명은 생략한다.
상술한 바와 같이 비교기들(RAC, CAC)은 블록 어드레스를 이용하여 피봇 오류와 넌피봇 오류를 비교하며 인접한 메모리 블록의 동일 어드레스에 피봇 오류와 넌 피봇 오류가 있는 경우 로우/컬럼 길이 선택 신호에 의해 피봇 오류와 넌 피봇 오류를 리페어할 수 있다.
싱글 분석기(20)는 각각의 넌피봇 오류(NPrx, NPcx)에 대한 비교기들(RAC, CAC)의 비교 결과를 출력하는 오아 게이트들(AR, AC) 및 동일한 넌피봇 오류의 로우와 컬럼에 대한 비교 결과를 넌피봇 커버 결과(NPC0~NP2)로 출력하는 오아 게이트(ARC)를 포함한다.
보다 구체적으로, 상술한 비교기들(RAC, CAC)은 넌피봇 오류(NPRx)에 스페어 라인과 동일한 수로 선택된 피봇 오류를 모두 대비하여 리페어 가능 상태를 비교할 수 있다. 각각의 넌피봇 오류(NPrx)에 대한 비교기들(RAC, CAC)의 비교 결과는 각각 하나의 오아 게이트(AR, AC)에 입력된다.
그 후, 동일한 넌피봇 오류의 로우와 컬럼에 대한 비교 결과는 오아 게이트(ARC)를 통하여 넌피봇 커버 결과(NPC0~NP2)로 출력된다.
리던던트 분석기(40)는 분석기(20)에서 제공되는 넌피봇 어드레스 중 넌피봇 커버 결과가 리페어 가능한 것("1")으로 제공되지 않는 넌피봇 어드레스에 대하여 리던던트 분석을 수행할 수 있다.
상술한 도 20의 리페어 분석 장치의 구체적인 동작에 대하여 도 24를 참조하여 보다 상세하게 설명한다. 도 24는 총 8회 리페어 시도를 하여 구한 결과를 예시한 것이다.
컬럼 파트의 선택부(MUXC)와 로우 파트의 선택부(MUXR)을 포함하는 선택부에 피봇 오류의 라인 수와 동일한 비트 수의 스페어 방향 선택 신호(DSSS)가 적용되며, 최종 결과(FS)는 스페어 방향 선택 신호(DSSS)를 변경하면서 리페어 가능한 것("1")을 구할 수 있다.
도 24는 도 5 내지 도 15와 같이 동일한 로우 블록 라인에 포함되는 두 개의 메모리 블록의 경우를 예시한 것이며, 메모리 블록의 블록 주소는 [0]과 [1]로 구분된다. 그리고, 스페어 방향 선택 신호(DSSS)는 5비트를 갖는 것으로 설정하고, 로우 길이 선택 선호(RLSS)는 두 개의 로우 스페어를 갖는 것에 대응하여 2 비트로 설정될 수 있다.
도 24의 #4-1과 #4-2를 참조하여, 도 20 내지 도 23의 본 발명의 리페어 분석 장치의 실시예의 동작을 설명한다. #4-1과 #4-2에 적용된 스페어 방향 선택 신호(DSSS)는 "11000"로 정의되며 첫째와 둘째 피봇 오류를 로우 스페어로 리페어하고 나머지 오류들은 컬럼 스페어로 리페어하는 것을 의미한다.
그에 따라 "Parent Column cover Address & block"로 정의되는 피봇 오류 컬럼 어드레스는 "1"의 비트에 대응하는 RC1에 5[1], Rc2에 4[0]이 선택되고, "Parent Raw cover Address & block"로 정의되는 피봇 오류 로우 어드레스는 "0"의 비트에 대응하는 PR1에 1[0], PR2에 4[0]이 선택된다.
그리고, 상기 피봇 오류에 대응하여, 넌피봇 오류 컬럼 어드레스는 3[0], 4[1]이 선택되고, 넌피봇 오류 로우 어드레스는 1[0], 4[0]이 선택된다. 마지막 스페어 방향 선택 신호(DSSS)는 무효 스페어 할당(Invalid spare allocation)으로 남는 스페어이다.
#4-1은 넌피봇 오류의 첫째 라인의 로우 어드레스에 대하여 쇼트 스페어 라인을 할당한 것이고, #4-2는 넌피봇 오류의 첫째 라인의 로우 어드레스에 대하여 와이드 스페어 라인을 할당한 것이다.
상기한 #4-1과 #4-2은 도 21의 실시예의 동작에 의하여 넌피봇 커버 결과들(Non-pivot cover result, NPC)이 도 24와 같이 구해질 수 있다.
#4-1은 로우 스페어 라인이 인접 로우 라인과 머스트 리페어 라인을 리페어할 수 없다.
이와 달리, #4-2는 무효 할당된 넌피봇 오류를 리페어되지 않은 4번째 넌피봇 오류에 할당한 것이다. #4-2의 넌피봇 커버 결과들(NPC)은 해당 넌피봇 어드레스와 같이 리던던트 분석기(40)에 전달된다.
신호 유효성 체커(30)는 PCAM의 피봇 오류의 블록 어드레스 및 머스트 리페어 정보를 사용하여 스페어 방향 선택 신호(DSSS), 로우 길이 선택 신호(RLSS) 및 컬럼 길이 선택 신호(CLSS)에 의해 할당된 스페어가 블록 별로 사용할 수 있는 스페어로 유효한지 확인한다. 신호 유효성 체커(30)는 상기한 확인 결과 남은 스페어 정보(US), 언커버드 머스트 리페어 피봇 오류 정보(UMPC) 및 신호 유효성(Signal Validity) 플래그를 리던던트 분석기(40)에 제공한다.
리던던트 분석기(40)는 신호 유효성이 확보된 상태 즉 스페어 방향 선택 신호(DSSS), 로우 길이 선택 신호(RLSS) 및 컬럼 길이 선택 신호(CLSS)에 의해 할당된 스페어가 블록 별로 사용할 수 있는 상태 즉 스페어로 유효한 상태에서, 신호 유효성 체커(30)에서 제공되는 남은 스페어 정보(US)와 언커버드(Uncovered) 머스트 리페어 피봇 오류 정보(INPC)를 이용하여 리페어되지 않은 넌피봇 오류를 리페어할 수 있는지 판단하고 최종 결과(FS)를 출력한다.
그 결과 #4-2는 4번째 넌피봇 오류에 할당한 넌피봇 오류가 남은 로컬 스페어를 이용하여 리페어될 수 있으며 최종 결과가 리페어 가능한 것("0")으로 판단된다.
그러므로, 상술한 바와 같이 본 발명은 도 1과 같이 다양한 구조의 스페어를 이용하여 메모리 디바이스의 메모리 셀 오류에 대하여 최적의 수리율을 얻을 수 다.
그리고, 본 발명은 머스트 리페어를 제외한 오류 정보를 PCAM과 NPCAM에 저장하므로 적은 메모리 용량으로 메모리 디바이스의 오류 정보를 저장할 수 있고, 저장된 오류 정보를 분석하여 인접한 메모리 블록에 공유되는 스페어나 둘 이상의 메모리 블록들의 메모리 셀 오류를 한 번에 리페어 할 수 다.
그리고, 본 발명은 블록 어드레스를 이용하여 리페어를 위한 최종 결과를 구함으로써 둘 이상의 메모리 블록들을 갖는 다중 블록 구조의 메모리 디바이스의 메모리 셀 오류의 해소를 위한 최적의 리페어 결과를 얻을 수 있다.
본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 피봇 오류들의 어드레스와 블록 어드레스를 저장하는 제1 메모리와 넌피봇 오류들 각각의 어드레스를 표현하는 컬럼과 로우 중 하나와 상기 넌피봇 오류들의 블록 어드레스를 저장하는 제2 메모리를 포함하며, 상기 넌피봇 오류들 각각의 어드레스를 표현하는 나머지 하나를 지정된 위치의 상기 피봇 오류의 어드레스를 이용하여 정의하고, 상기 피봇 오류들의 어드레스와 블록 어드레스를 포함하는 피봇 오류 정보와 상기 넌피봇 오류들의 어드레스와 블록 어드레스를 포함하는 넌피봇 오류 정보를 제공하는 메모리 유니트; 및
    메모리 블록들의 오류들을 리페어하는 스페어의 방향을 정하기 위하여 상기 피봇 오류 정보에서 상기 피봇 오류들 별로 컬럼 어드레스 또는 로우 어드레스를 선택하고, 상기 넌피봇 오류 정보와 선택된 상기 피봇 오류들의 상기 피봇 오류 정보를 비교하여서 상기 넌피봇 오류와 선택된 상기 피봇 오류가 동일한 메모리 블록의 동일한 어드레스를 갖는 제1 경우와 상기 넌피봇 오류와 선택된 상기 피봇 오류가 일방향에 배치된 다른 메모리 블록에 있고 동일한 어드레스를 갖는 제2 경우를 구분하며, 상기 제1 경우를 리페어 가능한 것으로 판단하고 상기 제2 경우를 상기 일방향에 배치된 다른 상기 메모리 블록에 모두 대응하는 길이를 갖는 상기 스페어가 할당되는 경우 리페어 가능한 것으로 판단하는 비교 결과를 생성하고, 상기 넌피봇 오류 별로 상기 비교 결과를 넌피봇 커버 결과로 제공하는 싱글 분석기;를 포함하는 리페어 분석 장치.
  2. 제1 항에 있어서,
    상기 피봇 오류 정보는 머스트 리페어 정보를 더 포함하며,
    상기 피봇 오류의 상기 블록 어드레스 및 상기 머스트 리페어 정보를 사용하여 상기 방향 및 상기 길이가 정해져서 할당된 상기 스페어를 상기 메모리 블록 별로 사용할 수 있는지 상기 스페어의 유효성을 확인하는 신호 유효성 체커를 더 포함하는 리페어 분석 장치.
  3. 제2 항에 있어서,
    리던던트 분석기를 더 포함하며,
    상기 신호 유효성 체커는 상기 스페어가 유효한지 확인하는 신호 유효성 플래그, 남은 스페어 정보 및 언커버드 머스트 리페어 피봇 오류 정보를 제공하며,
    상기 리던던트 분석기는 상기 신호 유효성 플래그에 의하여 상기 스페어가 유효한 것으로 판단한 상태에서, 상기 남은 스페어 정보와 상기 언커버드 머스트 리페어 피봇 오류 정보를 이용하여 리페어되지 않은 상기 넌피봇 오류를 리페어할 수 있는지 판단하는 리페어 분석 장치.
  4. 제3 항에 있어서,
    상기 싱글 분석기는 상기 넌피봇 오류의 어드레스와 그에 해당하는 상기 넌피봇 커버 결과를 상기 리던던트 분석기에 제공하는 리페어 분석 장치.
  5. 제1 항에 있어서,
    상기 싱글 분석기는,
    상기 스페어의 방향을 정하기 위하여 상기 피봇 오류 정보에서 상기 피봇 오류들 별로 컬럼 어드레스 또는 로우 어드레스를 선택하는 선택부;
    상기 넌피봇 오류 정보와 선택된 상기 피봇 오류들의 상기 피봇 오류 정보를 비교하여서 상기 넌피봇 오류와 선택된 상기 피봇 오류가 동일한 상기 메모리 블록의 동일한 상기 어드레스를 갖는 상기 제1 경우와 상기 넌피봇 오류와 선택된 상기 피봇 오류가 상기 일방향에 배치된 다른 상기 메모리 블록에 있고 동일한 상기 어드레스를 갖는 상기 제2 경우를 구분하며, 상기 제1 경우를 리페어 가능한 것으로 판단하고 상기 제2 경우를 상기 일방향에 배치된 다른 상기 메모리 블록에 모두 대응하는 길이를 갖는 상기 스페어가 할당되는 경우 리페어 가능한 것으로 판단하는 상기 비교 결과를 생성하는 비교부; 및
    상기 비교 결과 분석하여 넌피봇 커버 정보 제공하는 분석부;를 포함하는 리페어 분석 장치.
  6. 제5 항에 있어서,
    상기 비교부는 상기 스페어의 길이를 선택하기 위한 길이 선택 신호를 수신하고, 상기 피봇 오류의 블록 어드레스, 상기 넌피봇 오류의 블록 어드레스 및 상기 길이 선택 신호를 비교한 상기 비교 결과를 생성하며, 변경되는 상기 길이 선택 신호에 대응하여 상기 넌피봇 오류와 상기 피봇 오류가 하나의 상기 메모리 블록에 대응하는 쇼트나 둘 이상의 상기 메모리 블록에 대응하는 와이드의 길이를 갖는 스페어로 리페어 가능한지 상기 비교 결과를 제공하는 리페어 분석 장치.
  7. 제6 항에 있어서,
    상기 비교부는,
    상기 피봇 오류와 상기 넌피봇 오류의 상기 어드레스가 동일한지 비교하는 제1 게이트;
    상기 피봇 오류와 상기 넌피봇 오류가 인접한 상기 메모리 블록에 있는 것인지 체크하는 제2 게이트;
    상기 피봇 오류와 상기 넌 피봇 오류가 인접한 상기 메모리 블록에 있는 경우 동일 메모리 블록에 있는지 체크하는 제3 게이트; 및
    상기 제3 게이트의 체크 결과를 상기 길이 선택 신호와 오아 조합하는 제4 게이트; 및
    상기 제1, 제2 및 제4 게이트의 출력을 낸드 조합하여 상기 비교 결과로 출력하는 제5 게이트를 포함하는 리페어 분석 장치.
  8. 피봇 오류들의 어드레스와 블록 어드레스를 제1 메모리에 저장하는 단계;
    넌피봇 오류들 각각의 어드레스를 표현하는 컬럼과 로우 중 하나와 상기 넌피봇 오류들의 블록 어드레스를 제2 메모리에 저장하는 단계;
    상기 피봇 오류들의 어드레스와 블록 어드레스를 포함하는 피봇 오류 정보의 컬럼 어드레스와 로우 어드레스를 선택하여 스페어 방향을 정하는 단계;
    넌피봇 오류 정보와 선택된 상기 피봇 오류들의 상기 피봇 오류 정보를 비교하여서 상기 넌피봇 오류와 선택된 상기 피봇 오류가 동일한 메모리 블록의 동일한 어드레스를 갖는 제1 경우와 상기 넌피봇 오류와 선택된 상기 피봇 오류가 일방향에 배치된 다른 메모리 블록에 있고 동일한 어드레스를 갖는 제2 경우를 구분하며, 상기 제1 경우를 리페어 가능한 것으로 판단하고 상기 제2 경우를 상기 일방향에 배치된 다른 상기 메모리 블록에 모두 대응하는 길이를 갖는 상기 스페어가 할당되는 경우 리페어 가능한 것으로 판단하는 비교 결과를 생성하는 단계; 및
    상기 넌피봇 오류 정보 별 비교 결과를 넌피봇 커버 결과로 제공하는 단계;를 포함하는 리페어 분석 방법.
  9. 제8 항에 있어서,
    상기 피봇 오류의 상기 블록 어드레스 및 머스트 리페어 정보를 사용하여 할당된 상기 스페어가 메모리 블록별로 사용할 수 있는지 상기 스페어의 유효성을 확인하여서, 상기 스페어가 유효한지 확인하는 신호 유효성 플래그, 남은 스페어 정보 및 언커버드 머스트 리페어 피봇 오류 정보를 제공하는 단계; 및
    상기 신호 유효성 플래그에 의하여 상기 스페어가 유효한 것으로 판단한 상태에서, 상기 남은 스페어 정보 및 상기 언커버드 머스트 리페어 피봇 오류 정보를 이용하여 리페어되지 않은 상기 넌피봇 오류를 리페어할 수 있는지 판단하는 단계;를 더 포함하는 리페어 분석 방법.
  10. 제8 항에 있어서,
    상기 비교 결과를 생성하는 단계는 상기 넌피봇 오류와 상기 피봇 오류가 하나의 상기 메모리 블록에 대응하는 쇼트나 둘 이상의 상기 메모리 블록에 대응하는 와이드의 길이를 갖는 상기 스페어로 리페어 가능한지 상기 스페어의 길이를 변경하여 상기 비교 결과를 제공하는 리페어 분석 방법.





KR1020150190044A 2015-12-30 2015-12-30 리페어 분석 방법 및 장치 KR101959403B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150190044A KR101959403B1 (ko) 2015-12-30 2015-12-30 리페어 분석 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150190044A KR101959403B1 (ko) 2015-12-30 2015-12-30 리페어 분석 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20170079451A KR20170079451A (ko) 2017-07-10
KR101959403B1 true KR101959403B1 (ko) 2019-07-02

Family

ID=59356478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150190044A KR101959403B1 (ko) 2015-12-30 2015-12-30 리페어 분석 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101959403B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102400631B1 (ko) * 2020-12-10 2022-05-19 연세대학교 산학협력단 리던던시 분석 방법 및 리던던시 분석 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133689B1 (ko) 2010-11-23 2012-04-24 에스케이하이닉스 주식회사 리페어 분석 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133689B1 (ko) 2010-11-23 2012-04-24 에스케이하이닉스 주식회사 리페어 분석 장치 및 방법
US20120131396A1 (en) 2010-11-23 2012-05-24 Woo-Sik Jeong Device and method for repair analysis

Also Published As

Publication number Publication date
KR20170079451A (ko) 2017-07-10

Similar Documents

Publication Publication Date Title
US8522072B2 (en) Memory address remapping architecture and repairing method thereof
US8621264B2 (en) Backup line allocation apparatus, memory repairing apparatus, backup line allocation method, memory manufacturing method, and recording medium
US20080244340A1 (en) Test apparatus and selection apparatus
US20180114576A1 (en) Memory device
KR20100051804A (ko) 병렬 메모리 어레이들의 블록 어드레싱
KR101373668B1 (ko) 메모리 수리 장치 및 방법
US20120257467A1 (en) Memory repair analysis apparatus, memory repair analysis method, and test apparatus
JP2007220284A (ja) 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減
US10776227B2 (en) Memory management system and method thereof
US8243544B2 (en) Reduction of fusible links and associated circuitry on memory dies
KR101545716B1 (ko) 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩
CN113782084A (zh) 用于解决串到串短接的存储器控制器
US8321726B2 (en) Repairing memory arrays
KR101959403B1 (ko) 리페어 분석 방법 및 장치
CN110277131A (zh) 基于nand flash存储器的校验方法、终端设备及存储介质
US20080229008A1 (en) Sharing physical memory locations in memory devices
US11200962B2 (en) Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices
US20030028342A1 (en) Method for the defect analysis of memory modules
KR102013185B1 (ko) 메모리 디바이스 및 상기 메모리 디바이스의 리페어 분석 방법
KR20190062879A (ko) 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치
KR101810029B1 (ko) 스토리지 장치용 기록 방법 및 기록 장치
US10325672B2 (en) Memory apparatus having plurality of information storage tables managed by separate virtual regions and control method thereof
KR101836748B1 (ko) 다양한 여분 셀들을 이용하여 메모리 뱅크들을 수리하기 위한 장치 및 방법
KR101124860B1 (ko) 메모리의 엑세스 방법
Pekmestzi et al. A bisr architecture for embedded memories

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant