KR101373668B1 - 메모리 수리 장치 및 방법 - Google Patents

메모리 수리 장치 및 방법 Download PDF

Info

Publication number
KR101373668B1
KR101373668B1 KR1020120067424A KR20120067424A KR101373668B1 KR 101373668 B1 KR101373668 B1 KR 101373668B1 KR 1020120067424 A KR1020120067424 A KR 1020120067424A KR 20120067424 A KR20120067424 A KR 20120067424A KR 101373668 B1 KR101373668 B1 KR 101373668B1
Authority
KR
South Korea
Prior art keywords
address
memory
content addressing
parent
addressing memory
Prior art date
Application number
KR1020120067424A
Other languages
English (en)
Other versions
KR20140000454A (ko
Inventor
강성호
강우헌
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020120067424A priority Critical patent/KR101373668B1/ko
Publication of KR20140000454A publication Critical patent/KR20140000454A/ko
Application granted granted Critical
Publication of KR101373668B1 publication Critical patent/KR101373668B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Abstract

본 발명의 실시 예에 따른 반도체 메모리 장치는 데이터를 저장하는 메모리 셀 어레이; 및 상기 메모리 셀 어레이의 고장을 수리하기 위한 스페어 메모리; 를 포함하고, 상기 스페어 메모리는 상기 메모리 셀 어레이의 고장 메모리 셀의 고장 주소에 대응하는 주소 매핑 테이블을 저장하여 반도체 메모리 장치를 수리하도록 한다.

Description

메모리 수리 장치 및 방법{An apparatus and a Built-in Redundancy Analysis for memory repairing}
본 발명은 메모리 수리에 관한 것이다.
일반적으로 메모리 수리는 크게 두 가지 방법으로 이루어진다. 칩 내부에 메모리를 수리하기 위한 하드웨어를 추가적으로 삽입하는 방법과 외부 장비를 이용하여 메모리를 테스트하고 수리하는 방법이 있다. 칩 내부에 내장시키는 방법은 수리하는데 필요한 모듈을 칩 내부에 추가적으로 삽입한다. 삽입된 하드웨어는 다음과 같은 과정으로 메모리를 수리하게 된다. Built-In Self-Test(BIST)과정을 거쳐 메모리의 고장의 정보를 취합하고, Built-In Redundancy Analysis(BIRA)과정을 통해 메모리를 수리하게 된다. 메모리의 생산 수율을 높이는 것이 목적이므로, BIRA에서 중요한 요소는 수리 효율성, 추가되는 하드웨어의 크기, 알고리즘의 수행 시간이다.
외부 장비를 이용하는 방법은 외부 장비로 메모리 칩을 테스트하고 고장을 검출하여 그 고장을 수리하는 알고리즘을 제공한다. 외부 장비에 모든 모듈이 저장되어 있기 때문에 하드웨어의 크기는 중요한 고려 대상이 아니어서 100%의 수리 효율과 얼마나 빨리 메모리를 수리할 수 있는 솔루션을 찾을 수 있을지에 대한 연구가 중점적으로 이루어졌다.
반면에 칩 내부에 하드웨어를 추가적으로 삽입하는 방법을 이용하는 경우에는 수리 효율성, 추가되는 하드웨어의 크기, 알고리즘의 수행 시간이 서로 Trade-off 관계이기 때문에 셋 사이의 적절한 관계를 찾아 최적의 생산 수율을 달성하는 것이 중요하다. 기존의 많은 연구는 한쪽으로 치우친 경우가 많다. 100% 수리 효율과 짧은 시간을 갖는 알고리즘의 경우는 여분의 메모리의 수가 증가할수록 하드웨어의 크기가 기하급수적으로 커지는 단점이 있다. 그리고 100%의 수리 효율과 상대적으로 작은 크기의 하드웨어를 갖는 알고리즘은 솔루션을 찾는데 오랜 시간이 걸리는 단점이 있다. 또한 최소의 하드웨어와 짧은 시간을 갖는 알고리즘의 경우는 수리 효율성이 떨어지는 단점이 있다.
본 발명의 목적은 추가되는 하드웨어의 크기를 줄인 메모리 수리 솔루션을 제공하는 데 있다.
본 발명의 다른 목적은 메모리 수리 과정에서 추가적인 하드웨어의 크기를 줄이면서 높은 수리 효율을 갖는 BIRA 알고리즘을 제공하는 데 있다.
본 발명의 일 실시예에 따른 메모리 장치는 데이터를 저장하는 메모리 셀 어레이; 및 상기 메모리 셀 어레이의 고장을 수리하기 위한 스페어 메모리; 를 포함하고, 상기 스페어 메모리는 상기 메모리 셀 어레이의 고장 메모리 셀의 고장 주소에 대응하는 주소 매핑 테이블을 저장한다.
본 발명의 일 실시예에서 상기 주소 매핑 테이블은, 상기 고장 주소; 상기 고장 주소에 대한 매핑 주소, 상기 고장 주소가 행인지 열인지 구분하는 플래그, 및 상기 고장 주소에 몇 개의 고장이 있는지 저장하는 고장의 수에 대한 저장 영역을 포함하는 주소 매핑 테이블인 것을 특징으로 하는 반도체 메모리 장치일 수 있다.
본 발명의 일 실시예에서 상기 반도체 메모리 장치는 상기 매핑 주소의 행 주소, 상기 매핑 주소의 열 주소 및 상기 매핑 주소의 고장이 수리가능한지 여부를 나타내는 수리 가능 플래그를 저장하는 부모 내용 주소화 메모리 및 자식 내용 주소화 메모리;를 더 포함하는 반도체 메모리 장치일 수 있다.
본 발명의 일 실시예에서 상기 반도체 메모리 장치는 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리에 기 저장된 고장의 행 주소 및 열 주소와 상기 매핑 주소의 행 주소 및 열 주소가 모두 다른 경우에는 부모 고장으로 분류하여 부모 내용 주소화 메모리에 저장하고, 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리에 기 저장된 고장의 행 주소 및 열 주소와 상기 매핑 주소의 행 주소 또는 열 주소가 같은 경우에는 자식 고장으로 분류하여 자식 내용 주소화 메모리에 저장하는 반도체 메모리 장치일 수 있다.
본 발명의 일 실시예에서 상기 반도체 메모리 장치는 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리에 저장된 상기 매핑 주소를 이용하여 상기 고장을 수리할 수 있는 수리 솔루션을 선택하는 리던던시 분석 회로;를 더 포함하는 반도체 메모리 장치일 수 있다.
본 발명의 일 실시예에서 상기 리던던시 분석 회로는 행 스페어 메모리의 수를 Rs, 열 스페어 메모리의 수를 Cs라 할 때, 상기 부모 고장의 수가 Rs+Cs와 같은 경우, 상기 부모 고장 중에서 Rs개를 선택하는 조합의 수( (Rs+Cs)CRs )에 해당하는 수리 솔루션 후보를 나열하고, 상기 수리 솔루션 후보에 대해 부모 내용 주소화 메모리와 자식 내용 주소화 메모리에 저장된 고장의 주소를 비교하여 일치하는 경우 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리의 수리 가능 플래그를 0으로 만들고, 상기 부모 내용 주소화 메모리 및 상기 자식 내용 주소화 메모리의 모든 수리 가능 플래그가 0인 경우에는 해당 수리 솔루션 후보를 수리 솔루션으로 선택하는 반도체 메모리 장치일 수 있다.
본 발명의 일 실시예에서 상기 리던던시 분석 회로는 행 스페어 메모리의 수를 Rs, 열 스페어 메모리의 수를 Cs라 할 때, 상기 부모 고장의 수가 Rs+Cs보다 적은 경우, 상기 부모 고장과 상기 자식 고장 중에서 Rs개를 선택하는 조합의 수에 해당하는 수리 솔루션 후보를 나열하고, 상기 수리 솔루션 후보에 대해 부모 내용 주소화 메모리와 자식 내용 주소화 메모리에 저장된 고장의 주소를 비교하여 일치하는 경우 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리의 수리 가능 플래그를 0으로 만들고, 상기 부모 내용 주소화 메모리 및 상기 자식 내용 주소화 메모리의 모든 수리 가능 플래그가 0인 경우에는 해당 수리 솔루션 후보를 수리 솔루션으로 선택하는 반도체 메모리 장치일 수 있다.
본 발명의 일 실시예에서 상기 리던던시 분석 회로는 상기 주소 매핑 테이블에서 상기 수리 솔루션을 통해 상기 메모리 셀 어레이에 대한 최종 수리 솔루션을 도출하는 반도체 메모리 장치일 수 있다.
본 발명의 일 실시예에 따른 메모리 수리 방법은 메모리 셀 어레이의 고장 메모리 셀의 고장 주소에 대응하는 주소 매핑 테이블을 생성하는 단계; 생성한 상기 주소 매핑 테이블을 스페어 메모리에 저장하는 단계; 를 포함한다.
본 발명의 일 실시예에서 상기 주소 매핑 테이블을 생성하는 단계는 상기 고장 주소를 저장하는 단계; 상기 고장 주소에 대한 매핑 주소를 저장하는 단계; 상기 고장 주소가 행인지 열인지 구분하는 플래그를 저장하는 단계; 및 상기 고장 주소에 몇 개의 고장이 있는지 저장하는 고장의 수를 저장하는 단계;를 더 포함하는 반도체 메모리 수리 방법일 수 있다.
본 발명의 일 실시예에서 상기 반도체 메모리 장치 수리 방법은 부모 내용 주소화 메모리 및 자식 내용 주소화 메모리에 상기 매핑 주소의 행 주소, 상기 매핑 주소의 열 주소 및 상기 매핑 주소의 고장이 수리가능한지 여부를 나타내는 수리 가능 플래그를 저장하는 단계;를 더 포함하는 반도체 메모리 장치 수리 방법일 수 있다.
본 발명의 일 실시예에서 상기 저장하는 단계는 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리에 기 저장된 고장의 행 주소 및 열 주소와 상기 매핑 주소의 행 주소 및 열 주소가 모두 다른 경우에는 부모 고장으로 분류하여 부모 내용 주소화 메모리에 저장하는 단계; 및 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리에 기 저장된 고장의 행 주소 및 열 주소와 상기 매핑 주소의 행 주소 또는 열 주소가 같은 경우에는 자식 고장으로 분류하여 자식 내용 주소화 메모리에 저장하는 단계;를 더 포함하는 반도체 메모리 장치 수리 방법일 수 있다.
본 발명의 일 실시예에서 상기 반도체 메모리 장치 수리 방법은 리던던시 분석 회로가 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리에 저장된 상기 매핑 주소를 이용하여 상기 고장을 수리할 수 있는 수리 솔루션을 선택하는 단계;를 더 포함하는 반도체 메모리 장치 수리 방법일 수 있다.
본 발명의 일 실시예에서 상기 수리 솔루션을 선택하는 단계는 행 스페어 메모리의 수를 Rs, 열 스페어 메모리의 수를 Cs라 할 때, 상기 부모 고장의 수가 Rs+Cs와 같은 경우, 상기 부모 고장 중에서 Rs개를 선택하는 조합의 수( (Rs+Cs)CRs )에 해당하는 수리 솔루션 후보를 나열하는 단계; 상기 수리 솔루션 후보에 대해 부모 내용 주소화 메모리와 자식 내용 주소화 메모리에 저장된 고장의 주소를 비교하여 일치하는 경우 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리의 수리 가능 플래그를 0으로 만드는 단계; 및 상기 부모 내용 주소화 메모리 및 상기 자식 내용 주소화 메모리의 모든 수리 가능 플래그가 0인 경우에는 해당 수리 솔루션 후보를 수리 솔루션으로 선택하는 단계;를 더 포함하는 반도체 메모리 장치 수리 방법일 수 있다.
본 발명의 일 실시예에서 상기 대체할 스페어 메모리를 결정하는 단계는 상기 리던던시 분석 회로가 상기 주소 매핑 테이블에서 상기 수리 솔루션을 통해 상기 메모리 셀 어레이에 대한 최종 수리 솔루션을 도출하는 단계;를 더 포함하는 반도체 메모리 장치 수리 방법일 수 있다.
본 발명의 일 실시예에서 상기 수리 솔루션을 선택하는 단계는 행 스페어 메모리의 수를 Rs, 열 스페어 메모리의 수를 Cs라 할 때, 상기 부모 고장의 수가 Rs+Cs보다 적은 경우, 상기 부모 고장과 상기 자식 고장 중에서 Rs개를 선택하는 조합의 수에 해당하는 수리 솔루션 후보를 나열하는 단계; 상기 수리 솔루션 후보에 대해 부모 내용 주소화 메모리와 자식 내용 주소화 메모리에 저장된 고장의 주소를 비교하여 일치하는 경우 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리의 수리 가능 플래그를 0으로 만드는 단계; 및 상기 부모 내용 주소화 메모리 및 상기 자식 내용 주소화 메모리의 모든 수리 가능 플래그가 0인 경우에는 해당 수리 솔루션 후보를 수리 솔루션으로 선택하는 단계;를 더 포함하는 반도체 메모리 장치 수리 방법일 수 있다.
본 발명의 일 실시예에서 상기 대체할 스페어 메모리를 결정하는 단계는 상기 리던던시 분석 회로가 상기 주소 매핑 테이블에서 상기 수리 솔루션을 통해 상기 메모리 셀 어레이에 대한 최종 수리 솔루션을 도출하는 단계;를 더 포함하는 반도체 메모리 장치 수리 방법일 수 있다.
본 발명의 일 실시예에서 상기 방법을 수행하기 위한 컴퓨터에서 읽을 수 있는 프로그램을 기록한 기록 매체일 수 있다.
본 발명의 일 실시예에 따르면 스페어 메모리를 고장에 대한 주소 매핑 테이블로 이용하여 추가적인 하드웨어의 크기를 줄이면서 수리 가능한 경우에는 수리 솔루션을 찾는 메모리 수리 방법을 제공함으로써 반도체 메모리 장치의 수율이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 수리 장치의 구성도를 예시적으로 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 주소 매핑 테이블의 구조를 예시적으로 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 부모 내용 주소화 메모리 및 자식 내용 주소화 메모리의 구조를 예시적으로 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 메모리 수리 방법을 예시적으로 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 메모리 수리 방법을 설명하기 위하여 메모리 셀 어레이의 고장을 순서대로 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 주소 매핑 테이블을 생성하는 방법을 예시적으로 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 메모리 수리 방법에서 부모 고장의 수와 Rs+Cs가 같은 경우 수리 가능한지 여부를 확인하는 방법을 예시적으로 나타낸 것이다.
도 8은 본 발명의 일 실시예에 따른 메모리 수리 방법에서 부모 고장의 수가 Rs+Cs 보다 작은 경우 수리 가능한지 여부를 확인하는 방법을 예시적으로 나타낸 것이다.
도 9는 본 발명의 일 실시예에 따른 메모리 수리 방법에서 수리 솔루션을 찾는 방법을 예시적으로 나타낸 것이다.
도 10은 본 발명의 일 실시예에 따른 메모리 수리 방법에서 내용 주소화 메모리로부터 수리 솔루션을 찾는 방법을 예시적으로 나타낸 것이다.
도 11은 본 발명의 일 실시예에 따른 메모리 수리 방법에서 수리 솔루션을 선택하는 방법을 예시적으로 나타낸 것이다.
도 12는 본 발명의 일 실시예에 따른 메모리 수리 방법에서 수리 솔루션 후보에 의해 모든 고장이 수리 가능한지 여부를 확인하는 리던던시 분석회로를 예시적으로 나타낸 것이다.
도 13은 본 발명의 일 실시예에 따른 메모리 수리 방법에서 수리 솔루션 후보들 중에서 수리 솔루션을 선택하는 방법을 예시적으로 나타낸 것이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.
한편, 본 명세서 전체에서 사용되는 '~부', '~기', '~블록', '~모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부', '~기', '~블록', '~모듈' 등이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부', '~기', '~블록', '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부', '~기', '~블록', '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '~부', '~기', '~블록', '~모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부', '~기', '~블록', '~모듈'들로 결합되거나 추가적인 구성요소들과 '~부', '~기', '~블록', '~모듈'들로 더 분리될 수 있다.
본 발명은 메모리 내부의 고장으로 인한 칩의 불량을 줄이고자 Built-In Redundancy Analysis(BIRA)를 이용하여 메모리 내부의 고장을 검출하여 고장을 수리하는 방법을 제공한다. 본 발명의 일 실시예에 따른 메모리 수리 방법은 100% 수리 효율을 달성하기 위해 전수 조사를 기반으로 하는 수리 방법일 수 있다. 그리고 메모리에 내장되는 저장 장치 및 수리 장치의 크기를 줄이기 위하여 메모리에 기본적으로 제공되는 스페어 메모리를 주소 매핑 테이블로 활용한다.
이를 위해, 본 발명의 일 실시예에서는 메모리에 발생한 고장의 순서를 고장의 논리적인 주소로 매핑하여 작은 주소로 만든 후에, 고장을 내용 주소화 메모리에 저장할 수 있다. 이렇게 저장된 고장의 정보를 토대로 전수조사 알고리즘을 적용하여 메모리를 수리하기 위한 수리 솔루션을 찾는다. 그리고 논리적인 주소를 통해서 찾은 수리 솔루션은 주소 매핑 테이블의 규칙에 의하여 다시 실제 메모리 주소로 환원되어, 최종적으로 실제 메모리를 수리하기 위한 수리 솔루션을 찾을 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치를 보여주는 구성도이다. 반도체 메모리 장치는 메모리 셀 어레이(100), 행 스페어 메모리(200), 열 스페어 메모리(300), 내용 주소화 메모리(400) 및 리던던시 분석 회로(500)를 포함할 수 있다. 행 스페어 메모리(200) 및 열 스페어 메모리(300) 중 어느 하나는 주소 매핑 테이블(220)을 포함할 수 있다.
메모리 셀 어레이(100)는 데이터를 저장하기 위한 부분이다. 메모리 셀 어레이(100)에 고장 셀이 존재하는 경우 고장 셀을 포함하는 라인을 행 스페어 메모리(200) 또는 열 스페어 메모리(300)를 이용하여 대체함으로써 고장을 수리할 수 있다. 내용 주소화 메모리(400)는 주소 매핑 테이블(220)의 고장 주소를 부모 고장과 자식 고장으로 분류하여 저장하고, 리던던시 분석 회로(500)는 이를 이용하여 수리 솔루션을 도출할 수 있다.
도 2는 본 발명의 일 실시예에 따른 주소 매핑 테이블(220)의 구조를 예시적으로 나타낸 것이다. 행 스페어 메모리(200)의 접근성은 열 스페어 메모리(300)의 접근성보다 좋기 때문에, 행 스페어 메모리(200)에 주소 매핑 테이블(220)을 저장하는 경우를 설명한다. 주소 매핑 테이블(220)은 열 스페어 메모리(300)에도 저장될 수 있다.
메모리의 주소는 상당히 길기 때문에 이를 그대로 저장하려면 내용 주소화 메모리(CAM, 400)의 크기도 같이 커질 수밖에 없다. 그러나 허용되는 스페어 메모리의 수에 따라서 수리 가능한 고장의 수를 예측하는 것이 가능하기 때문에, 메모리의 고장 주소를 매핑함으로써 짧아진 주소를 이용할 수 있게 되어 스페어 메모리에 저장하는 것이 가능해진다.
자세히 살펴보면, 수리 가능한 고장의 수를 예측하는데 있어 가장 중요하게 고려되는 사항이 must-repair이다. Must-repair는 하나의 행에 발생한 고장의 수가 사용가능한 열 스페어 메모리의 수보다 크면 열 스페어 메모리를 통해서는 그 라인을 수리할 수 없으므로 그 라인은 반드시 행 스페어 메모리를 이용해서 수리가 되어야 하고 하나의 열에 발생한 고장의 수가 사용가능한 행 스페어 메모리의 행의 수보다 크면 행 스페어 메모리를 통해서는 그 라인을 수리할 수 없으므로 그 라인은 반드시 열 스페어 메모리를 이용해서 수리가 되어야 한다는 것이다.
Must-repair를 적용하여 반드시 행 스페어 메모리(200) 또는 열 스페어 메모리(300)를 이용하여 수리해야 하는 행 또는 열에 대해 스페어 메모리를 할당한 후, 사용가능한 행 스페어 메모리의 수를 Rs, 사용가능한 열 스페어 메모리의 수를 Cs라고 할 때, 서로 다른 행 주소를 갖는 고장의 수의 최대값은 Rs(Cs+1)이고, 서로 다른 열 주소를 갖는 고장의 수의 최대값은 Cs(Rs+1)이다. 왜나하면, must-repair를 적용한 후 검출될 수 있는 최악의 경우를 가정해보면, 행의 경우 하나의 열에 포함된 고장의 수가 Rs 보다 큰 경우에는 must-repair에 의해 수리가 될 것이므로 하나의 열에 포함된 고장의 수의 최대값은 Rs이고, 열 스페어 메모리의 수는 Cs이므로, 열에 포함된 고장의 행 주소가 모두 다르다고 가정하면 서로 다른 행 주소를 갖는 고장의 수는 RsCs가 된다. 그리고 행 스페어 메모리에 의해서 수리될 고장의 행이 열 스페어 메모리에 의해서 수리될 행 주소들과 다르다고 가정하면 Rs만큼의 다른 행 주소를 갖게 될 것이므로 서로 다른 행 주소를 갖는 고장의 수의 최대값은 RsCs+Rs=Rs(Cs+1) 이 된다. 마찬가지로 서로 다른 열 주소를 갖는 고장의 수의 최대값은 Cs(Rs+1)이 된다.
또한, 최악의 경우 검출될 수 있는 고장의 수의 최대값을 생각해보면 하나의 행에 포함될 수 있는 고장의 수의 최대값은 Cs이고 행 스페어 메모리의 수는 Rs이므로 행 스페어 메모리에 포함될 수 있는 고장의 수의 최대값은 CsRs가 되고, 하나의 열에 포함될 수 있는 고장의 수의 최대값은 Rs이고 열 스페어 메모리의 수는 Cs이므로 열 스페어 메모리에 포함될 수 있는 고장의 수의 최대값은 RsCs가 되어 2RsCs가 검출될 수 있는 고장의 수의 최대값이 된다.
이와 같이 서로 다른 고장의 주소의 수가 제한적이므로 주어진 행 스페어 메모리에 주소 매핑 테이블을 저장하는 것이 가능해진다. 따라서, 매핑된 짧은 길이의 주소를 내용 주소화 메모리에 저장하여 리던던시 분석을 진행할 수 있고, 짧아진 주소의 길이만큼 요구되는 하드웨어의 크기도 줄어들게 된다.
이제 주소 매핑 테이블(220)의 구성을 살펴보면, 저장되는 고장의 주소가 행인지 열인지 구분하는 플래그(222), 메모리의 고장 주소를 저장하는 영역(224), 매핑된 고장의 주소를 저장하는 영역(226), 및 그 주소에 몇 개의 고장이 있는지 고장의 수를 저장하기 위한 영역(228)으로 나눌 수 있다.
플래그(222)에는 고장의 주소가 행인 경우에는 1, 열인 경우에는 0이 저장되고 저장 영역의 길이는 1비트가 될 수 있다. 메모리의 고장 주소를 저장하는 영역(224)에는 메모리 셀 어레이의 원 메모리 주소가 저장되어 후술하듯이 수리 솔루션이 도출되면 이를 이용하여 최종 수리 솔루션을 도출할 수 있다. 메모리 셀 어레이(100)가
Figure 112012049933218-pat00001
로 이루어져 있을 때, 고장 주소는 행의 경우 0~(M-1) 범위의 값을 가지고 저장 영역의 길이는
Figure 112012049933218-pat00002
비트가 된다. 열의 경우 0~(N-1)의 값을 가지고 저장 영역의 길이는
Figure 112012049933218-pat00003
이 된다. 매핑된 고장의 주소를 저장하는 영역(226)에는 매핑된 순서에 대응하는 매핑 주소가 저장되고, 저장 영역의 길이는 행의 경우
Figure 112012049933218-pat00004
비트가 되고, 열의 경우는
Figure 112012049933218-pat00005
비트가 된다. 고장의 수를 저장하기 위한 영역(228)에는 매핑 주소(226)에 저장되는 고장의 수를 저장한다. 주소 매핑 테이블(220)에 고장을 저장하는 자세한 방법은 도 6 및 도 8을 참조하여 보다 상세히 설명할 것이다.
도 3은 매핑된 주소를 저장하기 위한 내용 주소화 메모리(400)의 구조이다. 내용 주소화 메모리(400)는 저장된 주소가 유효한지 또는 수리 솔루션 후보에 의해서 수리가 가능한지 여부를 확인하기 위한 수리 가능 플래그(422, 442), 행 매핑 주소(424, 444) 및 열 매핑 주소(426, 446)를 저장하는 영역을 포함할 수 있다.
부모 내용 주소화 메모리(420)는 대표가 될 수 있는 부모 고장을 저장하는데 대표 고장은 먼저 검출된 고장과 행 및 열이 모두 다른 고장을 의미한다. 먼저 검출된 고장과 행 및 열이 모두 다른 경우에는 같은 행 스페어 메모리 또는 열 스페어 메모리를 이용하여 동시에 수리될 수가 없기 때문에 각각 다른 행 스페어 메모리 또는 열 스페어 메모리를 이용해서 수리되어야 한다. 수리를 위해 사용가능한 스페어 메모리의 수가 Rs+Cs이므로, 부모 내용 주소화 메모리(420)의 크기는 Rs+Cs가 된다. 그리고 상술한 바와 같이 서로 다른 행 주소를 갖는 고장의 수의 최대값이 Rs(Cs+1)이므로, 이를 표현하기 위해서 행 매핑 주소는
Figure 112012049933218-pat00006
비트가 필요하고, 마찬가지로 열 매핑 주소는
Figure 112012049933218-pat00007
비트가 필요하다.
자식 내용 주소화 메모리는(440)는 부모 고장의 수리에 의해 수리가 될 수 있는 고장을 저장하는데 먼저 검출된 고장과 행 또는 열이 같은 경우에 자식 내용 주소화 메모리에 저장되게 된다. 상술한 바와 같이 검출될 수 있는 고장의 수의 최대값은 2RsCs이므로 자식 내용 주소화 메모리(440)의 크기는 2RsCs-(Rs+Cs)가 된다. 그리고 부모 내용 주소화 메모리(420)와 마찬가지로 서로 다른 행 주소를 갖는 고장의 수의 최대값이 Rs(Cs+1)이므로, 이를 표현하기 위해서 행 매핑 주소는
Figure 112012049933218-pat00008
비트가 필요하고, 마찬가지로 열 매핑 주소는
Figure 112012049933218-pat00009
비트가 필요하다.
매핑 주소를 내용 주소화 메모리(400)에 저장하는 방법에 대해서는 도 7 내지 도 8을 참조하여 자세히 설명할 것이다.
도 4는 본 발명의 일 실시예에 따른 반도체 메모리 수리 방법을 나타낸 것이다. 먼저 고장 메모리 셀을 검출하고(1000), 고장 메모리 셀에 대한 고장 정보를 획득하여 주소 매핑 테이블(220)을 생성하며(1100) 생성한 주소 매핑 테이블(220)을 스페어 메모리에 저장한다(1200). 스페어 메모리에 저장된 주소 매핑 테이블(220)의 고장 정보를 분류하여 내용 주소화 메모리(400)에 저장하고(1300) 내용 주소화 메모리(400)에 저장된 고장 정보를 이용하여 수리 솔루션을 도출한다(1400). 주소 매핑 테이블(220)을 생성하는 방법, 고장 정보를 분류하여 내용 주소화 메모리(400)에 저장하는 방법, 내용 주소화 메모리(400)에 저장된 고장 정보를 이용하여 수리 솔루션을 도출하는 방법에 대해서는 도 5 내지 도 13을 참조하여 보다 상세히 설명할 것이다.
이제 도 5 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 주소 매핑 테이블(220)을 생성하고 이를 이용하여 내용 주소화 메모리(400)에 저장하는 방법을 설명할 것이다.
도 5는 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법을 설명하기 위하여 must-repair를 적용한 후의 고장을 예시적으로 나타낸 것이다. 도 5에서 표시된 지점들이 고장 메모리 셀을 나타내고 #n은 n번째로 고장이 검출되었음을 의미한다. 따라서, (2,1), (1,0), (2,4), (5,1), (4,0), (4,6), (6,6) 순으로 고장이 검출되었다. 그리고 고장을 수리하기 위해 사용가능한 행 스페어 메모리가 2 라인, 열 스페어 메모리가 2 라인이 있다.
도 6은 본 발명의 일 실시예에 따른 주소 매핑 테이블(220)을 생성하는 방법을 나타낸 것이다. 상술한 바와 같이 주소 매핑 테이블(220)은 주소 구분 1비트 플래그(222), 메모리의 고장 주소를 저장하는 영역(224), 매핑된 고장의 주소를 저장하는 영역(226) 및 매핑 주소에 몇 개의 고장이 있는지 고장의 수를 저장하기 위한 영역(228)로 구성되어 있다.
고장 주소를 획득하면 고장 주소를 행, 열로 분류하여 생성하게 되는데 행에 대한 매핑 주소를 생성하는 경우에는 1비트 플래그(222)를 1로 하고, 열에 대한 매핑 주소를 생성하는 경우에는 1비트 플래그(222)를 0으로 한다(1110). 메모리 셀 어레이의 고장 주소(224)는 획득한 고장 주소를 이용하여 생성한다(1120). 이제 매핑 주소(226)를 생성하고(1130), 고장의 수(228)를 설정한다(1140). 매핑 주소(226) 및 고장의 수(228)는 다음과 같은 방법으로 설정한다.
1. 첫 번째 고장의 경우 매핑 주소를 0으로 설정한다.
2. 이전에 저장된 매핑 주소가 존재한다면(첫 번째 고장이 아닌 경우), 현재 고장의 메모리 셀 어레이의 고장 주소(224)와 이전에 저장된 고장의 메모리 셀 어레이의 고장 주소(224)를 비교하여 일치 여부를 확인한다.
3. 비교 결과 일치하는 경우, 이전에 저장된 고장과 동일한 매핑 주소를 갖게 되고, 이 경우 고장의 수를 1만큼 증가시킨다. 예를 들어, 이전의 고장 (2,0)의 매핑 주소가 (0,0)이고 현재 고장의 주소가 (2,4)라면 행 주소가 2로 일치하므로 현재 고장의 행 매핑 주소는 0이 되고 고장의 수를 1 증가시키게 된다.
4. 비교 결과 일치하지 않는 경우, 이전에 저장된 고장 중 마지막 매핑 주소보다 1만큼 증가시킨 값을 현재 고장의 매핑 주소로 하고 고장의 수는 1로 한다. 예를 들어, 이전에 저장된 마지막 매핑 주소가 4인 경우, 현재 고장의 매핑 주소는 5가 되고 고장의 수는 1이 된다.
도 7은 본 발명의 일 실시예에 따른 반도체 메모리 수리 방법에서 주소 매핑 테이블(220)에 저장된 고장 주소를 내용 주소화 메모리(400)에 저장하는 방법을 나타낸 것이다.
매핑된 주소도 그 성격에 따라 대표가 될 수 있는 고장과 그렇지 않은 고장으로 분류할 수 있다. 대표가 될 수 있는 고장을 부모 고장, 그렇지 않은 고장을 자식 고장으로 나누어 설명한다. 부모 내용 주소화 메모리(420)에 이전에 저장되어 있는 고장의 매핑 주소와 현재 고장의 매핑 주소를 비교하여 행과 열이 모두 다른 경우에는 부모 고장으로 분류되어(1310) 부모 내용 주소화 메모리(420)에 저장되고(1330), 부모 내용 주소화 메모리(420)에 이전에 저장되어 있는 고장의 매핑 주소와 현재 고장의 매핑 주소를 비교하여(1310) 행 또는 열의 주소와 어느 하나가 같은 경우에는 자식 고장으로 분류되어 자식 내용 주소화 메모리(440)에 저장된다(1320). 모든 고장을 분류하여 저장하였는지 확인하여(1340) 모든 고장을 저장하였다면 종료하고, 남은 고장이 있다면 분류하는 과정을 반복한다(1310). 이 때 저장된 주소가 유효한지는 수리가능 플래그(422, 442)를 통해서 알 수 있다.
도 8은 도 6 내지 도 7을 참조하여 상술한 주소 매핑 테이블(220) 생성 방법 및 내용 주소화 메모리(400)에 저장하는 방법을 도 5의 고장에 대해 적용한 것이다. 도 8의 (a)~(g)에서 제일 왼쪽에 위치한 표는 주소 매핑 테이블(AMT, 220)을 나타내고, 가운데 위치한 표는 부모 내용 주소화 메모리(P-CAM, 420), 오른쪽에 위치한 표는 자식 내용 주소화 메모리(C-CAM, 440)를 나타낸다. 본 발명의 일 실시예에 따른 주소 매핑 테이블(220)은 2개의 행을 갖는 것으로 나타내었으나 이는 본 발명의 이해를 돕기 위해 예시적으로 나타낸 것일 뿐, 사용가능한 스페어 메모리의 상황에 따라 다양하게 구현될 수 있다. 본 발명의 일 실시예에 따른 주소 매핑 테이블(220)의 1행에는 행 주소를, 2행에는 열 주소를 저장하는 것으로 나타내었다. 상술한 바와 같이 (2,1), (1,0), (2,4), (5,1), (4,0), (4,6), (6,6) 순으로 고장이 검출되었다.
도 8의 (a)는 첫 번째 고장인 (2,1)이 주소 매핑 테이블(220) 및 내용 주소화 메모리(400)에 저장된 결과를 나타낸다. 먼저 행에 대해서 살펴보면 1비트 플래그(222)는 행이므로 1, 메모리의 고장 주소(224)는 2, 행 매핑 주소(226)는 첫 번째 고장이므로 0, 고장의 수(228)는 매핑 주소 0의 첫 번째 고장이므로 1이 되어 1 2 0 1 이 된다. 열에 대해서 살펴보면, 1비트 플래그(222)는 열이므로 0, 메모리의 고장 주소(224)는 1, 열 매핑 주소(226)는 첫 번째 고장이므로 0, 고장의 수(228)는 매핑 주소 0의 첫 번째 고장이므로 1이 되어 0 1 0 1이 된다. 또한, (2,1)에 대한 매핑 주소(226) (0,0)은 부모 내용 주소화 메모리(420)에 이전에 저장된 고장과 행 및 열이 일치하지 않으므로 부모 고장으로 분류되어 부모 내용 주소화 메모리(420)에 저장된다. 수리 가능 플래그(422)는 1로 설정되고, 행 매핑 주소(424)는 0, 열 매핑 주소(426)는 0 이 된다.
도 8의 (b)는 두 번째 고장인 (1,0)이 주소 매핑 테이블(220) 및 내용 주소화 메모리(400)에 저장된 결과를 나타낸다. 먼저 행에 대해서 살펴보면 1비트 플래그(222)는 행이므로 1, 메모리의 고장 주소(224)는 1, 행 매핑 주소(226)는 이전에 저장된 고장의 주소와 일치하지 않고 마지막 행 매핑 주소가 0이므로 1이 되고, 고장의 수(228)는 행 매핑 주소 1의 첫 번째 고장이므로 1이 되어 1 1 1 1 이 된다. 열에 대해서 살펴보면, 1비트 플래그(222)는 열이므로 0, 메모리의 고장 주소(224)는 0, 열 매핑 주소(226)는 이전에 저장된 고장의 주소와 일치하지 않고 마지막 열 매핑 주소가 0이므로 1이 되고, 고장의 수(228)는 열 매핑 주소 1의 첫 번째 고장이므로 1이 되어 0 0 1 1이 된다. 또한, (1,0)에 대한 매핑 주소(226) (1,1)은 부모 내용 주소화 메모리(420)에 이전에 저장된 고장인 (0,0)과 행 및 열이 일치하지 않으므로 부모 고장으로 분류되어 부모 내용 주소화 메모리(420)에 저장된다. 수리 가능 플래그(422)는 1로 설정되고, 행 매핑 주소는 1, 열 매핑 주소는 1 이 된다.
도 8의 (c)는 세 번째 고장인 (2,4)가 주소 매핑 테이블(220) 및 내용 주소화 메모리(400)에 저장된 결과를 나타낸다. 먼저 행에 대해서 살펴보면 1비트 플래그(222)는 행이므로 1, 메모리의 고장 주소(224)는 2, 행 매핑 주소(226)는 이전에 저장된 첫 번째 고장의 메모리의 행 고장 주소 2와 일치하므로 행 매핑 주소(226)는 첫 번째 고장의 행 매핑 주소(226)와 동일하게 0이 되고, 고장의 수(228)는 행 매핑 주소(226) 0의 두 번째 고장이므로 2가 되어 1 2 0 2가 된다. 열에 대해서 살펴보면, 1비트 플래그(222)는 열이므로 0, 메모리의 고장 주소(224)는 4, 열 매핑 주소(226)는 이전에 저장된 고장의 주소와 일치하지 않고 마지막 열 매핑 주소가 1이므로 2가 되고, 고장의 수(228)는 열 매핑 주소 1의 첫 번째 고장이므로 1이 되어 0 4 2 1이 된다. 또한, (2,4)에 대한 매핑 주소(226) (0,2)는 부모 내용 주소화 메모리(420)에 이전에 저장된 고장인 (0,0)과 행이 일치하므로 자식 고장으로 분류되어 자식 내용 주소화 메모리(420)에 저장된다. 수리 가능 플래그(422)는 1로 설정되고, 행 매핑 주소는 0, 열 매핑 주소는 2 가 된다.
상술한 바와 같은 방법으로 (5,1), (4,0), (4,6), (6,6)에 대해서 간략히 설명하면, (5,1)의 행 주소는 이전에 저장된 행 주소와 일치하지 않고, 열 주소는 첫 번째 고장인 (2,1)과 일치하기 때문에 (2,0)으로 매핑되고, 행은 1 5 2 1, 열은 0 1 0 1에 1을 더해 0 1 0 2로 저장된다. 그리고 (2,0)은 부모 내용 주소화 메모리(420)에 이미 저장되어 있는 고장의 매핑 주소 (0,0)과 열이 일치하므로 자식 고장으로 분류되어 자식 내용 주소화 메모리(440)에 저장된다. 저장된 후의 결과는 도 8의 (d)와 같다.
(4,0)의 행 주소는 이전에 저장된 행 주소와 일치하지 않고, 열 주소는 두 번째 고장인 (2,0)과 일치하기 때문에 (3,1)로 매핑되고, 행은 1 4 3 1, 열은 0 0 1 1에 1을 더해 0 0 1 2로 저장된다. 그리고 (3,1)은 부모 내용 주소화 메모리(420)에 이미 저장되어 있는 고장의 매핑 주소 (1,1)과 열이 일치하므로 자식 고장으로 분류되어 자식 내용 주소화 메모리(440)에 저장된다. 저장된 후의 결과는 도 8의 (e)와 같다.
(4,6)의 행 주소는 다섯 번째 고장인 (4,0)과 일치하고, 열 주소는 이전에 저장된 열 주소와 일치하지 않기 때문에 (3,3)으로 매핑되고, 행은 1 4 3 1에 1을 더해 1 4 3 2, 열은 0 6 3 1로 저장된다. 그리고 (3,3)은 부모 내용 주소화 메모리(420)에 이미 저장되어 있는 고장의 매핑 주소 (0,0) 및 (1,1)과 행, 열 모두 일치하지 않으므로 부모 고장으로 분류되어 부모 내용 주소화 메모리(440)에 저장된다. 저장된 후의 결과는 도 8의 (f)와 같다.
(6,6)의 행 주소는 이전에 저장된 행 주소와 일치하지 않고, 열 주소는 여섯 번째 고장인 (4,6)과 일치하기 때문에 (4,3)으로 매핑되고, 행은 1 6 4 1, 열은 0 6 3 1에 1을 더해 0 6 3 2로 저장된다. 그리고 (4,3)은 부모 내용 주소화 메모리(420)에 이미 저장되어 있는 고장의 매핑 주소 (3,3)과 열이 일치하므로 자식 고장으로 분류되어 자식 내용 주소화 메모리(440)에 저장된다. 저장된 후의 결과는 도 8의 (f)와 같다.
이제 도 9 내지 도 13을 를 참조하여 내용 주소화 메모리(400)에 저장된 고장 주소를 이용하여 수리 솔루션을 찾는 방법을 설명한다.
도 9는 내용 주소화 메모리(400)에 저장된 고장 정보를 이용하여 최종 수리 솔루션을 도출하는 방법을 나타낸 것이다. 먼저, 부모 내용 주소화 메모리(420)에 저장된 부모 고장의 수가 사용가능한 행 스페어 메모리의 수(이하 Rs)와 사용가능한 열 스페어 메모리의 수(이하 Cs)의 합과 같다면(1410) BIRA에서 사용되는 트리 알고리즘을 이용하여 수리 솔루션을 선택한다(1430). 만약 부모 고장의 수가 Rs+Cs의 합보다 작다면(1420) 부모 고장의 행 중에서 Rs, Rs-1, ..., 0 개를 선택하고 자식 고장의 행 중에서 0, 1, ..., Rs 선택하는 조합을 통해서 행 스페어 메모리를 이용하여 수리할 수리 솔루션 후보를 고르고 선택되지 않은 부모 고장의 행은 열 스페어 메모리를 이용하여 수리 솔루션을 선택한다(1440). 만약, 부모 고장의 수가 Rs+Cs 보다 크다면 수리를 할 수 없는 경우이므로 과정을 종료한다. 수리 솔루션을 선택한 후(1430, 1440), 주소 매핑 테이블(220)로부터 메모리 셀 어레이(100)에 대한 최종 수리 솔루션을 도출하고(1450), 최종 수리 솔루션으로 메모리를 대체(1460)함으로써 수리가 종료된다. 수리 솔루션을 선택(1430, 1440)하는 자세한 방법은 도 10 내지 도 13을 참조하여 상세히 설명할 것이다.
도 10은 도 9에서 수리 솔루션을 선택하는 단계(1430)를 보다 상세히 나타낸 것이다. 부모 내용 주소화 메모리(420)에 저장된 부모 고장의 수가 Rs+Cs와 같을 경우에는 먼저 부모 고장의 행 중에서 Rs개를 선택하고 선택되지 않은 부모 고장의 행은 열 스페어 메모리를 이용하는 조합으로 수리 솔루션 후보를 나열한다(1431). 부모 고장의 수가 Rs+Cs 이므로 이 때 후보의 수는 수학식 1과 같다.
Figure 112012049933218-pat00010
나열된 수리 솔루션 후보 중에서 하나의 수리 솔루션 후보를 선택하고(1432a) 선택한 수리 솔루션 후보와 부모 내용 주소화 메모리(420) 및 자식 내용 주소화 메모리(440)에 저장된 고장의 주소를 비교하여(1433) 비교 결과 일치하는 고장의 수리 가능 플래그(422, 442)를 0으로 변경한다(1434). 모든 고장에 대해서 일치 여부를 확인하였다면 모든 수리 가능 플래그(422, 442)가 0인지를 확인하여 수리가 되는지를 확인한다(1435). 수리가 되었다고 판단이 되면(1437a) 수리 과정을 멈추어 수리 과정을 마무리한다. 모든 수리 가능 플래그(422, 442)가 0이 아니라면 즉, 현재 수리 솔루션 후보를 통해 수리가 불가능하다면 나열된 수리 솔루션 후보 중에서 확인하지 않은 수리 솔루션 후보가 있는지를 확인하고(1436) 남은 후보가 있다면 다른 수리 솔루션 후보를 선택하고 모든 수리 가능 플래그(422, 442)를 1로 변경한 후(1432b) 선택된 수리 솔루션 후보와 부모 내용 주소화 메모리(420) 및 자식 내용 주소화 메모리(440)에 저장된 고장의 주소를 비교하는 과정을 반복한다(1433). 만약 모든 수리 솔루션 후보에 대해서 확인을 하였다면 수리가 불가능한 것으로 판단하고(1437b) 수리 과정을 종료한다. 수리가 되었는지 판단하는 것에 대해서는 도 12를 참조하여 보다 상세히 설명할 것이다.
도 11은 도 9에서 수리 솔루션을 선택하는 단계(1440)를 보다 상세히 나타낸 것이다. 부모 내용 주소화 메모리(420)에 저장된 부모 고장의 수가 Rs+Cs보다 작을 경우에는 먼저 부모 고장의 행 중에서 Rs개를 선택하는 조합으로 수리 솔루션 후보를 나열한다(1441a). 수리 솔루션 후보 중에서 하나의 수리 솔루션 후보를 선택하고(1442) 선택한 수리 솔루션 후보와 부모 내용 주소화 메모리(420) 및 자식 내용 주소화 메모리(440)에 저장된 고장의 주소를 비교하여(1443) 비교 결과 일치하는 고장의 수리 가능 플래그(422, 442)를 0으로 변경한다(1444). 모든 고장에 대해서 일치 여부를 확인하였다면 모든 수리 가능 플래그(422, 442)가 0인지를 확인하여 수리가 되는지를 확인한다(1445). 수리가 되었다고 판단이 되면(1448a) 수리 과정을 멈추어 수리 과정을 마무리한다. 모든 수리 가능 플래그(422, 442)가 0이 아니라면 즉, 현재 수리 솔루션 후보를 통해 수리가 불가능하다면 나열된 수리 솔루션 후보 중에서 확인하지 않은 수리 솔루션 후보가 있는지를 확인하고(1446) 남은 후보가 있다면 다른 수리 솔루션 후보를 선택하고 모든 수리 가능 플래그(422, 442)를 1로 변경한 후(1442) 선택된 수리 솔루션 후보와 부모 내용 주소화 메모리(420) 및 자식 내용 주소화 메모리(440)에 저장된 고장의 주소를 비교하는 과정을 반복한다(1443).
만약 모든 수리 솔루션 후보에 대해서 확인을 하였다면, 현재 부모 고장 중에서 선택된 수가 0인지 확인하고(1447) 0이라면 모든 수리 솔루션에 대해 확인한 것이므로 수리가 불가능하다고 판단하고(1448b) 수리 과정을 종료한다. 만약, 현재 부모 고장 중에서 선택된 수가 0이 아니라면, 부모 고장의 행 중에서 하나를 줄이고 자식 고장의 행 중에서 하나를 늘려 선택하는 조합으로 새로운 수리 솔루션 후보를 나열한다(1441b). 그리고 모든 수리 가능 플래그(422, 442)를 1로 변경하고 하나의 수리 솔루션 후보를 선택하여(1442) 선택된 수리 솔루션 후보와 부모 내용 주소화 메모리(420) 및 자식 내용 주소화 메모리(440)에 저장된 고장의 주소를 비교하는 과정을 반복한다(1443).
도 12는 본 발명의 일 실시예에서 must-repair 과정을 거친 후 사용가능한 행 스페어 메모리 및 열 스페어 메모리의 수가 2, 즉 Rs=Cs=2 일 때, 선택한 수리 솔루션 후보에 의해 모든 고장이 수리 가능한지 여부를 확인하는 리던던시 분석회로(500)를 보다 상세히 나타낸 것이다. 상술한 바와 같이 하나의 수리 솔루션 후보와 내용 주소화 메모리(420, 440)에 저장된 주소를 비교하여 매치가 되는 경우 수리 가능 플래그(422, 442)를 0으로 변경한다. 이 때 MUX(560, 580)의 제어신호는 1100을 적용하여 11인 경우 MUX(560, 580)를 통하여 행 레지스터(520)에 저장된 주소가 부모 내용 주소화 메모리(420)에 적용이 되어 비교가 되고, 열 레지스터(540)에 저장된 주소가 자식 내용 주소화 메모리(440)에 적용이 되어 비교가 되도록 한다. 반대로 00인 경우에는 MUX(560, 580)를 통하여 행 레지스터(520)에 저장된 주소가 자식 내용 주소화 메모리(440)에 적용이 되어 비교가 되고, 열 레지스터(540)에 저장된 주소가 부모 내용 주소화 메모리(420)에 적용이 되어 비교가 되도록 한다.
마지막으로 부모 내용 주소화 메모리(420)의 모든 수리 가능 플래그(422)를 OR 연산한 값과 자식 내용 주소화 메모리(440)의 모든 수리 가능 플래그(442)를 OR 연산한 값을 OR 게이트에 입력하여 수리 가능 여부를 알 수 있다. 각 내용 주소화 메모리(420, 440)의 모든 수리 가능 플래그(422, 442)가 0이 아니라면 OR 연산을 통해서 1이 출력이 되어서 최종 OR 게이트에 입력되었을 경우에 1이 출력되어 수리가 불가능한 것으로 판단이 되고, 모든 수리 가능 플래그(422, 442)가 0이라면 OR 연산을 통해서 0이 출력이 되어서 최종 OR 게이트에 입력되었을 경우에 0이 출력되어 수리가 가능한 것으로 판단이 된다.
상기 과정을 통해 도출한 수리 솔루션은 아직 메모리의 주소를 정확히 나타내는 수리 솔루션이 아니다. 따라서, 주소 매핑 테이블(220)을 검사하여 원래의 고장 주소로 돌아가는 작업을 거쳐 최종 수리 솔루션을 도출한다. 도 10 내지 도 12에서 설명한 것을 도 5의 고장을 예로 하여 도 13을 참조하여 상세히 설명할 것이다.
도 13은 본 발명의 일 실시예에 따른 반도체 메모리 수리 방법에서 도 5의 고장에 대해 최종 수리 솔루션을 도출하는 과정을 나타낸 것이다.
먼저 도 5에서 보는 바와 같이 사용가능한 행 스페어 메모리의 수는 2이고 사용가능한 열 스페어 메모리의 수도 2이다. 즉, Rs=Cs=2 이다. 부모 내용 주소화 메모리(420)에 저장되어 있는 부모 고장의 수는 3이므로, 부모 고장의 수 < Rs+Cs 가 되어 도 11에 따른 방법으로 수리 솔루션을 찾게 될 것이다. 따라서, 3개 중에서 2개를 선택하는 조합의 경우를 구한다(도 11의 1441a). 즉, 부모 고장의 행인 (0,1,3) 중 2개를 선택하는 조합의 경우를 구하게 된다. (0,1), (0,3), (1,3)의 3가지의 수리 솔루션 후보가 나열된다. 이 때, 남은 부모 고장은 열 스페어 메모리로 수리가 된다.
3가지의 수리 솔루션 후보 중 하나의 수리 솔루션 후보를 선택하여(도 11의 1442) 수리 가능한지 여부를 확인한다. 도 13의 (a)는 (0,1)을 선택한 경우를 나타낸다. 남은 부모 고장인 3은 열로 수리가 될 것이므로 R=0, 1 이 되고, C=3이 된다. 이를 이용해서 수리를 해보면, R=0 일 때, 부모 고장의 첫 번째 고장과 자식 고장의 첫 번째 고장이 수리가 되고, R=1 일 때, 부모 고장의 두 번째 고장이 수리가 되며, C=3 일때, 부모 고장의 세 번째 고장과 자식 고장의 네 번째 고장이 수리가 된다. 따라서, 해당 고장의 수리 가능 플래그는 0으로 변경이 되고, 자식 고장의 두 번째 고장과 세 번째 고장은 수리가 되지 않아 수리 가능 플래그가 1이 된다. 이에 대해 도 12의 방법으로 결과를 도출하면 OR 게이트의 출력이 1이 되어 수리가 불가능한 것으로 판단이 될 것이다. 따라서, 다른 수리 솔루션 후보를 골라 위 과정을 반복하게 된다.
도 13의 (b)는 (0,3)을 선택한 경우를 나타낸다. 남은 부모 고장인 1은 열로 수리가 될 것이므로 R=0, 3 이 되고, C=1이 된다. 이를 이용해서 수리를 해보면 자식 고장의 두 번째 고장 및 네 번째 고장이 수리가 되지 않는다. 따라서, (1,3)의 경우를 확인한다.
도 13의 (c)는 (1,3)을 선택한 경우를 나타낸다. 남은 부모 고장인 0은 열로 수리가 될 것이므로 R=1, 3이 되고, C=0이 된다. 이를 이용해서 수리를 해보면, 자식 고장의 첫 번째 고장 및 네 번째 고장이 수리가 되지 않는다.
따라서, 현재 수리 솔루션 후보들로는 수리가 되지 않으므로 현재 부모 고장 중에서 선택된 행의 수가 0인지를 확인한다(도 11의 1447). 현재 부모 고장 중에서 선택된 행의 수는 2이므로, 1을 줄여 부모 고장의 행 중에서 1개를 선택하고, 자식 고장의 행 중에서 1개를 선택하는 수리 솔루션 후보를 나열하여(도 11의 1441b) 수리 가능 여부를 확인한다. 부모 내용 주소화 메모리(420)에 저장된 서로 다른 행의 수는 3이고 자식 내용 주소화 메모리(440)에 저장된 서로 다른 행의 수는 4이므로, 총 12가지의 수리 솔루션 후보가 나열된다.
도 13의 (d)는 부모 고장 중에서 행을 하나 선택하고, 자식 고장 중에서 행을 하나 선택한 경우 중 부모 고장에서 0을 선택하고, 자식 고장에서 0을 선택한 경우를 나타낸 것이다. 따라서, R=0, 0 이 되고, 남은 부모 고장인 1, 3은 열로 수리가 될 것이므로 C=1, 3이 된다. 이를 이용해서 수리를 해보면, 자식 고장의 두번째 고장이 수리가 되지 않는다. 따라서, 다른 수리 솔루션 후보에 대해서 계속 확인한다.
도 13의 (e)는 부모 고장 중에서 0을 선택하고, 자식 고장에서 2를 선택한 경우를 나타낸 것이다. 따라서, R=0, 2가 되고, 남은 부모 고장인 1, 3은 열로 수리가 될 것이므로 C=1, 3이 된다. 이를 이용해서 수리를 해보면, R=0 일 때, 부모 고장의 첫 번째 고장 및 자식 고장의 첫 번째 고장이 수리가 되고, R=2 일 때, 자식 고장의 두 번째 고장이 수리가 되며, C=1 일 때, 부모 고장의 두 번째 고장 및 자식 고장의 세 번째 고장이 수리가 되고, C=3 일 때, 부모 고장의 세 번째 고장 및 자식 고장의 네 번째 고장이 수리가 되어 모든 수리 가능 플래그(422, 442)가 0이 된다. 따라서, R=(0,2), C=(1,3)을 수리 솔루션으로 선택한다.
상술한 바와 같이 이것은 아직 메모리의 주소를 정확히 나타내는 솔루션이 아니다. 따라서, 주소 매핑 테이블(220)에서 최종 수리 솔루션을 찾아야 한다. 도 5의 고장에 해당하는 주소 매핑 테이블(220)을 살펴보면 다음 표와 같다.
0 1 2 3 4
행 1 2 0 2 0 1 1 1 1 5 2 1 1 4 3 2 1 6 4 1
열 0 1 0 2 0 0 1 2 0 4 2 1 0 6 3 2
상술한 바와 같이 주소 매핑 테이블(220)에서 두 번째 수가 메모리의 고장 주소이고, 세 번째 수가 매핑 주소이므로 R=(0,2)에 대한 메모리의 고장 주소는 (2,5) 이고, C=(1,3)에 대한 메모리의 고장 주소는 (0,6) 이 된다. 이것은 도 5의 고장을 수리할 수 있는 최종 수리 솔루션이 된다.
따라서, 메모리 셀 어레이(100)의 2행 및 5행을 행 스페어 메모리로 대체하고, 0열 및 6열을 열 스페어 메모리로 대체하면 모든 고장이 수리가 된다.
이상의 실시예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시예들도 본 발명의 범위에 속할 수 있음을 이해하여야 한다. 예를 들어, 본 발명의 실시예에 도시된 각 구성 요소는 분산되어 실시될 수도 있으며, 반대로 여러 개로 분산된 구성 요소들은 결합되어 실시될 수 있다. 따라서, 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.
100: 메모리 셀 어레이
200: 행 스페어 메모리
220: 주소 매핑 테이블
222: 1비트 플래그
224: 메모리의 고장 주소
226: 매핑 주소
228: 고장의 수
300: 열 스페어 메모리
400: 내용 주소화 메모리
420: 부모 내용 주소화 메모리
440: 자식 내용 주소화 메모리
422, 442: 수리 가능 플래그
424, 444: 행 매핑 주소
426, 446: 열 매핑 주소
500: 리던던시 분석 회로
520: 행 레지스터
540: 열 레지스터
560, 580: MUX

Claims (18)

  1. 삭제
  2. 삭제
  3. 데이터를 저장하는 메모리 셀 어레이; 및
    상기 메모리 셀 어레이의 고장을 수리하기 위한 스페어 메모리;
    부모 내용 주소화 메모리;
    자식 내용 주소화 메모리; 및
    리던던시 분석 회로; 를 포함하고,
    상기 스페어 메모리는 상기 메모리 셀 어레이의 고장 주소, 상기 고장 주소에 대한 매핑 주소, 상기 고장 주소를 행 또는 열로 구분하는 플래그 및 상기 고장 주소에 몇 개의 고장이 있는지 저장하는 고장의 수에 대한 저장 영역을 포함하는 주소 매핑 테이블을 저장하고,
    상기 부모 내용 주소화 메모리 및 상기 자식 내용 주소화 메모리는 상기 매핑 주소의 행 주소, 상기 매핑 주소의 열 주소 및 상기 매핑 주소의 고장이 수리가능한지 여부를 나타내는 수리 가능 플래그를 저장하며,
    상기 리던던시 분석 회로는 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리에 저장된 상기 매핑 주소를 이용하여 상기 고장을 수리할 수 있는 수리 솔루션을 선택하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 반도체 메모리 장치는
    상기 부모 내용 주소화 메모리에 기 저장된 고장의 행 주소 및 열 주소와 상기 매핑 주소의 행 주소 및 열 주소가 모두 다른 경우에는 부모 고장으로 분류하여 부모 내용 주소화 메모리에 저장하고,
    상기 부모 내용 주소화 메모리에 기 저장된 고장의 행 주소 및 열 주소와 상기 매핑 주소의 행 주소 또는 열 주소가 같은 경우에는 자식 고장으로 분류하여 자식 내용 주소화 메모리에 저장하는 반도체 메모리 장치.
  5. 삭제
  6. 제3항에 있어서, 상기 리던던시 분석 회로는
    행 스페어 메모리의 수를 Rs, 열 스페어 메모리의 수를 Cs라 할 때,
    상기 부모 고장의 수가 Rs+Cs와 같은 경우,
    상기 부모 고장 중에서 Rs개를 선택하는 조합의 수( (Rs+Cs)CRs )에 해당하는 수리 솔루션 후보를 나열하고,
    상기 수리 솔루션 후보에 대해 부모 내용 주소화 메모리와 자식 내용 주소화 메모리에 저장된 고장의 주소를 비교하여 일치하는 경우 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리의 수리 가능 플래그를 0으로 만들고,
    상기 부모 내용 주소화 메모리 및 상기 자식 내용 주소화 메모리의 모든 수리 가능 플래그가 0인 경우에는 해당 수리 솔루션 후보를 수리 솔루션으로 선택하는 반도체 메모리 장치.
  7. 제3항에 있어서, 상기 리던던시 분석 회로는
    행 스페어 메모리의 수를 Rs, 열 스페어 메모리의 수를 Cs라 할 때,
    상기 부모 고장의 수가 Rs+Cs보다 적은 경우,
    상기 부모 고장과 상기 자식 고장 중에서 Rs개를 선택하는 조합의 수에 해당하는 수리 솔루션 후보를 나열하고,
    상기 수리 솔루션 후보에 대해 부모 내용 주소화 메모리와 자식 내용 주소화 메모리에 저장된 고장의 주소를 비교하여 일치하는 경우 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리의 수리 가능 플래그를 0으로 만들고,
    상기 부모 내용 주소화 메모리 및 상기 자식 내용 주소화 메모리의 모든 수리 가능 플래그가 0인 경우에는 해당 수리 솔루션 후보를 수리 솔루션으로 선택하는 반도체 메모리 장치.
  8. 제6항 또는 제7항에 있어서,
    상기 리던던시 분석 회로는
    상기 주소 매핑 테이블에서 상기 수리 솔루션을 통해 상기 메모리 셀 어레이에 대한 최종 수리 솔루션을 도출하는 반도체 메모리 장치.
  9. 삭제
  10. 삭제
  11. 반도체 메모리 장치를 수리하는 방법에 있어서,
    메모리 셀 어레이의 고장 메모리 셀의 고장 정보에 대응하는 주소 매핑 테이블을 생성하는 단계;
    생성한 상기 주소 매핑 테이블을 스페어 메모리에 저장하는 단계;
    부모 내용 주소화 메모리 및 자식 내용 주소화 메모리에 상기 매핑 주소의 행 주소, 상기 매핑 주소의 열 주소 및 상기 매핑 주소의 고장이 수리가능한지 여부를 나타내는 수리 가능 플래그를 저장하는 단계;
    리던던시 분석 회로가 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리에 저장된 상기 매핑 주소를 이용하여 상기 고장을 수리할 수 있는 수리 솔루션을 선택하는 단계; 를 포함하고,
    상기 주소 매핑 테이블을 생성하는 단계는
    메모리 셀 어레이의 고장 주소를 저장하는 단계;
    상기 고장 주소에 대한 매핑 주소를 저장하는 단계;
    상기 고장 주소를 행, 열로 구분하는 플래그를 저장하는 단계; 및
    상기 고장 주소에 몇 개의 고장이 있는지 저장하는 고장의 수를 저장하는 단계;
    를 포함하는 반도체 메모리 장치 수리 방법.
  12. 제11항에 있어서,
    상기 저장하는 단계는
    상기 부모 내용 주소화 메모리에 기 저장된 고장의 행 주소 및 열 주소와 상기 매핑 주소의 행 주소 및 열 주소가 모두 다른 경우에는 부모 고장으로 분류하여 부모 내용 주소화 메모리에 저장하는 단계; 및
    상기 부모 내용 주소화 메모리에 기 저장된 고장의 행 주소 및 열 주소와 상기 매핑 주소의 행 주소 또는 열 주소가 같은 경우에는 자식 고장으로 분류하여 자식 내용 주소화 메모리에 저장하는 단계;
    를 더 포함하는 반도체 메모리 장치 수리 방법.
  13. 삭제
  14. 제11항에 있어서,
    상기 수리 솔루션을 선택하는 단계는
    행 스페어 메모리의 수를 Rs, 열 스페어 메모리의 수를 Cs라 할 때,
    상기 부모 고장의 수가 Rs+Cs와 같은 경우,
    상기 부모 고장 중에서 Rs개를 선택하는 조합의 수( (Rs+Cs)CRs )에 해당하는 수리 솔루션 후보를 나열하는 단계;
    상기 수리 솔루션 후보에 대해 부모 내용 주소화 메모리와 자식 내용 주소화 메모리에 저장된 고장의 주소를 비교하여 일치하는 경우 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리의 수리 가능 플래그를 0으로 만드는 단계; 및
    상기 부모 내용 주소화 메모리 및 상기 자식 내용 주소화 메모리의 모든 수리 가능 플래그가 0인 경우에는 해당 수리 솔루션 후보를 수리 솔루션으로 선택하는 단계;
    를 더 포함하는 반도체 메모리 장치 수리 방법.
  15. 제14항에 있어서,
    상기 수리 솔루션을 선택하는 단계는
    상기 리던던시 분석 회로가 상기 주소 매핑 테이블에서 상기 수리 솔루션을 통해 상기 메모리 셀 어레이에 대한 최종 수리 솔루션을 도출하는 단계;
    를 더 포함하는 반도체 메모리 장치 수리 방법.
  16. 제11항에 있어서,
    상기 수리 솔루션을 선택하는 단계는
    행 스페어 메모리의 수를 Rs, 열 스페어 메모리의 수를 Cs라 할 때,
    상기 부모 고장의 수가 Rs+Cs보다 적은 경우,
    상기 부모 고장과 상기 자식 고장 중에서 Rs개를 선택하는 조합의 수에 해당하는 수리 솔루션 후보를 나열하는 단계;
    상기 수리 솔루션 후보에 대해 부모 내용 주소화 메모리와 자식 내용 주소화 메모리에 저장된 고장의 주소를 비교하여 일치하는 경우 상기 부모 내용 주소화 메모리 또는 상기 자식 내용 주소화 메모리의 수리 가능 플래그를 0으로 만드는 단계; 및
    상기 부모 내용 주소화 메모리 및 상기 자식 내용 주소화 메모리의 모든 수리 가능 플래그가 0인 경우에는 해당 수리 솔루션 후보를 수리 솔루션으로 선택하는 단계;
    를 더 포함하는 반도체 메모리 장치 수리 방법.
  17. 제16항에 있어서,
    상기 수리 솔루션을 선택하는 단계는
    상기 리던던시 분석 회로가 상기 주소 매핑 테이블에서 상기 수리 솔루션을 통해 상기 메모리 셀 어레이에 대한 최종 수리 솔루션을 도출하는 단계;
    를 더 포함하는 반도체 메모리 장치 수리 방법.
  18. 제11항, 제12항 및 제15항 내지 제17항 중 어느 한 항의 방법을 수행하기 위한 컴퓨터에서 읽을 수 있는 프로그램을 기록한 기록 매체.
KR1020120067424A 2012-06-22 2012-06-22 메모리 수리 장치 및 방법 KR101373668B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120067424A KR101373668B1 (ko) 2012-06-22 2012-06-22 메모리 수리 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120067424A KR101373668B1 (ko) 2012-06-22 2012-06-22 메모리 수리 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20140000454A KR20140000454A (ko) 2014-01-03
KR101373668B1 true KR101373668B1 (ko) 2014-03-13

Family

ID=50138326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120067424A KR101373668B1 (ko) 2012-06-22 2012-06-22 메모리 수리 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101373668B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190062879A (ko) * 2017-11-29 2019-06-07 연세대학교 산학협력단 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치
US11935610B2 (en) 2020-02-27 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic error monitor and repair

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548875B1 (ko) 2014-08-28 2015-09-01 성균관대학교산학협력단 메모리의 오류검사정정 성능 향상방법
US10048877B2 (en) * 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102388906B1 (ko) * 2019-12-17 2022-04-21 연세대학교 산학협력단 수리 가능 반도체 메모리 선별 장치 및 방법
US11380415B2 (en) * 2020-02-27 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic error monitor and repair
KR102483739B1 (ko) * 2021-07-13 2022-12-30 연세대학교 산학협력단 Bira cam 구조를 재활용한 dram 기반 포스트 실리콘 디버깅 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036957A (ko) * 1997-10-09 1999-05-25 모리시타 요이찌 주소 변환 회로 및 주소 변환 시스템
KR20020093642A (ko) * 2001-06-08 2002-12-16 미쯔비시 일렉트릭 코포레이션 메모리 테스트 정보를 저장하기 위한 방법 및 장치
KR20030040817A (ko) * 2001-11-16 2003-05-23 삼성전자주식회사 플래시 메모리 관리방법
KR20080049798A (ko) * 2005-09-29 2008-06-04 인텔 코오퍼레이션 결함 입출력 라인을 복구하기 위한 재구성가능 메모리 블록리던던시

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036957A (ko) * 1997-10-09 1999-05-25 모리시타 요이찌 주소 변환 회로 및 주소 변환 시스템
KR20020093642A (ko) * 2001-06-08 2002-12-16 미쯔비시 일렉트릭 코포레이션 메모리 테스트 정보를 저장하기 위한 방법 및 장치
KR20030040817A (ko) * 2001-11-16 2003-05-23 삼성전자주식회사 플래시 메모리 관리방법
KR20080049798A (ko) * 2005-09-29 2008-06-04 인텔 코오퍼레이션 결함 입출력 라인을 복구하기 위한 재구성가능 메모리 블록리던던시

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190062879A (ko) * 2017-11-29 2019-06-07 연세대학교 산학협력단 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치
KR102026303B1 (ko) * 2017-11-29 2019-09-27 연세대학교 산학협력단 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치
US11935610B2 (en) 2020-02-27 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic error monitor and repair

Also Published As

Publication number Publication date
KR20140000454A (ko) 2014-01-03

Similar Documents

Publication Publication Date Title
KR101373668B1 (ko) 메모리 수리 장치 및 방법
JP3878062B2 (ja) メモリテスト情報を記憶する方法および装置
US8037376B2 (en) On-chip failure analysis circuit and on-chip failure analysis method
JP4435833B2 (ja) 試験装置および選択装置
US8605527B2 (en) Mechanisms for built-in self test and repair for memory devices
US8522072B2 (en) Memory address remapping architecture and repairing method thereof
TWI441189B (zh) 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術
KR101211042B1 (ko) 고장 정보 저장장치 및 저장방법
WO1992008193A1 (en) A fault tolerant data storage system
KR101133689B1 (ko) 리페어 분석 장치 및 방법
JP4504558B2 (ja) 半導体集積メモリ
KR101545716B1 (ko) 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩
US8321726B2 (en) Repairing memory arrays
KR19990080772A (ko) 다수개의 메모리 뱅크를 구비하는 반도체 메모리장치의 테스트방법 및 반도체 메모리 테스트 장비
Vardanian et al. A March-based fault location algorithm for static random access memories
US6907554B2 (en) Built-in self test system and method for two-dimensional memory redundancy allocation
JP2005100542A (ja) 半導体記憶装置とそのテスト方法
US9557379B2 (en) Semiconductor integrated circuit
US10726939B2 (en) Memory devices having spare column remap storages
KR101959403B1 (ko) 리페어 분석 방법 및 장치
KR100526876B1 (ko) 반도체 메모리장치의 메모리 셀 테스트 방법
US10636507B2 (en) Memory-testing methods for testing memory having error-correcting code
US20230317198A1 (en) Dynamic fault clustering method and apparatus
KR101074456B1 (ko) 초기 종결 조건들에 따른 메모리 테스트 방법 및 시스템
KR101555037B1 (ko) 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee