KR100526876B1 - 반도체 메모리장치의 메모리 셀 테스트 방법 - Google Patents

반도체 메모리장치의 메모리 셀 테스트 방법 Download PDF

Info

Publication number
KR100526876B1
KR100526876B1 KR10-2003-0036027A KR20030036027A KR100526876B1 KR 100526876 B1 KR100526876 B1 KR 100526876B1 KR 20030036027 A KR20030036027 A KR 20030036027A KR 100526876 B1 KR100526876 B1 KR 100526876B1
Authority
KR
South Korea
Prior art keywords
cell
memory
repair
memory cell
block
Prior art date
Application number
KR10-2003-0036027A
Other languages
English (en)
Other versions
KR20040104792A (ko
Inventor
모현선
손종필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0036027A priority Critical patent/KR100526876B1/ko
Publication of KR20040104792A publication Critical patent/KR20040104792A/ko
Application granted granted Critical
Publication of KR100526876B1 publication Critical patent/KR100526876B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/16—Lids or covers
    • B65F1/1623—Lids or covers with means for assisting the opening or closing thereof, e.g. springs
    • B65F1/163—Pedal-operated lids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/1468—Means for facilitating the transport of the receptacle, e.g. wheels, rolls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/16—Lids or covers
    • B65F1/1646—Lids or covers provided with means for mounting on receptacles, e.g. hinges

Abstract

본 발명은 다수의 블록 메모리 셀중 특정 블록 메모리 셀의 결함이 발생할 시 리페어셀을 이용하여 결함이 발생한 메모리 셀을 리페어한 후 병렬비트 테스트를 할 수 있는 메모리 셀 테스트방법에 관한 것이다.
이를 위한 본 발명의 메모리 셀 어레이의 특정 메모리 블록의 불량 셀을 리페어하기 위한 리페어 셀이 구비된 반도체 메모리장치의 메모리 셀 테스트방법은, 상기 리페어 셀이 특정블록의 불량 메모리 셀이나 혹은 다른 메모리 블록의 불량셀을 리페어하는 단계; 상기 불량 메모리 셀을 리페어 셀로 리페어한 후 상기 메모리 셀 어레이의 블록별로 서로 다른 입출력라인(I/O)을 통해 데이터를 억세스하여 병렬비트 테스트를 진행하는 단계와, 상기 불량 메모리 셀을 리페어 셀로 리페어하기 전에 리페어 셀에 대한 테스트를 진행하여 리페어 셀의 불량 유무를 검출하는 단계를 포함함을 특징으로 한다.

Description

반도체 메모리장치의 메모리 셀 테스트방법{METHOD FOR TESTING MEMORY CELL IN SEMICONDUCTOR MEMORY}
본 발명은 반도체 메모리장치의 메모리 셀 테스트방법에 관한 것으로, 특히 다수의 블록 메모리 셀 중 특정 블록 메모리 셀의 결함이 발생할 시 다른 블록에 형성된 리페어셀을 이용하여 결함이 발생한 셀을 리페어한 후 병렬비트 테스트를 할 수 있는 메모리 셀 테스트방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 집적도가 크게 증가하여 메모리 셀들이 불량일 가능성이 매우 높으며, 초기 테스트에서 불량인 메모리 셀들이 존재하지 않더라도 반복되는 데이터 기입/독출에 의한 메모리 셀들의 불량 가능성도 존재한다.그리고 반도체 메모리장치는 다수의 메모리 셀들을 포함하는 메모리 블록들로 구획되어 있다. 이런 경우 반도체 메모리장치의 불량 가능성이 특정 메모리 블록에 집중될 수 있다. 이러한 불량 발생에 대비하여 메모리 셀의 불량을 테스트하기 위해 외부 테스트 장비를 이용하여 반도체 메모리장치에 포함된 메모리 셀들에 데이터를 입력한 후 다시 데이터를 출력하여 입력된 데이터와 출력된 데이터를 비교하여 불량 메모리 셀들을 검출한다. 상기 검출된 불량 메모리 셀들이 반도체 메모리장치의 내부에 포함된 리던던트(Redundant) 메모리 셀들로 리페어(Repair)된다. 반도체 메모리장치의 수율(Yield)은 상기 리던던트 메모리 셀들의 수와 불량 메모리 셀들을 리던던트 메모리 셀들로 대체하는 방법에 의하여 크게 영향을 받는다.
현재 사용되고 있는 리페어 방법으로는 레이저로 퓨즈를 절단하여 불량 메모리 셀들을 리던던트 메모리 셀들로 대체하는 방법 및 전기적인 제어신호로 퓨즈를 절단하거나 단락시켜 불량 메모리 셀들을 리던던트 메모리 셀들로 대체 하는 방법이 있다. 상기 방법들은 외부 테스트 장비가 모든 메모리 셀들을 테스트한 후 불량인 메모리 셀들의 주소가 외부 테스트 장비에 저장된다. 그리고 불량 메모리 셀들을 지정하는 주소에 따라 반도체 메모리 장치의 리던던트 메모리 셀들에 대응되는 퓨즈가 절단되거나 단락되어 리페어된다.
최근들어 반도체 메모리는 고집적화 되면서 밀도(DENSITY)가 증가함에 따라 불량 셀이 많이 발생하게 되어 리페어 셀을 이용하여 구제하는 빈도도 많아진다. 그런데 반도체 메모리장치는 하나의 메모리셀 블록단위로 하나의 리페어 셀을 구비하는 경우가 있고 2개 이상의 리페어 셀을 구비하는 경우가 있다.
도 1은 하나의 메모리 셀 블록에 하나의 리페어 셀을 구비하는 예를 도시하였다. 도 1에서 보는 바와 같이 불량 셀(Fail Cell1, Fail Cell2)이 메모리 셀 어레이의 BLOCK0에서 많이 발생하는 경우 BLOCK0에 미리 구비되어지는 리페어 셀만으로 구제할 수가 없다. 이때 BLOCK0의 불량 셀(Fail Cell2)은 다른 메모리 셀의 BLOCK1에 구비된 리페어셀을 이용하여 구제하여야 하는데, 이렇게 다른 메모리 셀의 BLOCK에 영향을 받지 않고 불량 셀(Fail)을 리페어(Repair) 셀로 대치하는 방법을 블록프리 리페어(Block Free Repair)라 한다. 블록프리 리페어(Block Free Repair)는 동일한 Block내에서 리페어가 이루어지는 셀프 리페어(Self Repair)와 달리 도 1에서 보는 바와 같이 Block0의 불량 셀(Fail2)이 억세스될 때 (Block1의 리페어 셀이 대신 억세스되도록 하기 위해 리페어 퓨즈박스로부터 디스에이블(Disable)신호가 발생되어 Block0으로 인가되고 인에이블신호(Enable)가 발생되어 Block1으로 인가된다. 그러면 메모리 셀의 Block0이 억세스되는 것을 막고 대신에 메모리 셀의 Block1의 리페어 셀이 억세스되도록 한다.
그런데 여러 개의 메모리 셀 Block0~Block3을 동시에 억세스하여 테스트 시간을 줄이기 위해 병렬비트 테스트(Parrallel Bit Test:PBT)를 하여야 하는데, 메모리 셀 Block0~Block3 들이 블록프리 리페어(Block Free Repair)방법으로 리페어되어졌을 경우 병렬비트 테스트(PBT)의 적용이 어렵다. 왜냐 하면 상기 메모리 셀 Block0~Block3 들이 블록프리 리페어방법이 사용된 셀이 있을 경우 리페어박스로부터 디스에이블(Disable)신호에 의해 불량 셀(fail cell)이 속한 Block을 억세스 하지 못하도록 하기 때문이다. 따라서 메모리 셀이 블록 프리 리페어된 이후에 불량 메모리 셀이 포함된 Block은 병렬비트 테스트(PBT)를 적용할 수 없고 여러 개의 메모리 셀 Block중 Block 단위로 테스트를 하여야 하기 때문에 테스트 시간이 많이 소요되어 생산성을 떨어뜨리는 문제가 있었다.
따라서 본 발명의 목적은 상기와 같은 문제를 해결하기 위해 반도체 메모리장치에서 불량 메모리 셀을 블록프리 리페어로 구제한 후 포스트 레이저 병렬비트 테스트를 적용하여 테스트 시간을 줄일 수 있는 반도체 메모리장치의 메모리 셀 테스트방법을 제공함에 있다.
본 발명의 다른 목적은 불량 메모리 셀을 블록프리 리페어 후에 병렬비트 테스트를 적용하여 테스트 시간을 줄여 생산성을 향상시킬 수 있는 반도체 메모리장치의 메모리 셀 테스트 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따르면, 다수의 메모리 블록과, 상기 다수 메모리 블록 중에 특정 메모리 블록의 불량 셀을 리페어하기 위한 리페어 셀을 구비한 반도체 메모리장치의 메모리 셀 테스트방법에 있어서,상기 다수의 메모리블록에 대한 노말 메모리 셀과 상기 노말 메모리 셀 중 불량 메모리 셀을 리페어하기 위한 리페어 셀에 대하여 병렬비트 테스트를 진행하여 불량 셀을 검출하는 단계; 상기 다수의 메모리 블록에 대한 노말 메모리 셀 중 상기 검출된 불량 메모리 셀을 자신의 메모리 블록내의 리페어 셀이나 다른 메모리 블록내의 리페어 셀로 리페어하는 단계; 상기 불량 메모리 셀을 리페어 셀로 리페어한 후 상기 메모리 셀 어레이의 블록별로 서로 다른 입출력라인(I/O)을 통해 데이터를 억세스하여 병렬비트 테스트를 진행하는 단계를 포함함을 특징으로 한다.
상기 불량 메모리 셀을 리페어 셀로 리페어한 후 상기 병렬비트 테스트 중 리페어된 리페어 셀이 테스트될 때에 병렬비트 테스트 결과를 바이패스(스킵)로 판단단계를 더 포함하는 것이 바람직하다.
상기 병렬비트 테스트단계에서 여러 개의 메모리 셀을 동시에 억세스하여 동일한 데이터를 기록한 후 동일한 데이터가 리드되지 않을 경우 병렬비트 테스트결과를 페일로 판단함을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 2는 본 발명의 실시 예에 따른 병렬비트 테스트를 구현하는 반도체 메모리장치의 일부 구성도이다.
다수의 로우라인들과 컬럼라인들로 이루어지는 매트릭스 구조에 배열되는 복수개의 메모리 셀들을 가지며, 다수의 메모리 셀들을 각각 포함하는 다수의 메모리 블록들로 구획되는 메모리 셀 어레이(10)와, 데이터를 입출력하기 위한 다수의 입출력 라인(I/O1~I/O4)과, 리페어 온신호를 발생하는 리페어 퓨즈박스(14)와, 상기 리페어 퓨즈박스(14)로부터 발생된 리페어 온신호를 받아 상기 메모리 셀 어레이(10)의 각 메모리블록로부터 각각 독출된 데이터를 다수의 입출력 라인(I/O0~I/O3)으로 각각 바이패스시키거나 상기 다수의 입출력라인(I/O1~I/O4)으로부터 인가되는 데이터를 상기 메모리 셀 어레이(10)의 각 메모리블록으로 바이패스시키는 MUX부(12)로 구성되어 있다.
도 3은 본 발명의 실시 예에 따른 메모리 셀 테스트를 위한 진행 순서도이다.
상술한 도 2 및 도 3을 참조하여 본 발명의 바람직한 실시 예에 따른 메모리 셀 테스트를 진행하는 동작을 상세히 설명한다.
병렬비트 테스트(PBT)는 대한민국 특허등록번호 10-0327136호에 개시된 바와 같이 메모리 셀 어레이(10)의 다수의 메모리 블록들(Block0~Block3)을 동시에 억세스하여 불량 셀을 검출한다. 본 발명에서는 병렬비트 테스트를 위해 각 블록별로 선택된 여러 메모리 셀들의 출력이 PBT용 MUX(20, 22, 24, 26)로 전달되어 불량 셀(Fail Cell)이 없을 경우 패스 상태에 해당하는 데이터가 입출력라인(I/O0~I/O3)으로 전달되고, 불량 셀(Fail Cell)이 있을 경우 페일(Fail) 상태에 해당하는 데이터가 각각 입출력라인(I/O0~I/O3)으로 전달된다. 이때 억세스된 셀 중 블록프리 리페어(Block Free Repair)된 셀이 있을 경우 기존에는 리페어 퓨즈박스로부터 디스에이블 신호에 의해 불량셀이 포함되어 있는 메모리 Block을 억세스하지 못하도록 하기 때문에 병렬비트 테스트를 할 수 없었다. 그러나 본 발명에서는 불량 셀(Fail Cell)이 억세스될 경우 리페어 퓨즈박스(14)로부터 리페어 온신호가 각 PBT용 MUX(20, 22, 24, 26)로 인가되어 바이패스(스킵) 상태에 해당되는 출력을 입출력라인(I/O0~I/O3)으로 바이패스(스킵:Skip))되도록 하여 블록 프리 리페어된 메모리 Block도 병렬비트 테스트를 할 수 있도록 한다.
이렇게 블록 프리 리페어된 메모리 Block을 병렬비트 테스트하는 동작을 도 3의 순서도를 참조하여 설명하면, 먼저 메모리 셀 어레이(10)의 각 메모리 블록(Block0~Block3)에 대한 노말 메모리 셀의 병렬비트 테스트(PBT)를 진행하여 불량 셀(Fail Cell)을 검출한다.(S1단계)
그리고 메모리 셀 어레이(10)의 각 메모리 블록(Block0~Block3)에 대한 불량 셀을 리페어하기 위한 리페어 셀의 병렬비트 테스트(PBT)를 진행하여 불량 셀(Fail Cell)을 검출한다.(S2단계)
그런 후 노말 메모리 셀의 불량 테스트 정보와 리페어 셀의 테스트 정보를 이용하여 리페어 퓨즈박스(14)의 불량 셀에 대한 퓨즈를 커팅하도록 하여 불량 셀을 리페어한다.(S3단계) 즉, 도 2에서 메모리 셀 어레이(10)의 Block0에서 불량 셀이 검출되었을 경우 Block0의 불량 셀을 Block1의 리페어 셀로 대치하고 리페어 퓨즈박스(14)의 Block0의 불량 셀에 해당하는 퓨즈를 커팅한다.
이때 리페어 퓨즈박스(14)에서는 리페어 온신호를 발생하여 PBT용 MUX(20, 22, 24, 26)을 각각 인가한다. 그러면 PBT용 MUX(20)는 메모리 셀 어레이(10)의 Block0로부터 출력된 데이터를 입출력라인(I/O0)으로 바이패스(스킵)하고, PBT용 MUX(22)는 메모리 셀 어레이(10)의 Block1로부터 출력된 데이터를 입출력라인(I/O1)으로 바이패스시키며, PBT용 MUX(24)는 메모리 셀 어레이(10)의 Block2로부터 출력된 데이터를 입출력라인(I/O2)으로 바이패스(스킵)하고, PBT용 MUX(26)는 메모리 셀 어레이(10)의 Block3으로부터 출력된 데이터를 입출력라인(I/O3)으로 바이패스(스킵)한다. 이로 인해 포스트 레이저 병렬비트 테스트(Post Laser Parallel Bit Test)를 진행하여 퓨즈 커팅과정이나 혹은 패키지(Package)과정 등에서 발생한 불량을 검출한다.(S4단계) 이때 상기 병렬비트 테스트 시 여러 개의 메모리 셀을 동시에 억세스하여 동일한 데이터를 기록한 후 동일한 데이터가 리드될 경우 병렬비트 테스트결과를 바이패스(스킵)로 판단하고, 동일한 데이터를 기록한 후 동일한 데이터가 리드되지 않을 경우 병렬비트 테스트결과를 불량(Fail)으로 판단한다.
마지막으로 그리고 메모리 셀 어레이(10)의 각 메모리 블록(Block0~Block3)에 대한 불량 셀을 리페어하기 위한 리페어 셀의 병렬비트 테스트(PBT)를 진행하여 불량 셀(Fail Cell)을 검출한다.(S5단계)
상술한 바와 같이 본 발명은, 반도체 메모리 셀의 블록프리 리페어(Block Free Repair)된 경우 병렬비트 테스트가 가능하도록 하여 테스트 시간을 줄여 생산성을 향상시킬 수 있는 이점이 있다.
도 1은 메모리 셀 어레이의 불량 셀이 발생된 상태의 예시도
도 2는 본 발명의 실시 예에 따른 병렬비트 테스트를 구현하는 반도체 메모리장치의 일부 구성도
도 3은 본 발명의 실시 예에 따른 메모리 셀 테스트를 위한 진행 순서도
* 도면의 주요부분에 대한 부호의 설명 *
10: 메모리 셀 어레이 12: 병렬비트 테스트용 MUX부
14: 리페어 퓨즈박스 20, 22, 24, 26: 병렬비트 테스트용 MUX

Claims (3)

  1. 다수의 메모리 블록과, 상기 다수 메모리 블록 중에 특정 메모리 블록의 불량 셀을 리페어하기 위한 리페어 셀을 구비한 반도체 메모리장치의 메모리 셀 테스트방법에 있어서,
    상기 다수의 메모리블록에 대한 노말 메모리 셀과 상기 노말 메모리 셀 중 불량 메모리 셀을 리페어하기 위한 리페어 셀에 대하여 병렬비트 테스트를 진행하여 불량 셀을 검출하는 단계;
    상기 다수의 메모리 블록에 대한 노말 메모리 셀 중 상기 검출된 불량 메모리 셀을 자신의 메모리 블록내의 리페어 셀이나 다른 메모리 블록내의 리페어 셀로 리페어하는 단계;
    상기 불량 메모리 셀을 리페어 셀로 리페어한 후 상기 메모리 셀 어레이의 블록별로 서로 다른 입출력라인(I/O)을 통해 데이터를 억세스하여 병렬비트 테스트를 진행하는 단계를 포함함을 특징으로 하는 반도체 메모리장치의 메모리 셀 테스트방법.
  2. (삭제)
  3. 제1항에 있어서,
    상기 불량 메모리 셀을 리페어 셀로 리페어한 후 상기 병렬비트 테스트 중 리페어된 리페어 셀이 테스트될 때에 병렬비트 테스트 결과를 바이패스(스킵)로 판단하는 단계를 더 포함함을 특징으로 하는 반도체 메모리장치의 메모리 셀 테스트방법.
KR10-2003-0036027A 2003-06-04 2003-06-04 반도체 메모리장치의 메모리 셀 테스트 방법 KR100526876B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0036027A KR100526876B1 (ko) 2003-06-04 2003-06-04 반도체 메모리장치의 메모리 셀 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0036027A KR100526876B1 (ko) 2003-06-04 2003-06-04 반도체 메모리장치의 메모리 셀 테스트 방법

Publications (2)

Publication Number Publication Date
KR20040104792A KR20040104792A (ko) 2004-12-13
KR100526876B1 true KR100526876B1 (ko) 2005-11-09

Family

ID=37380047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0036027A KR100526876B1 (ko) 2003-06-04 2003-06-04 반도체 메모리장치의 메모리 셀 테스트 방법

Country Status (1)

Country Link
KR (1) KR100526876B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706835B1 (ko) * 2006-02-10 2007-04-13 주식회사 하이닉스반도체 반도체 메모리 장치
KR100809070B1 (ko) 2006-06-08 2008-03-03 삼성전자주식회사 반도체 메모리 장치의 병렬 비트 테스트 회로 및 그 방법

Also Published As

Publication number Publication date
KR20040104792A (ko) 2004-12-13

Similar Documents

Publication Publication Date Title
JP4308637B2 (ja) 半導体試験装置
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
US7490274B2 (en) Method and apparatus for masking known fails during memory tests readouts
US5841711A (en) Semiconductor memory device with redundancy switching method
US6826098B2 (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
KR100746389B1 (ko) 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리
KR101373668B1 (ko) 메모리 수리 장치 및 방법
KR100297709B1 (ko) 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비
KR20170016640A (ko) 반도체 장치 및 그 리페어 방법
KR101929945B1 (ko) Ｅ-Ｆｕｓｅ를 이용하여 불량을 구제하는 리페어 시스템 및 그의 제어 방법
JP2005100542A (ja) 半導体記憶装置とそのテスト方法
KR20010030543A (ko) 리던던트 메모리 셀 유닛을 포함하는 집적 다이내믹반도체 메모리 및 자기 복구 방법
KR100526876B1 (ko) 반도체 메모리장치의 메모리 셀 테스트 방법
US6809982B2 (en) Defective cell remedy method capable of automatically cutting capacitor fuses within the fabrication process
US6571353B1 (en) Fail information obtaining device and semiconductor memory tester using the same
US11335427B1 (en) Memory test circuit
US7512023B2 (en) Memory and method for improving the reliability of a memory having a used memory region and an unused memory region
JPH076597A (ja) メモリ内の欠陥素子の処理方法
US6687862B1 (en) Apparatus and method for fast memory fault analysis
CN106710632B (zh) 存储器装置
US6754113B2 (en) Topography correction for testing of redundant array elements
US11164649B1 (en) Test method for memory device
JPH1186595A (ja) 半導体メモリ試験装置
JPH1196793A (ja) 半導体メモリ試験装置
CN114203244A (zh) 存储器测试电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee