KR20190062879A - 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치 - Google Patents
스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치 Download PDFInfo
- Publication number
- KR20190062879A KR20190062879A KR1020170161507A KR20170161507A KR20190062879A KR 20190062879 A KR20190062879 A KR 20190062879A KR 1020170161507 A KR1020170161507 A KR 1020170161507A KR 20170161507 A KR20170161507 A KR 20170161507A KR 20190062879 A KR20190062879 A KR 20190062879A
- Authority
- KR
- South Korea
- Prior art keywords
- failure
- spare
- spare pivot
- pivot
- information
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
Abstract
본 실시예들은 수리 메모리에 스페어 피봇 고장에 관한 정보를 저장하고, 대상 메모리의 스페어 라인에 논 스페어 피봇 고장에 관한 정보를 저장하고, 수리 메모리 및 대상 메모리의 스페어 라인을 분석하여 대상 메모리의 수리 솔루션을 제공함으로써, 하드웨어 오버헤드를 감소시키고 100%의 수리 효율을 달성할 수 있는 메모리 분석 방법 및 장치를 제공한다.
Description
본 실시예가 속하는 기술 분야는 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
기존의 CAM(Content Addressable Memory)을 사용하는 BIRA(Built-In Redundancy Analysis) 방식은 고장을 스페어 피봇(Spare Pivot) 고장과 논 스페어 피봇(Non-Spare Pivot) 고장으로 분류한 후 스페어 피봇 고장을 저장하기 위한 CAM과 논 스페어 피봇 고장을 저장하기 위한 CAM을 각각 구비하기 때문에, 하드웨어 오버헤드가 지나치게 커지는 문제가 있다. 즉, 스페어 피봇 고장 및 논 스페어 피봇 고장을 각각 저장하는 BIRA 모듈은 점점 소형화되고 있는 반도체 칩 내에 빌트인(Built-in)하는 데 제한적이다.
본 발명의 실시예들은 고장 정보를 수집하는 과정에서 사용되지 않고 수집된 고장 정보를 분석한 후 수리 솔루션이 나온 뒤에 고장이 발생한 위치에 대체하는 과정에서 사용되는 여분의 스페어 라인에 논 스페어 피봇 고장에 관한 정보를 저장함으로써, 하드웨어 오버헤드를 감소시키고 100%의 수리 효율을 갖는 데 발명의 주된 목적이 있다.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.
본 실시예의 일 측면에 의하면, 메모리 분석 장치에 의한 메모리 분석 방법에 있어서, 대상 메모리에 대하여 스페어 피봇(Spare Pivot) 고장에 관한 정보 및 논 스페어 피봇(Non-Spare Pivot) 고장에 관한 정보를 수집하는 단계, 수리 메모리에 상기 스페어 피봇 고장에 관한 정보를 저장하고, 상기 대상 메모리의 스페어 라인에 상기 논 스페어 피봇 고장에 관한 정보를 저장하여, 고장 정보를 저장하는 단계, 및 상기 수리 메모리 및 상기 대상 메모리의 스페어 라인을 분석하여 상기 대상 메모리의 수리 솔루션을 제공하는 단계를 포함하는 메모리 분석 방법을 제공한다.
본 실시예의 다른 측면에 의하면, 대상 메모리에 대하여 스페어 피봇(Spare Pivot) 고장에 관한 정보 및 논 스페어 피봇(Non-Spare Pivot) 고장에 관한 정보를 수집하는 고장 정보 수집부, 수리 메모리에 상기 스페어 피봇 고장에 관한 정보를 저장하고, 상기 대상 메모리의 스페어 라인에 상기 논 스페어 피봇 고장에 관한 정보를 저장하여, 고장 정보를 저장하는 고장 정보 저장부, 및 상기 수리 메모리 및 상기 대상 메모리의 스페어 라인을 분석하여 상기 대상 메모리의 수리 솔루션을 제공하는 수리 솔루션 제공부를 포함하는 메모리 분석 장치를 제공한다.
본 실시예의 또 다른 측면에 의하면, 프로세서에 의해 실행 가능한 컴퓨터 프로그램 명령어들을 포함하는 비일시적(Non-Transitory) 컴퓨터 판독 가능한 매체에 기록되어 메모리 분석을 위한 컴퓨터 프로그램으로서, 상기 컴퓨터 프로그램 명령어들이 컴퓨팅 디바이스의 프로세서에 의해 실행되는 경우에, 대상 메모리에 대하여 스페어 피봇(Spare Pivot) 고장에 관한 정보 및 논 스페어 피봇(Non-Spare Pivot) 고장에 관한 정보를 수집하는 단계, 수리 메모리에 상기 스페어 피봇 고장에 관한 정보를 저장하고, 상기 대상 메모리의 스페어 라인에 상기 논 스페어 피봇 고장에 관한 정보를 저장하여, 고장 정보를 저장하는 단계, 및 상기 수리 메모리 및 상기 대상 메모리의 스페어 라인을 분석하여 상기 대상 메모리의 수리 솔루션을 제공하는 단계를 포함한 동작들을 수행하는 컴퓨터 프로그램을 제공한다.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 수리 메모리에 스페어 피봇 고장에 관한 정보를 저장하고, 대상 메모리의 스페어 라인에 논 스페어 피봇 고장에 관한 정보를 저장하고, 수리 메모리 및 대상 메모리의 스페어 라인을 분석하여 대상 메모리의 수리 솔루션을 제공함으로써, 하드웨어 오버헤드를 감소시키고 100%의 수리 효율을 달성할 수 있는 효과가 있다.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.
도 1은 본 발명의 일 실시예에 따른 BISR을 예시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 메모리 분석 장치를 예시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 메모리 분석 장치가 수집하는 고장 메모리의 고장 정보를 예시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 메모리 분석 장치의 수리 메모리를 예시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 메모리 분석 장치가 이용하는 대상 메모리의 스페어 라인을 예시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 메모리 분석 장치가 수집한 고장 메모리의 고장 정보를 예시한 도면이다.
도 7 내지 도 9는 본 발명의 일 실시예에 따른 메모리 분석 장치가 고장 정보를 수집하는 동작을 예시한 도면이다.
도 10 내지 도 11은 본 발명의 일 실시예에 따른 메모리 분석 장치가 스페어 피봇 고장을 확장하는 동작을 예시한 도면이다.
도 12는 본 발명의 일 실시예에 따른 메모리 분석 장치의 수리 메모리를 예시한 도면이다.
도 13은 본 발명의 일 실시예에 따른 메모리 분석 장치가 수리 솔루션을 찾는 동작을 예시한 도면이다.
도 14는 본 발명의 일 실시예에 따른 메모리 분석 장치가 수집한 고장 메모리의 고장 정보를 예시한 도면이다.
도 15는 본 발명의 일 실시예에 따른 메모리 분석 장치가 테일 고장을 수리 메모리에 저장하는 동작을 예시한 도면이다.
도 16은 본 발명의 일 실시예에 따른 메모리 분석 장치가 수리 솔루션을 찾는 동작을 예시한 도면이다.
도 17은 본 발명의 다른 실시예에 따른 메모리 분석 방법을 예시한 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 메모리 분석 장치를 예시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 메모리 분석 장치가 수집하는 고장 메모리의 고장 정보를 예시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 메모리 분석 장치의 수리 메모리를 예시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 메모리 분석 장치가 이용하는 대상 메모리의 스페어 라인을 예시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 메모리 분석 장치가 수집한 고장 메모리의 고장 정보를 예시한 도면이다.
도 7 내지 도 9는 본 발명의 일 실시예에 따른 메모리 분석 장치가 고장 정보를 수집하는 동작을 예시한 도면이다.
도 10 내지 도 11은 본 발명의 일 실시예에 따른 메모리 분석 장치가 스페어 피봇 고장을 확장하는 동작을 예시한 도면이다.
도 12는 본 발명의 일 실시예에 따른 메모리 분석 장치의 수리 메모리를 예시한 도면이다.
도 13은 본 발명의 일 실시예에 따른 메모리 분석 장치가 수리 솔루션을 찾는 동작을 예시한 도면이다.
도 14는 본 발명의 일 실시예에 따른 메모리 분석 장치가 수집한 고장 메모리의 고장 정보를 예시한 도면이다.
도 15는 본 발명의 일 실시예에 따른 메모리 분석 장치가 테일 고장을 수리 메모리에 저장하는 동작을 예시한 도면이다.
도 16은 본 발명의 일 실시예에 따른 메모리 분석 장치가 수리 솔루션을 찾는 동작을 예시한 도면이다.
도 17은 본 발명의 다른 실시예에 따른 메모리 분석 방법을 예시한 흐름도이다.
이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.
도 1에서는 여분의 셀을 이용한 메모리 수리(Built-In Self-Repair, BISR) 방식이 도시되어 있다. BIST(Built-In Self-Test) 모듈은 테스트 회로를 테스트하기 위한 패턴을 자동적으로 생성(Pattern Generation)하여 테스트 회로에 자동적으로 입력시킨 후, 테스트 패턴과 테스트 후 결과 값이 사용자가 원하는 결과 값과 비교하여 회로의 고장을 판단한다. BIRA(Built-In Redundancy Analysis) 모듈은 BIST 모듈이 고장난 부분을 찾아낸 후, 고장난 정보를 이용하여 여분의 메모리에 어떻게 재배치할 것인지 판단한다. BISR는 재배치 정보를 이용하여 사용자가 고장난 주소로 데이터를 읽거나 쓰기를 할 때 재배치 정보를 이용하여 여분의 메모리로 대체함으로써, 사용자는 고장이 없는 메모리를 사용하는 것과 같이 메모리를 사용할 수 있다.
도 2는 메모리 분석 장치를 예시한 블록도이다. 도 2에 도시한 바와 같이, 메모리 분석 장치(100)는 고장 정보 수집부(110), 고장 정보 저장부(120), 및 수리 솔루션 제공부(130)를 포함한다. 메모리 분석 장치(100)는 도 2에서 예시적으로 도시한 다양한 구성요소들 중에서 일부 구성요소를 생략하거나 다른 구성요소를 추가로 포함할 수 있다.
고장 정보 수집부(110)는 대상 메모리에 대하여 스페어 피봇(Spare Pivot) 고장에 관한 정보 및 논 스페어 피봇(Non-Spare Pivot) 고장에 관한 정보를 수집한다.
스페어 피봇 고장들이 서로 행과 열 주소를 공유하지 않는 성질을 가지고 있기 때문에 논 스페어 피봇 고장으로 분류된 고장들은 반드시 적어도 하나의 스페어 피봇 고장과 행 또는 열 주소를 공유한다. 적어도 하나의 스페어 피봇 고장을 수리하려면, 연계된 논 스페어 피봇 고장이 같은 행 라인에 있는 지 또는 같은 열 라인에 있는 지 여부가 여분 스페어 라인을 할당하는 데 중요한 역할을 한다. 특정 종류의 논 스페어 피봇 고장들은 하나의 스페어 피봇 고장과 행 라인을 공유하는 동시에 다른 스페어 피봇 고장과 열 라인을 공유함으로써 수리 연산을 복잡하게 만든다.
스페어 피봇 고장은 서로 행 주소와 열 주소를 공유하지 않는 고장이고, 논 스페어 피봇 고장은 크로스 고장(Cross Fault) 및 테일 고장(Tail Fault)으로 구분된다. 크로스 고장은 하나의 스페어 피봇 고장과 행 라인을 공유하면서 동시에 다른 스페어 피봇 고장과 열 라인을 공유하는 논 스페어 피봇 고장이고, 테일 고장은 상기 크로스 고장이 아닌 논 스페어 피봇 고장으로 정의된다. 도 3에서는 고장 메모리가 예시적으로 도시되어 있으며, 메모리 행렬에서 동일한 고장 위치라고 하더라도 고장이 발견되는 순서에 따라 스페어 피봇 고장이 되기도 하고, 논 스페어 피봇 고장이 되기도 한다. 즉, 고장 메모리에 고장들이 같은 분포를 가지며 존재하더라도 이들 고장이 발견되는 순서에 따라 스페어 피봇 고장의 주소 및 수량이 달라진다.
도 3을 참조하면, 고장 메모리는 8x8 사이즈의 메모리로써 (1, 4), (2, 1), (2, 3), (5, 1), (5, 3), (5, 7), (7, 4), (7, 7)의 총 8개의 고장이 존재한다. 이 고장들을 수리하기 위해 사용 가능한 여분의 행 스페어 라인이 2개, 여분의 열 스페어 라인이 2개 준비되어 있다. 고장이 발생한 셀을 수리할 때 여분의 스페어 라인이 라인 형태로 대체되기 때문에 도 3의 고장 메모리를 수리하기 위해서는 2개의 행 스페어 라인, 2개의 열 스페어 라인이 어떤 방식으로 대체되어야 하는지에 대한 수리 알고리즘이 필요하다.
고장 정보 저장부(120)는 수리 메모리에 스페어 피봇 고장에 관한 정보를 저장한다.
도 4에서는 수리 메모리가 도시되어 있다. 도 4를 참조하면, 수리 메모리는 스페어 피봇 영역, 크로스 고장 영역, 솔루션(Solution) 영역으로 구분된다. 스페어 피봇 영역에는 스페어 피봇 고장에 관한 주소 정보 또는 테일 고장에 관한 정보가 저장된다. 크로스 고장 영역에는 스페어 피봇 고장 및 크로스 고장 간의 위치 관계가 저장된다. 솔루션 영역에는 솔루션을 나타내는 플래그가 저장된다. 수리 메모리는 내용 주소화 메모리(Content Addressable Memory, CAM)로 구현될 수 있다. 메모리 분석 장치(100)는 100%의 수리 효율을 달성하기 위하여 CAM에는 최소한의 정보만을 담고 나머지 고장 정보들을 수리에 사용되기 전의 메모리의 여분 셀에 저장한다.
고장 정보 저장부(120)는 대상 메모리의 스페어 라인에 논 스페어 피봇 고장에 관한 정보를 저장한다.
도 5에서는 대상 메모리의 스페어 라인이 도시되어 있다. 메모리의 구조 상 메모리의 행 라인이 접근 및 사용이 용이하기 때문에 행 스페어 라인을 사용하여 고장 주소들을 저장할 수 있다. 여분의 행 스페어 라인의 수를 Rs, 여분의 열 스페어 라인의 수를 Cs라고 하면, 스페어 피봇 고장은 최대 Rs+Cs 개 존재할 수 있다. Rs+Cs를 k라고 정의한다(k=Rs+Cs). 고장 메모리에 발생한 스페어 피봇 고장들을 차례대로 (R1, C1), (R2, C2), ... , (Rk, Ck)라고 하면, 최대 k개의 스페어 피봇 고장이 발생할 수 있다. 각각의 스페어 피봇 고장과 행 주소 또는 열 주소를 공유하는 논 스페어 피봇 고장들이 존재할 수 있다. 즉, (Rx, Cx)의 주소를 가지는 스페어 피봇 고장과 행 주소를 공유하는 논 스페어 피봇 고장들은 (Rx, Cx_1), ... , (Rx, Cx_Cs)가 존재할 수 있다. 이들 고장의 열 주소만을 Rx area에 차례대로 저장한다. 마찬가지로 (Rx, Cx)의 주소를 가지는 스페어 피봇 고장과 열 주소를 공유하는 논 스페어 피봇 고장들의 행 주소만을 Cx area에 차례대로 저장한다.
수리 솔루션 제공부(130)는 수리 메모리 및 대상 메모리의 스페어 라인을 분석하여 대상 메모리의 수리 솔루션을 제공한다. 고장 정보 분석 과정에서 해당 주소가 솔루션임이 밝혀지면 관련 비트(bit)를 1로 변환한다.
이하에서는 도 6 내지 도 13을 참조하여 메모리 분석 장치가 대상 메모리의 스페어 피봇 고장 및 크로스 고장을 분석하는 동작을 설명하기로 한다.
도 6에서는 수집한 고장 메모리의 고장 정보가 도시되어 있다. #1(2, 1), #2(5, 3), #3(5, 7), #4(7, 4), #5(7, 7), #6(1, 4), #7(2, 3), #8(5, 1)의 순서대로 발견되면, 초기의 스페어 피봇 고장은 #1(2, 1), #2(5, 3), #4(7, 4)이고, 초기의 논 스페어 피봇 고장은 #3(5, 7), #5(7, 7), #6(1, 4), #7(2, 3), #8(5, 1)이 된다.
도 7 내지 도 9에서는 도 6의 순서대로 고장들이 발견될 때 수리 메모리 및 대상 메모리의 스페어 라인에 고장이 저장되는 과정을 나타낸다. 먼저 #1(2, 1)이 발견되었을 때 이미 저장되어 있는 고장이 없기 때문에 #1(2, 1)은 새로운 행과 열 주소를 가지며 스페어 피봇 고장으로 분류된다. 수리 메모리의 (R1, C1) 칸의 enable flag를 1로 올리고 행 주소 2와 열 주소 1을 각각의 스페어 피봇 영역의 각 위치에 저장하게 된다. 두 번째로 #2(5, 3)이 발견되었을 때 이미 저장된 (2, 1)과 (5, 3)은 서로 행과 열 주소를 모두 공유하지 않기 때문에 (5, 3)은 두 번째 스페어 피봇 고장으로 설정되고 해당 정보는 스페어 피봇 영역에 저장된다. 세 번째로 #3(5, 7)이 발견되었을 때 (5, 7)은 두 번째 스페어 피봇 고장인 (5, 3)과 행 라인을 공유하기 때문에 논 스페어 피봇 고장으로 분류되며 열 주소 7이 스페어 라인의 R2 area에 저장된다. 네 번째로 #4(7, 4)가 들어오면 기존에 저장된 스페어 피봇 고장인 (2, 1), (5, 3)과 행 주소, 열 주소를 모두 공유하지 않기 때문에 세 번째 스페어 피봇 고장으로 지정되며 해당 주소 정보가 스페어 피봇 영역에 저장된다. 다섯 번째로 발견된 #5(7, 7), 여섯 번째로 발견된 #6(1, 4) 고장들은 세 번째 스페어 피봇 고장인 #3(7, 4)와 각각 행 주소, 열 주소를 공유하기 때문에 열 주소 7은 R3 area에, 행 주소 1은 C3 area에 저장된다. 일곱 번째로 발견된 #7(2, 3) 고장, 여덟 번째로 발견된 #8(5, 1) 고장들은 이들은 (2, 1), (5, 3)과 동시에 연관된 논 스페어 피봇 고장으로써 크로스 고장에 해당하게 된다. 따라서 일곱 번째 고장의 행 주소 2는 C2 area에, 열 주소 3은 R1 area에 저장된다. 여덟 번째 고장의 행 주소 5는 C1 area, 열 주소 1은 R2 area에 저장된다.
고장 정보 수집 단계가 끝나면 고장 정보 분석 단계가 시작되기 전에 스페어 피봇 확장 과정을 거친다.
도 10 내지 도 11은 메모리 분석 장치가 스페어 피봇 고장을 확장하는 동작을 예시한 도면이다.
도 10을 참조하면, 고장 정보 저장부는 스페어 피봇 고장의 개수가 스페어 라인의 개수보다 적으면, 스페어 피봇 고장의 개수를 확장하여 스페어 라인을 갱신한다. 고장 정보 저장부는 하나의 스페어 피봇 고장이 속한 행 라인에 다른 스페어 피봇 고장과 열 주소를 공유하지 않는 제1 논 스페어 피봇 고장이 존재하고, 하나의 스페어 피봇 고장이 속한 열 라인에 다른 스페어 피봇 고장과 행 주소를 공유하지 않는 제2 논 스페어 피봇 고장이 존재하면, 하나의 스페어 피봇 고장을 논 스페어 피봇 고장으로 변경하고, 제1 논 스페어 피봇 고장 및 제2 논 스페어 피봇 고장을 두 개의 스페어 피봇 고장으로 변경한다.
도 6의 고장은 #1(2, 1), #2(5, 3), #3(5, 7), #4(7, 4), #5(7, 7), #6(1, 4), #7(2, 3), #8(5, 1)의 순서대로 발견되는 데 초기의 스페어 피봇 고장은 #1(2, 1), #2(5, 3), #4(7, 4)이다. 하지만 고장을 분석하는 데에 있어 스페어 피봇 고장의 수가 많은 것이 적은 것보다 수리 솔루션을 찾는 경우의 수를 줄여주기 때문에 본 발명에서는 스페어 피봇 고장 확장을 통해 스페어 피봇 고장의 수량을 증가시킨다.
도 6의 #4(7, 4)는 같은 행 라인에 #5(7, 7) 고장이 존재하는데 이 때 열 주소 5는 다른 어떤 스페어 피봇 고장도 가지지 않은 주소이며 또한 같은 열 라인에 #6(1, 4) 고장의 행 주소 1은 다른 어떤 스페어 피봇 고장도 가지지 않은 주소이기 때문에 해당 조건을 만족한다. #4(7, 4) 대신에 #5(7, 7)와 #6(1, 4)가 새로운 스페어 피봇 고장으로 대체된다. 따라서 도 10의 최종 스페어 피봇 고장은 #1(2, 1), #2(5, 3), #6(1, 4), #5(7, 7)이 되고, 최종 크로스 고장은 #3(5, 7), #4(7, 4), #7(2, 3), #8(5, 1)이 된다.
스페어 피봇 확장 과정에 따라 스페어 피봇 고장의 개수가 늘어나면 관련 정보들을 수정해서 저장한다. 도 12를 참조하면, 스페어 피봇 고장들 (2, 1), (5, 3), (1, 4), (7, 7)의 위치 정보와 크로스 고장인 (5, 1), (2, 3), (5, 7), (7, 4)의 고장 위치 정보가 수리 메모리의 크로스 영역에 표시된다.
고장 정보 저장부는 솔루션 영역에 머스트 리페어(Must Repair)에 관한 정보를 저장한다. 행 라인에 존재하는 고장은 행 스페어 라인 또는 열 스페어 라인으로 수리할 수 있다. 만약, 행 라인에 존재하는 고장의 수가 사용 가능한 열 스페어 라인의 수보다 크면, 행 스페어 라인으로 수리해야 한다. 이러한 스페어 라인을 머스트 리페어 라인이라고 한다. 열 라인에 존재하는 고장 역시 마찬가지이다. 라인의 고장의 수와 사용 가능한 스페어 라인의 수를 분석하여 머스트 리페어 라인을 찾는다.
두 번째 스페어 고장인 #2(5, 3)의 경우 같은 행 라인에 총 세 개의 고장이 존재하게 되는데 준비된 두 개의 여분 열 스페어 라인을 모두 배치하더라도 세 개의 고장을 동시에 고칠 수 없으므로 반드시 여분 행 스페어 라인으로 고쳐야만 한다. 고장 정보 저장부는 (5, 3)이 위치한 곳의 솔루션 영역에 Row solution bit를 1로 변환시킨다.
도 13은 수리 메모리에 저장된 고장 정보를 분석하는 전역조사를 예시한 도면이다.
수리 솔루션 제공부는 솔루션 영역에 저장된 정보를 기반으로 수리 메모리의 크로스 영역에 저장된 정보 중에서 사용 가능한 스페어 라인을 만족하는 수리 조건을 판단하여 솔루션 영역을 갱신한다.
도 13을 참조하면, Rs = 2, Cs = 2인 고장 메모리의 구조이므로 존재할 수 있는 최대의 스페어 피봇 고장의 수는 4개인데 예시된 고장 메모리는 총 4개의 스페어 피봇 고장이 꽉 차있으므로 여분의 스페어 라인은 반드시 각 스페어 피봇 고장에 하나씩 배치된다. 머스트 리페어(must-repair) 분석에 따라 두 번째 spare pivot 고장 (5, 3)은 여분의 행 스페어 라인이 배치되어야 한다는 사실을 알고 있다. 따라서 이 때 여분의 열 스페어 라인 두 개가 스페어 피봇 고장의 열 주소인 1, 4, 7에 배치되는 경우의 수는 총 3가지이며 이 3가지의 경우의 수가 도 13에 나타나 있다.
먼저 열 주소 1, 4에 여분의 열 스페어 라인이 배치된 경우에 크로스 영역을 살펴보면 크로스 고장들 중 (2, 3)과 (7, 7)이 아직 수리되지 않았으며 이 둘을 수리하기 위해 필요한 여분 행 스페어 라인의 수는 두 개가 되는데 남은 여분 행 스페어 라인의 수가 하나이므로 열 주소 1, 4에 여분 열 스페어 라인을 배치하면 고장 메모리를 고칠 수 없다는 결론에 도달한다. 마찬가지로 열 주소 1, 7에 여분 열 스페어 라인을 배치하면 필요한 여분 행 스페어 라인의 수는 세 개가 되어 고장 메모리를 수리할 수 없다. 반면 열 주소 4, 7에 여분 열 스페어 라인을 배치하면 남은 하나의 행 스페어 라인으로 남은 크로스 고장 (2, 1), (2, 3)을 모두 고칠 수 있기 때문에 해당 고장 메모리를 수리할 수 있다. 따라서 최종 수리 솔루션은 행 주소 2, 5를 여분 행 스페어 라인으로 고치고 열 주소 4, 7을 여분 열 스페어 라인으로 고치는 것이 된다.
이하에서는 도 14 내지 도 16을 참조하여 도 6의 고장 발견 순서와 다른 순서로 발견된 고장에 대하여, 메모리 분석 장치가 대상 메모리의 스페어 피봇 고장, 크로스 고장, 및 테일 고장을 분석하는 동작을 설명하기로 한다.
도 14에서는 수집한 고장 메모리의 고장 정보가 도시되어 있다. #1(2, 1), #2(2, 3), #3(7, 4), #4(1, 4), #5(5, 7), #6(7, 7), #7(5, 1), #8(5, 3)의 순서대로 발견되면, 초기의 스페어 피봇 고장은 #1(2, 1), #3(7, 4), #7(5, 7)이고, 초기의 논 스페어 피봇 고장은 #2(2, 3), #4(1, 4), #5(5, 7), #6(7, 7), #8(5, 3)이 된다. 도 6의 여분의 행 스페어 라인 2개 및 여분의 열 스페어 라인 2개와 달리, 도 14의 대상 메모리는 여분 열 스페어 라인이 존재하지 않고 여분 행 스페어 라인만 4개 존재한다고 가정한다.
초기 스페어 피봇 고장은 #1(2, 1), #3(7, 4), #7(5, 7) 세 개가 존재한다. 총 스페어 피봇 고장의 수가 3개로 최대 존재 가능한 스페어 라인 4개보다 작기 때문에 스페어 피봇 영역에 자리가 남는다. 스페어 피봇 고장에만 스페어 라인이 배치되지 않고, 테일 고장을 고치기 위해 스페어 라인을 배치할 수 있는 경우의 수가 발생한다. 즉, 분석 과정에서 경우의 수가 늘어나게 된다. 도 14에서 #4(1, 4)는 #3(7, 4)와 열 주소를 공유하는 테일 고장인데 해당 구조에서 여분의 열 스페어 라인이 0개이기 때문에 (1, 4)를 열 스페어 라인으로 고치는 것이 불가능하다.
고장 정보 저장부는 스페어 피봇 고장의 개수가 스페어 라인의 개수보다 적으면, 테일 고장에 관한 정보를 스페어 피봇 영역에 저장하여 스페어 피봇 영역을 갱신한다. 고장 정보 저장부는 솔루션 영역에 머스트 리페어(Must Repair)에 관한 정보 및/또는 테일 고장에 관한 정보를 저장한다.
도 15를 참조하면, (1, 4)의 행 주소인 1을 스페어 피봇 영역과 크로스 영역에 추가하여 가지고 있는 행 스페어 라인으로 고장 메모리를 수리할 수 있는지 탐색하는 과정을 거치게 된다. 머스트 리페어 분석과 테일 고장 #2(2, 3)을 고치기 위해서는 행 주소 5와 2가 각각 수리되어야 하므로 솔루션 영역에 미리 표시된다.
수리 솔루션 제공부는 솔루션 영역에 저장된 정보를 기반으로 수리 메모리의 크로스 영역에 저장된 정보 중에서 사용 가능한 스페어 라인을 만족하는 수리 조건을 판단하여 솔루션 영역을 갱신한다.
도 16을 참조하면, 표시되고 남은 크로스 영역에서 행 주소 7과 1이 남은 두 개의 여분 행 스페어 라인으로 수리될 수 있기 때문에 해당 고장 메모리는 행 주소 2, 7, 5, 1을 네 개의 여분 행 스페어 라인으로 수리가 가능한다.
메모리 분석 장치에 포함된 구성요소들이 도 1 및 도 2에서는 분리되어 도시되어 있으나, 복수의 구성요소들은 상호 결합되어 적어도 하나의 모듈로 구현될 수 있다. 구성요소들은 장치 내부의 소프트웨어적인 모듈 또는 하드웨어적인 모듈을 연결하는 통신 경로에 연결되어 상호 간에 유기적으로 동작한다. 이러한 구성요소들은 하나 이상의 통신 버스 또는 신호선을 이용하여 통신한다.
메모리 분석 장치는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.
메모리 분석 장치는 하드웨어적 요소가 마련된 컴퓨팅 디바이스에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.
도 17은 본 발명의 다른 실시예에 따른 메모리 분석 방법을 예시한 흐름도이다. 메모리 분석 방법은 메모리 분석 장치에 의하여 수행될 수 있으며, 메모리 분석 장치가 수행하는 동작에 관한 상세한 설명과 중복되는 설명은 생략하기로 한다.
단계 S210에서, 메모리 분석 장치는 대상 메모리에 대하여 스페어 피봇(Spare Pivot) 고장에 관한 정보 및 논 스페어 피봇(Non-Spare Pivot) 고장에 관한 정보를 수집한다. 스페어 피봇 고장은 서로 행 주소와 열 주소를 공유하지 않는 고장이고, 논 스페어 피봇 고장은 크로스 고장(Cross Fault) 및 테일 고장(Tail Fault)으로 구분된다. 크로스 고장은 하나의 스페어 피봇 고장과 행 라인을 공유하면서 동시에 다른 스페어 피봇 고장과 열 라인을 공유하는 논 스페어 피봇 고장이고, 테일 고장은 상기 크로스 고장이 아닌 논 스페어 피봇 고장이다.
단계 S220에서, 메모리 분석 장치는 수리 메모리에 스페어 피봇 고장에 관한 정보를 저장하고, 대상 메모리의 스페어 라인에 논 스페어 피봇 고장에 관한 정보를 저장하여, 고장 정보를 저장한다. 수리 메모리는 스페어 피봇 영역, 크로스 고장 영역, 솔루션(Solution) 영역으로 구분된다. 스페어 피봇 영역에 스페어 피봇 고장에 관한 주소 정보 또는 테일 고장에 관한 정보가 저장된다. 크로스 고장 영역에 스페어 피봇 고장 및 크로스 고장 간의 위치 관계가 저장된다. 솔루션 영역에 솔루션을 나타내는 플래그가 저장된다. 수리 메모리는 내용 주소화 메모리(Content Addressable Memory, CAM)로 구현될 수 있다.
고장 정보를 저장하는 단계(S220)는 스페어 피봇 고장의 개수가 스페어 라인의 개수보다 적으면, 스페어 피봇 고장의 개수를 확장하여 스페어 라인을 갱신한다.
고장 정보를 저장하는 단계(S220)는 하나의 스페어 피봇 고장이 속한 행 라인에 다른 스페어 피봇 고장과 열 주소를 공유하지 않는 제1 논 스페어 피봇 고장이 존재하고, 하나의 스페어 피봇 고장이 속한 열 라인에 다른 스페어 피봇 고장과 행 주소를 공유하지 않는 제2 논 스페어 피봇 고장이 존재하면, 하나의 스페어 피봇 고장을 논 스페어 피봇 고장으로 변경하고, 제1 논 스페어 피봇 고장 및 제2 논 스페어 피봇 고장을 두 개의 스페어 피봇 고장으로 변경한다.
고장 정보를 저장하는 단계(S220)는 스페어 피봇 고장의 개수가 스페어 라인의 개수보다 적으면, 테일 고장에 관한 정보를 스페어 피봇 영역에 저장하여 스페어 피봇 영역을 갱신한다.
고장 정보를 저장하는 단계(S220)는 솔루션 영역에 머스트 리페어(Must Repair)에 관한 정보 및/또는 테일 고장에 관한 정보를 저장한다.
단계 S230에서, 메모리 분석 장치는 수리 메모리 및 대상 메모리의 스페어 라인을 분석하여 대상 메모리의 수리 솔루션을 제공한다. 대상 메모리의 수리 솔루션을 제공하는 단계(S230)는 솔루션 영역에 저장된 정보를 기반으로 수리 메모리의 크로스 영역에 저장된 정보 중에서 사용 가능한 스페어 라인을 만족하는 수리 조건을 판단하여 솔루션 영역을 갱신한다.
도 17에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 17에 기재된 순서를 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.
본 실시예들에 따른 동작은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능한 매체에 기록될 수 있다. 컴퓨터 판독 가능한 매체는 실행을 위해 프로세서에 명령어를 제공하는 데 참여한 임의의 매체를 나타낸다. 컴퓨터 판독 가능한 매체는 프로그램 명령, 데이터 파일, 데이터 구조 또는 이들의 조합을 포함할 수 있다. 예를 들면, 자기 매체, 광기록 매체, 메모리 등이 있을 수 있다. 컴퓨터 프로그램은 네트워크로 연결된 컴퓨터 시스템 상에 분산되어 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다. 본 실시예를 구현하기 위한 기능적인(Functional) 프로그램, 코드, 및 코드 세그먼트들은 본 실시예가 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있을 것이다.
본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 분석 장치
110: 고장 정보 수집부
120: 고장 정보 저장부
130: 수리 솔루션 제공부
110: 고장 정보 수집부
120: 고장 정보 저장부
130: 수리 솔루션 제공부
Claims (18)
- 메모리 분석 장치에 의한 메모리 분석 방법에 있어서,
대상 메모리에 대하여 스페어 피봇(Spare Pivot) 고장에 관한 정보 및 논 스페어 피봇(Non-Spare Pivot) 고장에 관한 정보를 수집하는 단계;
수리 메모리에 상기 스페어 피봇 고장에 관한 정보를 저장하고, 상기 대상 메모리의 스페어 라인에 상기 논 스페어 피봇 고장에 관한 정보를 저장하여, 고장 정보를 저장하는 단계; 및
상기 수리 메모리 및 상기 대상 메모리의 스페어 라인을 분석하여 상기 대상 메모리의 수리 솔루션을 제공하는 단계
를 포함하는 메모리 분석 방법. - 제1항에 있어서,
상기 스페어 피봇 고장은 서로 행 주소와 열 주소를 공유하지 않는 고장이고, 상기 논 스페어 피봇 고장은 크로스 고장(Cross Fault) 및 테일 고장(Tail Fault)으로 구분되며, 상기 크로스 고장은 하나의 스페어 피봇 고장과 행 라인을 공유하면서 동시에 다른 스페어 피봇 고장과 열 라인을 공유하는 논 스페어 피봇 고장이고, 상기 테일 고장은 상기 크로스 고장이 아닌 논 스페어 피봇 고장인 것을 특징으로 하는 메모리 분석 방법. - 제2항에 있어서,
상기 수리 메모리는 스페어 피봇 영역, 크로스 고장 영역, 솔루션(Solution) 영역으로 구분되며, 상기 스페어 피봇 영역에 상기 스페어 피봇 고장에 관한 주소 정보 또는 상기 테일 고장에 관한 정보가 저장되고, 상기 크로스 고장 영역에 상기 스페어 피봇 고장 및 상기 크로스 고장 간의 위치 관계가 저장되고, 상기 솔루션 영역에 솔루션을 나타내는 플래그가 저장되는 것을 특징으로 하는 메모리 분석 방법. - 제3항에 있어서,
상기 수리 메모리는 내용 주소화 메모리(Content Addressable Memory, CAM)로 구현된 것을 특징으로 하는 메모리 분석 방법. - 제3항에 있어서,
상기 고장 정보를 저장하는 단계는,
상기 스페어 피봇 고장의 개수가 상기 스페어 라인의 개수보다 적으면, 상기 스페어 피봇 고장의 개수를 확장하여 상기 스페어 라인을 갱신하는 것을 특징으로 하는 메모리 분석 방법. - 제5항에 있어서,
상기 고장 정보를 저장하는 단계는,
하나의 스페어 피봇 고장이 속한 행 라인에 다른 스페어 피봇 고장과 열 주소를 공유하지 않는 제1 논 스페어 피봇 고장이 존재하고, 상기 하나의 스페어 피봇 고장이 속한 열 라인에 다른 스페어 피봇 고장과 행 주소를 공유하지 않는 제2 논 스페어 피봇 고장이 존재하면, 상기 하나의 스페어 피봇 고장을 논 스페어 피봇 고장으로 변경하고, 상기 제1 논 스페어 피봇 고장 및 상기 제2 논 스페어 피봇 고장을 두 개의 스페어 피봇 고장으로 변경하는 것을 특징으로 하는 메모리 분석 방법. - 제3항에 있어서,
상기 고장 정보를 저장하는 단계는,
상기 스페어 피봇 고장의 개수가 상기 스페어 라인의 개수보다 적으면, 상기 테일 고장에 관한 정보를 상기 스페어 피봇 영역에 저장하여 상기 스페어 피봇 영역을 갱신하는 것을 특징으로 하는 메모리 분석 방법. - 제3항에 있어서,
상기 고장 정보를 저장하는 단계는,
상기 솔루션 영역에 머스트 리페어(Must Repair)에 관한 정보 및/또는 테일 고장에 관한 정보를 저장하는 것을 특징으로 하는 메모리 분석 방법. - 제3항에 있어서,
상기 대상 메모리의 수리 솔루션을 제공하는 단계는,
상기 솔루션 영역에 저장된 정보를 기반으로 상기 수리 메모리의 크로스 영역에 저장된 정보 중에서 사용 가능한 스페어 라인을 만족하는 수리 조건을 판단하여 상기 솔루션 영역을 갱신하는 것을 특징으로 하는 메모리 분석 방법. - 대상 메모리에 대하여 스페어 피봇(Spare Pivot) 고장에 관한 정보 및 논 스페어 피봇(Non-Spare Pivot) 고장에 관한 정보를 수집하는 고장 정보 수집부;
수리 메모리에 상기 스페어 피봇 고장에 관한 정보를 저장하고, 상기 대상 메모리의 스페어 라인에 상기 논 스페어 피봇 고장에 관한 정보를 저장하여, 고장 정보를 저장하는 고장 정보 저장부; 및
상기 수리 메모리 및 상기 대상 메모리의 스페어 라인을 분석하여 상기 대상 메모리의 수리 솔루션을 제공하는 수리 솔루션 제공부
를 포함하는 메모리 분석 장치. - 제10항에 있어서,
상기 스페어 피봇 고장은 서로 행 주소와 열 주소를 공유하지 않는 고장이고, 상기 논 스페어 피봇 고장은 크로스 고장(Cross Fault) 및 테일 고장(Tail Fault)으로 구분되며, 상기 크로스 고장은 하나의 스페어 피봇 고장과 행 라인을 공유하면서 동시에 다른 스페어 피봇 고장과 열 라인을 공유하는 논 스페어 피봇 고장이고, 상기 테일 고장은 상기 크로스 고장이 아닌 논 스페어 피봇 고장인 것을 특징으로 하는 메모리 분석 장치. - 제11항에 있어서,
상기 수리 메모리는 스페어 피봇 영역, 크로스 고장 영역, 솔루션(Solution) 영역으로 구분되며, 상기 스페어 피봇 영역에 상기 스페어 피봇 고장에 관한 주소 정보 또는 상기 테일 고장에 관한 정보가 저장되고, 상기 크로스 고장 영역에 상기 스페어 피봇 고장 및 상기 크로스 고장 간의 위치 관계가 저장되고, 상기 솔루션 영역에 솔루션을 나타내는 플래그가 저장되는 것을 특징으로 하는 메모리 분석 장치. - 제12항에 있어서,
상기 수리 메모리는 내용 주소화 메모리(Content Addressable Memory, CAM)로 구현된 것을 특징으로 하는 메모리 분석 장치. - 제12항에 있어서,
상기 고장 정보 저장부는,
상기 스페어 피봇 고장의 개수가 상기 스페어 라인의 개수보다 적으면, 상기 스페어 피봇 고장의 개수를 확장하여 상기 스페어 라인을 갱신하는 것을 특징으로 하는 메모리 분석 장치. - 제14항에 있어서,
상기 고장 정보 저장부는,
하나의 스페어 피봇 고장이 속한 행 라인에 다른 스페어 피봇 고장과 열 주소를 공유하지 않는 제1 논 스페어 피봇 고장이 존재하고, 상기 하나의 스페어 피봇 고장이 속한 열 라인에 다른 스페어 피봇 고장과 행 주소를 공유하지 않는 제2 논 스페어 피봇 고장이 존재하면, 상기 하나의 스페어 피봇 고장을 논 스페어 피봇 고장으로 변경하고, 상기 제1 논 스페어 피봇 고장 및 상기 제2 논 스페어 피봇 고장을 두 개의 스페어 피봇 고장으로 변경하는 것을 특징으로 하는 메모리 분석 장치. - 제12항에 있어서,
상기 고장 정보 저장부는,
상기 스페어 피봇 고장의 개수가 상기 스페어 라인의 개수보다 적으면, 상기 테일 고장에 관한 정보를 상기 스페어 피봇 영역에 저장하여 상기 스페어 피봇 영역을 갱신하는 것을 특징으로 하는 메모리 분석 장치. - 제12항에 있어서,
상기 고장 정보 저장부는,
상기 솔루션 영역에 머스트 리페어(Must Repair)에 관한 정보를 저장하거나 상기 테일 고장에 관한 정보를 저장하는 것을 특징으로 하는 메모리 분석 장치. - 제12항에 있어서,
상기 수리 솔루션 제공부는,
상기 솔루션 영역에 저장된 정보를 기반으로 상기 수리 메모리의 크로스 영역에 저장된 정보 중에서 사용 가능한 스페어 라인을 만족하는 수리 조건을 판단하여 상기 솔루션 영역을 갱신하는 것을 특징으로 하는 메모리 분석 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170161507A KR102026303B1 (ko) | 2017-11-29 | 2017-11-29 | 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170161507A KR102026303B1 (ko) | 2017-11-29 | 2017-11-29 | 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190062879A true KR20190062879A (ko) | 2019-06-07 |
| KR102026303B1 KR102026303B1 (ko) | 2019-09-27 |
Family
ID=66850128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170161507A KR102026303B1 (ko) | 2017-11-29 | 2017-11-29 | 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102026303B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102483739B1 (ko) * | 2021-07-13 | 2022-12-30 | 연세대학교 산학협력단 | Bira cam 구조를 재활용한 dram 기반 포스트 실리콘 디버깅 방법 및 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102388906B1 (ko) | 2019-12-17 | 2022-04-21 | 연세대학교 산학협력단 | 수리 가능 반도체 메모리 선별 장치 및 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101133689B1 (ko) * | 2010-11-23 | 2012-04-24 | 에스케이하이닉스 주식회사 | 리페어 분석 장치 및 방법 |
| KR101373668B1 (ko) * | 2012-06-22 | 2014-03-13 | 연세대학교 산학협력단 | 메모리 수리 장치 및 방법 |
-
2017
- 2017-11-29 KR KR1020170161507A patent/KR102026303B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101133689B1 (ko) * | 2010-11-23 | 2012-04-24 | 에스케이하이닉스 주식회사 | 리페어 분석 장치 및 방법 |
| KR101373668B1 (ko) * | 2012-06-22 | 2014-03-13 | 연세대학교 산학협력단 | 메모리 수리 장치 및 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102483739B1 (ko) * | 2021-07-13 | 2022-12-30 | 연세대학교 산학협력단 | Bira cam 구조를 재활용한 dram 기반 포스트 실리콘 디버깅 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102026303B1 (ko) | 2019-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101374455B1 (ko) | 메모리 에러와 리던던시 | |
| US9372750B2 (en) | Method and apparatus for non-volatile RAM error re-mapping | |
| US8037376B2 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
| US7149921B1 (en) | Apparatus, method, and system to allocate redundant components with subsets of the redundant components | |
| JP3878062B2 (ja) | メモリテスト情報を記憶する方法および装置 | |
| US7856576B2 (en) | Method and system for managing memory transactions for memory repair | |
| TWI630618B (zh) | 用於測試及組裝記憶體模組之系統及方法 | |
| KR20120055213A (ko) | 고장 정보 저장장치 및 저장방법 | |
| US9978463B2 (en) | Semiconductor apparatus and repair method thereof | |
| JP2007220284A (ja) | 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減 | |
| KR101133689B1 (ko) | 리페어 분석 장치 및 방법 | |
| WO2014047225A1 (en) | Substitute redundant memory | |
| US11386973B2 (en) | Method and apparatus for built in redundancy analysis with dynamic fault reconfiguration | |
| KR101545716B1 (ko) | 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩 | |
| KR20140000454A (ko) | 메모리 수리 장치 및 방법 | |
| KR102026303B1 (ko) | 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치 | |
| CN114530189A (zh) | 芯片的修复方法、修复装置、芯片 | |
| JP2007294072A (ja) | 冗長性分析の改善を図るメモリデバイスの欠陥サマリデータの削減 | |
| WO2022217795A1 (zh) | 失效位置的修补方法和装置 | |
| CN110968455B (zh) | 一种非易失性存储器的修复方法及装置 | |
| JP4962277B2 (ja) | 半導体メモリ試験装置 | |
| CN103729260A (zh) | 数据管理/检查方法及相关内容寻址存储器系统 | |
| US20230317198A1 (en) | Dynamic fault clustering method and apparatus | |
| WO2023091130A1 (en) | Logical memory repair with a shared physical memory | |
| KR101545714B1 (ko) | 메모리 수리 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |