JP2007294072A - 冗長性分析の改善を図るメモリデバイスの欠陥サマリデータの削減 - Google Patents

Abstract

【課題】２回のみのパスでエラーデータ画像をスキャンすることによって、エラーデータ画像から疎欠陥情報を抽出する方法及び装置を提供すること。
【解決手段】第一のスキャンパス中には、メモリセルグループ（Ｘ［１］．．Ｘ［Ｍ］）からなる第一の組にて欠陥を求めエラーデータ画像（３０）がスキャンされ、メモリセルグループの各々に見られる欠陥を追跡し、欠陥数が第一の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、これを要修復メモリセルグループとして指定する。第二のスキャンパス中には、メモリセルグループ（Ｙ［１］．．Ｙ［Ｎ］）からなる第二の組にて欠陥を求めエラーデータ画像（３０）がスキャンされ、メモリセルグループの各々に見られる欠陥を追跡し、欠陥数が第二の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、これを要修復メモリセルグループとして指定する。
【選択図】図１

Description

本発明は、冗長性分析の改善を図るメモリデバイスの欠陥サマリデータの削減に関する。

コンピュータは、プログラム命令とデータとを記憶するにあたってランダムアクセスメモリに依存する。コンピュータメモリはメモリセルからなり、ここで各セルは単一のデータビットを記憶する。各々のコンピュータ命令、及び／又はコンピュータデータ素子は通常、バイト（一般的には８ビット）、ワード（一般的にはバイトの倍数）、ブロック（一般的にはワードの倍数）等、同時にアドレスできるビットの集まりに有意義に編成された一組のビットを備える。所与のバイト、ワード、ブロック等（これ以降「バイト」と総称する）の中でのビットの位置は、所定の順序形式に従いバイトの中に位置づけられるビットの値に従いデータまたは命令のバイトに意味が与えられるという点で、重要である。

従ってバイトとワードは通常、アドレスバス、データバス、及びメモリセルイネーブル回路を使用し、単一の実体としてアドレスされる。より具体的には、アドレスバスにはアドレスが置かれ、メモリデバイスのセルはアドレスされるセルに対応する書き込みまたは読み取りイネーブルラインを作動させることによってイネーブルにされ、データは、その操作が書き込み操作であるか、あるいは読み取り操作であるかに応じ、アドレスバスによってアドレスされたセルに書き込まれるか、またはこれから読み取られる。

より速くより高性能というシステムに対する要求に応えるため、ランダムアクセスメモリ（すなわちＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）等、現代のメモリデバイスは非常に高密度である。半導体メモリデバイスはしばしば、その高密度と製造プロセスの限界ゆえに、製造直後にしばしば半導体メモリデバイスの１つ以上のメモリセルに欠陥がでてしまう。

メモリデバイスの製造とテストの間にメモリテストが行われ、ここでメモリデバイスのメモリセルは全てテストされる。典型的なテストでは、メモリアドレスを増やしつつ、または減らしつつ、メモリセルに０と１とを書き込む。メモリサイクル中に同時に書き込まれるか、または読み取られる１と０の集まりは「ベクトル」と呼ぶのが慣例であり、一方、用語「パターン」は一連のベクトルを指す。チェッカーボード、ウォーキング１、及びバタフライパターン等のパターンをメモリ空間に書き込むことをテストに盛り込むことは慣例的である。

上述の通り、個々のメモリセルはテスト中に欠陥となることがある。これらのデバイスの歩留まりを上げるために、製造業者は一般的に、セルの冗長行及び／又は冗長列等、冗長メモリセルグループを導入する。冗長メモリセルグループを、メモリデバイスの中で１つまたは複数の欠陥メモリセルを含む該当メモリセルグループの代わりに代用することはしばしば可能であり、そのようにすることで完全に機能するメモリデバイスを産出する。冗長メモリセルグループは、メモリデバイスの中で１つまたは複数のメモリセル欠陥を有するメモリセルグループに置き換わるため、メモリデバイスの中へマッピングできる。欠陥メモリセルを含む欠陥メモリセルグループを識別し、さらに冗長メモリセルグループをメモリデバイスにて該当する欠陥メモリセルグループにマッピングするプロセスは「冗長性分析」と呼ばれる。

一般的に、所与の単一のメモリセルは、対応するメモリデバイスアドレスの異なる次元成分によって各々アドレスされる、複数の異なるメモリセルグループの一メンバーである。従って単一のメモリセルは、メモリデバイスの異なる次元に沿って編成される複数の異なる使用可能な冗長メモリセルグループの内１つを用いて修復できる。例えば、メモリデバイスは行と列とをなす次元に編成でき、行をなすメモリセルグループと列をなすメモリセルグループとを可能にする。メモリデバイスは、メモリデバイスにて種々の行及び列に置き換わるためマッピングされるいくつかの冗長行といくつかの冗長列とを設けることができる。この例では使用可能な冗長行と冗長列の両方があって、いずれも所与のセルを修復するために使用できる。同じ行に沿って複数の欠陥がある場合には、その複数のメモリセル欠陥を修復するのに、数個の冗長列を使用するより単一の冗長行を使用した方がよく、なぜならその方が効率的であり、また使用できる冗長メモリ行及び列の数には限りがあるからである。例えば、所与のメモリデバイスで欠陥メモリセルを修復するのに、４つの冗長列と４つの冗長行しか使用できないと仮定する。この例で、もしも３つの異なる列にて欠陥を有する行があるなら、冗長列の内３つを使用するか、または冗長行の内ただ１つを使用することにより、その行を修復できる。ただし、もし５つの異なる列にて欠陥を有する行があれば、この行にある欠陥の全てを修復するにあたって使用できる冗長列は足りないため、その行を修復するには冗長行の内１つを利用するしかない。使用できる冗長行の内１つを用いて修復するしかない行は「要修復」行とみなされる。同様に、使用できる冗長列の内１つを用いて修復するしかない列は「要修復」列とみなされる。

所与の行または列が、その行または列にて限界数に相当するメモリセル欠陥が検出されたため「要修復」行または列としてそれぞれ識別されると、所与の行または列にある全メモリセル欠陥は使用可能な冗長行または列によってそれぞれ修復され、このためメモリデバイスの所与の行または列にある残りのまだテストされていないメモリセルで欠陥をさらにテストする、または分析する必要がないことが知られている。

かかるデバイスの製造者であれば、冗長メモリセルグループを使った欠陥メモリセル修復が実際に回路レベルでいかに成し遂げられるかを十分認識しており、当業者にとっては、いくつかの選択的に破棄できる要素がそれらのデバイスに組み込まれ、このような要素が関連回路の内部ロジックを変更するゲーティングを可能にする、と述べるだけで十分である。このような能力を使用して、欠陥回路の代わりになる代替回路へ内部信号を配信するよう導く。

理想的には、メモリテスタは、テスト対象のメモリデバイスで修復の必要性と、要求される修復の位置と、必要とされる修復のタイプとを識別できるべきであり、その上でしかるべき修復ができなければならない。

ある種のメモリテスタでは、時としてエラーキャッチＲＡＭ（ＥＣＲ）と、より一般的には、以下に記載の通り「エラーデータ画像」と呼ばれる、デバイス内容の全ビットマップを捕らえるようにハードウェアが設計されることがある。一般的に、エラーデータ画像は、テスト対象のメモリデバイスに適用されるアドレスと同じアドレスによって、またはこれから導き出されるアドレスによって、アドレスされる。テスト中にメモリデバイスの中のメモリセルの内容が期待した結果に適合、または不適合となると、エラーデータ画像でそのアドレスにある対応するビットは、使用する規約に従い、セットされるか、またはクリアされる。例えば、エラーデータ画像において不適合を表すため「０」を使用でき、適合を表すため「１」を使用できる。エラーと最適な修復方法を見つけるため、エラーデータ画像を分析できる。この方策は、テスト時間を短縮するばかりでなく、分析業務の複雑さをかなり緩和する。

多くの場合、分析時間をさらに短縮するため、メモリデバイスのテスト中には多数の「タグ」画像が生成される。各タグ画像は、メモリデバイスで検出されたメモリセル欠陥をそれぞれの単一メモリデバイス次元の上にマッピングする。上の例で、１つのタグ画像は欠陥行のマップを含んでもよく、別のタグ画像は欠陥列のマップを含んでもよい。行タグの中で、１つの位置は、メモリデバイスの対応する行のメモリセルのいずれかでエラーがあったか否かを指示するフラグを含むことができる。同様に、列タグの中で、１つの位置は、メモリデバイスの対応する列のメモリセルのいずれかでエラーがあったか否かを指示するフラグを含むことができる。タグ画像では単一のメモリ位置（通常はわずか１ビットのサイズ）を使ってメモリデバイスの全行または列を表すため、タグ画像は完全エラーデータ画像よりかなり小さく、欠陥を有するメモリセルグループがどれであるかを（上の例ではどの行及びどの列であるかを）速やかに識別することを可能にする。タグ画像は、インデックスが付された検出済みイベントの集まりを以降の検査のため記憶する働きをする。

図１は、従来のメモリテスト構成のブロック図である。メモリテスタ４は、メモリＤＵＴ２のメモリセルのいずれかで欠陥を検出するため、テスト対象メモリデバイス（ＤＵＴ）２に一連のテストベクトル３を適用する。ＤＵＴ２は、行（［０．．Ｘ−１］）からなるメモリセルグループと列（［０．．Ｙ−１］）からなるメモリセルグループとに配置されたメモリセル２ａの配列を含む。従来、メモリＤＵＴ２の各メモリセルに対応するビットを記憶するため、テスト対象メモリデバイス（ＤＵＴ）２と同じサイズ（すなわち同数の行及び列）で、且つこれと同じ方法でアドレスされる、エラーデータ画像６が提供される。従来、エラーデータ画像６のビットセルにおける値０は、メモリＤＵＴ２で対応するビットセル２ａのテスト中に欠陥が生じたことを指示し、他方１は、メモリＤＵＴ２で対応するビットセル２ａにて欠陥が検出されなかったことを指示する。勿論、メモリＤＵＴ２で対応するビットセルの合格または不合格を指示するため別の規約を使用することもできる。

行８（［０．．Ｍ−１］）からなる一組の冗長メモリセルグループと、列１０（［０．．Ｎ−１］）からなる一組の冗長メモリセルグループとを、対応する行及び列アドレスによってアドレスされるＤＵＴ２のメモリセル２ａにて検出される欠陥の修復に用いるため実施できる。

タグ画像１４、１２は、エラーデータ画像６の分析の際、メモリＤＵＴで検出された欠陥をいかに修復するべきかを判断するために役立てることができる。従来、行及び列タグ画像１４、１２は、ＤＵＴ２の対応する行及び列における欠陥を指摘するため、対応する行及び列次元にて１アドレスにつき単一のビットを実施する。

説明的な例として、ＤＵＴ２に適用されるアドレスは、メモリＤＵＴ２の内部編成に関係する行Ｘ及び列Ｙアドレス成分とともに行及び列に分離できるとする。従ってメモリＤＵＴ２は２つの次元でアドレス可能であり、ＤＵＴ２に適用されるアドレスは、ことによると明白ではない方法で、または好都合ではない方法で、そこに埋め込まれたＸ及びＹアドレス成分を有する。適当なゲート回路なら、例えばＹアドレス成分を抽出でき、さらにこれをアドレスとして列タグ画像１２へ適用でき、同列タグ画像１２により、Ｙアドレスに従いインデックスが付された情報が記憶される。同様に、ゲート回路はＸアドレス成分を抽出でき、これをアドレスとして列タグ画像１４へ適用でき、列タグ画像１４により、Ｘアドレスに従いインデックスが付された情報が記憶される。従来、行及び列タグ画像の各項目に記憶される情報は単一のビットであり、そのｅｎｄ−ｏｆ−ｔｅｓｔは、ＤＵＴ２にて、対応するそれぞれのＸアドレス指定行またはＹアドレス指定列に沿って欠陥が１回以上生じたか、または生じなかったことを意味する。行Ｘ及び列Ｙアドレス成分の両方のためタグ画像を生成することにより、テスト分析者は、行Ｘ及び列Ｙアドレスの概念を内部編成に含むメモリＤＵＴにおける欠陥について、有用な情報が得られる。必要とされるタグ画像記憶要求は、エラーデータ画像が要求するＸ及びＹアドレス空間の積に等しいのではなく、わずかＸ及びＹアドレス空間の和に等しい位置数からなるため、タグ画像１２、１４の使用により、テスタメモリ要求の大幅低減が実現できる。

メモリデバイスの一般的な欠陥メカニズムは従来のタグＲＡＭの有効性を減ずる。デバイスは縮退メモリセルグループをたびたび有し、ここでその特定のメモリセルグループの中では多くのアドレスかまたは全てのアドレスに欠陥がある。例えば、図１のメモリＤＵＴ２のテストでは、ＤＵＴ２が縮退行かまたは縮退列を有することが判明するかもしれず、ここでその特定の縮退行かまたは縮退列の中では多くのアドレスかまたは全てのアドレスに欠陥がある。メモリデバイスにおける縮退メモリセルグループは単一の冗長メモリセルグループで修復できる。複数の次元でメモリセルグループに編成されたデバイスで、メモリデバイスに適用される所与のアドレスが、そこに埋め込まれた複数の次元アドレス成分を含む場合、タグ画像は、以下の例から最もよく理解される通り、冗長性分析の目的で有効でなくなることがある。２つの次元（行次元と列次元）でメモリセルグループ（行０．．Ｘ−１と列０．．Ｙ−１）に編成された図１のＤＵＴ２を再び参照し、ＤＵＴ２における縮退行は単一の冗長行で修復できる。しかし列タグ１２は、ＤＵＴ２の縮退行の全メモリセルに欠陥があるため、全Ｙアドレスにて欠陥を指摘する。メモリＤＵＴ２が縮退行と縮退列を両方とも有する場合、タグ画像１２及び１４の両方は全アドレスにおける全面的欠陥を指摘するが、実際には単一の列の中の全Ｘアドレスと単一の行の中の全Ｙアドレスに欠陥があるに過ぎない。従って、縮退行または縮退列欠陥を有するデバイスでは、専ら疎らな欠陥を含む行及び／又は列に関し情報を抽出する限りにおいて、タグ画像の有用性は制限されるか、または全く無効になる。

従来のタグ画像は「要修復」行及び列を除外せず、このためタグ画像は、前の例で説明した通り、疎らな欠陥に関する情報を抽出するという点で、ほとんど有用でなくなる。タグにともなう問題は、単一のエラー画像を用いて複数の独立したメモリデバイスで同時にエラーデータを捕らえる場合（つまり、複数のテスト対象メモリデバイスがある場合）にさらに複雑になる。

従来、タグ画像から疎らな欠陥の情報を回収するには、「要修復」メモリセルグループの欠陥を除外しながらタグ画像を再生成しなければならない。この方法は、既知の「要修復」メモリセルグループの欠陥を除外しながら、捕らえられたエラー画像にて行及び列の全てを再度スキャンすることを要し、現在のタグ画像に基づき別の「要修復」メモリセルグループが識別されるたびに繰り返さなければならない。従って、疎らな欠陥だけを含むタグ画像の生成は反復プロセスとなり、場合によっては捕らえられたエラー画像の多数のスキャンパスを要する。従って「要修復」メモリセルグループを識別し、捕らえられたエラー画像から疎らな欠陥の情報を回収する従来方法は、この反復プロセスに従い捕らえられたエラー画像がスキャンされ再度スキャンされるため、かなりの処理時間を要することがある。

よって、「要修復」メモリセルグループを識別し、捕らえられたエラー画像から疎らな欠陥の情報を回収するための改良技術が求められている。メモリテストプロセスで冗長性分析ステップを円滑化する技術もまた求められている。

本発明の実施の形態は、メモリデバイスのエラーデータ画像から修復情報を抽出する方法を含む。前記エラーデータ画像は、前記メモリデバイスの複数の次元に沿って複数のメモリセルグループに編成された複数のメモリセルの各々につき対応するエラーデータを備え、各々のメモリセルグループは、前記複数の次元の内１つに対応する複数のアドレス成分の内１つによってアドレス可能である。前記エラーデータ画像は複数のビットを備え、各ビットは前記メモリデバイスにある前記メモリセルの内異なる１つに対応し、且つ前記対応するメモリセルが有効でないか否かを指摘する値を有する。前記エラーデータ画像は、選択されたアドレスからなる組の間で第一の次元に沿って編成されたメモリセルグループからなる第一の組における欠陥を求めてスキャンされ、前記第一の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第一の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定する。前記エラーデータ画像は、選択されたアドレスからなる前記組の間で第二の次元に沿って編成されたメモリセルグループからなる第二の組における欠陥を求めてスキャンされ、前記第二の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第二の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定する。前記第一の組のメモリセルグループに関連する第一のタグ画像と前記第二の組のメモリセルグループに関連する第二のタグ画像との内一方または両方が生成される。前記第一のタグ画像は欠陥を含む前記第一の組のメモリセルを指摘し、前記第二のタグ画像は欠陥を含む前記第二の組のメモリセルグループを指摘する。ここで前記第一のタグ画像と前記第二のタグ画像の内少なくとも一方は、前記対応する組の指定要修復メモリセルグループにおける欠陥の指摘を除外する。

一実施形態において、欠陥情報はＩＯビットごとに追跡される。

一実施形態において、欠陥情報はＩＯビットグループごとに追跡され、ここでＩＯビットグループは複数の同時アドレス可能ＩＯビットを備える。

本発明とその利点の多くは、添付の図面と共に以下の詳細な説明を参照することにより、より完全に理解することができよう。なお図面中、同一又は同様の要素については同じ参照番号を付して示している。

以下の実施形態の詳細な説明において、実施形態の一部をなす添付の図面を参照するが、図面は本発明を実施し得る特定の実施形態を示している。これらの実施形態については、当業者が本発明を実施できるように十分詳細に記載する。なお、他の実施形態も使用できると共に、本発明の主旨及び範囲を逸脱することなく、構造的、論理的、及び電気的に変更することも可能であることを理解されたい。従って、以下の詳細な説明は限定的にとらえるべきではなく、本発明の範囲は付随の特許請求の範囲によってのみ定義される。

図２（ａ）は、複数のメモリセル２２を備えるメモリデバイス２０を示す。各々のメモリセル２２は、対応する行ｘ（ｘ＝Ｘ［１．．Ｍ］）及び列ｙ（ｙ＝Ｙ［１．．Ｎ］）アドレス成分を有するアドレスＡＤＤＲＥＳＳ［ｘ，ｙ］によってアドレスされる。メモリデバイスは、適用されるアドレスＡＤＤＲＥＳＳ［ｘ，ｙ］の値によって決定される通り、メモリデバイスにあるそれぞれのメモリセル２２へそれぞれ切り替え式に接続できる、１つまたは複数の同時アドレス可能入力／出力（ＩＯ）ラインＩＯ［１］−ＩＯ［Ｚ］を有することができる。

最も単純なケースで、メモリデバイスは単一ビット幅デバイス（すなわちＺ＝１）であって、所与のアドレスＡＤＤＲＥＳＳ［ｘ，ｙ］はデバイス内の単一のメモリセルにアクセスすることを意味することは理解されよう。データは、単一のＩＯライン（例えばＩＯ［１］）を通じてメモリデバイスの中の単一のメモリセルへ入力できる、またはこれから出力できる。

ただし一般的に、メモリデバイス２０は複数の単一ビット幅デバイスを備えることによりｚビット幅デバイス（ｚ＝Ｚ、Ｚ＞１）を構成する。この場合、データは、Ｚ個のＩＯラインＩＯ［１］−ＩＯ［Ｚ］を通じてメモリデバイスの中のＺ個のメモリセルへ同時に入力できる、またはこれから出力できる。Ｚ個の単一ビット幅デバイスの各々は、同じＡＤＤＲＥＳＳ［ｘ，ｙ］を同じ行及び列アドレス成分（Ｘ［ｘ］及びＹ［ｙ］）とともに受け取るが、Ｚ個の単一ビット幅デバイスの各々は、対応するビット位置にてＺビットＩＯデータ値で単一のビットを提供する。Ｚ個の単一ビット幅デバイスの各々は異なる欠陥分布を有することがある。例えば、ＩＯビットＩＯ［１］の場合に行Ｘ［１］、列Ｙ［１］で欠陥が発生し、ただしＩＯビットＩＯ［２］の場合に行Ｘ［１］、列Ｙ［１］で欠陥が発生しないことがある。

メモリデバイスの一実施形態のおいては、任意の列ｙにて任意の個々のＩＯビットのため列全体を修復するために使用できる一組の修復列と、行ｘにて各列のため全ＩＯビットを含む行全体を修復するために使用できる一組の修復行があってもよい。

図２（ｂ）は、図２（ａ）のメモリデバイスのエラーデータ画像３０を示す。図示の通り、メモリデバイス２０と対応するエラーデータ画像３０の各々は、Ｍ個の行（Ｘ［１］−Ｘ［Ｍ］）とＮ個の列（Ｙ［１］−Ｙ［Ｎ］）とに編成されたメモリセル２２、３２を備える。メモリデバイス２０とエラーデータ画像３０の各々はＺビット幅であり、同時にアドレスできるＺ個のＩＯラインＩＯ［１］−ＩＯ［Ｚ］を提供する。一実施形態において、メモリデバイス２０にアクセスするために用いるアドレス方式は、エラーデータ画像３０にアクセスするために用いるアドレス方式と同じである。一実施形態において、エラーデータ画像３０のメモリセル３２には、メモリデバイス２０の対応するメモリセル２２における欠陥の存在を示すため「０」を記憶でき、エラーデータ画像３０のメモリセル２２には、メモリデバイス２０の対応するメモリセル２２における欠陥の不在を示すため「１」を記憶できる。限定ではなく専ら例示を目的とし、図示されたエラーデータ画像３０は、メモリデバイス２０がビットＩＯ［３］にて列Ｙ［１］の全て、全ＩＯビットにわたり行Ｘ［１］の全てに欠陥を、そして残りのメモリセル２２に種々の雑多な疎らな欠陥を有することを示している。

図２（ｂ）の欠陥構成に対する理想的な修復方法では、縮退列（Ｙ［１］）は冗長列に置き換えるべきであり、縮退行（Ｘ［１］）は冗長行に置き換えるべきである。残りの疎らな欠陥は残りの使用可能な冗長列または行で置き換える。

本発明の実施形態によると、エラーデータ画像３０で欠陥をスキャンすることにより、欠陥の位置、及び既知の要修復メモリセルグループの位置を、それらが識別され次第追跡することにより、そして既知の要修復メモリセルグループからの欠陥のさらなるカウントを除外することにより、エラーデータ画像３０から疎らな欠陥の情報を抽出できる。

スキャンアルゴリズムの一実施形態によると、メモリデバイス２０のエラーデータ画像３０から修復情報を抽出する方法８０は図３に示されており、ステップすなわち、選択されたアドレスからなる組の間で第一の次元に沿って編成されたメモリセルグループからなる第一の組にて欠陥を求めてエラーデータ画像３０をスキャンし、一方、第一の組にあるそれぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第一の最大欠陥閾値に等しいかこれを超過する第一の組にあるメモリセルグループを追跡し、且つこれを第一の組における要修復メモリセルグループとして指定するステップ（ステップ８１）、そして選択されたアドレスからなる組の間で第二の次元に沿って編成されたメモリセルグループからなる第二の組にて欠陥を求めてエラーデータ画像をスキャンし、一方、第二の組にあるそれぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、以前に指定された要修復メモリセルグループによって修復される欠陥を除外し、さらにそれぞれの欠陥数が第二の最大欠陥閾値に等しいかこれを超過するメモリセルグループを追跡し、且つこれを第二の組における要修復メモリセルグループとして指定するステップ（ステップ８２）を含む。

一実施形態において、第一の組にあるそれぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡するステップは、ＩＯビットごとに実行できる（ステップ８６）。一実施形態において、何らかの理由で、ＩＯビットからなるグループの内１つまたは複数で検出される欠陥を複数の欠陥としてではなく単一の欠陥としてカウントすると望ましい場合がある。例えば、行修復素子はただひとつのＩＯビットではなく所与の行のＩＯビットの全てを修復でき、他方列修復素子は所与の列のただひとつのＩＯビットを修復できる。一実施形態において、ＩＯビットからなる各指定グループにおいて、それぞれのグループのビットの中で指定される１つまたは複数の欠陥の検出は１つの欠陥としてカウントされる。従って、方法は、第一の組にあるそれぞれのメモリセルグループにてそれぞれの欠陥数をＩＯビットグループごとに追跡するステップをも含んでもよい（ステップ８７）。

一実施形態において、第二の組にあるそれぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡するステップは、ＩＯビットごとに実行できる（ステップ８８）。さらに、ビットグループ化に便宜を図るため、既に説明した通り、方法は、第二の組にあるそれぞれのメモリセルグループにてそれぞれの欠陥数をＩＯビットグループごとに追跡するステップをも含んでもよい（ステップ８９）。一実施形態において、第二の組にあるそれぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡するステップはさらに、第一の組の要修復メモリセルグループとして指定された第一の組のメモリセルグループに対応するアドレス成分を備えるアドレスにて検出される欠陥のカウントを除外するべく作用する（ステップ９０）。

方法はさらに、指定要修復メモリセルグループのメモリアドレスからなるリストを生成するステップを含んでもよい（ステップ８３）。

方法はさらに、第一の組のメモリセルグループに関連する第一のタグ画像と、前記第二の組のメモリセルグループに関連する第二のタグ画像との内一方または両方を生成するステップを含んでもよく、第一のタグ画像は疎らな欠陥を含む第一の組のメモリセルを指摘し、第二のタグ画像は疎らな欠陥を含む第二の組のメモリセルグループを指摘する（ステップ８４）。

方法はさらに、疎らな欠陥を含むメモリアドレスからなるリストを生成するステップを含んでもよい（ステップ８５）。

一実施形態によると、例えば図４から図１９に示す通り、いくつかのカウンタは、各ＩＯビットに、またはＩＯビットからなる各グループ（グループ構成機能によって構成される通り）に、見られるそれぞれの欠陥数を、選択されたアドレスからなる組にて第一の次元にある各メモリセルグループの素子ごとに追跡する。例証を目的とし、列次元を第一の次元として選択でき、選択された第一のアドレスと選択された第二のアドレスとの間にある一組の列を第一の次元にあるメモリセルグループとして選択でき、ある列が要修復列とみなされるまでに列にて許容されるエラーの所定最大値を選択できる。

第一の次元沿いの各メモリセルグループにある各素子につき、所定のアドレスにてエラーデータ画像に記憶されるエラーデータが得られる。

一実施形態において、エラーデータは、グループ構成機能４０によって構成されるようにグループ化できる。グループ構成機能は、エラーをカウントすることを目的とし、グループを単一のエラー源として扱えるようにするため、ＩＯビットからなる１つまたは複数のグループにＩＯビットを割り当てる。各グループはカウンタ４２へ割り当てられ、同カウンタは、カウンタ４２に割り当てられたグループにてＩＯビットのいずれかに欠陥がある場合に１つの欠陥をカウントする。グループ化が望まれない場合、グループの数は、異なるカウンタに各々割り当てられる、各々１ビットのＺ個のグループからなる、ＩＯビットの数に一致する。

グループ化エラーデータＧＥＤ［１．．Ｚ］は一時的に記憶される。もしグループ化エラーデータＧＥＤ［１．．Ｚ］が欠陥を指摘するビットを含むとすれば、それぞれの欠陥ビットを含むグループに対応するカウンタ４２にて欠陥が記録される。

第一の次元の所与のメモリセルグループにある各素子につきエラーデータが得られ、グループ化され（その通りに構成される場合）、（必要に応じ）カウントされたら、カウンタ４２を調べる。最終カウント値がその初期化値から変化していないカウンタは、特定のメモリセルグループの対応するＩＯビットグループにあるどのＩＯビットにおいてもエラーが見られなかったことを意味する。最終カウント値が第一の次元のメモリセルグループにて許容されるエラーの所定最大値以上をカウントしたカウンタは、対応ＩＯビットグループ上の特定メモリセルグループを冗長メモリセルグループで修復しなければならないことを意味する。その位置と冗長メモリセルグループのタイプは記録される。最終カウント値が少なくともいくつかの欠陥をカウントし、ただし最大許容欠陥数をカウントしなかったカウンタは、対応するＩＯビットグループのメモリセルグループに疎らな欠陥があることを意味する。第一の次元に関連する併合マスクは、メモリデバイスにて対応するメモリセルグループが「要修復」と指定された各ＩＯビットにつき、またはＩＯビットからなる各グループにつき、設定されるマスクビットを含む。そして、併合マスクの対応するビットは、選択されたアドレスからなる組に属する第一の次元にある各メモリセルグループに関連するグループ化エラーデータＧＥＤ［１．．Ｚ］に適用され（ＩＲｏｗＴａｇ４４に記憶）、マスク不適用エラーはＦｉｎａｌＲｏｗＴａｇ４８に蓄積される。

第二の次元に関連する最終タグ画像を生成するため、これらのステップは、選択されたアドレスからなる組に属する第一の次元にある各メモリセルグループにつき繰り返される。第二の次元に関連する最終タグ画像の中の各項目は、第二の次元の対応するメモリセルグループのどこかに欠陥が存在するか否かを指摘する。例えば、列が第一の次元として選ばれる場合、上で説明したパスにて列をスキャンすると最終行タグ画像が生成される。最終行タグ画像は、選択されたアドレスにある各行につき項目を含み、各項目は、各ＩＯビットに、またはＩＯビットからなる各グループに、対応するビットを備える。

次に、選択されたアドレスからなる組にて第二の次元にあるメモリセルグループで欠陥をスキャンすることにより、第一の次元に関連するタグ画像を同様に生成できる。このスキャンパスにおいて、第二の次元に関連するタグ画像（上で説明した第一のスキャンパスで生成）から欠陥の不在が分かっている第二の次元にあるメモリセルグループはスキャンする必要がなく、その結果、処理時間の節約になる。

一実施形態の作用をより詳しく述べるため図４に戻ると、第一の次元として列次元が選ばれている。スキャンアルゴリズムはいくつかのカウンタ４２をセットアップする。一実施形態においては、ＩＯビットＩＯ［１］−ＩＯ［Ｚ］の各々に各々対応するＺ個のカウンタＣＮＴＲ［１］−ＣＮＴＲ［Ｚ］がある。以下に記載の別の実施形態においては、所定数のＩＯビットグループごとに１つのカウンタがあってもよい。一実施形態において、カウンタＣＮＴＲ［１］−ＣＮＴＲ［Ｚ］４２は、ある列を要修復列とみなすまで同列にて許容される最大エラー数に初期化される。選択された列の対応するＩＯビットにて欠陥が見つかるとカウンタ４２は減少（カウントダウン）する。例証を目的とし、所与の列は、これが３つ以上のエラーを含む場合に（実際のところ、この数は通常これよりも多くなる）、要修復列とみなしてもよい。よってこの例で、カウンタＣＮＴＲ［１］−ＣＮＴＲ［Ｚ］４２は、図４に示す通り、値「３」に各々初期化してもよい。

一実施形態において、グループ構成機能４０により、欠陥をカウントすることを目的とし、ＩＯビットからなるグループは１つのビットとして扱われることができる。例えば一実施形態において、グループ化機構４０は各カウンタ４２に対応するグループ化マスク（図示せず、ただし図２０に関し記述する）を備える。各グループ化マスクは、ＩＯビットごとに１つのビットを備える。所与のグループ化マスクにある各ビットは、対応カウンタ４２へ割り当てられたグループへ対応ＩＯビットを割り当てるため「セット」できる。所与のグループ化マスクにある各ビットは、対応ＩＯビットが対応カウンタ４２に割り当てられたグループのメンバーでない場合に「クリア」できる。グループ化マスクにある対応ビットがクリアされたＩＯビットは、対応カウンタ４２によって無視される。所与のグループに割り当てられたＩＯビットの内１つまたは複数で欠陥が検出される場合には、同所与のグループに対応するカウンタ４２を進めるため、対応するロジック（図示せず、ただし図２０に関し記述する）は実行される。

次に、エラーを求めて列Ｙ［１］−Ｙ［Ｎ］がスキャンされる。一実施形態においては、図５に示す通り第一の列Ｙ［１］が選ばれ、その列にある第一の素子Ｘ［１］のエラーデータにアクセスする。図示の通り、アドレスされる列Ｙ［１］とアドレスされる行Ｘ［１］のエラーデータＩＯ［１．．Ｚ］は値「０００．．．０」を持つ。各列の各行アドレスにつき、所定のアドレスにてエラーデータ画像３０に記憶されるエラーデータを得る。一実施形態において、エラーデータＩＯ［１．．Ｚ］のビットは、グループ構成機能４０にてセットアップされるグループ構成に従いグループ化できる。この例では、ＩＯビットグループはセットアップされないと仮定する。従って、この例では１つのＩＯビットからなる各グループに対応する１つのカウンタ４２がある。

グループ化エラーデータＧＥＤ［１．．Ｚ］は、一実施形態において、ここで中間行タグＩＲｏｗＴａｇ４４と呼ぶものにて一時的に記憶される。中間行タグＩＲｏｗＴａｇ４４は、グループ化エラーデータＧＥＤ［１．．Ｚ］で満たされた１つの列を記憶する。従って、図５の例の一実施形態において、中間行タグＩＲｏｗＴａｇ４４は、一列×Ｍ行×Ｚビットである。中間行タグＩＲｏｗＴａｇ４４の行１にて、列Ｙ［１］、行［１］のためのエラーデータが一時的に記憶されている様子が見られる。

グループ化エラーデータＧＥＤ［１．．Ｚ］は欠陥を有するビット（ＩＯ［１］、ＩＯ［２］、ＩＯ［３］、及びＩＯ［Ｚ］）を含むため、ＩＯビットＩＯ［１］、ＩＯ［２］、ＩＯ［３］、及びＩＯ［Ｚ］に対応するカウンタＣＮＴＲ［１］、ＣＮＴＲ［２］、ＣＮＴＲ［３］、及びＣＮＴＲ［Ｚ］の各々は減らされ、これにより現在の列Ｙ［１］ついてそれぞれのビットＩＯ［１］、ＩＯ［２］、ＩＯ［３］、及びＩＯ［Ｚ］にこれまで見られた対応する欠陥の累積数を一時的に記録する。

次に、図６に示す通り、選択された第一の列Ｙ［１］にある次の素子にアクセスする。図示の通り、アドレスされる列Ｙ［１］とアドレスされる行Ｘ［２］のエラーデータＩＯ［１．．Ｚ］は値「１１０．．．１」を持つ。この例ではグループ構成を設定しないため、ＩＯビットとカウンタ４２との間には一対一の対応がある。グループ化エラーデータＧＥＤ［１．．Ｚ］は一時的に記憶される。一実施形態において、グループ化エラーデータＧＥＤ［１．．Ｚ］は中間行タグＩＲｏｗＴａｇ４４の行２にて記憶される。

グループ化エラーデータＧＥＤ［１．．Ｚ］のビット２（ＩＯ［２］）は欠陥を有するため、対応するカウンタＣＮＴＲ［２］は減らされ、これにより現在の列についてそれぞれのビットラインにこれまで見られた対応する欠陥の累積数を一時的に記録する。

次に、図７に示す通り選択された第一の列Ｙ［１］にある次の素子にアクセスする。図示の通り、アドレスされる列Ｙ［１］とアドレスされる行Ｘ［３］のエラーデータＩＯ［１．．Ｚ］は値「１１０．．．１」を持つ。グループ化エラーデータＧＥＤ［１．．Ｚ］は一時的に記憶される。一実施形態において、エラーデータは中間行タグＩＲｏｗＴａｇ４４の行３にて記憶される。

グループ化エラーデータＧＥＤ［１．．Ｚ］のビット３（ＩＯ［３］）は欠陥を有するため、対応するカウンタＣＮＴＲ［３］は減らされ、これにより現在の列についてそれぞれのビットラインにこれまで見られた対応する欠陥の累積数を一時的に記録する。

選択された第一の列Ｙ［１］に存在するさらなる素子は、図８に示す通り、最後の素子Ｘ［Ｍ］がアクセスされるまで同様にアクセスされ、処理される。図示の通り、アドレスされる列Ｙ［１］とアドレスされる行Ｘ［Ｍ］のエラーデータＩＯ［１．．Ｚ］は値「０１０．．．１」を持つ。グループ化エラーデータＧＥＤ［１．．Ｚ］は一時的に記憶される。一実施形態において、グループ化エラーデータＧＥＤ［１．．Ｚ］は中間行タグＩＲｏｗＴａｇ４４の行Ｍにて記憶される。

グループ化エラーデータ［１．．Ｚ］のビットＺ（ＩＯ［Ｚ］）は欠陥を有するため、対応するカウンタＣＮＴＲ［Ｚ］は減らされ、これにより現在の列についてそれぞれのビットラインにこれまで見られた対応する欠陥の累積数を一時的に記録する。

図９に示す通り、Ｙ［１］列にある各素子につきエラーデータを得たら、ＩＯビットＩＯ［１］−ＩＯ［Ｚ］の各々に関連するカウンタＣＮＴＲ［１］−ＣＮＴＲ［Ｚ］４２を調べる。最終カウント値がその初期化値から変化していないカウンタ４２は、現在選択されている列Ｙ［１］の対応ＩＯビットにエラーが見られなかったことを意味する。これは、この例で列Ｙ［１］のＩＯビットに関連するカウンタ４２のいずれにも当てはまらない。

最終カウント値が少なくとも列にて許容されるエラーの所定最大値をカウントした（この例では、「３」から「０」（以下）までカウントダウンした）カウンタ４２は、対応ＩＯビット上の現在選択されている列Ｙ［１］を冗長列で修復しなければならないことを意味する。この例では、ＩＯビットＩＯ［２］に関連するカウンタＣＮＴＲ［２］は、列が要修復列となる前に許容されるエラーの所定最大値をカウントダウンする。従って、現在選択されている列Ｙ［１］と欠陥列のＩＯビット位置ＩＯ［２］が欠陥位置リストに記録される。現在の列Ｙ［１］でＩＯビットＩＯ［２］に見られた欠陥をマスクする（無視する）ため、併合マスクレジスタＭｅｒｇｅＭａｓｋ［１．．Ｚ］にある対応するビットＭｅｒｇｅＭａｓｋ［２］は更新され、他方、中間行タグ４４から最終行タグ４８へデータを併合する。

残りのカウンタＣＮＴＲ［１］、ＣＮＴＲ［３］、ＣＮＴＲ［Ｚ］の最終カウント値「２」は、対応するＩＯビットの各々にて列Ｙ［１］にて最大許容数の欠陥ではなく、少なくともいくつかの欠陥があることを（すなわち疎らな欠陥の存在を）指摘する。現在の列Ｙ［１］でＩＯビットＩＯ［１］、ＩＯ［３］、ＩＯ［Ｚ］に見られる欠陥をマスクしない（無視しない）ため、ＭｅｒｇｅＭａｓｋ［１．．Ｚ］４６にある対応するビットＭｅｒｇｅＭａｓｋ［１］、ＭｅｒｇｅＭａｓｋ［３］、ＭｅｒｇｅＭａｓｋ［Ｚ］は更新され、他方中間行タグから最終行タグへデータを併合する。

現在選択されている列Ｙ［１］についてカウンタ４２によって明らかにされた情報を反映するため、併合マスクレジスタＭｅｒｇｅＭａｓｋ４６が完全に更新されると、対応する中間行タグ項目の内容を併合マスクＭｅｒｇｅＭａｓｋ４６に含まれたマスクデータに組み合わせることにより、中間行タグＩＲｏｗＴａｇ４４にある各項目は最終行タグＦｉｎａｌＲｏｗＴａｇ［１．．Ｍ］４８へ併合される。よってこの例において、中間行タグ項目の累積効果を最終行タグ４８へ加える前にＩＯビット３（ＩＯ［３］）に見られる欠陥をマスクする（無視する）ため、ＭｅｒｇｅＭａｓｋ［３］上のマスクだけが適用される。

上のステップは、選択されたアドレスからなる組に属する各列につき繰り返される。例えば図１０において、カウンタ４２は所定最大値にリセットされ、次の列Ｙ［２］が選択される。図示の通り、列Ｙ［２］にある最初の素子Ｘ［１］のエラーデータにアクセスする。図示の通り、アドレスされる列Ｙ［２］とアドレスされる行Ｘ［１］のエラーデータＩＯ［１．．Ｚ］は値「０００．．．０」を持つ。グループ化エラーデータＧＥＤ［１．．Ｚ］は、中間行タグＩＲｏｗＴａｇ４４の行１にて一時的に記憶される。

グループ化エラーデータＧＥＤ［１．．Ｚ］は欠陥を有するビット（ＩＯ［１］、ＩＯ［２］、ＩＯ［３］、及びＩＯ［Ｚ］）を含むため、ＩＯビットＩＯ［１］、ＩＯ［２］、ＩＯ［３］、及びＩＯ［Ｚ］に対応するカウンタＣＮＴＲ［１］、ＣＮＴＲ［２］、ＣＮＴＲ［３］、及びＣＮＴＲ［Ｚ］の各々は減らされ、これにより現在の列Ｙ［２］ついてそれぞれのビットラインにこれまで見られた対応する欠陥の累積数を一時的に記録する。

そして、図１１に示す通り、選択された列Ｙ［２］にある次の素子Ｘ［２］，Ｘ［３］，．．．， Ｘ［Ｍ］にそれぞれアクセスし、これらのいずれも欠陥を含まないため、完成された中間行タグＩＲｏｗＴａｇ４４となる。列Ｙ［２］にある素子の各々につきエラーデータを得ると、ＩＯビットＩＯ［１］−ＩＯ［Ｚ］の各々に関連するカウンタＣＮＴＲ［１］−ＣＮＴＲ［Ｚ］を前の通りに調べ、併合マスクレジスタＭｅｒｇｅＭａｓｋ４６を更新する。この例において、この反復中にカウンタ４２はどれも満了しなかったため、更新された併合マスクレジスタＭｅｒｇｅＭａｓｋ４６はどのビットもマスクしない。中間行タグＩＲｏｗＴａｇ４４にある各項目は、以前に説明した通り最終行タグ４８へ併合され、この反復において併合マスクレジスタＭｅｒｇｅＭａｓｋ４６によって要求されるマスキングはない。

次の列Ｙ［３］と後続の列Ｙ［Ｎ］は同様に処理され、図１２に示す最終行タグＦｉｎａｌＲｏｗＴａｇ４８となる。最終行タグ画像ＦｉｎａｌＲｏｗＴａｇ４８が示す通り、メモリデバイス２０は、行Ｘ［１］のＩＯビットＩＯ［１］−ＩＯ［Ｚ］（ＩＯ［３］を除く）と、行Ｘ［Ｍ］のＩＯビットＩＯ［０］とに対応するメモリセル２２に疎らな欠陥を有する。行Ｘ［１］のＩＯ［３］におけるエラーだけはすでに要修復として識別されており、よってそれらは疎らではないため、行Ｘ［１］のＩＯ［３］はエラーを示していない。行Ｘ［２］及びＸ［３］は列Ｙ［１］からＹ［Ｎ］のいずれにおいても欠陥を有さない。

次に、行をスキャンすることによって列タグが生成される。ただし、最終行タグＦｉｎａｌＲｏｗＴａｇ４８は、一部の行（例えば、行［２］及び［３］）が列Ｙ［１］からＹ［Ｎ］のいずれにおいても欠陥を有さないことを指摘しているため、これらの行はスキャンする必要がなく、その結果、処理時間の節約になる。最終列タグＦｉｎａｌＣｏｌＴａｇ５８は最終行タグＦｉｎａｌＲｏｗＴａｇ４８と同じ方法で生成されるが、ただし最初のパスでは列がスキャンされるのではなく、行がスキャンされる。

現在の例に戻り、図１３は第二のパスの初期化を示している。スキャンアルゴリズムはいくつかのカウンタＣｏｕｎｔｅｒｓ［１．．Ｚ］５２をセットアップする。一実施形態においては、ＩＯビットＩＯ［１］−ＩＯ［Ｚ］の各々に各々対応するＺ個のカウンタＣＮＴＲ［１］−ＣＮＴＲ［Ｚ］がある。以下に記載の別の実施形態においては、所定数のＩＯビットグループごとに１つのカウンタがあってもよい。一実施形態において、カウンタＣＮＴＲ［１］−ＣＮＴＲ［Ｚ］５２は、ある行を要修復行とみなすまで同行にて許容される最大エラー数に初期化され、選択された行の対応するＩＯビットにて欠陥が見つかるとカウンタ５２は減少（カウントダウン）する。例証を目的とし、所与の行は、これが３つ以上のエラーを含む場合に（実際、この数は通常これよりも多くなる）、要修復行とみなされる。このように、この例で、カウンタＣＮＴＲ［１］−ＣＮＴＲ［Ｚ］５２は値「３」に各々初期化される。

一実施形態において、グループ構成機能４０により、欠陥をカウントすることを目的とし、ＩＯビットからなるグループは１つのビットとして扱われることができる。

次に、エラーを求めて行Ｘ［１］−Ｘ［Ｍ］がスキャンされる。一実施形態においては、図１４に示す通り、第一の行Ｘ［１］が選ばれ、その行にある第一の素子Ｙ［１］のエラーデータにアクセスする。各行の各列アドレスにつき、所定のアドレスにてエラーデータ画像３０に記憶されるエラーデータを得る。一実施形態において、エラーデータＩＯ［１．．Ｚ］のビットは、グループ構成機能４０にてセットアップされるグループ構成に従いグループ化できる。この例では、ＩＯビットグループはセットアップされないと仮定する。従って、この例では１つのＩＯビットからなる各グループに対応する１つのカウンタ４２がある。

図１４を再び参照し、アドレスされる行Ｘ［１］とアドレスされる列Ｙ［１］のエラーデータＩＯ［１．．Ｚ］を得、これは値「０００．．．０」を持つ。グループ化エラーデータＧＥＤ［１．．Ｚ］は一時的に記憶される。一実施形態において、グループ化エラーデータＧＥＤ［１．．Ｚ］は、ここで中間列タグＩＣｏｌＴａｇ［１．．Ｎ］５４と呼ぶ所に一時的に記憶される。中間列タグ５４は、グループ化エラーデータＧＥＤ［１．．Ｚ］で満たされた１つの行を記憶する。よって、図１４の例の一実施形態において、中間列タグ５４は、一行×Ｎ列×Ｚビットである。よって、行Ｘ［１］のグループ化エラーデータＧＥＤ［１．．Ｚ］は、中間列タグ５４の行１、ＩＣｏｌＴａｇ［１］にて一時的に記憶される。

グループ化エラーデータＧＥＤ［１．．Ｚ］は欠陥を有するビット（ＩＯ［１］、ＩＯ［２］、ＩＯ［３］、及びＩＯ［Ｚ］）を含むため、ＩＯビットＩＯ［１］、ＩＯ［２］、ＩＯ［３］、及びＩＯ［Ｚ］に対応するカウンタＣＮＴＲ［１］、ＣＮＴＲ［２］、及びＣＮＴＲ［Ｚ］５２の各々は減らされ、これにより現在選択されている行Ｘ［１］のそれぞれのビットラインにこれまで見られた対応する欠陥の累積数を一時的に記録する。

次に、図１５に示す通り、選択された第一の行Ｘ［１］にある次の素子Ｙ［２］にアクセスする。図示の通り、アドレスされる行Ｘ［１］とアドレスされる列Ｙ［２］のエラーデータＩＯ［１．．Ｚ］は値「０００．．．０」を持つ。一実施形態において、グループ化エラーデータＧＥＤ［１．．Ｚ］は中間列タグＩＣｏｌＴａｇ５４の行２にて記憶される。

グループ化エラーデータ［１．．Ｚ］は欠陥を有するビット（ＩＯ［１］、ＩＯ［２］、ＩＯ［３］、及びＩＯ［Ｚ］）を含むため、ＩＯビットＩＯ［１］、ＩＯ［２］、ＩＯ［３］、及びＩＯ［Ｚ］に対応するカウンタＣＮＴＲ［１］、ＣＮＴＲ［２］、ＣＮＴＲ［３］、及びＣＮＴＲ［Ｚ］の各々は減らされ、これにより現在選択されている行Ｘ［１］についてそれぞれのビットラインにこれまで見られた対応する欠陥の累積数を一時的に記録する。

そして、選択された第一の行Ｘ［１］にある次の素子Ｙ［２］、Ｙ［３］，．．．，Ｙ［Ｎ］がアクセスされ、図１６に示す通り、行Ｘ［１］にある全ての素子が処理されるまで同様に処理される。行Ｘ［１］にある各列素子につきエラーデータを得ると、メモリデバイスの行Ｘ［１］に関連するＩＯビットＩＯ［１］−ＩＯ［Ｚ］の各々に関連するカウンタＣＮＴＲ［１］−ＣＮＴＲ［Ｚ］を調べる。最終カウント値が行にて許容されるエラーの所定最大値以上をカウントした（この例では、「３」から「０」（以下）までカウントダウンした）カウンタは、対応ＩＯビット上の特定行を冗長行で修復しなければならないことを意味する。この例で、全てのカウンタＣＮＴＲ［１］−ＣＮＴＲ［Ｚ］５２は、行を要修復行とみなすまでに許容されるエラーの最大所定値までカウントダウンした。従って、現在選択されている行Ｘ［１］と欠陥行のＩＯビット位置ＩＯ［１］−ＩＯ［Ｚ］が欠陥リストに記録される。現在の行Ｘ［１］でこれらのＩＯビットＩＯ［１］−ＩＯ［Ｚ］に見られた欠陥をマスクする（無視する）ため、併合マスクレジスタ５６にある対応するビットＭｅｒｇｅＭａｓｋ［１］−ＭｅｒｇｅＭａｓｋ［Ｚ］は更新される。

現在のスキャンされた行（Ｘ［１］）についてカウンタ５２によって明らかにされた情報を反映するため、併合マスクレジスタＭｅｒｇｅＭａｓｋ５６が完全に更新されると、中間列タグ５４の各項目は、併合マスク５６に含まれた要修復情報によってマスクされたマスク適用中間列タグ項目として、最終列タグ５８へ併合される。このように、この例では、ＭｅｒｇｅＭａｓｋ５６の全てのビットがマスクされるため、累積列タグに情報を付加する目的で、この行について全てのビット上の全ての欠陥は無視される。

図１７で、カウンタ５２は所定最大値へリセットされ、次の行Ｘ［２］が選ばれる。行Ｘ［２］にある第一の列素子Ｙ［１］のエラーデータにアクセスする。図示の通り、アドレスされる行Ｘ［２］とアドレスされる列Ｙ［１］のエラーデータＩＯ［１．．Ｚ］は値「１１０．．．０」を持つ。グループ化エラーデータＧＥＤ［１．．Ｚ］は、中間列タグ５４の項目２にて一時的に記憶される。

グループ化エラーデータＧＥＤ［１．．Ｚ］はＩＯビットＩＯ［３］に欠陥を有するため、対応するカウンタＣＮＴＲ［３］５２は減らされる。

そして、選択された行［２］にある次の列素子Ｙ［２］，Ｙ［３］，．．．，Ｙ［Ｎ］は各々アクセスされ、処理され、図１８に示す中間列タグ５４となる。

第二のスキャンパスにおける併合ステップ中に、併合マスクレジスタＭｅｒｇｅＭａｓｋ５２によってマスクされない欠陥を伴う列は疎らな欠陥であり、その通りにフラグを付すことができ、あるいは図示の通り疎欠陥リストに入れることができ、後ほどステップを省く。従って、図示された例で、ＩＣｏｌＴａｇ［１］、ビット３（列Ｙ［１］、ＩＯ［３］に対応）はＭｅｒｇｅＭａｓｋ［３］によってマスクされないため（これの対応するカウンタが０に至るまで、または０を過ぎるまで、減少しないため）、対応する列及びビットアドレスＹ［１］、ＩＯ［３］は欠陥リスト７０に入れることができる。同様に、アドレスＹ［３］、ＩＯ［１］もまた欠陥リスト７０へ加えられる。この例が示す通り、要修復リスト６０の欠陥データ（Ｙ［１］、ＩＯ［３］等）は欠陥リスト７０の中に入れることができるが、ただし疎欠陥リスト７２を生成するため、（例えば、要修復リストに入るアドレスを欠陥リスト７０から除去するコンピュータフィルタプログラムを実行することによって）容易に削除できる。

上のステップは、選択されたアドレスからなる組に属する残りの各行につき繰り返され、図１９に示す最終列タグ画像５８と欠陥リスト７０とになる。最終列タグ画像５８と欠陥リスト７０とが示す通り、メモリデバイス２０は、列Ｙ［１］のＩＯビットＩＯ［１］及びＩＯ［３］と列Ｙ［３］のＩＯ［１］とに対応するメモリセル２２に欠陥を有する。欠陥リスト７０にあるアドレスで、要修復リスト６０にも入るアドレスを削除すると、図１９に示す疎欠陥リスト７２が出来上がる。残りの列は、ＩＯビットのいずれにおいても欠陥を有さない（欠陥リスト６０にリストされた要修復列と要修復行はカウントしない）。

よって、要修復行及び要修復列の位置と残りの疎欠陥の位置とを含む、重要な情報は全て、わずか２回のスキャンパスでエラーデータ画像３０から回収できる。

一実施形態において、冗長行素子は、単一のＩＯビットの行だけでなく全ＩＯビットを含む行に一斉に置き換わる。その結果、列タグを生成するにあたってはただ１つのカウンタが必要であり、そのカウンタは任意のＩＯビットで検出される欠陥の数を追跡する。

この例を続けるため、メモリＤＵＴ２０は、内部Ｘ及びＹアドレスメカニズムを有する８ビット幅メモリ（Ｚ＝８）であると仮定する。内部的に、ＤＵＴ２０は８つのメモリセル２２として編成され、各々は同じＸ及びＹアドレスメカニズムを有し、各々はその出力データを８つのピンＩＯ［１．．８］の内異なる１つへ提供する。さらにＤＵＴ２０は、ＩＯビット単位の冗長列及び全ＩＯビットを含む冗長行により、構成されると仮定する。列スキャンパス中のカウンタの数はＩＯビットの数に等しくなければならず（すなわち８つのカウンタ）、他方、冗長行は１つのＩＯビットの行ばかりでなく全ＩＯビットにわたる行全体に置き換わるため、行スキャンパス中に必要とされるカウンタはただひとつである。欠陥が検出されるところの特定のＩＯピンにかかわらず、欠陥は行全体の置き換えに向けてカウントされるため、これは当然のことである。

明らかに、メモリＤＵＴ２０がＩＯビット単位の冗長行と複数ＩＯビット単位の冗長列により構成される場合には逆のことが当てはまる。

前述した通り、ＩＯビットからなるグループの１つまたは複数における欠陥を単一の欠陥としてカウントすることが望ましい場合がある。グループ構成機能４０によりＩＯビットグループの構成が可能になる。図２０は、グループ構成機能４０の代表的実施形態２００の論理図を示すブロック図である。図２０の実施形態のロジック実行は、論理「０」は対応するＩＯビットの不合格に相当し、論理「１」は対応するＩＯビットの合格に相当すると仮定する。図２０の実施形態のロジック実行はまた、論理「０」は対応するグループにおける対応するＩＯビットの所属を指定し、論理「１」は対応するグループからの対応するＩＯビットの排除を指定する。これ以降の例を説明するため、実施形態はまた、ＩＯビット数が「８」（すなわちＺ＝８）であると仮定する。

図示の通り、グループ構成機能２００はグループビットマスクＧｒｏｕｐＭａｓｋ［１．．８］を各カウンタＣＮＴＲ［１．．８］（図示せず）につき１つずつ含む。各グループビットマスクＧｒｏｕｐＭａｓｋ［１］．．ＧｒｏｕｐＭａｓｋ［８］は、ＩＯビットＩＯ［１．．８］の各々に対応する８つのビットを含む。所与のグループビットマスクＧｒｏｕｐＭａｓｋ［１］．．ＧｒｏｕｐＭａｓｋ［８］は、グループマスクにある対応するビットを論理「０」に設定してグループにおける対応するＩＯビットの帰属を指定することにより、そしてグループマスクにある対応するビットを論理「１」に設定して対応するグループから対応するＩＯビットを排除することにより、任意に組み合わされたＩＯビットＩＯ［１．．８］をグループ化できる。各グループマスクＧｒｏｕｐＭａｓｋ［１］．．ＧｒｏｕｐＭａｓｋ［８］の各ビットは対応するＩＯビットとともに論理的にＯＲされる。各グループのＯＲされたデータはともに論理的にＡＮＤされることにより、対応するそれぞれのグループ化エラーデータビットＧＥＤ［１］．．ＧＥＤ［８］が生成される。グループ化エラーデータＧＥＤ［１．．８］は、最終タグ画像への併合に先駆け、中間キャッシュに一時的に記憶されるデータである。

グループ化エラーデータの値は、グループに対応するカウンタ４５、５２、ＣＮＴＲ［１］．．ＣＮＴＲ［８］を更新する（すなわち、欠陥を「カウントする」ため増加または減少させる）べきか否かを制御する。

「０」は不合格を指定し、「１」は合格を指定し、「０」は対応するＩＯビットのグループにおける包含を指定し、「１」は対応するＩＯビットのグループからの排除を指定すると仮定する以下の例は、グループ構成機能２００の作用を例証するものである。

１カウンタにつき１つのＩＯビットをテストするため、グループビットマスクＧｒｏｕｐＭａｓｋ［１］．．ＧｒｏｕｐＭａｓｋ［８］（以下、ＧＭ［１］．．ＧＭ［８］と示す）は以下の通りにセットアップできる：
ＧｒｏｕｐＭａｓｋ［１］＝０１１１１１１１
ＧｒｏｕｐＭａｓｋ［２］＝１０１１１１１１
ＧｒｏｕｐＭａｓｋ［３］＝１１０１１１１１
ＧｒｏｕｐＭａｓｋ［４］＝１１１０１１１１
ＧｒｏｕｐＭａｓｋ［５］＝１１１１０１１１
ＧｒｏｕｐＭａｓｋ［６］＝１１１１１０１１
ＧｒｏｕｐＭａｓｋ［７］＝１１１１１１０１
ＧｒｏｕｐＭａｓｋ［８］＝１１１１１１１０

エラーデータＩＯ＝１１０１１１１１（すなわち、ＩＯ［３］で不合格、その他は全て合格）と仮定する。その場合、
ＩＯ［１．．８］ ＯＲ ＧＭ［１］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［１］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［２］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［２］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［３］＝１１０１１１１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［３］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［４］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［４］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［５］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［５］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［６］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［６］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［７］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［７］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［８］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［８］維持、及びＧＥＤ［１．．８］＝１１０１１１１１。

エラーデータＩＯ＝１００００００１（すなわち、ＩＯ［１］及びＩＯ［８］で合格、その他は全て不合格）と仮定する。その場合、
ＩＯ［１．．８］ ＯＲ ＧＭ［１］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［１］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［２］＝１０１１１１１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［２］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［３］＝１１０１１１１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［３］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［４］＝１１１０１１１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［４］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［５］＝１１１１０１１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［５］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［６］＝１１１１１０１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［６］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［７］＝１１１１１１０１；全ビットのＡＮＤ＝０；ＣＮＴＲ［７］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［８］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［８］維持、及びＧＥＤ［１．．８］＝１００００００１。

１カウンタにつき２つのＩＯビットをテストするため、グループビットマスクＧｒｏｕｐＭａｓｋ［１］．．ＧｒｏｕｐＭａｓｋ［８］（以下、ＧＭ［１］．．ＧＭ［８］と示す）は以下の通りにセットアップできる：
ＧｒｏｕｐＭａｓｋ［１］＝００１１１１１１
ＧｒｏｕｐＭａｓｋ［２］＝１１００１１１１
ＧｒｏｕｐＭａｓｋ［３］＝１１１１００１１
ＧｒｏｕｐＭａｓｋ［４］＝１１１０１１００
ＧｒｏｕｐＭａｓｋ［５］＝１１１１１１１１
ＧｒｏｕｐＭａｓｋ［６］＝１１１１１１１１
ＧｒｏｕｐＭａｓｋ［７］＝１１１１１１１１
ＧｒｏｕｐＭａｓｋ［８］＝１１１１１１１１

エラーデータＩＯ＝００１０００００（すなわち、ＩＯ［３］で不合格、その他は全て合格）と仮定する。その場合、
ＩＯ［１．．８］ ＯＲ ＧＭ［１］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［１］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［２］＝１１０１１１１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［２］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［３］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［３］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［４］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［４］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［５］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［５］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［６］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［６］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［７］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［７］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［８］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［８］維持、及びＧＥＤ［１．．８］＝１０１１１１１１。

エラーデータＩＯ＝１００００００１（すなわち、ＩＯ［１］及びＩＯ［８］で合格、その他は全て不合格）と仮定する。その場合、
ＩＯ［１．．８］ ＯＲ ＧＭ［１］＝１０１１１１１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［１］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［２］＝１１００１１１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［２］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［３］＝１１０１００１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［３］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［４］＝１１１１１１０１；全ビットのＡＮＤ＝０；ＣＮＴＲ［４］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［５］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［５］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［６］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［６］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［７］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［７］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［８］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［８］維持、及びＧＥＤ［１．．８］＝００００１１１１。

１カウンタにつき４つのＩＯビットをテストするため、グループビットマスクＧｒｏｕｐＭａｓｋ［１］．．ＧｒｏｕｐＭａｓｋ［８］（以下、ＧＭ［１］．．ＧＭ［８］と示す）は以下の通りにセットアップできる：
ＧｒｏｕｐＭａｓｋ［１］＝００００１１１１
ＧｒｏｕｐＭａｓｋ［２］＝１１１１００００
ＧｒｏｕｐＭａｓｋ［３］＝１１１１１１１１
ＧｒｏｕｐＭａｓｋ［４］＝１１１１１１１１
ＧｒｏｕｐＭａｓｋ［５］＝１１１１１１１１
ＧｒｏｕｐＭａｓｋ［６］＝１１１１１１１１
ＧｒｏｕｐＭａｓｋ［７］＝１１１１１１１１
ＧｒｏｕｐＭａｓｋ［８］＝１１１１１１１１

エラーデータＩＯ＝００１０００００（すなわち、ＩＯ［３］で不合格、その他は全て合格）と仮定する。その場合、
ＩＯ［１．．８］ ＯＲ ＧＭ［１］＝１１０１１１１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［１］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［２］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［２］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［３］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［３］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［４］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［４］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［５］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［５］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［６］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［６］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［７］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［７］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［８］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［８］維持、及びＧＥＤ［１．．８］＝０１１１１１１１。

エラーデータＩＯ＝１００００００１（すなわち、ＩＯ［１］及びＩＯ［８］で合格、その他は全て不合格）と仮定する。その場合、
ＩＯ［１．．８］ ＯＲ ＧＭ［１］＝１０００１１１１；全ビットのＡＮＤ＝０；ＣＮＴＲ［１］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［２］＝１１１１０００１；全ビットのＡＮＤ＝０；ＣＮＴＲ［２］減少
ＩＯ［１．．８］ ＯＲ ＧＭ［３］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［３］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［４］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［４］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［５］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［５］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［６］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［６］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［７］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［７］維持
ＩＯ［１．．８］ ＯＲ ＧＭ［８］＝１１１１１１１１；全ビットのＡＮＤ＝１；ＣＮＴＲ［８］維持、及びＧＥＤ［１．．８］＝００００１１１１。

グループ構成機能２００の実施と付随する例は、限定ではなく専ら例示を目的としここに提示されていることを理解されたい。当業者であれば、ロジック機能を数多くの同等の方法で実施できること、そしてＩＯビットの「合格」と「不合格」とを指定するため、そして特定のグループにおけるＩＯビットの「包含」と「排除」とを指定するために用いる規約を交互に実施できることを理解するであろう。加えて、ＩＯビットは任意に組み合わせてグループ化でき、ＩＯビットは複数のグループに属することができる。

前述の通り、グループ構成機能４０には、単一の欠陥としてまとめてカウントすべきピンをまとめてグループ化する作用がある。グループ化を実施する場合には、グループ化エラーデータＧＥＤ［１．．Ｚ］が一時的に記憶され、且つ最終タグ画像への併合ステップの時に行われる。

エラーデータ画像から疎欠陥情報を抽出できることに加え、メモリデバイスの任意のセグメントまたはサブセグメントに対し図３の方法を実施できる点に注意されたい。これにより、所望により、メモリデバイスの一部分のみのテストが可能となるため有利である。

加えて、テスト対象メモリのワード幅より大きいネイティブワード幅を有するテスタでは、複数のテスト対象メモリを同時にテストできる。例えば、メモリテスタは３２ビットのネイティブワード幅を有し、他方メモリＤＵＴは８ビット（ＩＯ［１．．８］）のワードを有すると仮定する。そこで、テスタのネイティブワード幅を、４つのＤＵＴの各々につき１つずつ、４つの８ビットセグメントに分割することにより、これらの８ビットメモリＤＵＴの４つを一度にテストするのが望ましいかもしれない。この場合、グループマスクからなる異なる組をその都度使用しながらエラー画像を４回スキャンでき、各ＤＵＴにつき固有の行及び列タグ画像となる。代わりに、ｆｉｎａｌＴａｇ画像は４つのＤＵＴをサポートするのに十分な幅を提供でき、この場合、エラー画像の１回のスキャンでＤＵＴ全４個の行及びタグ画像が同時に出来上がる。

図２１は、テスト対象メモリデバイスのエラーデータ画像から疎欠陥情報抽出を実行するコンピュータシステム１００である。コンピュータシステム１００は、周知のコンピュータシステムに従い、プロセッサ１０１と、プログラムメモリ１０２と、データメモリ１０３と、入力／出力手段１０４（例えば、キーボード、マウス、ディスプレイモニター、外部メモリ読み取り部、その他を含む）とを含む。（例えば図３の方法に従い）疎欠陥情報抽出を実施する、プロセッサ１０１により実行可能なプログラム命令を含むプログラム１０５は、プログラムメモリ１０２に記憶でき、またはコンピュータシステム１００によりアクセス可能なコンピュータ可読記憶媒体（外部ディスク１０９、またはフロッピーディスク１１１等）からアクセスすることができる。コンピュータシステム１００は、メモリテスタ１１０によって生成されるデータエラー画像１０６を読み取る。データエラー画像１０６は、コンピュータシステム１００によりアクセス可能なコンピュータ可読記憶媒体（外部ディスク１０９、またはフロッピーディスク１１１等）に記憶でき、これはその後コンピュータシステム１００によりアクセスすることができ、データメモリ１０３に記憶できる。プロセッサ１０１は、要修復リスト１０７、疎欠陥リスト１０８、及び最終行及び列タグ画像１１２、１１３を生成できるプログラム１０５のプログラム命令を実行できる。

複数の次元が行次元と列次元を含む例示の実施形態を示したが、複数の次元は追加的に又は代替的に深さの次元、１つ以上の対角線の次元、及び／又は、関連する次元に沿ってメモリセルグループにアクセスするアドレス要素を対応させた、１つ以上の他のメモリセルグルーピングパターンを含む。

ここに記載して例示した実施形態はソフトウェア、ファームウェア及びハードウェア、もしくはそれらの適宜な組み合わせによって実行され得る。本発明の方法及び装置は、命令が実行されるコンピュータ又はマイクロプロセッサによって実施され得るが、前記命令はコンピュータ可読媒体において実行のために記憶され、任意の適切な命令プロセッサによって実行される。代替的な実施形態も考えられるが、それらは本発明の主旨及び範囲内にある。

以下本願の付記を示す。

（付記１）
メモリデバイス（２０）のエラーデータ画像（３０）から修復情報を抽出する方法であって、前記エラーデータ画像は、前記メモリデバイスの複数の次元（ｘ，ｙ）に沿って複数のメモリセルグループ（Ｘ［１］．．Ｘ［Ｍ］，Ｙ［１］．．Ｙ［Ｎ］）に編成された複数のメモリセル（２２）の各々につき対応するエラーデータ（３２）を備え、各々のメモリセルグループは、前記複数の次元の内１つに対応する複数のアドレス成分の内１つによってアドレス可能であり、前記エラーデータ画像は複数のビット（ＩＯ［１］．．ＩＯ［Ｚ］）を備え、各ビットは前記メモリデバイスにある前記メモリセルの内異なる１つに対応し、且つ前記対応するメモリセルが有効でないか否かを指摘する値を有し、前記方法は、
選択されたアドレスからなる組の間で第一の次元（ｙ）に沿って編成されたメモリセルグループ（Ｙ［１］．．Ｙ［Ｎ］）からなる第一の組における欠陥を求めて前記エラーデータ画像（３０）をスキャンし、前記第一の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、またそれぞれの欠陥数が第一の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること（ステップ８１）、
選択されたアドレスからなる前記組の間で第二の次元（ｘ）に沿って編成されたメモリセルグループ（Ｘ［１］．．Ｘ［Ｍ］）からなる第二の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第二の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第二の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること（ステップ８２）、及び
前記第一の組のメモリセルグループ（Ｙ［１］．．Ｙ［Ｎ］）に関連する第一のタグ画像（４８）と、前記第二の組のメモリセルグループ（Ｘ［１］．．Ｘ［Ｍ］）に関連する第二のタグ画像（５８）との内一方または両方を生成すること含み、前記第一のタグ画像は欠陥を含む前記第一の組のメモリセルを指摘し、前記第二のタグ画像は欠陥を含む前記第二の組のメモリセルグループを指摘し、ここで前記第一のタグ画像（４８）と前記第二のタグ画像（５８）の内少なくとも一方は、前記対応する組の指定要修復メモリセルグループにおける欠陥の指摘を除外する（ステップ８４）こと、
を特徴とする方法。

（付記２）
前記第一のタグ画像（４８）は、欠陥を含む前記第一の組のメモリセルを同時アドレス可能ＩＯビット（ＩＯ［１］．．ＩＯ［Ｚ］）ごとに指摘し、前記第二のタグ画像（５８）は、欠陥を含む前記第二の組のメモリセルを同時アドレス可能ＩＯビット（ＩＯ［１］．．ＩＯ［Ｚ］）ごとに指摘すること、
を特徴とする付記１に記載の方法。

（付記３）
前記第一の組にある前記それぞれのメモリセルグループの同時アドレス可能ＩＯビット（ＩＯ［１］．．ＩＯ［Ｚ］）を複数の第一のＩＯビットグループにグループ化し、前記第一の組にある前記それぞれのメモリセルグループの各々にてそれぞれの欠陥数を第一のＩＯビットグループごとに追跡し、さらにそれぞれの欠陥数が第一の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること（ステップ８７）、
前記第二の組にある前記それぞれのメモリセルグループの同時アドレス可能ＩＯビット（ＩＯ［１］．．ＩＯ［Ｚ］）を複数の第二のＩＯビットグループにグループ化し、前記第二の組にある前記それぞれのメモリセルグループの各々にてそれぞれの欠陥数を第二のＩＯビットグループごとに追跡し、さらにそれぞれの欠陥数が第二の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること（ステップ８９）をさらに含むこと、
を特徴とする付記１に記載の方法。

（付記４）
指定要修復メモリセルグループのメモリアドレスからなる要修復リスト（６０）を保守すること（ステップ８３）をさらに含むこと、
を特徴とする付記１、２、または３に記載の方法。

（付記５）
疎らな欠陥を含むメモリアドレスからなる疎欠陥リスト（７２）を保守すること（ステップ８５）をさらに含むこと、
を特徴とする付記４に記載の方法。

（付記６）
疎らな欠陥を含むメモリアドレスからなる疎欠陥リスト（７２）を保守すること（ステップ８５）をさらに含むこと、
を特徴とする付記１、２、または３に記載の方法。

（付記７）
メモリデバイス（２０）のエラーデータ画像（３０）から修復情報を抽出するシステムであって、前記エラーデータ画像は、前記メモリデバイスの複数の次元（ｘ，ｙ）に沿って複数のメモリセルグループ（Ｘ［１］．．Ｘ［Ｍ］，Ｙ［１］．．Ｙ［Ｎ］）に編成された複数のメモリセル（２２）の各々につき対応するエラーデータ（３２）を備え、各々のメモリセルグループは、前記複数の次元の内１つに対応する複数のアドレス成分の内１つによってアドレス可能であり、前記エラーデータ画像は複数のビット（ＩＯ［１］．．ＩＯ［Ｚ］）を備え、各ビットは前記メモリデバイスにある前記メモリセルの内異なる１つに対応し、且つ前記対応するメモリセルが有効でないか否かを指摘する値を有し、前記システムは、
選択されたアドレスからなる組の間で第一の次元（ｙ）に沿って編成されたメモリセルグループ（Ｙ［１］．．Ｙ［Ｎ］）からなる第一の組における欠陥を求めて前記エラーデータ画像（３０、１０６）をスキャンし、前記第一の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第一の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定し（ステップ８１）、選択されたアドレスからなる前記組の間で第二の次元（ｘ）に沿って編成されたメモリセルグループ（Ｘ［１］．．Ｘ［Ｍ］）からなる第二の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第二の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第二の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定するプロセッサ、
欠陥を含む前記第一の組のメモリセルを指摘する、前記第一の組のメモリセルグループに関連する第一のタグ画像（４８）、及び
欠陥を含む前記第二の組のメモリセルグループを指摘する、前記第二の組のメモリセルグループに関連する第二のタグ画像（５８）を備え、
ここで前記第一のタグ画像（４８）と前記第二のタグ画像（５８）の内少なくとも一方は、前記対応する組の指定要修復メモリセルグループにおける欠陥の指摘を除外すること、
を特徴とするシステム。

（付記８）
前記第一のタグ画像（４８）は、欠陥を含む前記第一の組のメモリセルを同時アドレス可能ＩＯビットごとに指摘し、前記第二のタグ画像は、欠陥を含む前記第二の組のメモリセルを同時アドレス可能ＩＯビットごとに指摘すること、
を特徴とする付記７に記載のシステム。

（付記９）
前記第一のタグ画像（４８）は、欠陥を含む前記第一の組のメモリセルを同時アドレス可能ＩＯビットグループごとに指摘し、前記第一の組にある前記それぞれのメモリセルグループは複数の第一のＩＯビットグループにグループ化され、さらに前記第二のタグ画像（５８）は、欠陥を含む前記第二の組のメモリセルを同時アドレス可能ＩＯビットグループごとに指摘し、前記第二の組にある前記それぞれのメモリセルグループは複数の第二のＩＯビットグループにグループ化されること、
を特徴とする付記７に記載のシステム。

（付記１０）
前記第一のタグ画像と前記第二のタグ画像とから決定された疎らな欠陥を含むメモリアドレスからなる疎欠陥リスト（７２）をさらに備えることを特徴とする付記７、８、または９に記載のシステム。

先行技術のメモリテスト構成のブロック図である。 図２（ａ）はメモリデバイスの斜視構造図、図２（ｂ）はメモリデバイスのエラーデータ画像の斜視構造図である。 エラーデータ画像から欠陥情報を抽出する代表的方法のフローチャートである。 エラーデータ画像の第一のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第一のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第一のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第一のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第一のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第一のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第一のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第一のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第一のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第二のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第二のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第二のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第二のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第二のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第二のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 エラーデータ画像の第二のスキャンパスのステップ中のメモリテスト状態を示す、図２（ｂ）のエラーデータ画像を処理する代表的メモリテスト構成のブロック図である。 グループ構成機能の代表的実施形態の論理図を示すブロック図である。 メモリデバイスのエラーデータ画像から欠陥情報を抽出するコンピュータシステムを示すブロック図である。

符号の説明

４ メモリテスタ
６ エラーデータ画像
８ 冗長行
１０ 冗長列
１２ 列タグ
１４ 行タグ

Claims (16)

1. メモリデバイスのエラーデータ画像から修復情報を抽出する方法であって、前記エラーデータ画像は、前記メモリデバイスの複数の次元に沿って複数のメモリセルグループに編成された複数のメモリセルの各々につき対応するエラーデータを備え、各々のメモリセルグループは、前記複数の次元の内１つに対応する複数のアドレス成分の内１つによってアドレス可能であり、前記エラーデータ画像は複数のビットを備え、各ビットは前記メモリデバイスにある前記メモリセルの内異なる１つに対応し、且つ前記対応するメモリセルが有効でないか否かを指摘する値を有し、前記方法は、
   選択されたアドレスからなる組の間で第一の次元に沿って編成されたメモリセルグループからなる第一の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第一の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第一の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること、
   選択されたアドレスからなる前記組の間で第二の次元に沿って編成されたメモリセルグループからなる第二の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第二の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第二の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること、及び
   前記第一の組のメモリセルグループに関連する第一のタグ画像と前記第二の組のメモリセルグループに関連する第二のタグ画像との内一方または両方を生成すること含み、前記第一のタグ画像は欠陥を含む前記第一の組のメモリセルを指摘し、前記第二のタグ画像は欠陥を含む前記第二の組のメモリセルグループを指摘し、ここで前記第一のタグ画像と前記第二のタグ画像の内少なくとも一方は、前記対応する組の指定要修復メモリセルグループにおける欠陥の指摘を除外すること、
   を特徴とする方法。
2. 指定要修復メモリセルグループのメモリアドレスからなるリストを保守することをさらに含むことを特徴とする請求項１に記載の方法。
3. 疎らな欠陥を含むメモリアドレスからなるリストを保守することをさらに含むことを特徴とする請求項１に記載の方法。
4. メモリデバイスのエラーデータ画像から修復情報を抽出する方法であって、前記エラーデータ画像は、前記メモリデバイスの複数の次元に沿って複数のメモリセルグループに編成された複数のメモリセルの各々につき対応するエラーデータを備え、各々のメモリセルグループは、前記複数の次元の内１つに対応する複数のアドレス成分の内１つによってアドレス可能であり、前記エラーデータ画像は複数のビットを備え、各ビットは前記メモリデバイスにある前記メモリセルの内異なる１つに対応し、且つ前記対応するメモリセルが有効でないか否かを指摘する値を有し、前記方法は、
   選択されたアドレスからなる組の間で第一の次元に沿って編成されたメモリセルグループからなる第一の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第一の組にある前記それぞれのメモリセルグループの各々にてそれぞれの欠陥数を同時アドレス可能ＩＯビットごとに追跡し、さらにそれぞれの欠陥数が第一の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること、
   選択されたアドレスからなる前記組の間で第二の次元に沿って編成されたメモリセルグループからなる第二の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第二の組にある前記それぞれのメモリセルグループの各々にてそれぞれの欠陥数を同時アドレス可能ＩＯビットごとに追跡し、さらにそれぞれの欠陥数が第二の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること、及び
   前記第一の組のメモリセルグループに関連する第一のタグ画像と前記第二の組のメモリセルグループに関連する第二のタグ画像との内一方または両方を生成すること含み、前記第一のタグ画像は欠陥を含む前記第一の組のメモリセルを同時アドレス可能ＩＯビットごとに指摘し、前記第二のタグ画像は欠陥を含む前記第二の組のメモリセルグループを同時アドレス可能ＩＯビットごとに指摘し、ここで前記第一のタグ画像と前記第二のタグ画像の内少なくとも一方は、前記対応する組の指定要修復メモリセルグループにおける欠陥の指摘を除外すること、
   を特徴とする方法。
5. 指定要修復メモリセルグループのメモリアドレスからなるリストを保守することさらに含むことを特徴とする請求項４に記載の方法。
6. 疎らな欠陥を含むメモリアドレスからなるリストを保守することをさらに含むことを特徴とする請求項４に記載の方法。
7. メモリデバイスのエラーデータ画像から修復情報を抽出する方法であって、前記エラーデータ画像は、前記メモリデバイスの複数の次元に沿って複数のメモリセルグループに編成された複数のメモリセルの各々につき対応するエラーデータを備え、各々のメモリセルグループは、前記複数の次元の内１つに対応する複数のアドレス成分の内１つによってアドレス可能であり、前記エラーデータ画像は複数のビットを備え、各ビットは前記メモリデバイスにある前記メモリセルの内異なる１つに対応し、且つ前記対応するメモリセルが有効でないか否かを指摘する値を有し、前記方法は、
   選択されたアドレスからなる組の間で第一の次元に沿って編成されたメモリセルグループからなる第一の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第一の組にある前記それぞれのメモリセルグループの同時アドレス可能ＩＯビットを複数の第一のＩＯビットグループにグループ化し、前記第一の組にある前記それぞれのメモリセルグループの各々にてそれぞれの欠陥数を第一のＩＯビットグループごとに追跡し、さらにそれぞれの欠陥数が第一の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること、
   選択されたアドレスからなる前記組の間で第二の次元に沿って編成されたメモリセルグループからなる第二の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第二の組にある前記それぞれのメモリセルグループの同時アドレス可能ＩＯビットを複数の第二のＩＯビットグループにグループ化し、前記第二の組にある前記それぞれのメモリセルグループの各々にてそれぞれの欠陥数を第二のＩＯビットグループごとに追跡し、さらにそれぞれの欠陥数が第二の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること、及び
   前記第一の組のメモリセルグループに関連する第一のタグ画像と前記第二の組のメモリセルグループに関連する第二のタグ画像との内一方または両方を生成すること含み、前記第一のタグ画像は欠陥を含む前記第一の組のメモリセルを指摘し、前記第二のタグ画像は欠陥を含む前記第二の組のメモリセルグループを指摘し、ここで前記第一のタグ画像と前記第二のタグ画像の内少なくとも一方は、前記対応する組の指定要修復メモリセルグループにおける欠陥の指摘を除外すること、
   を特徴とする方法。
8. 指定要修復メモリセルグループのメモリアドレスからなるリストを保守することをさらに含むことを特徴とする請求項７に記載の方法。
9. 疎らな欠陥を含むメモリアドレスからなるリストを保守することをさらに含むことを特徴とする請求項７に記載の方法。
10. メモリデバイスのエラーデータ画像から修復情報を抽出する方法を実施するプログラム命令を実体的に具現するコンピュータ可読記憶媒体であって、前記エラーデータ画像は、前記メモリデバイスの複数の次元に沿って複数のメモリセルグループに編成された複数のメモリセルの各々につき対応するエラーデータを備え、各々のメモリセルグループは、前記複数の次元の内１つに対応する複数のアドレス成分の内１つによってアドレス可能であり、前記エラーデータ画像は複数のビットを備え、各ビットは前記メモリデバイスにある前記メモリセルの内異なる１つに対応し、且つ前記対応するメモリセルが有効でないか否かを指摘する値を有し、前記方法は、
    選択されたアドレスからなる組の間で第一の次元に沿って編成されたメモリセルグループからなる第一の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第一の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第一の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること、
    選択されたアドレスからなる前記組の間で第二の次元に沿って編成されたメモリセルグループからなる第二の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第二の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第二の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること、及び
    前記第一の組のメモリセルグループに関連する第一のタグ画像と前記第二の組のメモリセルグループに関連する第二のタグ画像との内一方または両方を生成すること含み、前記第一のタグ画像は欠陥を含む前記第一の組のメモリセルを指摘し、前記第二のタグ画像は欠陥を含む前記第二の組のメモリセルグループを指摘し、ここで前記第一のタグ画像と前記第二のタグ画像の内少なくとも一方は、前記対応する組の指定要修復メモリセルグループにおける欠陥の指摘を除外すること、
    を特徴とするコンピュータ可読記憶媒体。
11. 前記第一の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡する前記ステップは、前記第一の組にある前記それぞれのメモリセルグループの各々にてそれぞれの欠陥数を同時アドレス可能ビットごとに追跡することを含み、さらに
    前記第二の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡する前記ステップは、前記第二の組にある前記それぞれのメモリセルグループの各々にてそれぞれの欠陥数を同時アドレス可能ビットごとに追跡することを含むこと、
    を特徴とする請求項１０に記載のコンピュータ可読記憶媒体。
12. 前記第一の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡する前記ステップは、前記第一の組にある前記それぞれのメモリセルグループの同時アドレス可能ＩＯビットを複数の第一のＩＯビットグループにグループ化し、さらに前記第一の組にある前記それぞれのメモリセルグループの各々にてそれぞれの欠陥数を第一のＩＯビットグループごとに追跡することを含み、さらに
    前記第二の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡する前記ステップは、前記第二の組にある前記それぞれのメモリセルグループの同時アドレス可能ＩＯビットを複数の第二のＩＯビットグループにグループ化し、さらに前記第二の組にある前記それぞれのメモリセルグループの各々にてそれぞれの欠陥数を第二のＩＯビットグループごとに追跡することを含むこと、
    を特徴とする請求項１０に記載のコンピュータ可読記憶媒体。
13. 前記方法が、指定要修復メモリセルグループのメモリアドレスからなるリストを保守することをさらに含むこと、
    を特徴とする請求項１０に記載のコンピュータ可読記憶媒体。
14. 前記方法が、疎らな欠陥を含むメモリアドレスからなるリストを保守することをさらに含むこと、
    を特徴とする請求項１０に記載のコンピュータ可読記憶媒体。
15. メモリデバイスのエラーデータ画像から修復情報を抽出するシステムであって、前記エラーデータ画像は、前記メモリデバイスの複数の次元に沿って複数のメモリセルグループに編成された複数のメモリセルの各々につき対応するエラーデータを備え、各々のメモリセルグループは、前記複数の次元の内１つに対応する複数のアドレス成分の内１つによってアドレス可能であり、前記エラーデータ画像は複数のビットを備え、各ビットは前記メモリデバイスにある前記メモリセルの内異なる１つに対応し、且つ前記対応するメモリセルが有効でないか否かを指摘する値を有し、前記システムは、
    選択されたアドレスからなる組の間で第一の次元に沿って編成されたメモリセルグループからなる第一の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第一の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第一の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること、
    選択されたアドレスからなる前記組の間で第二の次元に沿って編成されたメモリセルグループからなる第二の組における欠陥を求めて前記エラーデータ画像をスキャンし、前記第二の組にある前記それぞれのメモリセルグループの各々に見られるそれぞれの欠陥数を追跡し、さらにそれぞれの欠陥数が第二の最大欠陥閾値に等しいかまたはこれを超過するメモリセルグループを追跡し、且つこれを要修復メモリセルグループとして指定すること、及び
    前記第一の組のメモリセルグループに関連する第一のタグ画像と前記第二の組のメモリセルグループに関連する第二のタグ画像との内一方または両方を生成するプロセッサを備え、前記第一のタグ画像は欠陥を含む前記第一の組のメモリセルを指摘し、前記第二のタグ画像は欠陥を含む前記第二の組のメモリセルグループを指摘し、ここで前記第一のタグ画像と前記第二のタグ画像の内少なくとも一方は、前記対応する組の指定要修復メモリセルグループにおける欠陥の指摘を除外すること、
    を特徴とするシステム。
16. 前記エラーデータ画像を生成するメモリテスタをさらに備えることを特徴とする請求項１５に記載のシステム。

Images