KR20070091578A - 수리 정보 추출용 방법, 컴퓨터 판독 가능 기록 매체 및시스템 - Google Patents

수리 정보 추출용 방법, 컴퓨터 판독 가능 기록 매체 및시스템 Download PDF

Info

Publication number
KR20070091578A
KR20070091578A KR1020070022113A KR20070022113A KR20070091578A KR 20070091578 A KR20070091578 A KR 20070091578A KR 1020070022113 A KR1020070022113 A KR 1020070022113A KR 20070022113 A KR20070022113 A KR 20070022113A KR 20070091578 A KR20070091578 A KR 20070091578A
Authority
KR
South Korea
Prior art keywords
memory cell
memory
error data
cell groups
individual
Prior art date
Application number
KR1020070022113A
Other languages
English (en)
Other versions
KR101314370B1 (ko
Inventor
조엘 벅크-젱글러
Original Assignee
베리지 (싱가포르) 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리지 (싱가포르) 피티이. 엘티디. filed Critical 베리지 (싱가포르) 피티이. 엘티디.
Publication of KR20070091578A publication Critical patent/KR20070091578A/ko
Application granted granted Critical
Publication of KR101314370B1 publication Critical patent/KR101314370B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

단 두 개의 패스에서 에러 데이터 이미지를 스캔하여 메모리 디바이스의 에러 데이터 이미지로부터 희박한 장애 정보를 추출하는 방법 및 장치가 제공된다. 제 1 스캔 패스 동안, 제 1 치수를 따라 조직화되는 제 1 메모리 셀 그룹 세트의 장애에 대해 에러 데이터 이미지가 스캔되고, 제 1 세트의 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 1 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정한다. 제 2 치수를 따라 조직화되는 제 2 메모리 셀 그룹 세트의 장애에 대해 에러 데이터 이미지가 스캔되고, 제 2 세트의 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 2 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하며, 단지 희박한 장애 정보를 포함하는 태그를 생성한다.

Description

수리 정보 추출용 방법, 컴퓨터 판독 가능 기록 매체 및 시스템{MEMORY DEVICE FAIL SUMMARY DATA REDUCTION FOR IMPROVED REDUNDANCY ANALYSIS}
도 1은 종래 메모리 테스트 구성의 블록도.
도 2a는 메모리 디바이스의 투시적 구조도.
도 2b는 도 2a의 메모리 디바이스의 에러 데이터 이미지의 투시적 구조도.
도 3은 에러 데이터 이미지로부터 장애 정보를 추출하기 위한 예시적 방법의 플로챠트.
도 4는 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 1 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 5는 도 2b의 에러 데이터 이미지를 처리하기 위한 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 1 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 6은 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 1 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 7은 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성 의 블록도로서, 에러 데이터 이미지의 제 1 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 8은 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 1 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 9는 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 1 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 10은 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 1 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 11은 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 1 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 12는 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 1 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 13은 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 2 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 14는 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 2 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 15는 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 2 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 16은 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 2 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 17은 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 2 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 18은 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 1 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 19는 도 2b의 에러 데이터 이미지를 처리하는 예시적 메모리 테스트 구성의 블록도로서, 에러 데이터 이미지의 제 2 스캔 패스 단계 동안의 메모리 테스트 상태를 도시함.
도 20은 그룹핑 구성 기능의 예시적 실시예의 로직도를 나타내는 블록도.
도 21은 메모리 디바이스의 에러 데이터 이미지로부터 장애 정보를 추출하기 위한 컴퓨터 시스템을 나타내는 블록도.
도면의 주요 부분에 대한 부호의 설명
101: 프로세서 102: 프로그램 메모리
103: 데이터 메모리 110: 메모리 테스터
컴퓨터는 프로그램 인스트럭션과 데이터를 저장하기 위해 랜덤 액세스 메모리에 의존한다. 컴퓨터 메모리는 메모리 셀로 구성되는데, 각 셀은 단일 데이터 비트를 저장한다. 각각의 컴퓨터화된 인스트럭션 및/또는 컴퓨터화된 데이터 요소는 전형적으로 바이트(일반적으로 8비트), 워드(일반적으로 다수의 바이트), 블록(일반적으로 다수의 워드) 등과 같은 동시적으로 지정할 수 있는 비트 집합으로 의미 있게 조직화되는 비트 세트를 포함한다. 주어진 바이트, 워드, 블록 등(이하 집합적으로 "바이트"라 지칭할 것임) 내의 비트 위치는, 미리 정해진 정렬된 포맷에 따라 바이트 내에 위치되는 대로 비트의 값에 따라 데이터 또는 인스트럭션의 바이트에 의미가 주어진다는 점에서 의미 있다.
따라서, 바이트 및 워드는 통상적으로 어드레스 버스, 데이터 버스 및 메모리 셀 가동 회로를 사용해서 단일 개체로서 지정된다. 특히, 어드레스 버스에 어 드레스가 배치되고, 메모리 디바이스의 셀은 지정된 셀에 대응하는 기록 또는 판독 인에이블 라인을 활성화함으로써 인에이블되며, 데이터는 어드레스 버스에 의해 지정되는 셀로 기록하거나 이로부터 판독되며, 이는 동작이 기록 동작인지 판독 동작인지에 의존한다.
더 빠르고 더 우수한 시스템에 대한 수요를 충족시키기 위해, RAM, Static RAM(SRAM) 등과 같은 현재의 메모리 디바이스는 매우 조밀하다. 조밀성으로 인해, 그리고 제조 공정의 제한으로 인해, 반도체 메모리 디바이스는 제조 직후 하나 이상의 결함 메모리 셀을 포함하는 경우가 있다.
통상적인 테스트는 0과 1을 메모리 셀에 기록하는 동안 순차적으로 증가 또는 감소하는 메모리 어드레스를 포함한다. 이는 통상적으로 "벡터(vector)"라는 메모리 주기 동안 동시적으로 기록 또는 판독되는 1과 0의 집합을 가리키며, "패턴"이라는 용어는 벡터 시퀀스를 가리킨다. 테스트에 있어서 1이 나열되는 체크보드와 같은 메모리 공간으로 기록 패턴 및 나비 패턴을 포함하는 것이 통상적이다.
상술한 것처럼, 개별 메모리 셀은 테스트 동안 고장날 수 있다. 이들 디바이스의 수율을 개선하기 위해, 통상적으로 제조자는 셀의 중복 행 및/또는 중복 열과 같은 중복 메모리 셀 그룹을 포함한다. 종종, 하나 이상의 결함있는 메모리 셀을 포함하는 메모리 디바이스의 대응 메모리 셀 그룹을 중복 메모리 셀 그룹으로 대체하여, 완전히 기능적인 메모리 디바이스를 산출할 수 있다. 중복 메모리 셀 그룹이 메모리 디바이스로 맵핑되어 하나 이상의 메모리 셀 결함을 갖는 메모리 디바이스의 메모리 셀 그룹을 대체할 수 있다. 고장 메모리 셀을 포함하는 결함있는 메모리 셀 그룹을 식별하고 메모리 디바이스의 결함있는 메모리 셀 그룹에 대응하는 중복 메모리 셀 그룹을 맵핑하는 과정을 "중복 분석(redundancy analysis)"이라고 한다.
통상적으로, 단일의 주어진 메모리 셀은 다수의 상이한 메모리 셀 그룹의 멤버이며, 대응하는 메모리 디바이스 어드레스의 상이한 치수의 구성요소에 의해 각각 지정된다. 따라서, 단일 메모리 셀은 상이한 치수의 메모리 디바이스를 따라 조직화되는 다수의 상이한 이용 가능한 중복 메모리 셀 그룹 중 하나를 이용하여 수리될 수 있다. 가령, 메모리 디바이스는 행과 열을 포함하는 치수로 조직화되어, 행을 포함하는 메모리 셀 그룹과 열을 포함하는 메모리 셀 그룹을 허용한다. 메모리 디바이스는 메모리 디바이스의 다양한 행과 열을 대체하도록 맵핑될 수 있는 다수의 중복 행과 다수의 중복 열을 제공할 수 있다. 이 예에서, 중복 행 및 중복 열 모두가 이용 가능할 수 있는데, 모두 주어진 셀을 수리하는 데 이용될 수 있다. 동일한 행을 따라 복수의 장애가 존재하는 경우, 복수의 메모리 셀 장애를 수리하고 위해 단일의 중복 행을 사용하는 것이 여러 중복 열을 사용하는 것보다 유리한데, 그것이 더 효율적이며 제한된 수의 중복 메모리 행 및 열이 이용 가능하기 때문이다. 일례로, 단지 4개의 중복 열과 4개의 중복 행이 주어진 메모리 디바이스의 결함있는 메모리 셀을 수리하는 데 이용될 수 있다고 가정하자. 이 예에서, 세 개의 다른 열에서 장애를 갖는 행이 존재한다고 하면, 그 행은 중복 열 중 세 개를 사용하거나 중복 행 중 단 한 개를 사용하여 수리될 수 있다. 그러나, 다섯 개의 다른 열에서 장애를 갖는 행이 존재한다고 하면, 그 행은 중복 행 중 하나 를 이용하여서만 수리될 수 있는데, 이 행의 모든 장애를 수리하기 위해 이용 가능한 중복 열이 충분치 않기 때문에 그러하다. 이용 가능한 중복 행 중 하나를 이용하여서만 수리될 수 있는 행은 "수리되어야 하는" 행으로 고려한다. 유사하게, 이용 가능한 중복 열 중 하나를 이용하여서만 수리될 수 있는 열은 "수리되어야 하는" 열로 고려한다.
행 또는 열의 임계 개수의 메모리 셀 결함의 검출로 인해, 일단 주어진 행 또는 열이 각각 "수리되어야 하는" 행 또는 열로 인식되면, 주어진 행 또는 열의 모든 메모리 셀 결함은 이용 가능한 중복 행 또는 열에 의해 수리될 것이어서, 결함에 관해 메모리 디바이스의 주어진 행 또는 열의 임의의 잔여 테스트되지 않은 메모리 셀을 추가로 테스트 또는 분석할 필요가 없다는 것이 알려져 있다.
중복 메모리 셀 그룹을 이용하는 결함적 메모리 셀 수리가 회로 레벨에서 어떻게 이루어지는가는 이러한 디바이스를 제고하는 자에 의해 잘 이해될 것이며, 따라서, 관련 회로의 내부 로직을 변경하는 게이팅을 인에이블하는 몇 개의 선택 가능하게 파괴 가능한 소자가 이들 디바이스에 포함된다고 간단히 말하여도 당업자에게 충분할 것이다. 이 기능은 결함적 회로에 적합한 대체 회로로 내부 신호의 경로를 지정하는 데 사용된다.
이상적으로는, 메모리 테스터는 테스트 하의 메모리 디바이스의 수리에 대한 필요성과 요구되는 수리 위치와 필요한 수리의 종류를 인식할 수 있어야 하고, 적합한 수리를 행할 수 있어야 한다.
소정 메모리 테스터에서, 하드웨어는 흔히 에러 캐치 RAM(ECR) 또는 이하에 서와 같이 더 일반적으로 "에러 데이터 이미지"라고 지칭되는 디바이스 콘텐트의 전체 비트맵을 포착하게끔 설계될 수 있다. 통상적으로, 에러 데이터 이미지는 테스트 하의 메모리 디바이스에 적용되는 어드레스와 동일한 어드레스 또는 그것으로부터 유도되는 어드레스에 의해 지정된다. 테스트 동안, 메모리 디바이스의 메모리 셀의 콘텐트가 예상되는 결과에 일치하거나 일치하지 못한 경우, 에러 데이터 이미지의 그 어드레스에서의 대응 비트는 사용 규정에 따라 설정되거나 소거된다. 예를 들어, 영("0")은 일치 장애를 표현하기 위해 에러 데이터 이미지에서 사용될 수 있고, 일("1")은 일치를 표현하기 위해 사용될 수 있다. 에러 데이터 이미지는 에러 및 최적 수리 솔루션을 발견하기 위해 분석될 수 있다. 이 전략은 테스트 시간을 감소시킬 뿐만 아니라 분석 태스크의 복잡성을 현저히 감소시킨다.
종종, 다수의 "태그" 이미지들은 분석 시간을 추가로 감소시키기 위해 메모리 디바이스의 테스트 동안에 생성된다. 각 태그 이미지는 메모리에서 검출되는 메모리 셀 결함을 단일의 개별 치수의 메모리 디바이스에 대해 맵핑한다. 위의 예에서, 하나의 태그 이미지는 장애 행의 맵을 포함하고, 다른 태그 이미지는 장애 열의 이미지를 포함할 수 있다. 행 태그 내에서, 한 위치는 메모리 디바이스의 해당 셀의 메모리 셀 중 임의의 것에 임의의 에러가 존재했다는 것을 표시하는 플랙(flag)을 포함할 수 있다. 유사하게, 열 태그 내에서, 하나의 위치는 메모리 디바이스의 해당 열의 임의의 메모리 셀에 임의의 에러가 존재했는지를 표시하는 플랙을 포함할 수 있다. 태그 이미지에서 단일 메모리 위치(통상적으로 크기로 단 하나의 비트)가 메모리 디바이스의 전체 행 또는 열을 표현하기 위해 사용되기 때 문에, 태그 이미지는 실질적으로 전체 에러 데이터 이미지보다 작으며, 어느 메모리 셀 그룹(위의 예에서는, 어느 행 또는 열)이 장애를 갖는지를 신속하게 식별할 수 있게 한다. 그래서, 태그 이미지는 차후 검사에 대한 검출된 이벤트의 인덱스된 집합을 저장하도록 동작한다.
도 1은 종래 메모리 테스트 구성의 블록도이다. 메모리 테스터(4)는 일련의 테스트 벡터(3)를 테스트 하의 메모리 디바이스(DUT)(2)에 적용하여 메모리(DUT)(2)의 메모리 셀 중 하나의 결함을 검출한다. DUT(2)는 메모리 셀 그룹 행([0..X-1]) 및 메모리 셀 그룹의 열([0..Y-1])로 배열되는 메모리 셀의 어레이(2a)를 포함한다. 통상적으로, 동일 사이즈의 에러 데이터 이미지(6)(즉, 동일한 수의 행 및 열) 및 동일한 방식으로 지정할 수 잇는 테스트 하의 메모리 디바이스(DUT, 2)가 제공되어 메모리(DUT)(2)의 각 메모리 셀에 해당하는 비트를 저장한다. 통상적으로, 에러 데이터 이미지(6)의 한 비트 셀의 0의 값은 메모리(DUT, 2)의 해당 비트 셀(2a)의 테스트 동안 장애가 발생하였다는 것을 표시하고, 1은 메모리(DUT)(2)의 해당 비트 셀(2a)에서 장애가 검출되지 않았음을 표시한다. 물론, 메모리(DUT)(2)의 해당 비트 셀의 합격 또는 장애를 표시하기 위해 다른 규정이 사용될 수 있다.
중복 메모리 셀 그룹의 행(8([0..M-1])) 세트 및 주옥 메모리 셀 그룹의 열(10([0..N-1]) 세트가 해당 행 및 열 어드레스에 의해 지정되는 DUT(2)의 메모리 셀(2a)에서 검출되는 결함을 수리하는 데 사용하기 위해 구현될 수 있다.
태그 이미지(14, 12)는 메모리(DUT)의 임의의 검출된 결합을 어떻게 수리할 지를 결정하기 위한 에러 데이터 이미지(6)의 분석을 수행하는 것을 지원할 수 있다. 통상적으로, 행 및 열 태그 이미지(14,12)는 DUT(2)의 해당 행 또는 열의 장애를 표시하기 위해 해당 행 또는 열 치수로 어드레스당 단일 비트를 구현한다.
예시적 일례로서, DUT(2)에 적용되는 어드레스는 메모리(DUT)(2)의 내부 조직에 관련되는 해당 행(X) 및 열(Y) 어드레스 구성요소를 갖는 행 및 열 치수로 분리될 수 있다고 가정하자. 그래서, 메모리(DUT)(2)는 두 개의 치수로 지정될 수 있고 DUT(2)에 적용되는 어드레스는 내부에 포함되는 X 및 Y 어드레스 구성요소를 갖는다. 가령, 적합한 게이팅 회로는 Y 어드레스 성분을 추출할 수 있고, 그것을 열 태그 이미지(12)에 어드레스로서 적용하며, 그로써 Y 어드레스에 따라 인덱스되는 정보의 저장을 허용한다. 유사하게, 게이팅 회로는 X 어드레스 성분을 추출할 수 있고 그것을 행 태그 이미지(14)에 어드레스로서 적용하며, 그로써 X 어드레스에 따라 인덱스되는 정보의 저장을 허용한다. 통상적으로, 행 및 열 태그 이미지의 각 엔트리에 저장되는 정보는, 테스트 종료가 해당 개개의 X 지정된 행 또는 Y 지정된 열을 따라 DUT(2)에 최소 한 번 장애가 발생했거나 하지 않았다는 것을 의미하는 단일 비트이다. 행 X 및 열 Y 어드레스 성분 모두에 대한 태그 이미지를 생성하여, 테스트 분석자는 내부 조직화가 행 X 및 열 Y 어드레스의 개념(notion)을 포함하는 메모리(DUT)의 장애에 대한 유용한 정보를 얻을 수 있다. 필요한 태그 이미지 저장 요구는 에러 데이터 이미지가 요구할 그들의 곱이 아닌 행 X 및 열 Y 의 합에만 동일한 많은 위치로 이루어지기 때문에, 태그 이미지(12, 14)의 사용은 테스터 메모리 요구조건의 큰 감소를 구현할 수 있다.
메모리 디바이스의 공통 장애 메커니즘은 종래 태그 RAM의 효율성을 감소시킨다. 많은 타임 디바이스는 특정 메모리 셀 그룹 내의 많은 혹은 전체 어드레스가 결함있는 교착된(stuck) 메모리 셀 그룹을 갖는다. 예컨대, 도 1의 메모리(DUT)(2)에서, 테스트는 특정 교착된 행 또는 교착된 열 내의 많은 혹은 모든 어드레스가 결함있는 교착된 행 또는 교착된 열을 갖는다는 것을 누설할 수 있다. 단일 중복 메모리 셀 그룹이 메모리 디바이스의 교착된 메모리 셀 그룹을 수리할 수 있다. 하지만, 복수의 치수로 메모리 셀 그룹에서 조직화되고 메모리 디바이스에 적용되는 주어진 어드레스가 그 안에 포함되는 다수의 치수 어드레스 성분을 포함하는 장치에서, 태그 이미지는 중복 분석을 위해 비효율적으로 될 수 있으며, 이는 다음의 예로써 알 수 있다. 다시 도 1의 DUT(2)를 참조하면, 두 개의 치수(행 치수 및 열 치수)로 메모리 셀 그룹으로 조직화되는데, 단일 중복 행이 DUT(2)의 교착된 행을 수리할 수 있다. 하지만, 열 태그(12)는 DUT(2)의 교착된 행의 모든 메모리 셀의 장애로 인한 모든 Y 어드레스의 장애를 표시할 수 있다. 메모리(DUT)(2)가 교착된 행 및 교착된 열 모두를 갖는 경우, 두 개의 태그 이미지(12 및 14)는 모든 어드레스의 완전한 장애를 표시할 수 있는 반면, 실제로는 단지 단일 열 내의 모든 X 어드레스 및 단일 행 내의 모든 Y 어드레스가 결함있다는 것일 수 있다. 교착된 행 또는 교착된 열 결함을 갖는 장치에서, 따라서 태그 이미지의 유용성은 제한되거나 심지어 완전히 비효율적으로 될 수 있는데, 희박한 장애만을 포함하는 행 및/또는 열에 관한 정보를 추출하는 한 그러하다.
통상적인 태그 이미지는 "수리되어야 하는" 행 및 열을 걸러내지 못하는데, 이전 예에서 설명한 것처럼, 희박한 장애에 관한 정보를 추출하는 관점에서 태그 이미지를 거의 소용없게 할 수 있다. 단일 에러 이미지가 사용되어 복수의 독립적인 메모리 디바이스를 동시에 포착하는 경우(즉, 테스트 하의 복수의 메모리 디바이스)에 태그와 관련되는 문제는 더 복잡하다.
통상적으로, 태그 이미지는 재생성되어야 하고, "수리되어야 하는" 메모리 셀 그룹으로부터 장애를 배제하여, 태그 이미지로부터 희박한 장애 정보를 복원한다. 이 방법은 알려진 "수리되어야 하는" 메모리 셀 그룹으로부터의 장애를 제외하고 포착된 에러 이미지의 모든 행 및 열의 재스캐닝을 요구하며, 다른 "수리되어야 하는" 메모리 셀 그룹이 현재 태그 이미지에 근거하여 인식될 때마다 반복되어야 한다. 따라서, 희박한 장애만을 포함하는 태그 이미지의 생성은 반복적인 과정이며, 잠재적으로 포착된 에러 이미지의 많은 스캐닝 패스를 요구한다. "수리되어야 하는" 메모리 셀 그룹을 인식하고 포착된 에러 이미지로부터 희박한 장애 정보를 복원하는 통상적인 방법은 따라서 상당한 처리 시간을 요구하는데, 포착된 에러 이미지가 이 반복적 과정에 다라 스캐닝되고 재스캐닝되기 때문이다.
따라서, "수리되어야 하는" 메모리 셀 그룹을 인식하고 포착된 에러 이미지로부터 희박한 장애 정보를 복원하는 개선된 기술이 필요하다. 게다가, 메모리 테스트 과정에서 중복 분석 단계를 스트리밍하는 기술도 필요하다.
본 발명의 실시예는 메모리 디바이스의 에러 데이터 이미지로부터 희박한 장 애 정보를 추출하는 방법을 포함한다. 에러 데이터 이미지는 메모리 디바이스의 다수의 치수를 다라 다수의 메모리 셀 그룹으로 조직화되는 다수의 메모리 셀 각각에 대해 해당 에러 데이터를 포함하는데, 각 메모리 셀 그룹은 다수의 치수 중 하나에 해당하는 다수의 어드레스 성분 중 하나에 의해 지정될 수 있다. 에러 데이터 이미지는 다수의 비트를 포함하는데, 각 비트는 메모리 디바이스의 메모리 셀 중 상이한 하나에 해당하고 해당 메모리 셀이 결함있는지를 표시하는 값을 가진다. 선택된 어드레스 세트들 사이의 제 1 치수를 따라 조직화되는 제 1 메모리 셀 그룹 세트의 장애에 대해 에러 데이터 이미지가 스캔되고, 제 1 세트의 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 1 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정한다. 선택된 어드레스 세트들 사이의 제 2 치수를 따라 조직화되는 제 2 메모리 셀 그룹 세트의 장애에 대해 에러 데이터 이미지가 스캔되고, 제 2 세트의 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 2 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정한다. 제 1 세트의 메모리 셀 그룹과 관련되는 제 1 태그 이미지 및 제 2 세트의 메모리 셀 그룹과 관련되는 제 2 태그 이미지 중 하나 또는 모두가 생성된다. 제 1 태그 이미지는 장애를 포함하는 제 1 세트의 메모리 셀을 표시하고, 제 2 태그 이미지는 장애를 포함하는 제 2 세트의 메모리 셀 그룹을 표시한다. 제 1 태그 이미지 및 제 2 태그 이미지 중 적어도 하나는 해당 세트의 정해진 수리되어야 하는 메모리 셀 그룹의 장애 표시를 배제한다.
일실시예에서, 장애 정보는 IO 비트 기반당 추적된다.
일실시예에서, 장애 정보는 IO 비트 그룹 기반당으로 추적되고, IO 비트 그룹은 다수의 동시적으로 지정가능한 IO 비트를 포함한다.
본 발명의 보다 완전한 이해와, 그 많은 장점은 첨부된 도면을 참조하여 발명의 상세한 설명으로부터 쉽게 이해될 것이다. 동일한 참조 기호는 동일 또는 유사한 요소를 표시한다.
이하 실시예의 상세한 설명에서 도면을 참조할 것이며, 도면은 본 발명이 실시된 특정 실시예를 예시하기 위한 것이다. 실시예들은 당업자가 본 발명을 실시할 수 있도록 상세히 기술되어 있으며, 본 발명명의 범주 내에서 구조적, 논리적 및 전기적 변화를 이룰 수 있다는 것이 용이하게 이해될 것이다. 그래서, 이하의 상세한 설명은 제한적인 것이 아니며, 본 발명의 범주는 청구범위에 의해서만 규정된다.
도 2a는 복수의 메모리 셀(22)을 포함하는 메모리 디바이스(20)를 도시한다. 각 메모리 셀(22)은 해당 행 x(x=X[1..M]) 및 열 y(y=Y[1..N]) 어드레스 성분을 가지는 어드레스 ADDRESS[x,y]에 의해 지정된다. 메모리 디바이스는 동시적으로 지정 가능한 입력/출력(IO) 라인 IO[1]-IO[Z]을 가질 수 있고, 라인은 적용되는 어드레스 ADDRESS[x,y]의 값에 의해 결정되는 것과 같이 메모리 디바이스(20)의 각 메 모리 셀(22)에 전환할 수 있게 접속가능하다.
가장 단순하게는, 메모리 디바이스는 단일 비트 와이드 디바이스(즉, Z=1)이고, 임의의 주어진 어드레스 ADDRESS[x,y]가 디바이스의 단일 메모리 셀에 액세스하는 것을 의미한다. 데이터는 단일 IO 라인(가령, IO[1])을 통하여 메모리 디바이스의 단일 메모리 셀로부터 입력 또는 출력될 수 있다.
하지만, 통상적으로, 메모리 디바이스(20)는 z-비트 와이드 디바이스(z=Z, Z>1)를 구성하기 위해 다수의 단일 비트 와이드 디바이스를 포함한다. 이 경우에 데이터는 Z IO 라인 IO[1]-IO[Z]을 통하여 메모리 디바이스의 Z개의 메모리 셀로부터 출력 또는 입력된다. Z개의 단일 비트 와이드 디바이스 각각은 동일한 행 및 열 어드레스 성분(X[x] 및 Y[y])과 동일한 ADDRESS[x,y]를 수신하지만, Z개의 단일 비트 와이드 디바이스 각각은 Z-비트 IO 데이터 값의 해당 비트 위치에서 단일 비트를 기여한다. Z개의 단일 비트 와이드 디바이스 각각은 상이한 장애 기여를 가질 수 있다. 예컨대, IO 비트 IO[1]에 대해 행 X[1], 열 Y[1]에 장애가 발생하고, IO[2]에 대해 행 X[1], 열 Y[1]에는 발생하지 않을 수 있다.
메모리 디바이스의 일실시예에서, 임의의 열 y의 임의의 개별 IO 비트에 대한 전체 열을 수리하기 위해 사용될 수 있는 수리 열 세트와, 행 x의 각 열에 대한 모든 IO 비트를 포함하는 전체 행을 수리하기 위해 사용될 수 있는 수리 행 세트가 존재할 수 있다.
도 2b는 도 2a의 메모리 디바이스의 에러 데이터 이미지(30)를 도시한다. 도시한 바와 같이, 메모리 디바이스(20)의 각각 및 해당 에러 데이터 이미지(30)는 M개의 행(X[1]-X[M]) 및 N개의 열(Y[1]-Y[N])로 조직화되는 메모리 셀(22,32)을 포함한다. 메모리 디바이스(20)의 각각 및 에러 데이터 이미지(30)는 Z 비트 와이드이고, 동시적으로 지정할 수 있는 Z개의 IO 라인(IO[1]-IO[Z])을 제공한다. 일실시예에서, 메모리 디바이스(20)를 액세스하기 위해 사용되는 지정 방안은 에러 데이터 이미지(30)를 액세스하기 위해 사용되는 지정 방안과 같다. 일실시예에서, "0"은 메모리 디바이스(20)의 해당 메모리 셀(22)의 장애의 존재를 가리키기 위해 에러 데이터 이미지(30)의 메모리 셀(32)에 저장될 수 있고, "1"은 메모리 디바이스(20)의 해당 메모리 셀(22)의 장애가 존재하지 않는 다는 것을 가리키기 위해 에러 데이터 이미지(30)의 메모리 셀(32)에 저장될 수 있다. 단지 예시적이고 한정적이지 않은 예로, 도시된 에러 데이터 이미지(30)는 메모리 디바이스(20)가 비트 IO[3]의 모든 열 Y[1], 모든 IO 비트를 지나는 모든 행 X[1], 및 잔여 메모리 셀(22)의 갖가지 희박한 장애를 갖는다는 것을 나타낸다.
도 2b의 장애 구성에 대한 이상적 수리 방안에서, 교착된 열(Y[1])은 중복 열로 대체되어야 하고, 교착된 행(X[1])은 중복 행으로 대체되어야 한다. 잔여 희박한 장애는 잔여 이용될 수 있는 중복 열 또는 행으로 대체될 것이다.
본 발명의 실시예에 따르면, 희박한 장애 정보는 장애에 대해 에러 데이터 이미지(30)를 스캐닝하고 장애의 위치와 알려진 수리되어야 하는 메모리 셀 그룹을 식별되는 대로 추적하며 알려진 수리되어야 하는 메모리 셀 그룹으로부터 장애 횟수를 추가로 배제하여, 에러 데이터 이미지(30)로부터 추출될 수 있다.
스캐닝 알고리즘의 실시예에 따르면, 메모리 디바이스(20)의 에러 데이터 이 미지(30)로부터 수리 정보를 추출하는 방법(80)은 도 3에 도시되며, 선택된 어드레스 세트들 사이에 제 1 치수를 따라 조직화되는 제 1 메모리 셀 그룹 세트의 장애에 대한 에러 데이터 이미지(30)를 스캔하는 동안에, 제 1 세트의 개별 메모리 셀 그룹의 각각에서 보이는 개별 장애의 수를 계속 추적하고, 개별 장애의 수가 제 1 최대 장애 임계치와 같거나 초과하는 제 1 세트의 임의의 메모리 셀 그룹을 추적하고 수리되어야 하는 메모리 셀 그룹으로 지정하는 단계(단계 81)와, 선택된 어드레스 세트들 사이에 제 2 치수를 따라 조직화되는 제 2 메모리 셀 그룹 세트의 장애에 대한 에러 데이터 이미지를 스캔하는 동안에, 이전에 수리되어야 하는 메모리 셀 그룹으로 정해진 것에 의해 수리될 임의의 장애를 제외한 제 2 세트의 개별 메모리 셀 그룹의 각각에서 보이는 개별 장애의 수를 계속 추적하고, 개별 장애의 수가 제 2 최대 장애 임계치와 같거나 초과하는 제 2 세트의 임의의 메모리 셀 그룹을 추적하고 수리되어야 하는 메모리 셀 그룹으로 지정하는 단계(단계 82)를 포함한다.
일실시예에서, 제 1 세트의 개별 메모리 셀 그룹의 각각에서 보이는 개별 장애의 수를 추적하는 단계는 IO 비트 기반당 수행될 수 있다(단계 86). 일실시예에서, 어떠한 이유로든, 다수의 장애가 아닌 단일 장애로서 하나 이상의 IO 비트 그룹 중 임의의 것에서 검출되는 장애를 카운트하는 것이 바람직하다. 행 수리 요소는 단일 IO 비트만이 아니라 주어진 행에 대해 모든 IO 비트를 수리할 수 있다. 일실시예에서, 각 정해진 IO 비트 그룹에서, 개별 그룹의 비트들 사이에서 정해진 하나 이상의 장애의 검출은 하나의 장애로서 카운트된다. 따라서, 방법은 또한 IO 비트 그룹 기반당 제 1 세트의 각 개별 메모리 셀 그룹의 개별 장애의 수를 계속 추적하는 단계도 포함할 수 있다(단계 87).
일실시예에서, 제 2 세트의 개별 메모리 셀 그룹 각각에서 보이는 개별 다수의 장애를 계속 추적하는 단계는 IO 비트 기반당 수행될 수 있다(단계 88). 다시, 비트 그룹핑을 수용하기 위해, 상술한 바처럼, 방법은 또한 IO 비트 그룹 기반당 제 2 세트의 각 개별 메모리 셀 그룹의 개별 장애 수를 계속 추적하는 단계를 포함할 수도 있다(단계 89). 일실시예에서, 제 2 세트의 개별 메모리 셀 그룹의 각각에서 보이는 개별 장애 수를 계속 추적하는 단계는 제 1 세트의 수리되어야 하는 메모리 셀 그룹으로 정해진 제 1 세트의 임의의 메모리 셀 그룹에 해당하는 어드레스 성분을 포함하는 어드레스에서 검출되는 장애를 카운팅에서 제외하도록 추가로 동작한다(단계 90).
또한, 방법은 정해진 수리되어야 하는 메모리 셀 그룹의 메모리 어드레스 리스트를 생성하는 단계를 포함할 수 있다(단계 83).
또한, 방법은 제 1 세트의 메모리 셀 그룹과 관련되는 제 1 태그 이미지 및 제 2 세트의 메모리 셀 그룹과 관련되는 제 2 태그 이미지 중 하나 또는 양자를 생성하는 단계를 포함할 수 있는데, 제 1 태그 이미지는 희박한 장애를 포함하는 제 1 세트의 메모리 셀을 표시하고, 제 2 태그 이미지는 희박한 장애를 포함하는 제 2 세트의 메모리 셀 그룹을 표시한다(단계 84).
또한, 방법은 희박한 장애를 포함하는 메모리 어드레스 리스트를 생성하는 단계를 포함한다(단계 85).
일실시예에 따르면, 도 4 내지 도 19에 도시한 예에 있어서, 많은 수의 카운터가 선택된 어드레스 세트의 제 1 치수의 각 메모리 셀 그룹의 요소당 각 IO 비트 또는 IO 비트의 각 그룹(그룹핑 구성 함수에 의해 구성됨)에 보이는 개별 장애의 수를 추적한다. 설명을 위하여, 열 치수가 제 1 치수로서 선택될 수 있는데, 선택된 제 1 어드레스 및 선택된 제 2 어드레스 사이의 열 세트가 제 1 치수의 메모리 셀 그룹으로서 선택될 수 있고, 열 이전의 임의의 열의 허용되는 소정 최대 값의 에러가 수리되어야 하는 열로 고려될 수 있다.
제 1 치수에 따른 각 메모리 셀 그룹의 각 요소에 있어, 특정 어드레스의 에러 데이터 이미지에 저장되는 에러 데이터가 획득된다.
일실시예에서, 에러 데이터는 그룹핑 구성 함수(40)에 의해 구성되는 바와 같이 그룹핑될 수 있다. 그룹핑 구성 함수는 IO 비트를 하나 이상의 IO 비트로 할당하여 그룹을 카운팅 에러의 목적을 위해 단일 에러 소스로 취급되게 한다. 각 그룹은 카운터(42)로 할당되고, 카운터(42)에 할당되는 그룹의 IO 비트 중 하나에 장애가 존재하면 하나의 장애로 카운트한다. 그룹핑이 요구되지 않는 경우, 그룹의 수는 1 비트당 Z개의 그룹을 구성하는 IO 비트의 수에 해당할 것이고, 각각은 상이한 카운트(42)에 할당된다. 그룹핑은 이하 보다 상세히 설명할 것이다.
그룹 에러 데이터 GED[1..Z]는 임시적으로 저장된다. 그룹 에러 데이터 GED[1..Z]가 장애를 표시하는 임의의 비트를 포함하는 경우, 장애는 개별 장애 비트를 포함하는 그룹에 해당하는 카운터(42)에 레코드된다.
제 1 치수의 주어진 메모리 셀 그룹의 각 요소에 대한 에러 데이터가 얻어지 고, 그룹(그렇게 구성된 경우) 및 카운트된(요구된 경우) 경우, 카운터(42)는 검사된다. 최종 카운트 값이 그 초기 값으로부터 변하지 않은 어떤 카운터는 특정 메모리 셀 그룹의 해당 IO 비트 그룹의 임의의 IO 비트에 에러가 보이지 않음을 표시한다. 최종 카운트 값이 제 1 치수의 임의의 메모리 셀 그룹에서 허용되는 소정 최대 에러 값을 적어도 카운트한 어떤 카운터는 해당 IO 비트 그룹의 특정 메모리 셀 그룹기 중복 메모리 셀 그룹으로 수리되어야 한다는 것을 표시한다. 위치와 중복 메모리 셀 그룹 유형이 레코드된다. 최종 카운트 값이 최대 허용되는 수의 장애는 아니지만 적어도 일부의 장애를 카운트한 어떤 카운터는 해당 IO 비트 그룹에 대한 메모리 셀 그룹에 희박한 장애가 존재함을 표시한다. 제 1 치수와 관련되는 병합 마스크는 메모리 디바이스의 해당 메모리 셀 그룹이 "수리되어야 하는"것으로 정해진 각각의 IO 비트 또는 IO 비트의 그룹에 대한 마스크 비트 세트를 포함한다. 그리고, 병합 마스크의 해당 비트가 선택된 어드레스 세트(IRowTag 44에 저장됨)에 속하는 제 1 치수의 각각의 메모리 셀 그룹과 관련되는 그룹 에러 데이터 GED[1..Z]의 각각의 해당 비트에 적용되고, 임의의 마스킹되지 않은 에러는 FibalRowTag(48)로 축적된다.
이 단계들은 선택된 어드레스 세트에 속하는 제 1 치수의 각 메모리 셀 그룹에서 반복되어 제 2 치수와 관련되는 최종 태그 이미지를 생성한다. 제 2 치수와 관련되는 최종 태그 이미지의 각 엔트리는 제 2 치수의 해당 메모리 셀 그룹의 어딘가에 장애가 존재하는가를 표시한다. 예컨대, 열이 제 1 치수로 선택되는 경우, 상술한 패스의 열 스캐닝은 최종 행 태그 이미지를 생성할 것이다. 최종 행 태그 이미지는 선택된 어드레스의 각 행에 대한 엔트리를 포함할 것이고 각 엔트리는 각 IO 비트 또는 IO 비트 그룹에 해당하는 비트를 포함할 것이다.
그 다음, 제 1 치수와 관련되는 태그 이미지는 선택된 어드레스 세트의 제 2 치수의 메모리 셀 그룹의 장애를 스캐닝하여 유사한 방식으로 생성될 수 있다. 이 스캔 패스에서, (상술한 제 1 스캔 패스에서 생성되는 것과 같은) 제 2 치수와 관련되는 태그 이미지로부터 알려진 제 2 치수의 장애가 없는 메모리 셀 그룹은 스캐닝될 필요가 없으므로 프로세싱 타임을 절약한다.
일실시예의 동작을 보다 상세히 보기 위해 도 4를 참조하면, 열 치수가 제 1 치수로 선택된다. 스캐닝 알고리즘은 많은 카운터(42)를 설정한다. 일실시예에서, Z 개의 타운터, CNTR[1]-CNTR[Z]가 존재하며, 각각은 IO 비트 IO[1]-IO[Z]의 각각에 해당한다. 다른 실시예에서, 이하에서 설명하는 바처럼, IO 비트 그룹의 소정 수당 하나의 카운터가 존재할 수 있다. 일실시예에서, 카운터 CNTR[1]-CNTR[Z]는 열을 수리되어야 하는 열로 고려하기 이전에 열의 허용되는 최대 에러 수를 초기화한다. 해당 IO 비트의 선택된 열에서 장애가 발견되면 카운터(42)는 감소(카운트 다운)된다. 설명의 목적을 위해, 주어진 열은 세(3) 개 또는 그 이상의 에러를 포함하는 경우에 수리되어야 하는 열로 고려될 수 있다(실제로, 이 수는 전형적으로 더 높다). 그러므로, 이 예에서, 카운터 CNTR[1]-CNTR[Z]는 도 4에 도시한 바와 같이 각각 "3"으로 초기화될 수 있다.
일실시예에서, 그룹핑 구성 함수(40)는 장애 카운트를 위해 하나의 비트로서 처리될 IO 비트의 그룹을 허용할 수 있다. 가령, 일실시예에서, 그룹핑 메커니 즘(40)은 각 카운터(42)에 해당하는 그룹핑 마스크를 포함한다(도시하지 않았지만 도 20과 관련하여 설명함). 각 그룹핑 마스크는 IO 비트당 하나의 비트를 포함한다. 주어진 그룹핑 마스크의 각 비트는 해당 IO 비트를 해당 카운터(42)로 할당되는 그룹에 할당하도록 "설정"될 수 있다. 주어진 그룹핑 마스크의 각 비트는 해당 IO 비트가 해당 카운터(42)에 할당되는 그룹의 멤버가 아닌 경우에 "클리어"될 수 있다. 그룹핑 마스크의 해당 비트가 클리어되는 IO 비트는 해당 카운터에 의해 무시된다. 해당 로직(도시하지 않았으나 도 20과 관련하여 설명함)는 장애가 주어진 그룹에 할당되는 하나 이상의 IO 비트에서 검출되는 경우 주어진 그룹에 해당하는 카운터(42)로 진행하도록 동작한다.
그 다음, 각 열 Y[1]-Y[N]은 에러에 대해 스캐닝된다. 도 5에 도시한 바와 같이, 일실시예에서, 제 1 열 Y[1]이 선택되고 그 열의 제 1 요소 X[1]에 대한 에러 데이터가 액세스된다. 도시한 바와 같이, 지정된 열 Y[1] 및 지정된 행 X[1]에 대한 에러 데이터 IO[1..Z]는 "000...0"의 값을 가진다. 각 열의 각 행 어드레스에 있어, 특정된 어드레스의 에러 데이터 이미지(30)에 저장된 에러 데이터가 얻어진다. 일실시예에서, 에러 데이터 IO[1..Z]의 비트는 그룹핑 구성 함수(40)에서 설정되는 바와 같이 그룹핑 구성에 따라 그룹핑된다. 제공된 예에서, IO 비트 그룹핑이 설정되지 않는 것으로 가정할 것이다. 따라서, 이 예에서는 한 IO 비트의 각 그룹에 해당하는 한 카운터(42)가 존재한다.
그 다음, 그룹 에러 데이터 GED[1..Z]는 일실시예에서 중간 행 태그 IRowTag 44로 지칭하는 것에 임시 저장된다. 중간 행 태그 IRowTag 44는 그룹 에러 데이터 GED[1..Z]의 전체에 한 열을 저장한다. 그러므로, 도 5의 예의 실시예에서, 중간 행 태그 IRowTag 44는 M 행 및 Z 비트의 한 열이다. 열 Y[1], 행[1]에 대한 에러 데이터가 중간 행 태그 IRowTag 44의 행 1에 임시 저장되는 것이 도시된다.
그룹 에러 데이터 GED[1..Z]가 장애를 가지는 비트(IO[1], IO[2], IO[3] 및 IO[Z])를 포함하기 때문에, IO 비트(IO[1], IO[2], IO[3] 및 IO[Z])에 해당하는 카운터 각각(CNTR[1], CNTR[2], CNTR[3] 및 CNTR[Z])이 감소되고, 이로써 현재 열 Y[1]에 대한 개별 비트(IO[1], IO[2], IO[3] 및 IO[Z])상에 여태까지 보여진 해당 장애의 누적 수를 임시로 레코딩한다.
그 다음, 도 6에 도시한 바와 같이 선택된 제 1 열 Y[1]의 다음 요소 X[2]가 액세스된다. 도시한 바와 같이, 지정된 열 Y[1] 및 지정된 행 X[2]에 대한 에러 데이터는 "110...1"의 값을 가진다. 제공된 예에서 설정된 그룹핑 구성이 없으므로, IO 비트와 카운터(42) 사이에 일 대 일 대응이 존재한다. 그룹 에러 데이터 GED[1..Z]가 임시로 저장된다. 일실시예에서, 그룹 에러 데이터 GED[1..Z]는 중간 행 태그 IRowTag 44의 행 2에 저장된다.
그룹 에러 데이터 GED[1..Z]의 비트 2(IO[2])가 장애를 가지기 때문에, 해당하는 카운터(CNTR[2])가 감소되고, 이로써 현재 열 Y[1]에 대한 각 비트 라인상에 여태까지 보여진 해당 장애의 누적 수를 임시로 레코딩한다.
그 다음, 도 7에 도시한 바와 같이 선택된 제 1 열 Y[1]의 다음 요소 X[3]가 액세스된다. 도시한 바와 같이, 지정된 열 Y[1] 및 지정된 행 X[3]에 대한 에러 데이터는 "110...1"의 값을 가진다. 그룹 에러 데이터 GED[1..Z]가 임시로 저장된 다. 일실시예에서, 그룹 에러 데이터 GED[1..Z]는 중간 행 태그 IRowTag 44의 행 3에 저장된다.
그룹 에러 데이터 GED[1..Z]의 비트 3(IO[3])가 장애를 가지기 때문에, 해당하는 카운터(CNTR[3])가 감소되고, 이로써 현재 열 Y[1]에 대한 각 비트 라인상에 여태까지 보여진 해당 장애의 누적 수를 임시로 레코딩한다.
도 8에 도시한 바와 같이 선택된 제 1 열 Y[1]의 추가적 요소가 최종 요소 X[M]이 액세스될 때까지 유사하게 액세스되고 처리된다. 도시한 바와 같이, 지정된 열 Y[1] 및 지정된 행 X[M]에 대한 에러 데이터는 "010...1"의 값을 가진다. 그룹 에러 데이터 GED[1..Z]가 임시로 저장된다. 일실시예에서, 그룹 에러 데이터 GED[1..Z]는 중간 행 태그 IRowTag 44의 행 M에 저장된다.
그룹 에러 데이터 GED[1..Z]의 비트 Z(IO[Z])가 장애를 가지기 때문에, 해당하는 카운터(CNTR[Z])가 감소되고, 이로써 현재 열에 대한 각 비트 라인상에 여태까지 보여진 해당 장애의 누적 수를 임시로 레코딩한다.
도 9에 도시한 바와 같이, 에러 데이터는 Y[1] 열의 각 요소에 대해 얻어지고, IO 비트(IO[1]-IO[Z]) 각각에 관련되는 카운터(CNTR[1]-CNTR[Z])(42)가 검사된다. 최종 값이 그 초기 값으로부터 변하지 않은 임의의 카운터(42)는 현재 선택된 열 Y[1]의 해당 IO 비트상에 에러가 보여지지 않았음을 표시한다. 제공된 예에서, 이는 열 Y[1]에 대한 IO 비트와 관련되는 카운터(42) 중 어떤 카운터에도 적용하지 않는다.
최종 카운트 값이 적어도 임의의 열에서 허용되는 소정 최대 값(이 예에서는 "3"에서 "0"으로 카운트 다운함(또는 그 이하)) 의 에러를 카운트한 임의의 카운터(42)는 현재 선택된 열 Y[1]이 중복 열을 이용하여 수리되어야 한다는 것을 표시한다. 제공된 예에서, IO 비트(IO[2])와 관련되는 카운터(CNTR[2])는 열이 수리되어야 하는 열이기 이전에 소정 허용되는 최대 에러 값을 카운트 다운한다. 따라서, 현재 선택되는 열 Y[1] 및 고장난 열의 IO 비트 위치 IO[2]가 고장난 위치 리스트에 레코드된다. 병합 마스크 레지스터(MergeMask[1..Z])(46)의 해당 비트 MergeMask[2]가 갱신되어 현재 열 Y[1]에 대한 IO 비트[2]상에 보여지는 장애를 마스킹(무시)하는 한편, 중간 Row Tag 44로부터의 데이터를 Final Row Tag 48로 병합한다.
최종 카운트 값이 "2"인 잔여 카운터(CNTR[1],CNTR[3],CNTR[Z])는 해당 IO 비트의 각각의 열 Y[1]의 최대 허용되는 수의 장애는 아니지만 적어도 일부의 장애가(즉, 희박한 장애) 존재함을 표시한다. MergeMask[1..Z](46)의 해당 비트 MergeMask[1], MergeMask[3] 및 MergeMask[Z]가 갱신되어 현재 열 Y[1]에 대한 IO 비트(IO[1], IO[3], IO[Z])상에 보이는 장애를 마스킹(무시)하는 한편, 데이터를 중간 Row Tag로부터 Final Row Tag로 병합한다.
일단 병합 마스크 레지스터 MergeMask 46가 완전히 갱신되어 현재 선택된 열 Y[1]에 대한 카운터(42)에 의해 누설되는 정보를 반영하는 경우, 중간 행 태그 IRowTag 44의 각 엔트리는 해당 중간 행 태그 엔트리의 콘텐트를 병합 마스크 MergeMask 46에 포함되는 마스크 데이터와 결합하여 최종 행 태그 FinalRowTag[1..M](48)로 병합된다. 그러므로, 제공된 예에서, MergeMask[3]의 마 스크만이 중간 행 태그 엔트리를 최종 행 태그(48)로의 누적 효과를 추가하기 전에 IO 비트 3(IO[3])상에 보이는 임의의 장애를 마스킹(무시)하기 위해 적용된다.
전술한 과정은 선택된 어드레스 세트에 속하는 각 열에 대해 반복된다. 가령, 도 10에서, 카운터(42)가 소정 최대 값으로 재설정되고, 다음 열, Y[2]이 선택된다. 도시한 바와 같이, 열 Y[2]의 제 1 요소 X[1]에 대한 에러 데이터가 액세스된다. 도시한 바와 같이, 지정된 열 Y[2] 및 지정된 행 X[1]에 대한 에러 데이터 IO[1..Z]는 "000...0"의 값을 가진다. 그룹 에러 데이터 GED[1..Z]는 중간 행 태그 IRowTag 44의 행 1에 임시 저장된다.
그룹 에러 데이터 GED[1..Z]의 장애를 가지는 비트(IO[1], 1O[2], IO[3] 및 IO[Z])를 포함하기 때문에, IO 비트(IO[1], IO[2], IO[3] 및 IO[Z])에 해당하는 카운터(CNTR[1],CNTR[2],CNTR[3] 및 CNTR[Z]) 각각은 감소되고, 이로써 현재 열 Y[2]에 대한 각 비트 라인상에 여태까지 보여진 해당 장애의 누적 수를 임시로 레코딩한다.
그 다음, 도 11에 도시한 바와 같이, 어떠한 장애도 포함하지 않는 선택된 열 Y[2]의 다음 요소 X[2],X[3],...,X[M]이 각기 액세스되고, 중간 행 태그 IRowtag 44를 완료한다. 에러 데이터가 Y[2] 열의 요소 각각에 대해 얻어진 경우, IO 비트(IO[1]-IO[Z])의 각각과 관련되는 카운터 CNTR[1]-CNTR[Z] 가 이전처럼 검사되고, 병합 마스크 레지스터 MergeMask 46가 갱신된다. 제공된 예에서, 이 반복 동안에 카운터(42)는 만료하지 않으므로 최종 병합 마스크 레지스터 Mergemask 46는 어떠한 비트도 마스킹하지 않는다. 그 다음, 중간 행 태그 IRowTag 44는 병 합 마스크 레지스터 MergeMask 46에 의한 어떠한 마스킹도 요구하지 않고 이 반복 동안 상술한 바처럼 최종 행 태그 48로 병합된다.
다음 열 Y[3] 및 후속 열 Y[N]이 유사하게 처리되어, 도 12에 도시한 최종 행 태그 FinalRowTag 48를 도출한다. 최종 행 태그 이미지 FinalRowTag 48에 의해 표시한 바처럼, 메모리 디바이스(20)는 행 X[1]의 IO 비트(IO[1]-IO[Z])(IO[3] 제외) 및 행 X[M]의 IO 비트 IO[0]에 해당하는 메모리 셀(22)에 희박한 장애를 가진다. 행 X[1]의 IO[3]은 행 X[1]의 IO[3]의 에러만이 이미 수리되어야 하는 것으로 인식되었으므로 에러가 없으며, 따라서 희박하다. 행 X[2] 및 X[3]은 열 Y[1] 내지 Y[N] 중 어디에도 장애를 가지지 않는다.
그 다음, 열 태그는 행을 통한 스캐닝에 의해 생성된다. 따라서, 최종 행 태그 FinalRowTag 48가 소정 행(가령, 행 X[2] 및 X[3])이 열 Y[1] 내지 Y[N] 중 어디에도 장애를 가지지 않는 것을 표시하므로, 이 행들은 스캐닝될 필요가 없고, 이로써 프로세싱 타임을 절감한다. 최종 열 태그 FinalColtag 58는 최종 행 태그 FinalrowTag 48가 생성되는 방식과 동일하게 생성되지만, 제 1 패스에서 열이 아닌 행이 스캐닝된다는 점이 다르다.
제공된 예를 참조하면, 도 13은 제 2 패스의 초기화를 도시한다. 스캐닝 알고리즘은 많은 수의 카운터 Counter[1..Z] 52를 설정한다. 일실시예에서, Z개의 카운터 CNTR[1]-CNTR[Z]가 존재하고, 각각은 IO 비트 IO[1]-IO[Z]에 해당한다. 다른 실시예에서, 이하에서 설명하는 바처럼, IO 그룹의 소정 수당 한 개의 카운터가 존재할 수 있다. 일실시예에서, 카운터 CNTR[1]-CNTR[Z](52)는 행을 수리되어야 하는 행으로 고려하기 이전에 행에서 허용되는 최대 에러 수로 초기화되고, 카운터(52)는 해당 IO 비트상의 선택된 행에서 장애가 발견되면 감소(카운트다운)된다. 설명의 목적을 위하여, 세(3) 개 또는 그 이상의 에러를 포함하면 주어진 행은 수리되어야 하는 행으로 고려된다(실제로는 이 수는 통상적으로 더 높다). 그러므로, 제공된 예에서, 카운터 CNTR[1]-CNTR[Z](52)는 각기 "3"의 값으로 초기화된다.
일실시예에서, 그룹핑 구성 함수(40)는 카운팅 장애의 목적을 위해 IO 비트의 그룹을 하나의 비트로 취급되게 허용한다.
그 다음, 각 행 X[1]-X[M]이 에러에 대해 스캐닝된다. 일실시예에서, 고 14에 도시한 바와 같이, 제 1행 X[1]이 선택되고 그 행의 제 1 요소 Y[1]에 대한 에러 데이터가 액세스된다. 각 행의 각 열 어드레스에 대하여, 특정 어드레스의 에러 데이터 이미지(30)에 저장되는 에러 데이터가 얻어진다. 일실시예에서, 에러 데이터 IO의 비트[1..Z]는 그룹핑 구성 함수(40)에서 설정되는 것처럼 그룹핑 구성에 따라 그룹핑될 수 있다. 제공된 예에서, IO 비트 그룹핑은 설정되지 않는 것으로 가정할 것이다. 따라서, 이 예에서, 하나의 IO 비트의 각 그룹에 해당하는 하나의 카운터(42)가 존재한다.
도 14를 다시 참조하면, 지정된 행 X[1] 및 지정된 열 Y[1]에 대한 에러 데이터 IO[1..Z]가 얻어지고 "000...0"의 값을 가진다. 그룹 에러 데이터 GED[1..Z]가 임시 저장된다. 일실시예에서, 그룹 에러 데이터 GED[1..Z]는 중간 열 태그 IColTag[1..N](54)로서 지칭되는 것에 저장된다. 중간 열 태그(54)는 그룹 에러 데이터 GED[1..Z] 전체에 하나의 행을 저장한다. 그러므로, 도 14의 실시예에서, 중간 열 태그(54)는 N 열 Z 비트의 한 행이다. 행 X[1], 열 Y[1]에 대한 그룹 에러 데이터 GED[1..Z]는 따라서 중간 열 태그(54)의 행 1 IColTag[1]에 임시 저장된다.
그룹 에러 데이터 GED[1..Z]는 장애를 가지는 비트(IO[1],IO[2],IO[3] 및 IO[Z])를 포함하기 때문에, IO 비트(IO[1],IO[2],IO[3] 및 IO[Z])에 해당하는 카운터(CNTR[1],CNTR[2],CNTR[3] 및 CNTR[Z])(52)가 감소되고, 이로써 현재 선택된 행 X[1]에 대한 개별 비트 라인상에 여태까지 보이는 해당 장애의 누적 수가 임시 레코딩된다.
그 다음, 도 15에 도시한 바와 같이, 선택된 제 1 행 X[1]의 다음 요소 Y[2]가 액세스된다. 도시한 바와 같이, 지정된 행 X[1] 및 지정된 열 Y[2]에 대한 에러 데이터 IO[1..Z]는 "000...0"의 값을 가진다. 일실시예에서, 그룹 에러 데이터 GED[1..Z]는 중간 열 태그 IColTag(54)의 행 2에 저장된다.
그룹 에러 데이터 GED[1..Z]는 장애를 가지는 비트(IO[1],IO[2],IO[3] 및 IO[Z])를 포함하기 때문에, IO 비트(IO[1],IO[2],IO[3] 및 IO[Z])에 해당하는 카운터(CNTR[1],CNTR[2],CNTR[3] 및 CNTR[Z])(52)가 감소되고, 이로써 현재 선택된 행 X[1]에 대한 개별 비트 라인상에 여태까지 보이는 해당 장애의 누적 수가 임시 레코딩된다.
그 다음, 도 16에 도시한 바와 같이, 선택된 제 1 행 X[1]의 다음 요소 Y[2],Y[3],...,Y[N]가 행 X[1]의 모든 요소가 처리될 때까지 유사한 방식으로 액세스되고 처리된다. 행 X[1]의 각 열 요소에 대해 에러 데이터가 얻어진 경우, 메모 리 디바이스의 행 X[1]과 관련되는 IO 비트(IO[1]-IO[Z]) 각각과 관련되는 카운터(CNTR[1]-CNTR[Z])가 검사된다. 최종 카운트 값이 임의의 행에서 허용되는 적어도 소정 최대 에러 수를 카운트한 임의의 카운터는 IO 비트에 해당하는 특정 행이 중복 행으로 수리되어야 한다는 것을 표시한다. 제공된 예에서, 모든 카운터(CNTR[1]-CNTR[Z])(52)는 행이 수리되어야 하는 행으로 고려되기 이전에 허용되는 소정 최대 에러 값을 카운트 다운하였다. 따라서, 현재 선택된 행 X[1] 및 고장난 행의 IO 비트 위치(IO[1]...IO[Z])가 장애 리스트에 레코드된다. 병합 마스크 레지스터(56)의 대응 비트(MergeMask[1]-MergeMask[Z])는 현재 행 X[1]에 대한 IO 비트 IO[1]-IO[Z]상에 보이는 장애를 마스킹(무시)하도록 갱신된다.
일단 병합 마스크 레지스터 MergeMask(56)가 완전히 갱신되어 현재 스캐닝된 행(X[1])에 대해 카운터(52)에 의해 누설되는 정보를 반영하면, 중간 열 태그(54)의 각 엔트리는 병합 마스트(56)에 포함되는 수리되어야 하는 정보에 의해 마스킹되는 마스킹된 중간 열 태그(54)와 같이 최종 열 태그(58)로 병합된다. 그러므로, 제공된 예에서, Mergemask(56)의 모든 비트에 마스크가 존재하기 때문에, 모든 비트의 모든 장애는 누적 열 태그에 정보를 추가하기 위한 목적을 위해 이 행에 대해 무시된다.
도 17에서, 카운터(52)는 소정 최대 값으로 재설정되고, 다음 행, X[2]이 선택된다. 도시한 바처럼, 행 X[2]의 제 1 열 요소 Y[1]에 대한 에러 데이터가 액세스된다. 도시한 바처럼, 지정된 행 X[2] 및 지정된 열 Y[1]에 대한 에러 데이터 IO[1..Z]은 "110...1"의 값을 가진다. 그룹 에러 데이터 GED[1..Z]는 중간 열 태 그(54)의 엔트리 2에 임시 저장된다.
그룹 에러 데이터 GED[1..Z]는 IO 비트 IO[3]에 장애를 가지고, 해당 카운터 CNTR[3](52)가 감소된다.
그 다음, 선택된 행[2]의 다음 열 요소 Y[2], Y[3],...,Y[N]각 각각 액세스되고 처리되어, 도 18에 도시한 중간 열 태그(54)를 도출한다.
제 2 스캔 패스의 병합 단계 동안, 병합 마스크 레지스터 MergeMask(52)에 의해 마스킹되지 않은 임의의 장애를 가지는 임의의 열은 희박한 장애이고, 그렇게 플랙(flagged)되거나 도시한 바처럼 추후 단계를 절감하기 위해 희박한 장애 리스트(70)에 배치될 수 있다. 따라서, 도시한 예에서, (열 Y[1], IO[3]에 해당하는) IColTag[1], 비트 3은 (해당 카운터가 0으로 감소되거나 지나지 않았기 때문에) MergeMask[3]에 의해 마스킹되지 않으므로, 해당 열 및 비트 어드레스 Y[1], IO[3]는 장애 리스트(70)로 입력될 수 있다. 유사하게, 어드레스 Y[3], IO[1]는 또한 장애 리스트(70)로 추가된다. 이 예로부터 보이는 바와 같이, (Y[1], IO[3]와 같은) 수리되어야 하는 리스트(60)로부터의 장애 데이터는 장애 리스트(70)에 보일 수 있으나, (예컨대 수리되어야 하는 리스트에서 보이는 장애 리스트(70)로부터 임의의 어드레스를 제거하는 컴퓨터화된 필터 프로그램을 실행시켜서) 용이하게 제거되어 희박한 장애 리스트(72)를 생성할 수 있다.
위의 단계는 선택된 어드레스 세트에 속하는 각 잔여 행에 대해 반복되어, 도 19에 도시한 최종 열 태그 이미지(58) 및 장애 리스트(70)를 도출한다. 최종 열 태그 이미지(58) 및 장애 리스트(70)에 의해 표시한 바와 같이, 메모리 디바이 스(30)는 열 Y[1]의 IO 비트 IO[1] 및 IO[3] 및 열 Y[3]의 IO[1]에 해당하는 메모리 셀(22)에 장애를 가진다. 수리되어야 하는 리스트(60)에 또한 보이는 장애 리스트(70)의 어드레스를 제거하는 것은 도 19에 도시한 희박한 장애 리스트(72)를 산출한다. 잔여 열은 (장애 리스트(60)에 나열되는 수리되어야 하는 열 및 수리되어야 하는 행을 카운트하지 않는) IO 비트의 어디에도 장애를 가지지 않는다.
그러므로, 수리되어야 하는 행 및 수리되어야 하는 열의 위치와 잔여 희박한 장애의 위치를 포함하는 유용한 정보의 모두가 단 두 개의 스캔 패스에서 에러 데이터 이미지(30)로부터 회복될 수 있다.
일실시예에서, 중복 행 요소는 단일 IO 비트에 대해 행을 대체할 뿐만 아니라, 모든 IO 비트를 포함하는 행을 동시에 대체한다. 그 결과, 단지 단일의 카운터가 열 태그를 생성하기 위해 필요하고, 카운터는 임의의 IO 비트에서 검출되는 장애의 수를 추적한다.
계속해서 이 예와 관련하여, 메모리 DUT(20)는 내부 X 및 Y 어드레스 메카니즘을 가지는 8비트 와이드 메모리(Z=8)로 가정한다. 내부적으로 DUT(20)는 8개의 메모리 셀(22)로 조직화되고, 각각 동일한 X 및 Y 어드레싱 메카니즘을 가지며, 각각 그 출력 데이터를 8개의 핀 IO[1..8] 중 상이한 하나에 제공한다. 또한, DUT(20)는 IO 비트 기반당 중복 열을 가지고 모든 IO 비트를 포함하는 중복 행을 갖도록 구성되는 것으로 가정한다. 열 스캔 패스 동안의 카운터 수는 IO 비트의 수와 동일해야 할 것이고(즉 8개의 카운터), 한편, 중복 행은 한 IO 비트의 행만이 아닌 모든 IO 비트를 지나는 전체 행을 대체하기 때문에, 단 하나의 카운터만이 행 스캔 패스 동안 요구될 것이다. 이는 장애가 검출되는 특정 IO 핀과 무관하므로, 장애는 전체 행의 대체를 향해 카운트되어야 한다.
명백히, 메모리 DUT(20)가 IO 비트 기반당 중복 행 및 다수의 IO 기반당 중복 열로 구성되는 경우, 반대로 적용할 것이다.
상술한 바와 같이, IO 비트 그룹 중 임의의 하나 이상의 장애를 단일 장애로서 카운트하는 것이 바람직한 상황이 존재한다. 그룹핑 구성 함수(40)는 IO 비트 그룹의 구성을 허용한다. 도 20은 그룹핑 구성 함수(40)의 예시적 실시예(200)의 로직 다이어그램을 도시하는 블록도이다. 도 20의 실시예의 로직 구현은 로직 "0"은 해당 IO 비트의 장애에 해당하고, 로직 "1"은 해당 IO 비트의 패스에 해당한다고 가정한다. 또한, 도 20의 실시예의 로직 구현은 로직 "0"은 해당 그룹의 해당 IO 비트의 구성원(membership)을 가리키고, 로직"1"은 해당 그룹으로부터 해당 IO 비트의 배제를 가리킨다. 이하 제공되는 예의 설명을 위해, 실시예는 또한 IO 비트의 구성원은 "8"이라고 가정한다(즉, Z=8).
도시한 바처럼, 그룹핑 구성 함수(200)는 카운터 CNTR[1..8]당 하나인 그룹 비트마스크 GroupMask[1..8]를 포함한다. 각 그룹 비트마스크 GroupMask[1..8]는 8비트를 포함하고, 각각은 IO 비트 IO[1..8]의 각각에 해당한다. 임의의 주어진 그룹 비트마스크 GroupMask[1]..GroupMask[8]는 그룹 마스크의 해당 비트를 로직"0"으로 지정하여 그룹의 해당 IO 비트의 구성원을 가리키고, 그룹 마스크의 해당 비트를 로직 "1"로 설정하여 해당 그룹으로부터 해당 IO 비트를 배제하여, IO 비트 IO[1..8]의 임의의 조합을 그룹핑할 수 있다. 각 그룹 마스크 GroupMask[1]..GroupMask[8]의 각 비트는 해당 IO 비트를 이용하여 로직 OR이다. 각 그룹의 OR 데이터는 함께 AND되어 해당 개별 그룹핑된 에러 데이터 비트 GED[1]..GED[8]를 생성한다. 그룹핑된 에러 데이터 GED[1..8]는 최종 태그 이미지로 병합되기 이전에 중간 캐시에 임시 저장된 것이다.
그룹핑된 에러 데이터의 값은 그룹에 해당하는 카운터(42,52)가 갱신 여부(즉, 장애를 "카운트"하기 위해 증가 또는 감소될지의 여부)를 제어한다.
후속하는 예에서, "0"은 장애를 가리키고, "1"은 패스를 가리키며, "0"은 그룹의 해당 IO 비트의 포함을 가리키고, "1"은 그룹으로부터 해당 IO 비트의 배제를 가리키는 것으로 가정하고, 이 예는 그룹핑 구성 함수(200)의 동작을 도시한다.
카운터당 하나의 IO 비트를 테스트하기 위해, 그룹 비트마스트 GroupMask[1]..GroupMask[8](아래에서는 GM[1]..GM[8]로 보임)를 아래와 같이 설정할 수 있다.
Figure 112007018504526-PAT00001
에러 데이터 IO = 11011111(즉, IO[3]에 장애, 모든 다른 것은 패스)로 가정한다. 그러면,
Figure 112007018504526-PAT00002
에러 데이터 IO = 10000001(IO[1] 및 IO[8]은 패스, 모든 다른 것은 장애)로 가정한다. 그러면,
Figure 112007018504526-PAT00003
카운터당 두 개의 IO 비트를 테스트하기 위해, 그룹 비트 마스크 GroupMask[1]..GroupMask[8](아래에서는 GM[1]..GM[8]로 보임)는 아래와 같이 설정될 수 있다.
Figure 112007018504526-PAT00004
에러 데이터 IO = 00100000(즉, IO[3]에 장애, 모든 다른 것은 패스)로 가정한다. 그러면,
Figure 112007018504526-PAT00005
에러 데이터 IO = 10000001(IO[1] 및 IO[8]에 패스, 모든 다른 것은 장애)로 가정한다. 그러면,
Figure 112007018504526-PAT00006
카운터당 네 개의 IO 비트를 테스트하기 위해, 그룹 비트마스크 GroupMask[1]..GroupMask[8](아래에서는 GM[1]..GM[8]로 보임)는 아래와 같이 설정될 수 있다.
Figure 112007018504526-PAT00007
에러 데이터 IO = 00100000(즉, IO[3]에 장애, 모든 다른 것은 패스)로 가정한다. 그러면,
Figure 112007018504526-PAT00008
에러 데이터 IO = 10000001(IO[1] 및 IO[8]에 패스, 모든 다른 것은 장애)로 가정한다. 그러면,
Figure 112007018504526-PAT00009
그룹핑 구성 함수(200) 및 수반되는 예는 한정하기 위해서가 아니라 단지 예시하기 위해 제공된다는 것이 이해될 것이다. 당업자는 로직 함수가 많은 등가 방 식으로 구현될 수 있으며, IO 비트의 "패스" 및 "장애"를 가리키는 데 사용되는 규정 및 특정 그룹의 IO 비트의 "포함" 및 "배제"를 가리키는 데 사용되는 규정은 대안적으로 구현될 수 있다는 것을 이해할 것이다. 또한, IO 비트의 임의의 조합이 그룹핑될 수 있고, IO 비트는 한 그룹 이상에 속할 수 있다.
상술한 바처럼, 그룹핑 구성 함수(40)의 효과는 단일 장애로 함께 카운트되어야 하는 핀(pin)들을 함께 그룹핑하는 것이다. 그룹핑이 구현되면, 최종 태그 이미지로의 병합 단계 동안 그룹 에어 데이터 GED[1..Z]는 임시 저장되고 동작된다.
에러 데이터 이미지로부터 희박한 장애 정보를 추출하는 기능뿐만 아니라, 도 3의 방법은 메모리 디바이스의 임의의 세그먼트 또는 서브-세그먼트상에서 수행될 수 있다는 것을 주목해야 한다. 이점은 원하는 경우에 메모리 디바이스의 단지 일부분을 테스트하도록 허용하므로 이점을 가진다.
게다가, 테스트 하의 메모리의 워드 너비보다 큰 고유 워드 너비를 가지는 테스터에서, 다수의 테스트 하의 메모리가 동시에 테스트될 수 있다. 예컨대, 메모리 테스터가 32 비트의 고유 워드 너비를 가지는 한편, 메모리 DUT는 8 비트(IO[1..8])의 워드 너비를 가진다고 가정한다. 그러면, 테스터의 고유 워드 너비를 네 개의 8비트 세그먼트로 분할하여 단번에 8비트 메모리 DUT 중 네 개를 테스트하는 것이 바람직할 수 있다. 네 개의 DUT의 각각에 하나씩 대응한다. 이 경우, 에러 이미지는 4회 스캐닝될 수 있고, 매번 상이한 그룹 마스크 세트를 사용하여, 각 DUT에 대해 고유 행 및 열 태그 이미지를 도출한다. 대안적으로, 최종 태 그 이미지는 4 DUT를 지원하기에 충분한 너비를 제공할 수 있는데, 이 경우에 에러 이미지를 통한 단일 스캔은 모든 4DUT에 대해 행 및 태그 이미지를 동시에 산출할 것이다.
도 21은 테스트 하의 메모리 디바이스의 에러 데이터 이미지로부터 희박한 장애 정보 추출을 수행하는 컴퓨터 시스템(100)이다. 컴퓨터 시스템(100)은 공지의 컴퓨터 시스템에 따라 프로세서(101), 프로그램 메모리(102), 데이터 메모리(103) 및 입력/출력 수단(104)(가령, 키보드, 마우스, 디스플레이 모니터, 외부 메모리 판독기 등)을 포함한다. (가령, 도 3의 방법에 따른) 희박한 장애 정보 추출을 구현하는 프로세서(101)에 의해 실행 가능한 프로그램 인스트럭션을 포함하는 프로그램(105)은 프로그램 메모리(102)에 저장되거나 컴퓨터 시스템(100)에 의해 액세스 가능한 컴퓨터 판독 가능 기록 매체(외부 디스크(109) 또는 플로피 디스크(111))로부터 판독될 수 있다. 컴퓨터 시스템(100)은 메모리 테스터(110)에 의해 생성될 수 있는 데이터 에러 이미지(106)를 판독한다. 데이터 에러 이미지(106)는 컴퓨터 시스템(100)에 의해 액세스 가능한 컴퓨터 판독 가능 기록 매체(외부 디스트(109) 또는 플로피 디스크(111))에 저장될 수 있고, 후속하여 컴퓨터 시스템(100)에 의해 판독되고 데이터 메모리(103)에 저장될 수 있다. 프로세서(101)는 수리되어야 하는 리스트(107), 희박한 장애 리스트(108) 및 최종 행 및 열 태그 이미지(112,113)를 생성할 수 있는 프로그램(105)의 프로그램 인스트럭션을 실행할 수 있다.
다수의 치수가 행 치수 및 열 치수를 포함하는 예시적 실시예가 제공되었으 나, 다수의 치수는 추가적 또는 대안적으로 깊이 치수, 하나 또는 그 이상의 대각선 치수, 및/또는 관련 치수를 따라 메모리 셀 그룹을 액세스하는 해당 어드레스 성분을 가지는 하나 또는 그 이상의 다른 메모리 셀 그룹 패턴을 중 임의의 것을 포함할 수 있다.
상술한 실시예는 소프트웨어, 펌웨어 또는 하드웨어 또는 임의의 적합한 조합으로 구현될 수 있다. 본 발명의 방법 및 장치는 인스트럭션이 실행되는 컴퓨터 또는 마이크로프로세서 프로세스에 의해 구현될 수 있고, 인스트럭션은 컴퓨터 판독 가능 매체에서의 실행을 위해 저장되거나 임의의 적합한 인스트럭션 프로세서에 의해 실행된다. 하지만, 본 발명의 사상 및 범주 내에서 다른 실시예도 고려된다.
본 발명에 의하면, "수리되어야 하는" 메모리 셀 그룹을 인식하고 포착된 에러 이미지로부터 희박한 장애 정보를 복원하는 개선된 기술을 제공한다.

Claims (16)

  1. 메모리 디바이스의 에러 데이터 이미지로부터 수리 정보를 추출하는 방법으로서,
    상기 에러 데이터 이미지는 상기 메모리 디바이스의 다수의 치수(dimensions)를 따라 다수의 메모리 셀 그룹으로 조직화되는 다수의 메모리 셀의 각각에 대한 해당 에러 데이터를 포함하고, 각 메모리 셀 그룹은 상기 다수의 치수 중 하나에 해당하는 다수의 어드레스 성분 중 하나에 의해 지정가능(addressable)하며, 상기 에러 데이터 이미지는 상기 메모리 디바이스의 상기 메모리 셀 중 상이한 하나에 각 비트가 해당하는 다수의 비트를 포함하며 해당 메모리 셀이 결함있는지(defective)를 표시하는 값을 가지고,
    상기 방법은,
    선택된 어드레스 세트들 사이의 제 1 치수를 따라 조직화되는 제 1 메모리 셀 그룹 세트의 장애에 대한 상기 에러 데이터 이미지를 스캔하고, 상기 제 1 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 1 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하는 단계와,
    상기 선택된 어드레스 세트들 사이의 제 2 치수를 따라 조직화되는 제 2 메모리 셀 그룹 세트의 장애에 대한 상기 에러 데이터 이미지를 스캔하고, 상기 제 2 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하 며, 개별 장애의 수가 제 2 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하는 단계와,
    상기 제 1 세트의 메모리 셀 그룹과 관련되는 제 1 태그 이미지 및 상기 제 2 세트의 메모리 셀 그룹과 관련되는 제 2 태그 이미지 중 하나 또는 모두를 생성하는 단계를 포함하되,
    상기 제 1 태그 이미지는 장애를 포함하는 상기 제 1 세트의 메모리 셀을 표시하고, 상기 제 2 태그 이미지는 장애를 포함하는 상기 제 2 세트의 메모리 셀 그룹을 표시하며,
    상기 제 1 태그 이미지 및 상기 제 2 태그 이미지 중 적어도 하나는 해당 세트 중 정해진 수리되어야 하는 메모리 셀(designated must-repair memory cell)의 장애의 표시를 배제하는
    수리 정보 추출용 방법.
  2. 제 1 항에 있어서,
    정해진 수리되어야 하는 메모리 셀 그룹의 메모리 어드레스 리스트를 관리하는 단계를 더 포함하는
    수리 정보 추출용 방법.
  3. 제 1 항에 있어서,
    희박한(sparse) 장애를 포함하는 메모리 어드레스 리스트를 관리하는 단계를 더 포함하는
    수리 정보 추출용 방법.
  4. 메모리 디바이스의 에러 데이터 이미지로부터 수리 정보를 추출하는 방법으로서,
    상기 에러 데이터 이미지는 상기 메모리 디바이스의 다수의 치수를 따라 다수의 메모리 셀 그룹으로 조직화되는 다수의 메모리 셀의 각각에 대한 해당 에러 데이터를 포함하고, 각 메모리 셀 그룹은 상기 다수의 치수 중 하나에 해당하는 다수의 어드레스 성분 중 하나에 의해 지정가능하며, 상기 에러 데이터 이미지는 상기 메모리 디바이스의 상기 메모리 셀 중 상이한 하나에 각 비트가 해당하는 다수의 비트를 포함하며 해당 메모리 셀이 결함있는지를 표시하는 값을 가지고,
    상기 방법은,
    선택된 어드레스 세트들 사이의 제 1 치수를 따라 조직화되는 제 1 메모리 셀 그룹 세트의 장애에 대한 상기 에러 데이터 이미지를 스캔하고, 상기 제 1 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 1 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그 룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하는 단계와,
    상기 선택된 어드레스 세트들 사이의 제 2 치수를 따라 조직화되는 제 2 메모리 셀 그룹 세트의 장애에 대한 상기 에러 데이터 이미지를 스캔하고, 상기 제 2 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 2 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하는 단계와,
    상기 제 1 세트의 메모리 셀 그룹과 관련되는 제 1 태그 이미지 및 상기 제 2 세트의 메모리 셀 그룹과 관련되는 제 2 태그 이미지 중 하나 또는 모두를 생성하는 단계를 포함하되,
    상기 제 1 태그 이미지는 장애를 포함하는 상기 제 1 세트의 메모리 셀을 표시하고, 상기 제 2 태그 이미지는 장애를 포함하는 상기 제 2 세트의 메모리 셀 그룹을 표시하며, 상기 제 1 태그 이미지는 동시적으로 지정 가능한 IO 비트당 장애를 포함하는 상기 제 1 세트의 메모리 셀을 표시하고 상기 제 2 태그 이미지는 동시적으로 지정가능한 IO 비트당 장애를 포함하는 상기 제 2 세트의 메모리 셀 그룹을 표시하며,
    상기 제 1 태그 이미지 및 상기 제 2 태그 이미지 중 적어도 하나는 해당 세트 중 정해진 수리되어야 하는 메모리 셀의 장애의 표시를 배제하는
    수리 정보 추출용 방법.
  5. 제 4 항에 있어서,
    정해진 수리되어야 하는 메모리 셀 그룹의 메모리 어드레스 리스트를 관리하는 단계를 더 포함하는
    수리 정보 추출용 방법.
  6. 제 4 항에 있어서,
    희박한 장애를 포함하는 메모리 어드레스 리스트를 관리하는 단계를 더 포함하는
    수리 정보 추출용 방법.
  7. 메모리 디바이스의 에러 데이터 이미지로부터 수리 정보를 추출하는 방법으로서,
    상기 에러 데이터 이미지는 상기 메모리 디바이스의 다수의 치수를 따라 다수의 메모리 셀 그룹으로 조직화되는 다수의 메모리 셀의 각각에 대한 해당 에러 데이터를 포함하고, 각 메모리 셀 그룹은 상기 다수의 치수 중 하나에 해당하는 다수의 어드레스 성분 중 하나에 의해 지정가능하며, 상기 에러 데이터 이미지는 상기 메모리 디바이스의 상기 메모리 셀 중 상이한 하나에 각 비트가 해당하는 다수 의 비트를 포함하며 해당 메모리 셀이 결함있는지를 표시하는 값을 가지고,
    상기 방법은,
    선택된 어드레스 세트들 사이의 제 1 치수를 따라 조직화되는 제 1 메모리 셀 그룹 세트의 장애에 대한 상기 에러 데이터 이미지를 스캔하고, 상기 제 1 세트의 상기 개별 메모리 셀 그룹의 동시적으로 지정가능한 IO 비트를 다수의 제 1 IO 비트 그룹으로 그룹핑하며, 상기 제 1 세트의 상기 개별 메모리 셀 그룹의 각각의 제 1 IO 비트 그룹당 개별 장애의 수를 계속 추적하고, 개별 장애의 수가 제 1 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하는 단계와,
    상기 선택된 어드레스 세트들 사이의 제 2 치수를 따라 조직화되는 제 2 메모리 셀 그룹 세트의 장애에 대한 상기 에러 데이터 이미지를 스캔하고, 상기 제 2 세트의 상기 개별 메모리 셀 그룹의 동시적으로 지정가능한 IO 비트를 다수의 제 2 IO 비트 그룹으로 그룹핑하며, 상기 제 2 세트의 상기 개별 메모리 셀 그룹의 각각제 2 IO 비트 그룹당 개별 장애의 수를 계속 추적하고, 개별 장애의 수가 제 2 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하는 단계와,
    상기 제 1 세트의 메모리 셀 그룹과 관련되는 제 1 태그 이미지 및 상기 제 2 세트의 메모리 셀 그룹과 관련되는 제 2 태그 이미지 중 하나 또는 모두를 생성하는 단계를 포함하되,
    상기 제 1 태그 이미지는 장애를 포함하는 상기 제 1 세트의 메모리 셀을 표 시하고, 상기 제 2 태그 이미지는 장애를 포함하는 상기 제 2 세트의 메모리 셀 그룹을 표시하며,
    상기 제 1 태그 이미지 및 상기 제 2 태그 이미지 중 적어도 하나는 해당 세트 중 정해진 수리되어야 하는 메모리 셀의 장애의 표시를 배제하는
    수리 정보 추출용 방법.
  8. 제 7 항에 있어서,
    정해진 수리되어야 하는 메모리 셀 그룹의 메모리 어드레스 리스트를 관리하는 단계를 더 포함하는
    수리 정보 추출용 방법.
  9. 제 7 항에 있어서,
    희박한 장애를 포함하는 메모리 어드레스 리스트를 관리하는 단계를 더 포함하는
    수리 정보 추출용 방법.
  10. 메모리 디바이스의 에러 데이터 이미지로부터 수리 정보를 추출하는 방법을 구현하는 프로그램 인스트럭션을 실체적으로 실시하는 컴퓨터 판독 가능 기록 매체로서,
    상기 에러 데이터 이미지는 상기 메모리 디바이스의 다수의 치수를 따라 다수의 메모리 셀 그룹으로 조직화되는 다수의 메모리 셀의 각각에 대한 해당 에러 데이터를 포함하고, 각 메모리 셀 그룹은 상기 다수의 치수 중 하나에 해당하는 다수의 어드레스 성분 중 하나에 의해 지정가능하며, 상기 에러 데이터 이미지는 상기 메모리 디바이스의 상기 메모리 셀 중 상이한 하나에 각 비트가 해당하는 다수의 비트를 포함하며 해당 메모리 셀이 결함있는지를 표시하는 값을 가지고,
    상기 방법은,
    선택된 어드레스 세트들 사이의 제 1 치수를 따라 조직화되는 제 1 메모리 셀 그룹 세트의 장애에 대한 상기 에러 데이터 이미지를 스캔하고, 상기 제 1 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 1 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하는 단계와,
    상기 선택된 어드레스 세트들 사이의 제 2 치수를 따라 조직화되는 제 2 메모리 셀 그룹 세트의 장애에 대한 상기 에러 데이터 이미지를 스캔하고, 상기 제 2 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 2 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하는 단계와,
    상기 제 1 세트의 메모리 셀 그룹과 관련되는 제 1 태그 이미지 및 상기 제 2 세트의 메모리 셀 그룹과 관련되는 제 2 태그 이미지 중 하나 또는 모두를 생성하는 단계를 포함하되,
    상기 제 1 태그 이미지는 장애를 포함하는 상기 제 1 세트의 메모리 셀을 표시하고, 상기 제 2 태그 이미지는 장애를 포함하는 상기 제 2 세트의 메모리 셀 그룹을 표시하며,
    상기 제 1 태그 이미지 및 상기 제 2 태그 이미지 중 적어도 하나는 해당 세트 중 정해진 수리되어야 하는 메모리 셀의 장애의 표시를 배제하는
    컴퓨터 판독 가능 기록 매체.
  11. 제 10 항에 있어서,
    상기 제 1 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하는 단계는, 상기 제 1 세트의 상기 개별 메모리 셀 그룹의 각각의 동시적으로 지정가능한 IO 비트당 개별 장애의 수를 계속 추적하는 단계를 포함하고,
    상기 제 2 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하는 단계는, 상기 제 2 세트의 상기 개별 메모리 셀 그룹의 각각의 동시적으로 지정가능한 IO 비트당 개별 장애의 수를 계속 추적하는 단계를 포함하고,
    컴퓨터 판독 가능 기록 매체.
  12. 제 10 항에 있어서,
    상기 제 1 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하는 단계는, 상기 제 1 세트의 상기 개별 메모리 셀 그룹의 동시적으로 지정가능한 IO 비트를 다수의 제 1 IO 비트 그룹으로 그룹핑하는 단계와, 상기 제 1 세트의 상기 개별 메모리 셀 그룹의 각각의 제 1 IO 비트 그룹당 개별 장애의 수를 계속 추적하는 단계를 포함하고,
    상기 제 2 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하는 단계는, 상기 제 2 세트의 상기 개별 메모리 셀 그룹의 동시적으로 지정가능한 IO 비트를 다수의 제 2 IO 비트 그룹으로 그룹핑하는 단계와, 상기 제 2 세트의 상기 개별 메모리 셀 그룹의 각각의 제 2 IO 비트 그룹당 개별 장애의 수를 계속 추적하는 단계를 포함하는
    컴퓨터 판독 가능 기록 매체.
  13. 제 10 항에 있어서,
    정해진 수리되어야 하는 메모리 셀 그룹의 메모리 어드레스 리스트를 관리하는 단계를 더 포함하는
    컴퓨터 판독 가능 기록 매체.
  14. 제 10 항에 있어서,
    희박한 장애를 포함하는 메모리 어드레스 리스트를 관리하는 단계를 더 포함하는
    컴퓨터 판독 가능 기록 매체.
  15. 메모리 디바이스의 에러 데이터 이미지로부터 수리 정보를 추출하는 시스템으로서,
    상기 에러 데이터 이미지는 상기 메모리 디바이스의 다수의 치수를 따라 다수의 메모리 셀 그룹으로 조직화되는 다수의 메모리 셀의 각각에 대한 해당 에러 데이터를 포함하고, 각 메모리 셀 그룹은 상기 다수의 치수 중 하나에 해당하는 다수의 어드레스 성분 중 하나에 의해 지정가능하며, 상기 에러 데이터 이미지는 상기 메모리 디바이스의 상기 메모리 셀 중 상이한 하나에 각 비트가 해당하는 다수의 비트를 포함하며 해당 메모리 셀이 결함있는지를 표시하는 값을 가지고,
    상기 시스템은,
    선택된 어드레스 세트들 사이의 제 1 치수를 따라 조직화되는 제 1 메모리 셀 그룹 세트의 장애에 대한 상기 에러 데이터 이미지를 스캔하고, 상기 제 1 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 1 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그 룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하고,
    상기 선택된 어드레스 세트들 사이의 제 2 치수를 따라 조직화되는 제 2 메모리 셀 그룹 세트의 장애에 대한 상기 에러 데이터 이미지를 스캔하고, 상기 제 2 세트의 상기 개별 메모리 셀 그룹의 각각에 보이는 개별 장애의 수를 계속 추적하며, 개별 장애의 수가 제 2 최대 장애 임계치와 같거나 초과하는 임의의 메모리 셀 그룹을 계속 추적하고 수리되어야 하는 메모리 셀 그룹으로 정하며,
    상기 제 1 세트의 메모리 셀 그룹과 관련되는 제 1 태그 이미지 및 상기 제 2 세트의 메모리 셀 그룹과 관련되는 제 2 태그 이미지 중 하나 또는 모두를 생성하는 프로세서를 포함하되,
    상기 제 1 태그 이미지는 장애를 포함하는 상기 제 1 세트의 메모리 셀을 표시하고, 상기 제 2 태그 이미지는 장애를 포함하는 상기 제 2 세트의 메모리 셀 그룹을 표시하며,
    상기 제 1 태그 이미지 및 상기 제 2 태그 이미지 중 적어도 하나는 해당 세트 중 정해진 수리되어야 하는 메모리 셀의 장애의 표시를 배제하는
    수리 정보 추출용 방법.
  16. 제 15 항에 있어서,
    상기 에러 데이터 이미지를 생성하는 메모리 테스터를 더 포함하는
    수리 정보 추출용 시스템.
KR1020070022113A 2006-03-06 2007-03-06 리페어 정보 추출용 방법, 컴퓨터 판독 가능 기록 매체 및 시스템 KR101314370B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/368,751 2006-03-06
US11/368,751 US7444566B2 (en) 2006-03-06 2006-03-06 Memory device fail summary data reduction for improved redundancy analysis

Publications (2)

Publication Number Publication Date
KR20070091578A true KR20070091578A (ko) 2007-09-11
KR101314370B1 KR101314370B1 (ko) 2013-10-10

Family

ID=38229835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070022113A KR101314370B1 (ko) 2006-03-06 2007-03-06 리페어 정보 추출용 방법, 컴퓨터 판독 가능 기록 매체 및 시스템

Country Status (5)

Country Link
US (1) US7444566B2 (ko)
EP (1) EP1833059A1 (ko)
JP (1) JP2007294072A (ko)
KR (1) KR101314370B1 (ko)
SG (1) SG135169A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017188620A1 (ko) * 2016-04-29 2017-11-02 고려대학교 산학협력단 주 메모리의 에러 셀 회피를 위한 가상 메모리 관리 장치 및 그 방법
KR102229416B1 (ko) * 2020-03-18 2021-03-17 연세대학교 산학협력단 메모리의 테스트 데이터 압축 장치 및 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI764297B (zh) * 2019-11-20 2022-05-11 大陸商珠海南北極科技有限公司 累加電路
US20220139490A1 (en) * 2020-11-05 2022-05-05 Changxin Memory Technologies, Inc. Method, device, apparatus and storage medium for repairing failed bits
KR102637850B1 (ko) * 2021-11-18 2024-02-19 와이아이케이 주식회사 반도체 디바이스 테스트 장치 및 그것의 리던던시 분석 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186600A (ja) * 1990-11-21 1992-07-03 Hitachi Ltd Ｉｃメモリ試験装置
US5754556A (en) * 1996-07-18 1998-05-19 Teradyne, Inc. Semiconductor memory tester with hardware accelerators
US6032264A (en) * 1997-04-22 2000-02-29 Micron Technology, Inc. Apparatus and method implementing repairs on a memory device
JPH11102598A (ja) * 1997-09-29 1999-04-13 Toshiba Corp メモリ不良救済解析装置
JPH11110999A (ja) * 1997-10-03 1999-04-23 Toshiba Corp 半導体試験装置及び半導体試験方法
US6327680B1 (en) * 1999-05-20 2001-12-04 International Business Machines Corporation Method and apparatus for array redundancy repair detection
JP2000339992A (ja) * 2000-01-01 2000-12-08 Hitachi Ltd 半導体試験装置
US7055074B2 (en) * 2001-04-25 2006-05-30 Hewlett-Packard Development Company, L.P. Device to inhibit duplicate cache repairs
US6667918B2 (en) * 2002-05-01 2003-12-23 Mellanox Technologies Ltd. Self-repair of embedded memory arrays
US7339844B2 (en) * 2006-02-17 2008-03-04 Verigy (Singapore) Pte. Ltd. Memory device fail summary data reduction for improved redundancy analysis

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017188620A1 (ko) * 2016-04-29 2017-11-02 고려대학교 산학협력단 주 메모리의 에러 셀 회피를 위한 가상 메모리 관리 장치 및 그 방법
KR102229416B1 (ko) * 2020-03-18 2021-03-17 연세대학교 산학협력단 메모리의 테스트 데이터 압축 장치 및 방법

Also Published As

Publication number Publication date
EP1833059A1 (en) 2007-09-12
SG135169A1 (en) 2007-09-28
US7444566B2 (en) 2008-10-28
US20070220379A1 (en) 2007-09-20
JP2007294072A (ja) 2007-11-08
KR101314370B1 (ko) 2013-10-10

Similar Documents

Publication Publication Date Title
EP0096781B1 (en) System for updating error map of fault tolerant memory
US7339844B2 (en) Memory device fail summary data reduction for improved redundancy analysis
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US8037376B2 (en) On-chip failure analysis circuit and on-chip failure analysis method
US20070247937A1 (en) Information processing system for calculating the number of redundant lines optimal for memory device
KR101314370B1 (ko) 리페어 정보 추출용 방법, 컴퓨터 판독 가능 기록 매체 및 시스템
JPS62214598A (ja) 二次元メモリ・アレイにおける冗長ラインの割当て方法
KR100490499B1 (ko) 반도체 디바이스 테스트 방법
KR101133689B1 (ko) 리페어 분석 장치 및 방법
CN106021014A (zh) 一种内存管理方法及装置
US11164650B2 (en) Scrub management in storage class memory
KR101373668B1 (ko) 메모리 수리 장치 및 방법
KR100297709B1 (ko) 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비
US10490296B2 (en) Memory built-in self-test (MBIST) test time reduction
JPH1116393A (ja) テスト回路
JP4234863B2 (ja) フェイル情報取り込み装置、半導体メモリ試験装置及び半導体メモリ解析方法
Manzini et al. A machine learning-based approach to optimize repair and increase yield of embedded flash memories in automotive systems-on-chip
CN113380314A (zh) 存储器修复测试方法及系统
JP2002042485A (ja) 半導体メモリ試験装置
CN1598780A (zh) 以故障模式为导向的内存缺陷诊断方法及其系统
JPS6383999A (ja) フエイルビツトメモリ書込み方式
JP3860030B2 (ja) 故障解析方法、故障解析支援装置および故障解析支援プログラム
SRINIVAS et al. Reconfigurable BISR Scheme with ECC Based Repairable RAMs for Reliable SOC Design
JPH0241119B2 (ko)
JP2003007090A (ja) メモリの不良救済解析方法・メモリ試験装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 6