KR102229416B1 - 메모리의 테스트 데이터 압축 장치 및 방법 - Google Patents

메모리의 테스트 데이터 압축 장치 및 방법 Download PDF

Info

Publication number
KR102229416B1
KR102229416B1 KR1020200033346A KR20200033346A KR102229416B1 KR 102229416 B1 KR102229416 B1 KR 102229416B1 KR 1020200033346 A KR1020200033346 A KR 1020200033346A KR 20200033346 A KR20200033346 A KR 20200033346A KR 102229416 B1 KR102229416 B1 KR 102229416B1
Authority
KR
South Korea
Prior art keywords
data
memory
test
test data
compression
Prior art date
Application number
KR1020200033346A
Other languages
English (en)
Inventor
강성호
이영광
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020200033346A priority Critical patent/KR102229416B1/ko
Application granted granted Critical
Publication of KR102229416B1 publication Critical patent/KR102229416B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 실시예들은 머스트 수리 조건과 테스트 알고리즘의 동일한 셀을 짧은 시간 동안 반복적으로 읽는 특성을 이용하여 테스트 데이터를 압축하며, 메모리 수리에 필요한 최소한의 정보를 자동 테스트 장치로 전송하여 전체 테스트 비용과 시간을 절감하는 메모리의 테스트 데이터 압축 장치 및 방법을 제공한다.

Description

메모리의 테스트 데이터 압축 장치 및 방법 {Method and Apparatus for Compressing Memory Test Data}
본 발명이 속하는 기술 분야는 메모리의 테스트 데이터 압축 장치 및 방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
메모리 공정 기술의 발전에 따라 메모리의 속도와 용량이 크게 증가하면서 메모리 테스트 과정에서 생성되는 테스트 데이터의 양도 크게 증가하였다. 메모리를 테스트하는 자동 테스트 장비들은 매우 값비싼 장비이므로 고성능의 자동 테스트 장비로 교체하기 어려워 여전히 실제 테스트에서 기존의 자동 테스트 장비가 사용되고 있다. 이러한 증가된 테스트 데이터를 처리하려면 더 많은 자동 테스트 채널이 필요한 실정이다. 채널의 사용 증가는 테스트 가능한 메모리의 수를 감소시키고 테스트 시간과 비용을 크게 증가시킨다.
한국등록특허공보 제10-0926149호 (2009.11.03.)
본 발명의 실시예들은 머스트 수리 조건과 테스트 알고리즘의 동일한 셀을 짧은 시간 동안 반복적으로 읽는 특성을 이용하여 테스트 데이터를 압축하며, 테스트 데이터의 크기를 감소시켜 메모리 수리에 필요한 최소한의 정보를 자동 테스트 장치로 전송하므로, 메모리 수율을 감소시키지 않으면서 높은 압축 효율로 인해 전체 테스트 비용과 시간을 절감하는 데 주된 목적이 있다.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.
본 실시예의 일 측면에 의하면, 메모리의 테스트 데이터와 기대 데이터를 비교한 결과 데이터를 출력하는 비교기, 상기 비교기에서 비교한 결과 데이터를 머스트 수리 조건에 따라 마스킹하는 데이터 마스크부, 상기 마스킹한 결과 데이터에 대해서 테스트 알고리즘에 따라 동일한 셀을 읽은 데이터를 통합하는 데이터 통합기, 상기 통합한 데이터를 이용하여 고장 데이터를 생성하는 고장 데이터 생성기를 포함하는 메모리의 테스트 데이터 압축 장치를 제공한다.
본 실시예의 다른 측면에 의하면, 메모리의 테스트 데이터 압축 장치에 의한 메모리의 테스트 데이터 압축 방법에 있어서, 메모리의 테스트 데이터와 기대 데이터를 비교한 결과 데이터를 저장하는 단계, 상기 결과 데이터를 기준으로 상기 메모리의 동일한 저장 라인에 위치하는 고장 셀의 개수를 카운팅하는 단계, 상기 카운팅한 개수에 따라 상기 결과 데이터를 마스킹하는 단계, 상기 마스킹한 결과 데이터에 대해서 테스트 알고리즘에 따라 동일한 셀을 읽은 데이터를 통합하는 단계, 및 상기 통합한 데이터를 이용하여 고장 데이터를 생성하여 전송하는 단계를 포함하는 메모리의 테스트 데이터 압축 방법을 제공한다.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 머스트 수리 조건과 테스트 알고리즘의 동일한 셀을 짧은 시간 동안 반복적으로 읽는 특성을 이용하여 테스트 데이터를 압축하며, 테스트 데이터의 크기를 감소시켜 메모리 수리에 필요한 최소한의 정보를 자동 테스트 장치로 전송하므로, 메모리 수율을 감소시키지 않으면서 높은 압축 효율로 인해 전체 테스트 비용과 시간을 절감할 수 있는 효과가 있다.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 메모리의 테스트 데이터 압축 장치를 예시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 메모리의 테스트 데이터 압축 장치가 사용하는 머스트 수리 조건을 예시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 메모리의 테스트 데이터 압축 장치가 처리하는 신호 흐름을 예시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 메모리의 테스트 데이터 압축 장치가 처리하는 신호 타이밍을 예시한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 메모리의 테스트 데이터 압축 방법을 예시한 흐름도이다.
이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.
기존의 테스트 데이터 장치들에서 압축되어 나온 데이터로는 ATE가 메모리의 정확한 고장 셀의 위치를 알 수 없다. 기존의 데이터 압축 장치를 사용하면 ATE는 최적의 메모리 수리 솔루션을 찾기 어렵고 수리 가능한 메모리를 수리 불가능한 메모리로 잘못 판단할 수 있다. 이로 인해 메모리의 수율이 낮아지는 문제가 발생하게 되고, 압축 효율이 증가할수록 더욱 악화된다.
본 실시예에 따른 메모리의 테스트 데이터 압축 장치는 메모리 테스트 과정에서 대량으로 생성되는 테스트 데이터를 압축하여 다수의 ATE 채널들을 사용하지 않고도 ATE가 테스트 데이터를 받을 수 있게 한다. 메모리 하나당 사용되는 ATE 채널 개수를 감소시키므로, 하나의 ATE에서 동시에 테스트 가능한 메모리의 수가 증가하게 되어 메모리의 테스트 비용과 시간을 크게 감소시킬 수 있다.
본 실시예에 따른 메모리의 테스트 데이터 압축 장치는 전체 테스트 데이터 중 메모리 수리에 필요한 데이터만을 ATE로 전송한다. 메모리의 수율을 낮추지 않으면서도 높은 압축 효율을 얻을 수 있다. 메모리 수리에 필요한 데이터는 고장 셀의 수를 계산하여 쉽게 얻을 수 있으므로 복잡한 압축 회로 없이 작은 하드웨어만을 사용하여 실시간으로 데이터를 압축할 수 있도록 구현이 가능하다. 메모리의 테스트 데이터 압축 장치를 사용하면 메모리를 대량으로 병렬 테스트가 가능하며 전체 메모리 테스트 시간과 비용을 크게 줄일 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 메모리의 테스트 데이터 압축 장치를 예시한 블록도이다.
일반적인 메모리 테스트 방법으로는 자동 테스트 장치(Automatic Test Equipment, ATE) 테스트와 실장 테스트가 있다. ATE 테스트는 메모리 생산 공정상의 오류로 인해 발생하는 수동소자 불량을 검출하기 위한 것으로, 테스트 패턴을 ALPG(ALgorithmic Pattern Generator)로 구성된 패턴 발생기를 이용하여 재현하는 방식으로 메모리를 테스트할 수 있다.
자동 테스트 장치(ATE)는 반도체 디바이스의 테스트에 사용되며, 테스트 대상인 반도체 디바이스의 성능을 테스트할 수 있어야 하므로 반도체 디바이스의 성능에 적합한 모델을 사용하게 된다. 반도체 디바이스의 성능이 고속화하고, 그 기능이 다양해짐에 따라 새로운 설비를 사용하여야 하는데, 기존에 보유중인 설비를 사용하는 기술로서 BOST(Built Out Self Test) 기술을 사용하게 된다. 메모리의 테스트 데이터 압축 장치(10)는 BOST 장치로 동작할 수 있다.
ATE는 피시험 장치(Device Under Test, DUT)를 자동으로 검사하는 장비로 마이크로컴퓨터 또는 마이크로프로세서 기반의 시스템으로 구성된다. ATE는 테스트 헤더를 통해 BOST 회로 장치와 전기적으로 결합된다. ATE는 BOST 회로 장치를 통하여 DUT와 전기적으로 연결하고 테스트 패턴을 DUT에 입력하고 DUT의 출력과 기대 값을 비교하여 DUT의 오류를 판정한다. DUT는 BOST 회로 장치의 소켓에 장착되어 전기적으로 결합될 수 있다.
ATE는 외부의 서버와 인터페이스를 사용하여 접속할 수 있다. 서버는 사용자 인터페이스를 제공하여 사용자가 테스트될 DUT의 특성에 맞는 테스트 프로그램을 작성할 수 있는 환경을 제공한다. 또한 서버는 ATE에 테스트 프로그램을 송신하며 ATE에서 테스트 결과를 송신 받아 분석할 수 있는 사용자 인터페이스를 제공할 수 있다. 서버는 임의의 타입의 프로세싱 디바이스일 수 있고, 종래의 퍼스널 컴퓨터(PC), 데스크 탑 디바이스, 또는 휴대용 디바이스, 마이크로프로세서 컴퓨터, 마이크로프로세서 기반 또는 프로그램가능 소비자 전자 디바이스, 미니-컴퓨터, 메인프레임 컴퓨터, 및/또는 개인용 모바일 컴퓨팅 디바이스를 포함하지만 이에 제한되지는 않는다.
BOST 회로 장치는 프린트 인쇄기판으로 형성될 수 있고, ATE와 DUT를 전기적으로 연결하기 위한 다수의 도전패턴들이 형성될 수 있다. 다수의 도전패턴들은 입출력 테스트 신호 라인들, 클록 신호 라인들, 전원 라인들을 포함할 수 있다. BOST 회로 장치는 테스트 보드 또는 하이픽스(High Fidelity Tester Access Fixture, HI FIX)를 포함할 수 있다.
DUT는 SRAM, DRAM, SDRAM 등과 같은 휘발성 메모리 소자 또는 ROM, PROM, EPROM, EEPROM, 플래시 메모리, PRAM, MRAM, RRAM, FRAM 등과 같은 비휘발성 메모리 소자 및 이들을 포함하는 메모리 컴포넌트(Memory Component)일 수 있다. 또한, DUT는 메모리 소자 또는 메모리 패키지에 한정되지 않으며, 예를 들어 메모리 컴포넌트들이 조합되어 이루어진 메모리 모듈(Memory Module), 메모리 카드(Memory Card) 또는 메모리 스틱(Memory Stick)일 수 있다. 나아가 DUT는 메모리 소자를 포함하는 다양한 칩들을 포함할 수 있다.
메모리의 테스트 데이터 압축 장치(10)는 메모리(20) 및 자동 테스트 장치(30)에 각각 연결된다.
메모리의 테스트 데이터 압축 장치(10)는 높은 압축 효율을 달성하기 위해 테스트 데이터 중에서 메모리 수리에 필요하지 않은 데이터를 ATE로 전송하지 않는다. 메모리 수리를 위해 필요한 데이터는 전부 ATE로 전송되므로 압축 과정에 의해 메모리 수율이 감소하는 문제를 발생시키지 않는다. 작은 하드웨어로 구현이 가능하므로 압축 과정에 필요한 추가적인 하드웨어 오버헤드와 파워 소모도 적다.
메모리의 테스트 데이터 압축 장치(10)는 머스트 수리 조건과 테스트 알고리즘의 동일한 셀을 짧은 시간 동안 반복적으로 읽는 특성을 이용하여 테스트 데이터를 압축하며, 테스트 데이터의 크기를 감소시켜 메모리 수리에 필요한 최소한의 정보를 자동 테스트 장치로 전송한다.
메모리의 테스트 데이터 압축 장치(10)는 비교기(110), 데이터 마스크부(120), 데이터 통합기(130), 및 고장 데이터 생성기(140)를 포함한다.
비교기(110)는 메모리의 테스트 데이터와 기대 데이터를 비교한 결과 데이터를 출력한다. 메모리에서 읽은 데이터와 정상 데이터를 비교하여 개별 고장 데이터를 얻는다.
데이터 마스크부(120)는 비교기(110)에서 비교한 결과 데이터를 머스트 수리 조건에 따라 마스킹한다. 머스트 수리 조건을 통해 개별 고장 데이터 중 필요하지 않은 부분을 마스킹한다. 데이터 마스크부(120)는 결과 데이터를 기준으로 메모리의 동일한 저장 라인에 위치하는 고장 셀의 개수를 카운팅하는 카운터(180)를 포함할 수 있다. 카운터(180)는 고장 데이터 생성기(140)에 저장된 데이터를 이용하여 동일한 셀을 읽은 데이터에 대해서는 상기 고장 셀의 개수를 카운팅하지 않는다.
데이터 통합기(130)는 마스킹한 결과 데이터에 대해서 테스트 알고리즘에 따라 동일한 셀을 읽은 데이터를 통합한다. 데이터 통합기(130)는 짧은 시간 동안 같은 셀이 여러 번 읽어질 때 반복해서 나오는 고장 데이터들을 합친다.
고장 데이터 생성기(140)는 통합한 데이터를 이용하여 고장 데이터를 생성한다. 고장 데이터 생성기(140)는 인코딩할 고장 데이터를 생성한다. 고장 데이터 생성기(140)는 머스트 수리 조건을 만족한 이후 검출된 고장 셀에 관한 데이터를 전송하지 않는다. 고장 데이터 생성기(140)는 데이터 통합기(130)를 통과한 데이터를 저장하고, 저장한 데이터를 데이터 통합기(130)에 다시 입력한다.
메모리의 테스트 데이터 압축 장치(10)는 고장 데이터에 포함된 비트에 대해서 압축 알고리즘을 통해 고장 데이터를 인코딩하는 인코더(150)를 추가적으로 포함할 수 있다. 인코더(150)는 고장 데이터를 무손실 압축 방법으로 압축할 수 있다.
메모리의 테스트 데이터 압축 장치(10)는 인코더에 의해 압축된 데이터를 저장하는 저장부(160)를 추가적으로 포함할 수 있다. 생성된 고장 데이터는 인코더를 통해 출력 데이터 코드로 변환되며 저장부(160)에 임시로 저장된다. 저장부(160)는 선입선출(First In First Out, FIFO) 방식으로 동작할 수 있다.
메모리의 테스트 데이터 압축 장치(10)는 저장부(160)에 저장된 데이터를 자동 테스트 장치(30)의 동작 클록에 동기화하여 전송하는 동기화부(170)를 추가적으로 포함할 수 있다. 동기화부(170)는 저장된 데이터를 ATE 속도와 핀 수에 맞게 분할하여 ATE로 전달한다.
도 3은 본 발명의 일 실시예에 따른 메모리의 테스트 데이터 압축 장치가 사용하는 머스트 수리 조건을 예시한 도면이다.
머스트 수리 조건은 메모리의 동일한 저장 라인에 위치하는 고장 셀의 개수가 사용 가능한 예비 라인의 개수를 초과한 것을 의미한다. 메모리의 동일한 저장 라인은 행(Row)에 해당하고, 머스트 수리 조건은 메모리의 동일한 행에 위치하는 고장 셀의 개수가 사용 가능한 예비 열(Spare Column)의 개수를 초과한 것을 의미할 수 있다.
임의의 메모리에서 동일한 행(Row)에 수리를 위해 사용 가능한 예비 열(Spare Column) 수 초과의 불량 셀들이 검출된다면 이 행은 반드시 예비 행으로만 수리가 가능하다. 예비 열 수 초과의 불량 셀들이 검출된 후에 추가로 같은 행에서 검출되는 불량 셀들의 정보는 메모리 수리에 필요하지 않다. 따라서 이러한 불량 셀들의 정보는 ATE로 전송하지 않아도 메모리 수리에 문제가 없다.
본 실시예에 따른 메모리의 테스트 데이터 압축 장치는 정보를 보내야 하는 불량 셀들의 수를 일정 수준 이하로 제한 가능하고, 높은 압축 효율로 테스트 데이터를 압축할 수 있다.
도 4는 본 발명의 일 실시예에 따른 메모리의 테스트 데이터 압축 장치가 처리하는 신호 흐름을 예시한 도면이고, 도 5는 본 발명의 일 실시예에 따른 메모리의 테스트 데이터 압축 장치가 처리하는 신호 타이밍을 예시한 도면이다.
본 실시예는 메모리에서 읽은 테스트 데이터를 가공하여 인코딩할 때 높은 압축효율을 얻을 수 있는 고장 데이터로 변환한다.
각 모듈은 제어 신호에 의해 동작되며, 기대 데이터는 ATE에서 테스트 패턴 생성시 받는다. 비교기는 제어 신호없이 XOR 연산을 수행한다. 데이터 마스크부는 내부 카운터(FCNT) 및 마스크 인에이블(머스트 수리 조건)에 의해 제어된다. 데이터 통합기는 고장 데이터 생성기에 저장된 값을 수신한다. 고장 데이터 생성기는 셀 주소, 프리 차지, 최종 상태 신호 등을 ATE에서 획득할 수 있다.
도 4를 참조하면, 먼저 메모리에서 읽어진 테스트 데이터(410)가 기대 데이터(420)와 XOR 연산을 통해 비교되어 불량 셀을 검출한다.
검출된 불량 셀의 데이터(430)는 마스크부에서 카운팅(440)하여 머스트 수리 조건이 만족되었다면 마스킹되고, 만족되지 않았다면 그대로 보내어진다.
테스트 알고리즘에서 짧은 시간 동안 동일한 셀들이 여러 번 읽어지면 통합기는 보내진 데이터(460) 중에서 동일한 셀에 해당하는 데이터(470)를 OR 연산을 통해 합쳐서 압축한다.
이러한 경우 동일한 셀은 단 1개의 비트로 표시되며, 그 셀이 불량이 한 번이라도 검출되었다면 불량 셀이라고 판단하고 불량이 검출되지 않았으면 정상 셀이라고 판단한다.
최종적으로 통합된 데이터는 고장 데이터(490)로 인코더에 입력된다.
도 5를 참조하여, {W0, R0, R0}과 같은 March Test 중 한 요소를 테스트하는 동작을 설명한다. 각 DQ라인들에서 나온 신호들은 고장 데이터 생성까지는 독립적으로 사용되므로 나머지 DQ 신호들의 변화도 동일한 취지로 변한다. 예비 열의 수를 2 개의 수로 가정하고, 동일한 행에서 고장이 3개 이상이면 반드시 예비 행으로만 수리 가능하다.
0이 읽어져야 하는데 1이 읽어졌으므로 고장(510)을 검출한다. 머스트 수리 조건을 확인하기 위해 고장 수(520, 530, 570)를 카운팅한다.
데이터 마스크부는 저장된 고장의 수를 카운팅하여 머스트 수리 조건(560, 570)을 만족하면 마스킹(580)을 수행한다. DQ0 값과 ATE로부터 획득 가능한 기대 값을 비교하여 고장이 검출된 신호를 데이터 마스크부와 데이터 통합기를 통과하여 고장 데이터 생성기에 임시로 저장한다. 이전에 검출된 고장이 없었다면 데이터 마스크부와 데이터 통합기는 신호를 변경시키지 않으므로 최초로 검출된 고장은 그대로 고장 데이터 생성기에 저장된다.
이전에 동일한 주소의 고장(540)은 고장 수를 카운팅하지 않는다(550). 주소 값은 테스트 패턴을 생성하는 자동 테스트 장비(ATE)에서 쉽게 알 수 있다. ATE에서 테스트 패턴을 인가하므로 테스트되고 있는 셀의 주소를 쉽게 얻을 수 있다.
최종적으로 동일한 요소에서 마지막 읽기 동작에서만 고장 데이터(590)가 생성된다. 출력된 고장 데이터는 가공 처리없이 메모리에서 나오는 데이터에 비하여 신호에서 논리 신호 1의 개수가 매우 적다. 이러한 정보의 엔트로피가 매우 적어서 고장 데이터는 적절한 인코팅을 통해 높은 압축률로 압축이 가능하다.
본 실시예에 따른 메모리의 테스트 데이터 압축 장치는 마스킹을 통해 언제나 1의 값을 일정 수준 이하로 보장하므로, 높은 압축률을 확보할 수 있다. 머스트 수리 조건을 사용하므로 마스킹을 수행한 결과 일부의 정보가 없더라도 메모리 수리가 가능하다.
도 6은 본 발명의 다른 실시예에 따른 메모리의 테스트 데이터 압축 방법을 예시한 흐름도이다. 메모리의 테스트 데이터 압축 방법은 메모리의 테스트 데이터 압축 장치에 의해 수행될 수 있다.
단계 S610에서 메모리의 테스트 데이터 압축 장치는 메모리의 테스트 데이터와 기대 데이터를 비교한 결과 데이터를 저장한다.
단계 S620에서 메모리의 테스트 데이터 압축 장치는 결과 데이터를 기준으로 메모리의 동일한 저장 라인에 위치하는 고장 셀의 개수를 카운팅한다. 고장 셀의 개수를 카운팅하는 단계(S620)는 저장된 데이터를 이용하여 동일한 셀을 읽은 데이터에 대해서는 고장 셀의 개수를 카운팅하지 않을 수 있다.
단계 S630에서 메모리의 테스트 데이터 압축 장치는 카운팅한 개수에 따라 결과 데이터를 마스킹한다.
단계 S640에서 메모리의 테스트 데이터 압축 장치는 마스킹한 결과 데이터에 대해서 테스트 알고리즘에 따라 동일한 셀을 읽은 데이터를 통합한다.
단계 S650에서 메모리의 테스트 데이터 압축 장치는 통합한 데이터를 이용하여 고장 데이터를 생성하여 전송한다.
고장 데이터를 생성하여 전송하는 단계(S650)는, 메모리의 동일한 저장 라인에 위치하는 고장 셀의 개수가 사용 가능한 예비 라인의 개수를 초과한 머스트 수리 조건을 만족한 이후 동일한 저장 라인에서 검출된 고장 셀에 관한 데이터를 전송하지 않을 수 있다.
메모리의 테스트 데이터 압축 방법은 고장 데이터에 포함된 비트에 대해서 압축 알고리즘을 통해 고장 데이터를 인코딩하는 단계를 추가로 포함할 수 있다.
메모리의 테스트 데이터 압축 방법은 인코딩한 고장 데이터를 자동 테스트 장비로 전송하는 단계를 추가로 포함할 수 있다.
본 실시예들에 의하면, 머스트 수리 조건과 테스트 알고리즘의 동일한 셀을 짧은 시간 동안 반복적으로 읽는 특성을 이용하여 테스트 데이터를 압축하며, 테스트 데이터의 크기를 감소시켜 메모리 수리에 필요한 최소한의 정보를 자동 테스트 장치로 전송하므로, 메모리 수율을 감소시키지 않으면서 높은 압축 효율로 인해 전체 테스트 비용과 시간을 절감할 수 있다.
본 실시예들에 의하면, 테스트 알고리즘에 대해서 짧은 시간 동안 동일한 셀들이 여러 번 읽어져서 불량 셀들의 데이터를 통합하여 압축이 가능하다. 예컨대, {R0, W1, R1}과 같은 March 테스트 알고리즘뿐만 아니라 Non-March 테스트 알고리즘이라고 하여도 동일한 셀들이 짧은 시간 동안 여러 번 읽어진다면 이러한 데이터를 통합하여 압축하는 방법을 적용할 수 있다.
보스트 회로 장치 및 메모리의 테스트 데이터 압축 장치에 포함된 복수의 구성요소들은 상호 결합되어 적어도 하나의 모듈로 구현될 수 있다. 구성요소들은 장치 내부의 소프트웨어적인 모듈 또는 하드웨어적인 모듈을 연결하는 통신 경로에 연결되어 상호 간에 유기적으로 동작한다. 이러한 구성요소들은 하나 이상의 통신 버스 또는 신호선을 이용하여 통신한다.
보스트 회로 장치 및 메모리의 테스트 데이터 압축 장치는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.
보스트 회로 장치 및 메모리의 테스트 데이터 압축 장치는 하드웨어적 요소가 마련된 컴퓨팅 디바이스에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.
도 6에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 6에 기재된 순서를 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.
본 실시예들에 따른 동작은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능한 매체에 기록될 수 있다. 컴퓨터 판독 가능한 매체는 실행을 위해 프로세서에 명령어를 제공하는 데 참여한 임의의 매체를 나타낸다. 컴퓨터 판독 가능한 매체는 프로그램 명령, 데이터 파일, 데이터 구조 또는 이들의 조합을 포함할 수 있다. 예를 들면, 자기 매체, 광기록 매체, 메모리 등이 있을 수 있다. 컴퓨터 프로그램은 네트워크로 연결된 컴퓨터 시스템 상에 분산되어 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다. 본 실시예를 구현하기 위한 기능적인(Functional) 프로그램, 코드, 및 코드 세그먼트들은 본 실시예가 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있을 것이다.
본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 메모리의 테스트 데이터 압축 장치
20: 메모리 30: 자동 테스트 장치
110: 비교기 120: 데이터 마스크부
130: 데이터 통합기 140: 고장 데이터 생성기
150: 인코더 160: 저장부
170: 동기화부 180: 카운터

Claims (15)

  1. 메모리의 테스트 데이터와 기대 데이터를 비교한 결과 데이터를 출력하는 비교기;
    상기 비교기에서 비교한 결과 데이터를 머스트 수리 조건에 따라 마스킹하는 데이터 마스크부;
    상기 마스킹한 결과 데이터에 대해서 테스트 알고리즘에 따라 동일한 셀을 읽은 데이터를 통합하는 데이터 통합기;
    상기 통합한 데이터를 이용하여 고장 데이터를 생성하는 고장 데이터 생성기
    를 포함하는 메모리의 테스트 데이터 압축 장치.
  2. 제1항에 있어서,
    상기 머스트 수리 조건은 상기 메모리의 동일한 저장 라인에 위치하는 고장 셀의 개수가 사용 가능한 예비 라인의 개수를 초과한 것을 특징으로 하는 메모리의 테스트 데이터 압축 장치.
  3. 제2항에 있어서,
    상기 메모리의 동일한 저장 라인은 행(Row)에 해당하고,
    상기 머스트 수리 조건은 상기 메모리의 동일한 행에 위치하는 고장 셀의 개수가 사용 가능한 예비 열(Column)의 개수를 초과한 것을 특징으로 하는 메모리의 테스트 데이터 압축 장치.
  4. 제1항에 있어서,
    상기 데이터 마스크부는 상기 머스트 수리 조건을 만족한 이후 동일한 저장 라인에서 검출된 고장 셀에 관한 데이터를 전송하지 않는 것을 특징으로 하는 메모리의 테스트 데이터 압축 장치.
  5. 제1항에 있어서,
    상기 고장 데이터 생성기는 상기 데이터 통합기를 통과한 데이터를 저장하고, 상기 저장한 데이터를 상기 데이터 통합기에 다시 입력하는 것을 특징으로 하는 메모리의 테스트 데이터 압축 장치.
  6. 제5항에 있어서,
    상기 데이터 마스크부는 상기 결과 데이터를 기준으로 상기 메모리의 동일한 저장 라인에 위치하는 고장 셀의 개수를 카운팅하는 카운터를 포함하는 것을 특징으로 하는 메모리의 테스트 데이터 압축 장치.
  7. 제6항에 있어서,
    상기 카운터는 상기 고장 데이터 생성기에 저장된 데이터를 이용하여 동일한 셀을 읽은 데이터에 대해서는 상기 고장 셀의 개수를 카운팅하지 않는 것을 특징으로 하는 메모리의 테스트 데이터 압축 장치.
  8. 제1항에 있어서,
    상기 고장 데이터에 포함된 비트에 대해서 압축 알고리즘을 통해 상기 고장 데이터를 인코딩하는 인코더를 추가적으로 포함하는 메모리의 테스트 데이터 압축 장치.
  9. 제8항에 있어서,
    상기 인코더에 의해 압축된 데이터를 저장하는 저장부를 추가적으로 포함하는 메모리의 테스트 데이터 압축 장치.
  10. 제9항에 있어서,
    상기 저장부에 저장된 데이터를 자동 테스트 장치의 동작 클록에 동기화하여 전송하는 동기화부를 추가적으로 포함하는 메모리의 테스트 데이터 압축 장치.
  11. 메모리의 테스트 데이터 압축 장치에 의한 메모리의 테스트 데이터 압축 방법에 있어서,
    메모리의 테스트 데이터와 기대 데이터를 비교한 결과 데이터를 저장하는 단계;
    상기 결과 데이터를 기준으로 상기 메모리의 동일한 저장 라인에 위치하는 고장 셀의 개수를 카운팅하는 단계;
    상기 카운팅한 개수에 따라 상기 결과 데이터를 마스킹하는 단계;
    상기 마스킹한 결과 데이터에 대해서 테스트 알고리즘에 따라 동일한 셀을 읽은 데이터를 통합하는 단계; 및
    상기 통합한 데이터를 이용하여 고장 데이터를 생성하여 전송하는 단계
    를 포함하는 메모리의 테스트 데이터 압축 방법.
  12. 제11항에 있어서,
    상기 결과 데이터를 마스킹하는 단계는,
    상기 메모리의 동일한 저장 라인에 위치하는 고장 셀의 개수가 사용 가능한 예비 라인의 개수를 초과한 머스트 수리 조건을 만족한 이후 검출된 고장 셀에 관한 데이터를 전송하지 않는 것을 특징으로 하는 메모리의 테스트 데이터 압축 방법.
  13. 제11항에 있어서,
    상기 고장 셀의 개수를 카운팅하는 단계는 상기 저장된 데이터를 이용하여 동일한 셀을 읽은 데이터에 대해서는 상기 고장 셀의 개수를 카운팅하지 않는 것을 특징으로 하는 메모리의 테스트 데이터 압축 방법.
  14. 제11항에 있어서,
    상기 고장 데이터에 포함된 비트에 대해서 압축 알고리즘을 통해 상기 상기 고장 데이터를 인코딩하는 단계를 추가로 포함하는 메모리의 테스트 데이터 압축 방법.
  15. 제14항에 있어서,
    상기 인코딩한 고장 데이터를 자동 테스트 장비로 전송하는 단계를 추가로 포함하는 메모리의 테스트 데이터 압축 방법.
KR1020200033346A 2020-03-18 2020-03-18 메모리의 테스트 데이터 압축 장치 및 방법 KR102229416B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200033346A KR102229416B1 (ko) 2020-03-18 2020-03-18 메모리의 테스트 데이터 압축 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200033346A KR102229416B1 (ko) 2020-03-18 2020-03-18 메모리의 테스트 데이터 압축 장치 및 방법

Publications (1)

Publication Number Publication Date
KR102229416B1 true KR102229416B1 (ko) 2021-03-17

Family

ID=75243497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200033346A KR102229416B1 (ko) 2020-03-18 2020-03-18 메모리의 테스트 데이터 압축 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102229416B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070091578A (ko) * 2006-03-06 2007-09-11 베리지 (싱가포르) 피티이. 엘티디. 수리 정보 추출용 방법, 컴퓨터 판독 가능 기록 매체 및시스템
KR100926149B1 (ko) 2008-01-23 2009-11-10 주식회사 아이티엔티 반도체 메모리 테스트 시스템의 페일 데이터 처리 방법
US20170010304A1 (en) * 2015-07-08 2017-01-12 Ungjin Jang Auxiliary test device, test board having the same, and test method thereof
KR20170079439A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 메모리 디바이스 및 상기 메모리 디바이스의 리페어 분석 방법
KR101808480B1 (ko) * 2017-02-07 2017-12-14 연세대학교 산학협력단 반도체 테스트를 지원하는 보스트 모듈 장치 및 그 동작 방법
KR101963811B1 (ko) * 2017-12-06 2019-03-29 연세대학교 산학협력단 명령어 기반의 보스트 회로 장치
KR102084141B1 (ko) * 2018-09-14 2020-03-03 연세대학교 산학협력단 메모리 테스트를 위한 명령어 기반의 보스트 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070091578A (ko) * 2006-03-06 2007-09-11 베리지 (싱가포르) 피티이. 엘티디. 수리 정보 추출용 방법, 컴퓨터 판독 가능 기록 매체 및시스템
KR100926149B1 (ko) 2008-01-23 2009-11-10 주식회사 아이티엔티 반도체 메모리 테스트 시스템의 페일 데이터 처리 방법
US20170010304A1 (en) * 2015-07-08 2017-01-12 Ungjin Jang Auxiliary test device, test board having the same, and test method thereof
KR20170079439A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 메모리 디바이스 및 상기 메모리 디바이스의 리페어 분석 방법
KR101808480B1 (ko) * 2017-02-07 2017-12-14 연세대학교 산학협력단 반도체 테스트를 지원하는 보스트 모듈 장치 및 그 동작 방법
KR101963811B1 (ko) * 2017-12-06 2019-03-29 연세대학교 산학협력단 명령어 기반의 보스트 회로 장치
KR102084141B1 (ko) * 2018-09-14 2020-03-03 연세대학교 산학협력단 메모리 테스트를 위한 명령어 기반의 보스트 장치

Similar Documents

Publication Publication Date Title
US6617842B2 (en) Semiconductor device testing method and system employing trace data
US5754556A (en) Semiconductor memory tester with hardware accelerators
US9864007B2 (en) Software-based self-test and diagnosis using on-chip memory
CN110289041B (zh) 一种系统芯片中bist与ecc结合的存储器检测装置
US6940781B2 (en) Semiconductor memory, method of testing semiconductor memory and method of manufacturing semiconductor memory
US7237154B1 (en) Apparatus and method to generate a repair signature
US7454671B2 (en) Memory device testing system and method having real time redundancy repair analysis
CN101996687A (zh) 基于扫描测试的多个sram的内建自测试方法
US20020125907A1 (en) Method and system for determining repeatable yield detractors of integrated circuits
KR102125350B1 (ko) 오류 정정 코드를 이용한 적층형 메모리 장치 및 그 수리 방법
KR20030092094A (ko) 시스템 온 칩용 계층적인 내장형 자체 테스트를 제공하는장치 및 방법
US8074130B2 (en) Test apparatus
Wu et al. A memory yield improvement scheme combining built-in self-repair and error correction codes
KR102650099B1 (ko) 반도체 장치 및 이를 포함하는 테스트 시스템
US20210174892A1 (en) Error-Correcting Code-Assisted Memory Repair
CN111145826A (zh) 一种存储器内建自测试方法、电路及计算机存储介质
CN115938453A (zh) 包含内部测试机构的设备及相关联方法
KR102229416B1 (ko) 메모리의 테스트 데이터 압축 장치 및 방법
KR101963811B1 (ko) 명령어 기반의 보스트 회로 장치
TWI677876B (zh) 應用於快閃記憶體控制器的編碼器自我測試電路及相關的方法
KR20080080694A (ko) 메모리장치의 병렬 테스트회로 및 병렬 테스트방법
Aswin et al. Implementation and Validation of Memory Built in Self Test (MBIST)–Survey
US20090094494A1 (en) Semiconductor integrated circuit and method of testing same
KR102084141B1 (ko) 메모리 테스트를 위한 명령어 기반의 보스트 장치
CN108318803A (zh) 芯片单粒子辐照测试方法、装置、系统及数据库建立方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant