KR102084141B1 - 메모리 테스트를 위한 명령어 기반의 보스트 장치 - Google Patents

Abstract

본 실시예들은 명령어의 유형을 로드(Load), 실행(Execution), 브랜치(Branch), 및 애드(Add) 동작을 수행하는 총 4개의 명령어를 조합하여 큐 형태로 저장하고, 내부 레지스터 세트에 저장한 주소 및 데이터를 이용하여 테스트 패턴을 생성함으로써, 명령어 구조를 단순화하고 클록 신호에 따른 명령어의 처리 순서를 최적화하고 멀티 사이트 테스트 구조에 다량의 테스트 대상 장치를 테스트할 수 있는 보스트 장치를 제공한다.

Description

메모리 테스트를 위한 명령어 기반의 보스트 장치 {Instruction-based Built Off Self-Test Apparatus for Memory Test}

본 실시예가 속하는 기술 분야는 자동 테스트 장비에 연결되는 보스트 장치에 관한 것이다.

이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.

자동 테스트 장비(Automatic Test Equipment, ATE)는 반도체 디바이스, 인쇄회로 기판 및 기타 소자 및 어셈블리를 테스트하는데 광범위하게 사용된다. 대다수의 테스터, 특히 반도체 디바이스를 테스트하는 데 사용되는 테스터는 핀 슬라이스 구조를 이용한다. 이러한 테스터는 일반적으로 각각이 테스트 대상 디바이스 상의 개별적인 핀과 결합된 복수의 핀 슬라이스 회로를 포함한다. 더욱이, 각각의 핀 슬라이스 회로는 테스트 대상 디바이스에서 그 결합된 핀에 신호를 발생시키고 측정하기 위한 회로를 포함한다.

테스트 패턴은 반도체 칩의 불량을 검사하는 테스트 방법에 사용되는 패턴을 말한다. 반도체 칩 테스트 패턴 생성기를 사용하여 테스트 패턴을 생성하고, 생성된 테스트 패턴을 자동 테스트 장치의 메모리에 저장하여, 이를 ATE 제어부의 컨트롤 신호로 ATE의 출력 채널로 테스트 패턴을 테스트 대상 디바이스에 입력한다. 이때, 테스트 대상 디바이스에서 나온 결과 값으로 디바이스의 불량 유무를 판단한다.

급속하게 발전한 하이엔드 메모리 반도체 테스트를 위한 자동 테스트 장비(Automatic Test Equipment, ATE) 가격의 기하급수적인 증가로 인해 테스트 비용이 꾸준하게 증가하고 있다. 최근 테스트 경향에 따라 멀티 사이트(Multi-Site) 테스트를 통한 병렬성 향상을 통해 테스트 효율을 증가시키려 하지만 ATE의 제한된 채널 수로 인해 제약이 발생한다.

한국등록특허공보 제10-0974669호 (2010.08.02.)

본 발명의 실시예들은 명령어의 유형을 로드(Load), 실행(Execution), 브랜치(Branch), 및 애드(Add) 동작을 수행하는 총 4개의 명령어를 조합하여 큐 형태로 저장하고, 내부 레지스터 세트에 저장한 주소 및 데이터를 이용하여 테스트 패턴을 생성함으로써, 명령어 구조를 단순화하고 클록 신호에 따른 명령어의 처리 순서를 최적화하고 멀티 사이트 테스트 구조에 다량의 테스트 대상 장치(Device Under Test, DUT)를 적용하여 테스트하는 데 발명의 주된 목적이 있다.

본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.

본 실시예의 일 측면에 의하면, 자동 테스트 장비로부터 기 설정된 복수의 비트 수에 맞게 정의된 복수의 명령어를 수신하고, 상기 수신한 복수의 명령어의 적어도 하나를 저장하는 명령어 저장부, 상기 복수의 명령어를 해석하여 테스트 대상 장치를 테스트하기 위한 테스트 패턴으로 변환하는 명령어 디코더, 상기 테스트 대상 장치에 접근 가능한 주소 또는 데이터를 저장하는 내부 레지스터 세트, 및 상기 테스트 패턴을 조합하는데 사용되며 상기 테스트 대상 장치가 인식 가능한 커맨드를 저장하는 커맨드 메모리를 포함하는 보스트 장치를 제공한다.

본 실시예의 다른 측면에 의하면, 보스트 장치에 의한 테스트 패턴 생성 방법에 있어서, 테스트 패턴을 조합하는데 사용되며 테스트 대상 장치가 인식 가능한 커맨드를 커맨드 메모리에 저장하는 단계, 자동 테스트 장비로부터 기 설정된 복수의 비트 수에 맞게 정의된 복수의 명령어를 수신하고, 상기 수신한 복수의 명령어의 적어도 하나를 명령어 저장부에 저장하는 단계, 상기 테스트 대상 장치에 접근 가능한 주소 또는 데이터를 내부 레지스터 세트에 저장하는 단계, 및 상기 복수의 명령어를 해석하여 상기 테스트 대상 장치를 테스트하기 위한 테스트 패턴으로 변환하는 단계를 포함하는 테스트 패턴 생성 방법을 제공한다.

이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 명령어의 유형을 로드(Load), 실행(Execution), 브랜치(Branch), 및 애드(Add) 동작을 수행하는 총 4개의 명령어를 조합하여 큐 형태로 저장하고, 내부 레지스터 세트에 저장한 주소 및 데이터를 이용하여 테스트 패턴을 생성함으로써, 명령어 구조를 단순화하고 클록 신호에 따른 명령어의 처리 순서를 최적화하고 멀티 사이트 테스트 구조에 다량의 테스트 대상 장치(Device Under Test, DUT)를 적용하여 테스트할 수 있는 효과가 있다.

여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.

도 1은 본 발명의 일 실시예에 따른 보스트 장치를 예시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 보스트 장치가 정의한 로드 명령어를 예시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 보스트 장치가 정의한 실행 명령어, 브랜치 명령어, 및 애드 명령어를 예시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 보스트 장치가 설정한 내부 레지스터를 예시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 보스트 장치가 설정한 커맨드 메모리를 예시한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 테스트 패턴 생성 방법을 예시한 흐름도이다.
도 7은 본 발명의 실시예들에 따라 수행된 테스트 알고리즘을 예시한 도면이다.

이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 보스트 장치를 예시한 도면이다.

도 1에 도시된 바와 같이, 메모리 테스트 시스템은 자동 테스트 장비(ATE, 10), 하나 이상의 보스트 장치(Built Off Self-Test, BOST, 100), 및 복수의 테스트 대상 장치(Device Under Test, DUT, 21 ~ 24)를 포함한다.

ATE는 DUT를 자동으로 검사하는 장비로 마이크로컴퓨터 또는 마이크로프로세서 기반의 시스템으로 구성된다. ATE는 테스트 헤더를 통해 BOST 회로 장치와 전기적으로 결합된다. ATE는 BOST 회로 장치를 통하여 DUT와 전기적으로 연결하고 테스트 패턴을 DUT에 입력하고 DUT의 출력과 기대값을 비교하여 DUT의 오류를 판정한다. DUT는 BOST 회로 장치의 소켓에 장착되어 전기적으로 결합될 수 있다.

ATE는 외부의 서버와 인터페이스를 사용하여 접속할 수 있다. 서버는 사용자 인터페이스를 제공하여 사용자가 테스트될 DUT의 특성에 맞는 테스트 프로그램을 작성할 수 있는 환경을 제공한다. 또한 서버는 ATE에 테스트 프로그램을 송신하며 ATE에서 테스트 결과를 송신 받아 분석할 수 있는 사용자 인터페이스를 제공할 수 있다. 서버는 임의의 타입의 프로세싱 디바이스일 수 있고, 종래의 퍼스널 컴퓨터(PC), 데스크 탑 디바이스, 또는 휴대용 디바이스, 마이크로프로세서 컴퓨터, 마이크로프로세서 기반 또는 프로그램가능 소비자 전자 디바이스, 미니-컴퓨터, 메인프레임 컴퓨터, 및/또는 개인용 모바일 컴퓨팅 디바이스를 포함하지만 이에 제한되지는 않는다.

BOST 회로 장치는 프린트 인쇄기판으로 형성될 수 있고, ATE와 DUT를 전기적으로 연결하기 위한 다수의 도전패턴들이 형성될 수 있다. 다수의 도전패턴들은 입출력 테스트 신호 라인들, 클록 신호 라인들, 전원 라인들을 포함할 수 있다. BOST 회로 장치는 테스트 보드 또는 하이픽스(High Fidelity Tester Access Fixture, HI FIX)를 포함할 수 있다.

ATE와 DUT 사이에 전기적인 연결을 확립하는 하이픽스(HI FIX) 보드에는 행렬 소켓이 배열되며, 테스트 트레이에 안착된 DUT와 하이픽스 보드의 소켓이 서로 접촉함으로써 복수의 반도체 소자를 동시에 테스트한다.

DUT는 SRAM, DRAM, SDRAM 등과 같은 휘발성 메모리 소자 또는 ROM, PROM, EPROM, EEPROM, 플래시 메모리, PRAM, MRAM, RRAM, FRAM 등과 같은 비휘발성 메모리 소자 및 이들을 포함하는 메모리 컴포넌트(Memory Component)일 수 있다. 또한, DUT는 메모리 소자 또는 메모리 패키지에 한정되지 않으며, 예를 들어 메모리 컴포넌트들이 조합되어 이루어진 메모리 모듈(Memory Module), 메모리 카드(Memory Card) 또는 메모리 스틱(Memory Stick)일 수 있다. 나아가 DUT는 메모리 소자를 포함하거나 포함하지 않는 ISP(Image Signal Processor), DSP(Digital Signal Processor)와 같은 칩들을 포함할 수 있다.

메모리 테스트 시스템은 자동 테스트 장비와 메모리(DUT) 사이에 보스트 장치를 삽입하여 테스트 I/O를 감소시키고 병렬성을 향상시킨다. 메모리 테스트 시스템은 메모리 테스트 알고리즘을 토대로 필요한 명령어를 보스트 장치로 전달한다.

도 1을 참조하면, 자동 테스트 장비(10)는 핀 공유(Pin Sharing) 방식을 적용하여 보스트 장치로 인코딩된 테스트 데이터를 전송한다. 보스트 장치는 인코딩된 테스트 데이터를 디코딩하여 테스트 패턴을 생성하고, 테스트 패턴을 각 테스트 대상 장치로 전달하는 구조로 보스트 장치와 복수의 테스트 대상 장치가 연결된다.

본 실시예에 따른 메모리 테스트 시스템은 테스트 핀 감소와 테스트 병렬성 향상이 가능하며, 실제 테스트 시간을 감소시켜 전체 테스트 비용 최소화할 수 있다.

테스트 대상 장치(21 ~ 24)가 DDR4인 경우를 예로 들어 설명한다. DDR4에서는 DDR3에서 1.5V이던 코어(VDD)와 I/O 전압(VDDQ)이 1.2V로 줄어들었다. 대역폭이 2배로 늘더라도 전력 소모는 줄어들거나 적어도 비슷해야 하므로, 전력 소모가 전원전압의 제곱에 비례하여 줄어들기 때문에 늘어난 전송 속도로 인한 전력 소모 증가분을 상쇄시키기 위해서 전원 전압을 감소시킨다.

메모리에서 채널은 I/O 발생시 동일한 메모리 제어기에 연결되면, 하나의 데이터 경로를 공유하는 묶음을 의미하고, 뱅크는 하나의 채널 안에서 하나 이상의 메모리의 논리적인 묶음을 의미한다.

DRAM에는 연속된 독출 또는 기입 명령어 사이에 필요한 최소 시간 간격을 의미하는 시간 파라미터가 정의되어 있다. DDR3에서 시간 파라미터가 4 싸이클로 고정되어 있어 버스트 길이(Burst Length)와 균형을 이룬다. 파라미터 시간 동안 DRAM 내부에서는 독출/기입 명령과 열 주소가 I/O 버퍼를 통과하여 셀 어레이로 전달되어 열 디코딩이 수행되며 이 때 필요한 시간은 회로의 물리적인 한계에 의해 I/O 클록 속도와 상관없이 거의 일정하다.

DDR4는 4개의 새로운 뱅크 그룹을 추가하였고, DDR4의 뱅크 그룹은 시간 파라미터를 4 싸이클로 유지하기 위해 뱅크를 4개(또는 2개)의 그룹으로 묶어서 사용한다. 명령어가 각 뱅크로 전달되고 열 주소가 디코딩되는 수행 단계를 나누어 독출/기입 명령이 뱅크 그룹 밖에서 수행되는 시간을 4 싸이클로 유지하되 각 뱅크에서 최종적으로 명령이 완료되는 시간을 메모리 클록 속도에 따라 최대 8싸이클까지 늘어나도록 설정한다. 각각의 뱅크 그룹은 단독 조작 기능을 갖는다. DDR4는 클록 주기 내에서 4개의 데이터를 처리할 수 있다.

도 1을 참조하면, 보스트 장치(100)는 명령어 저장부(110), 내부 레지스터 세트(120), 명령어 디코더(130), 및 커맨드 메모리(140)를 포함한다. 보스트 장치(100)는 도 1에서 예시적으로 도시한 다양한 구성요소들 중에서 일부 구성요소를 생략하거나 다른 구성요소를 추가로 포함할 수 있다. 예컨대, 보스트 장치(100)는 시퀀스 제어기(150), 산술 논리 연산기(160), 버퍼(170), 또는 이들의 조합을 포함할 수 있다.

명령어 저장부(110)는 자동 테스트 장비로부터 기 설정된 복수의 비트 수에 맞게 정의된 복수의 명령어를 수신하고, 수신한 복수의 명령어의 적어도 하나를 저장한다. 명령어 저장부(110)는 복수의 명령어를 순차적으로 저장하는 큐(Queue) 형태로 구현된다. 명령어 저장부(110)는 반복 수행 가능성을 기준으로 일부 명령어를 저장하며, 로드 명령어를 제외한 실행 명령어, 브랜치 명령어, 및 애드 명령어를 저장할 수 있다.

내부 레지스터 세트(120)는 테스트 대상 장치(21 ~ 24)에 접근 가능한 주소 또는 데이터를 저장한다.

명령어 디코더(130)는 복수의 명령어를 해석하여 테스트 대상 장치를 테스트하기 위한 테스트 패턴으로 변환한다. 명령어 디코더(130)는 기 설정된 규약에 맞게 명령어를 해석한다. 명령어 디코더(130)는 자동 테스트 장비(10)로부터 복수의 명령어를 수신하거나 명령어 저장부(110)로부터 복수의 명령어를 수신할 수 있다.

커맨드 메모리(140)는 테스트 패턴을 조합하는데 사용되며 테스트 대상 장치(21 ~ 24)가 인식 가능한 커맨드를 저장한다.

시퀀스 제어기(150)는 명령어 디코더(130)에 연결되며, 명령어 디코더(130)가 명령어 저장부(110)에 저장된 복수의 명령어를 해석하는 순서와 시간을 조절한다.

산술 논리 연산기(160)는 명령어 디코더(130)와 시퀀스 제어기(150)에 연결되며, 가산 기능과 비교 기능을 수행한다. 산술 논리 연산기(160)는 가산기와 비교기를 포함하며, 애드 명령어와 브랜치 명령어의 동작을 수행한다.

버퍼(170)는 명령어 디코더(130)에 연결되며, 생성된 테스트 패턴을 저장하고 테스트 대상 장치(21 ~ 24)로 테스트 패턴을 출력한다.

보스트 장치(100)는 클록 수신부(미도시)를 추가로 포함할 수 있고, 보스트 장치(100)는 자동 테스트 장비가 생성한 클록을 수신하여 수신한 클록에 따라 디코더(130)의 동작을 동기화시킬 수 있다.

이하에서는 도 2 및 도 3을 참조하여 명령어를 설명하기로 한다. 도 2는 로드 명령어를 예시한 도면이고, 도 3은 실행 명령어, 브랜치 명령어, 및 애드 명령어를 예시한 도면이다.

복수의 명령어는 (i) 테스트 대상 장치에 접근 가능한 주소 또는 데이터를 저장하는 내부 레지스터 세트에 기 설정된 값을 입력하는 로드(LOAD) 명령어, (ii) 커맨드 메모리의 커맨드를 호출하는 실행(EXECUTION) 명령어, (iii) 내부 레지스터 세트에 입력된 값을 비교한 조건에 따라 명령어 저장부에 저장된 명령어를 수행하는 위치를 변경하는 브랜치(BRANCH) 명령어, (iv) 내부 레지스터 세트에 기 설정된 값을 가산하는 애드(ADD) 명령어, 또는 이들의 조합을 포함한다. 명령어는 연산자(Opcode)를 포함하며, 00부터 11까지 매칭할 수 있다.

로드 명령어는 내부 레지스터에 데이터를 로드하기 위해 사용되며, 사용되는 레지스터에 따라 도 2와 같이 4가지 타입이 사용된다. 로드 명령어는 내부 레지스터 세트의 유형에 따라 (i) 행 주소 레지스터에 값을 입력하는 제1 로드 명령어, (ii) 열 주소 레지스터에 값을 입력하는 제2 로드 명령어, (iii) 뱅크 그룹 레지스터 및 뱅크 주소 레지스터에 값을 입력하는 제3 로드 명령어, (v) 데이터 레지스터에 값을 입력하는 제4 로드 명령어로 구분된다.

Rd는 저장할 레지스터, Ad은 주소, U/L은 Upper/Lower 선택 여부, Eq는 Upper와 Lower 일치 여부, Column Address는 열 주소, BG는 뱅크 그룹, BA는 뱅크 주소, DQ는 데이터를 의미한다.

실행 명령어는 내부 커맨드 테이블을 호출하여 실제 메모리 테스트에 필요한 커맨드를 실행시킨다. 실행 명령어는 주소와 변수를 포함한다.

브랜치 명령어는 내부 레지스터 세트에 입력된 조건을 비교하여 제1 상태이면 명령어 저장부에서 저장된 순서에 따라 다음에 위치하는 제1 명령어를 동작시키고, 제2 상태이면 브랜치 명령어에서 지정된 위치에 있는 제2 명령어를 동작시킨다. 레지스터들의 조건을 비교하여 참이면 다음 명령어를 수행하고, 거짓이면 브랜치 명령어의 후단에 입력된 명령어 저장부의 주소로 이동한다. 조건은 '<=', '<= ', '== ', '!= '이 00 부터 11까지 매칭할 수 있다.

애드 명령어는 내부 레지스터 세트에 특정 값의 2의 보수를 가산하는 연산을 수행하며 브랜치 명령어와 함께 유동적으로 사용된다.

명령어 기반의 보스트 기법을 통하여 테스트 병렬성을 향상시키고, 레지스터의 길이를 조절하여 16Gb 이외의 장치에도 유동적으로 사용이 가능하다.

도 4는 내부 레지스터 세트를 예시한 도면이다.

내부 레지스터 세트는 (i) 행 주소 레지스터(Row Address Register), (ii) 열 주소 레지스터(Column Address Register), (iii) 뱅크 그룹 레지스터(Bank Group Register), (iv) 뱅크 주소 레지스터(Bank Address Register), 및 (v) 데이터 레지스터(DQ Register)를 포함한다.

열 주소 레지스터는 테스트 대상 장치에 대응하는 열 주소 레지스터에서 저장 또는 출력에 관한 순서를 위해 설정된 비트를 제외한 저장 공간의 크기를 할당할 수 있다. DUT의 column address의 하위 3비트는 순서(Ordering)를 위한 선택사항이므로 이를 배제한 크기의 레지스터를 내장한다.

내부 레지스터 세트는 테스트 대상 장치에 접근 가능한 주소 또는 데이터의 유형마다 복수의 저장 공간을 확보하고 복수의 저장 공간에 주소를 매칭한다. 알고리즘 패턴 생성시 브랜치 명령어를 통한 주소 생성을 용이하게 하기 위해 각 레지스터를 2개씩 내장한다.

애드 명령어를 통하여 복수의 저장 공간에 매칭된 주소의 값을 변경하고, 브랜치 명령어를 통하여 복수의 저장 공간에 매칭된 주소의 값을 비교하여, 테스트 알고리즘에 따라 요구되는 커맨드의 동작을 인코딩하여, 최소화된 명령어로 반복된 테스트를 수행할 수 있다.

도 5는 커맨드 메모리를 예시한 도면이다.

커맨드 메모리는 모드 레지스터 설정(Mode Register Set, MRS) 동작, 기입(Write) 동작, 자동 프리차지를 수행하는 기입(Write with Auto Precharge) 동작, 독출(Read) 동작, 및 자동 프리차지를 수행하는 독출(Read with Auto Precharge) 동작에 관한 커맨드 명령어를 정의한 커맨드 테이블을 저장한다.

커맨드 테이블에 저장된 모드 레지스터 설정(Mode Register Set, MRS) 동작은 1비트만 사용하며, 나머지 동작은 기 설정된 2 이상의 비트를 사용한다. Cmd는 커맨드가 호출되기 위해 각각을 5-bit로 정의하였으나, 예외적으로 Mode Register Set은 1로 정의되어 1-bit만 사용한다. 모드 레지스터 설정 명령을 이용하여 DRAM 동작의 특정 모드를 설정하며, 설정된 특정모드는 반도체 메모리 장치의 전원이 인가되지 않을 때까지 유지될 수 있다.

실행 명령어의 변수는 커맨드 에 필요한 주소가 저장된 레지스터 등이 필요에 따라 유동적으로 변경되어 사용된다. 기입 동작 및 자동 프리차지를 수행하는 기입 동작에 동일한 커맨드가 할당되고, 독출 동작 및 자동 프리차지를 수행하는 독출 동작에 동일한 커맨드가 할당되며, 자동 프리차지를 결정하는 제어 비트를 커맨드 명령어의 커맨드 변수에 포함시켜 커맨드에 따른 동작을 구분할 수 있다.

Refresh와 Precharge 동작 모두 DRAM의 메모리 셀의 캐패시터의 전하가 소진되는 것을 충전하기 위한 것으로 DRAM의 동작 상태에 따라 구분한다.

Refresh는 DRAM이 정상 상태에서 메모리 셀(TR과 Capacitor의 조합 구조)에서 커패시터에 전하가 채워져 있는 상황(논리 1의 상태)을 유지하고 있을 때, 누출에 의하여 채워진 전하가 조금씩 소진되므로, 이를 보상하기 위하여 주기적으로 재충전시킨다.

Precharge는 데이터 독출시 감쇄되는 전하를 보상하기 위하여 독출 동작 후 재충전시킨다. 자동 프리차지를 동반한 독출(Read)나 기입(Write) 명령이 들어오면, 다음 명령이 들어올 때까지 프리차지를 수행하는 뱅크에는 어떠한 명령도 들어오지 않으며 다음 명령이 들어올 때까지 뱅크를 내부적으로 프리차지한다.

ZQ Calibration은 ZQ를 조정하여 임피던스 부정합을 줄이고 시스템의 안정성을 확보한다. ZQ Calibration Long은 시스템이 초기화되거나 리셋시 수행되고, ZQ Calibration Short은 시스템이 동작하는 중에 수행되며, 상호 클록 사이클에서 차이가 있다.

복원된 테스트 패턴은 다수의 DUT에 연결하여 멀티 사이트 테스트가 진행되며 기존 ATE와 DUT로 직접 접촉하여 테스트하는 방식에 비해 DUT 당 필요한 ATE 채널이 감소함에 따라 병렬성이 향상된다.

보스트 장치에 포함된 복수의 구성요소들은 상호 결합되어 적어도 하나의 모듈로 구현될 수 있다. 구성요소들은 장치 내부의 소프트웨어적인 모듈 또는 하드웨어적인 모듈을 연결하는 통신 경로에 연결되어 상호 간에 유기적으로 동작한다. 이러한 구성요소들은 하나 이상의 통신 버스 또는 신호선을 이용하여 통신한다.

보스트 장치는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.

보스트 장치는 하드웨어적 요소가 마련된 컴퓨팅 디바이스에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.

도 6은 본 발명의 다른 실시예에 따른 테스트 패턴 생성 방법을 예시한 흐름도이다.

테스트 패턴 생성 방법은 테스트 패턴을 조합하는데 사용되며 테스트 대상 장치가 인식 가능한 커맨드를 커맨드 메모리에 저장하는 단계(S601), 자동 테스트 장비로부터 기 설정된 복수의 비트 수에 맞게 정의된 복수의 명령어를 수신하고, 수신한 복수의 명령어의 적어도 하나를 명령어 저장부에 저장하는 단계(S602), 테스트 대상 장치에 접근 가능한 주소 또는 데이터를 내부 레지스터 세트에 저장하는 단계(S603), 및 복수의 명령어를 해석하여 테스트 대상 장치를 테스트하기 위한 테스트 패턴으로 변환하는 단계(S604)를 포함한다.

테스트 패턴 생성 방법은 보스트 장치 또는 자동 테스트 장비에 의하여 수행될 수 있으며, 보스트 장치가 수행하는 동작에 관한 상세한 설명과 중복되는 설명은 생략하기로 한다.

도 7은 본 발명의 실시예들에 따라 수행된 테스트 알고리즘을 예시한 도면이다.

첫 번째 클록 신호에 따른 명령어(701)는 LOAD 0 -> RAreg [0]을 의미한다. 두 번째 클록 신호에 따른 명령어(702)는 LOAD 1 -> RAreg [1]을 의미한다. 세 번째 클록 신호에 따른 명령어(703)는 LOAD 0 -> CAreg [0] / 1-> CAreg [1]을 의미한다. 이후 명령어(704)는 LOAD 0 -> BGreg [0], BAreg [1] / 1 -> BGreg [1], BAreg [1]을 의미한다. 명령어(705)는 LOAD 0 -> DQreg [0]을 의미한다. 명령어(706)은 LOAD 1 -> DQreg [1]을 의미한다. 즉, 모든 레지스터 0에는 "000...0"을 입력하고, 모든 레지스터 1에는 "111...1"을 입력한다.

명령어(801)는 Bank Activate를 의미한다. 명령어(802)는 Write DQreg [0] -> Cell을 의미한다. 명령어(803)는 ADD CAreg [0] -> CAreg [0]+1을 의미한다. 명령어(804)는 if CAreg [0] != CAreg[1], Jump 0001 Inst. Addr.을 의미한다. 명령어(805)는 Precharge RAreg [0], BGreg [0], BAreg [0]을 의미한다. 명령어(806)는 ADD RAreg [0] -> RAreg [0]+ 을 의미한다. 명령어(807)는 if RAreg [0] != RAreg [1], Jump 0000 Inst. Addr.을 의미한다. 명령어(808)는 ADD {BGreg [0] BAreg [0]} -> {BGreg[0] BAreg[0]}+1을 의미한다. 명령어(809)는 if BGreg [0] BAreg [0] != BGreg [1] Bareg [1], Jump 0000 Inst. Addr.을 의미한다. 즉, bank activate 후에 write 0을 수행한다. Column 주소를 증가시킬 땐 반복적으로 write 0을 수행하며, Row 주소가 바뀔 때마다 precharge 후 bank activate부터 다시 반복을 수행하여 전체 셀을 0으로 모두 write 한다.

본 실시예에 의하면 이러한 형태의 명령어를 조합하여 테스트 알고리즘 수행을 위한 모든 명령어 세트를 만들 수 있다.

도 6에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 6에 기재된 순서를 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.

본 실시예들에 따른 동작은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능한 매체에 기록될 수 있다. 컴퓨터 판독 가능한 매체는 실행을 위해 프로세서에 명령어를 제공하는 데 참여한 임의의 매체를 나타낸다. 컴퓨터 판독 가능한 매체는 프로그램 명령, 데이터 파일, 데이터 구조 또는 이들의 조합을 포함할 수 있다. 예를 들면, 자기 매체, 광기록 매체, 메모리 등이 있을 수 있다. 컴퓨터 프로그램은 네트워크로 연결된 컴퓨터 시스템 상에 분산되어 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다. 본 실시예를 구현하기 위한 기능적인(Functional) 프로그램, 코드, 및 코드 세그먼트들은 본 실시예가 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있을 것이다.

본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

10: 자동 테스트 장비 100: 보스트 장치
110: 명령어 저장부 120: 내부 레지스터 세트
130: 명령어 디코더 140: 커맨드 메모리
150: 시퀀스 제어기 160: 산술 논리 연산기
170: 버퍼 21~24: 테스트 대상 장치

Claims (16)

1. 자동 테스트 장비로부터 기 설정된 복수의 비트 수에 맞게 정의된 복수의 명령어를 수신하고, 상기 수신한 복수의 명령어의 적어도 하나를 저장하는 명령어 저장부;
   상기 복수의 명령어를 해석하여 테스트 대상 장치를 테스트하기 위한 테스트 패턴으로 변환하는 명령어 디코더;
   상기 테스트 대상 장치에 접근 가능한 주소 또는 데이터를 저장하는 내부 레지스터 세트; 및
   상기 테스트 패턴을 조합하는데 사용되며 상기 테스트 대상 장치가 인식 가능한 커맨드를 저장하는 커맨드 메모리를 포함하며,
   상기 복수의 명령어는 상기 커맨드 메모리의 상기 커맨드를 호출하는 실행(EXECUTION) 명령어를 포함하며,
   상기 커맨드 메모리는 모드 레지스터 설정(Mode Register Set, MRS) 동작, 기입(Write) 동작, 자동 프리차지를 수행하는 기입(Write with Auto Precharge) 동작, 독출(Read) 동작, 및 자동 프리차지를 수행하는 독출(Read with Auto Precharge) 동작에 관한 커맨드 명령어를 정의한 커맨드 테이블을 저장하고,
   상기 커맨드 테이블에 저장된 모드 레지스터 설정(Mode Register Set, MRS) 동작은 1비트만 사용하며, 나머지 동작은 기 설정된 2이상의 비트를 사용하는 것을 특징으로 하는 보스트 장치.
2. 제1항에 있어서,
   상기 명령어 디코더에 연결되며, 상기 명령어 디코더가 상기 명령어 저장부에 저장된 복수의 명령어를 해석하는 순서와 시간을 조절하는 시퀀스 제어기를 추가로 포함하는 보스트 장치.
3. 제1항에 있어서,
   상기 명령어 디코더에 연결되며, 가산 기능과 비교 기능을 수행하는 산술 논리 연산기를 추가로 포함하는 보스트 장치.
4. 제1항에 있어서,
   상기 명령어 디코더에 연결되며, 상기 테스트 패턴을 저장하고 상기 테스트 대상 장치로 상기 테스트 패턴을 출력하는 버퍼를 추가로 포함하는 보스트 장치.
5. 제1항에 있어서,
   상기 복수의 명령어는 상기 테스트 대상 장치에 접근 가능한 주소 또는 데이터를 저장하는 상기 내부 레지스터 세트에 기 설정된 값을 입력하는 로드(LOAD) 명령어, 상기 내부 레지스터 세트에 입력된 값을 비교한 조건에 따라 상기 명령어 저장부에 저장된 명령어를 수행하는 위치를 변경하는 브랜치(BRANCH) 명령어, 상기 내부 레지스터 세트에 기 설정된 값을 가산하는 애드(ADD) 명령어, 또는 이들의 조합을 포함하는 것을 특징으로 하는 보스트 장치.
6. 제5항에 있어서,
   상기 내부 레지스터 세트는 (i) 행 주소 레지스터, (ii) 열 주소 레지스터, (iii) 뱅크 그룹 레지스터, (iv) 뱅크 주소 레지스터, 및 (v) 데이터 레지스터를 포함하며,
   상기 열 주소 레지스터는 상기 테스트 대상 장치에 대응하는 열 주소 레지스터에서 저장 또는 출력에 관한 순서를 위해 설정된 비트를 제외한 저장 공간의 크기를 할당하는 것을 특징으로 하는 보스트 장치.
7. 제6항에 있어서,
   상기 로드 명령어는 상기 내부 레지스터 세트의 유형에 따라 (i) 상기 행 주소 레지스터에 값을 입력하는 제1 로드 명령어, (ii) 상기 열 주소 레지스터에 값을 입력하는 제2 로드 명령어, (iii) 상기 뱅크 그룹 레지스터 및 상기 뱅크 주소 레지스터에 값을 입력하는 제3 로드 명령어, (v) 상기 데이터 레지스터에 값을 입력하는 제4 로드 명령어로 구분되는 것을 특징으로 하는 보스트 장치.
8. 제5항에 있어서,
   상기 브랜치 명령어는 상기 내부 레지스터 세트에 입력된 조건을 비교하여 제1 상태이면 상기 명령어 저장부에서 저장된 순서에 따라 다음에 위치하는 제1 명령어를 동작시키고, 제2 상태이면 상기 브랜치 명령어에서 지정된 위치에 있는 제2 명령어를 동작시키는 것을 특징으로 하는 보스트 장치.
9. 제5항에 있어서,
   상기 애드 명령어는 상기 내부 레지스터 세트에 특정 값의 2의 보수를 가산하는 것을 특징으로 하는 보스트 장치.
10. 제5항에 있어서,
    상기 명령어 저장부는 상기 복수의 명령어를 순차적으로 저장하는 큐(Queue) 형태로 구현되며, 상기 로드 명령어를 제외한 상기 실행 명령어, 상기 브랜치 명령어, 및 상기 애드 명령어를 저장하는 것을 특징으로 하는 보스트 장치.
11. 제5항에 있어서,
    상기 명령어 디코더는 상기 자동 테스트 장비로부터 상기 복수의 명령어를 수신하거나 상기 명령어 저장부로부터 상기 복수의 명령어를 수신하는 것을 특징으로 하는 보스트 장치.
12. 제5항에 있어서,
    상기 내부 레지스터 세트는 상기 테스트 대상 장치에 접근 가능한 주소 또는 데이터의 유형마다 복수의 저장 공간을 확보하고 상기 복수의 저장 공간에 주소를 매칭하며, 상기 애드 명령어를 통하여 상기 복수의 저장 공간에 매칭된 주소의 값을 변경하고, 상기 브랜치 명령어를 통하여 상기 복수의 저장 공간에 매칭된 주소의 값을 비교하여, 테스트 알고리즘에 따라 요구되는 커맨드의 동작을 인코딩한 것을 특징으로 하는 보스트 장치.
13. 삭제
14. 삭제
15. 제5항에 있어서,
    상기 기입 동작 및 상기 자동 프리차지를 수행하는 기입 동작에 동일한 커맨드가 할당되고, 상기 독출 동작 및 상기 자동 프리차지를 수행하는 독출 동작에 동일한 커맨드가 할당되며, 상기 자동 프리차지를 결정하는 제어 비트를 상기 커맨드 명령어의 커맨드 변수에 포함시켜 상기 커맨드에 따른 동작을 구분하는 것을 특징으로 하는 보스트 장치.
16. 보스트 장치에 의한 테스트 패턴 생성 방법에 있어서,
    테스트 패턴을 조합하는데 사용되며 테스트 대상 장치가 인식 가능한 커맨드를 커맨드 메모리에 저장하는 단계;
    자동 테스트 장비로부터 기 설정된 복수의 비트 수에 맞게 정의된 복수의 명령어를 수신하고, 상기 수신한 복수의 명령어의 적어도 하나를 명령어 저장부에 저장하는 단계;
    상기 테스트 대상 장치에 접근 가능한 주소 또는 데이터를 내부 레지스터 세트에 저장하는 단계; 및
    상기 복수의 명령어를 해석하여 상기 테스트 대상 장치를 테스트하기 위한 테스트 패턴으로 변환하는 단계를 포함하며,
    상기 복수의 명령어는 상기 커맨드 메모리의 상기 커맨드를 호출하는 실행(EXECUTION) 명령어를 포함하며,
    상기 커맨드 메모리는 모드 레지스터 설정(Mode Register Set, MRS) 동작, 기입(Write) 동작, 자동 프리차지를 수행하는 기입(Write with Auto Precharge) 동작, 독출(Read) 동작, 및 자동 프리차지를 수행하는 독출(Read with Auto Precharge) 동작에 관한 커맨드 명령어를 정의한 커맨드 테이블을 저장하고,
    상기 커맨드 테이블에 저장된 모드 레지스터 설정(Mode Register Set, MRS) 동작은 1비트만 사용하며, 나머지 동작은 기 설정된 2이상의 비트를 사용하는 것을 특징으로 하는 테스트 패턴 생성 방법.

Images