CN104637544B - 存储器的测试电路及测试方法 - Google Patents

存储器的测试电路及测试方法 Download PDF

Info

Publication number
CN104637544B
CN104637544B CN201510052256.1A CN201510052256A CN104637544B CN 104637544 B CN104637544 B CN 104637544B CN 201510052256 A CN201510052256 A CN 201510052256A CN 104637544 B CN104637544 B CN 104637544B
Authority
CN
China
Prior art keywords
memory
input
test
circuit
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510052256.1A
Other languages
English (en)
Other versions
CN104637544A (zh
Inventor
钱亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510052256.1A priority Critical patent/CN104637544B/zh
Publication of CN104637544A publication Critical patent/CN104637544A/zh
Priority to US14/978,885 priority patent/US9852808B2/en
Application granted granted Critical
Publication of CN104637544B publication Critical patent/CN104637544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提出了一种存储器的测试电路及测试方法，在待测存储器内重新设计包括设有译码电路的存储器内建自测电路和包含编码电路、数字输入输出、高压模拟电压输入输出及电流输入输出多功能VPPIO输入输出接口的测试电路，复用芯片内部固有的振荡器模块提供测试时钟信号，VPPIO输入输出接口模块用于将来自单个测试通道的串行输入激励通过存储器内建自测电路转化为内部存储器可以识别的并行信号和模拟电压电流信号，从而对待测存储器进行相应的测试，实现了一个测试通道测试一个待测存储器完整功能的目的，提高了测试机台平行测试晶圆上待测存储器的个数，减少单片晶圆的测试时间，降低测试成本。

Description

存储器的测试电路及测试方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种存储器的测试方法及其测试电路。
背景技术
半导体存储器件(例如，闪存或嵌入式存储器等)不断地朝着高集成度和高容量存储单元的方向发展。在闪存设计中，通常采用各种错误检查及纠正修复方法来提高闪存存储器的成品率。
存储器(例如嵌入式存储器)的可测试设计技术可包括直接测试、用嵌入式CPU进行测试和内建自测试技术(Built-in SelfTest，BIST)。
内建自测BIST技术是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备的依赖程度。现在，高度集成的电路被广泛应用，测试这些电路需要高速的混合信号测试设备。内建自测BIST技术可以通过实现自我测试从而减少对自动测试设备的需求。并且，存储器的内建自测(Memory Built-inSelfTest，MBIST)技术通常采用一种或多种算法为测试存储器一种或多种缺陷类型而特别设计。
对于存储器而言，CP测试时间和成本均十分敏感，如何降低测试时间始终是测试追求的目标。然而，测试中的擦除、编程以及读取时间无法被减少，因此，想要降低测试时间就必须采用多个平行测试的方法，即同时对多个存储器进行测试，以降低测试时间。现有技术中，对一个存储器进行测试时通常会采用测试通道(Signal pin)的个数为6/4/2，假设测试机台总的测试通道数是768个，能够同时测试的存储器的个数分别为128/256/384。由于现有的晶圆上的集成度越来越高，同一片晶圆上的芯片个数大幅增加，采用现有技术中的测试方法对一片晶圆测试，测试时间会不断增加，这也就造成测试的成本不断的提高。
发明内容
本发明的目的在于提供一种存储器的测试电路及测试方法，能够使用单根测试通道对存储器进行测试，在测试机测试通道数量一定的情况下，也就是测试成本固定的情况下，大大增加平行测试时可测试存储器的个数，从而降低测试时间。
为了实现上述目的，本发明提出了一种存储器的测试电路及测试方法，用于对待测存储器进行测试，包括：存储器内建自测电路、VPPIO输入输出模块和芯片内部固有时钟电路；
其中，所述时钟电路与所述存储器内建自测电路的时钟接口相连，所述待测存储器与所述存储器内建自测电路的数据接口、地址接口及控制接口相连，所述待测存储器的模拟电压输入输出接口与所述VPPIO输入输出模块的VPPIO模拟接口相连，所述存储器内建自测电路的输入接口和输出接口分别与所述VPPIO输入输出模块的数字输入接口和数字输出接口相连；
所述VPPIO输入输出模块包括编码电路，用于对来自测试通道中的输入激励进行编码；
所述内建自测电路设有译码电路，对来自测试通道或VPPIO输入输出模块中的输入激励进行译码。
进一步的，在所述的存储器的测试电路中，所述VPPIO输入输出模块兼容数字信号和模拟信号传输功能，用于传输测试通道的输入激励和内建自测试电路以及来自待测存储器内的反馈信号。
进一步的，在所述的存储器的测试电路中，所述芯片内部固有时钟振荡电路为振荡器模块或者分频器。
进一步的，在所述的存储器的测试电路中，所述时钟振荡器模块提供时钟给存储器内建自测电路。
本发明还提出了一种存储器的测试方法，使用如上文中任一项存储器的测试电路进行测试，包括步骤：
采用单个测试通道将输入激励通过VPPIO输入输出模块传输到内建自测电路模块，或者通过VPPIO输入输出模块直接将电压和电流等模拟信号从测试通道传输到待测存储器；
所述内建自测电路模块译码并将所述输入激励转换为并行信号，再将所述并行信号输入至所述待测存储器；
通过所述内建自测电路模块和VPPIO输入输出模块接收来自待测存储器的反馈信号，判断所述反馈信号和预期的信号是否一致，从而实现对待测存储器的测试。
进一步的，在所述的存储器的测试电路中，所述VPPIO输入输出模块兼容数字信号和模拟信号传输功能，用于传输测试通道的输入激励和内建自测试电路以及来自待测存储器内的反馈信号。
进一步的，在所述的存储器的测试电路中，所述内建自测电路控制所述VPPIO输入输出模块传输数字信号或是模拟信号。
进一步的，在所述的存储器的测试电路中，所述内建自测电路控制所述VPPIO输入输出模块处于输入状态或是输出状态。
进一步的，在所述的存储器的测试电路中，所述芯片内部固有时钟振荡电路为振荡器模块或者分频器。
进一步的，在所述的存储器的测试电路中，所述反馈信号包括数字信号和模拟信号。
进一步的，在所述的存储器的测试电路中，所述内建自测电路设有译码电路，对来自测试通道的输入激励进行译码，所述输入信号遵循编码规则，使所述译码电路读取所述输入激励。
与现有技术相比，本发明的有益效果主要体现在：在待测存储器内重新设计包括存储器内建自测电路和包含数字输入输出、高压模拟电压输入输出及电流输入输出多功能VPPIO输入输出接口的测试电路，复用芯片内部固有的振荡器模块提供测试时钟信号，VPPIO输入输出接口模块用于将来自单个测试通道的串行输入激励通过存储器内建自测电路转化为内部存储器可以识别的并行信号和模拟电压电流信号，从而对待测存储器进行相应的测试，实现了一个测试通道测试一个待测存储器完整功能的目的，提高了测试机台平行测试晶圆上待测存储器的个数，减少单片晶圆的测试时间，降低测试成本。
附图说明
图1为本发明一实施例中存储器的测试电路的结构示意图。
具体实施方式
下面将结合示意图对本发明的存储器的测试电路及测试方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，在本实施例中，提出了一种存储器的测试电路，用于对待测存储器(Flash IP)进行测试，包括：存储器内建自测电路(MBIST)、VPPIO输入输出模块(VPPIO)和芯片内部固有时钟电路；
其中，所述时钟电路与所述存储器内建自测电路的时钟接口(TCK)相连，所述待测存储器与所述存储器内建自测电路的数据接口(Data)、地址接口(Address)及控制接口(Control)相连，所述待测存储器的模拟电压输入输出接口(VPP)与所述VPPIO输入输出模块的模拟接口(A)相连，该接口可以输出模拟信号，所述存储器内建自测电路的数字输入接口(DI)和数字输出接口(DO)分别与所述VPPIO输入输出模块的数字输入接口(I)和数字输出接口(O)相连；
所述VPPIO输入输出模块包括编码电路，用于对来自测试通道中的输入激励进行编码；
所述内建自测电路设有译码电路，对来自测试通道或VPPIO输入输出模块中的输入激励进行译码。
在本实施例中，所述VPPIO输入输出模块兼容数字信号和模拟信号传输功能，用于传输测试通道的输入激励和内建自测试电路以及来自待测存储器内的反馈信号。所述VPPIO输入输出模块传输数字信号或是模拟信号由所述内建自测电路控制，相应的，所述内建自测电路还控制所述VPPIO输入输出模块处于输入状态或是输出状态。
所述时钟电路为振荡器模块(OSC)或者分频器，待测芯片中存在的数字电路就自带时钟电路模块，其嵌入至所述存储器内建自测电路内，本发明则是利用自带的振荡器模块提供时钟给存储器内建自测电路。
所述内建自测电路设有译码电路，对来自测试通道或VPPIO输入输出模块中的输入激励进行译码，所述输入激励遵循编码规则，使所述译码电路读取所述输入激励。例如在输入激励信号的主体信息前面加首编码，后面加尾编码，从而区分信号的不同模式，例如：区分输入的是输入数字信号还是模拟信号，模拟信号是电压信号还是电流信号。
在本实施例的另一方面，还提出了一种存储器的测试方法，使用如上文所述存储器的测试电路进行测试，包括步骤：
采用单个测试通道将输入激励(经过编码的信号)通过VPPIO输入输出模块传输到内建自测电路模块，或者通过VPPIO输入输出模块直接将电压和电流等模拟信号从测试通道传输到待测存储器；
所述内建自测电路模块译码并将所述输入激励转换为并行信号,再将所述并行信号输入至所述待测存储器，或者所述内建自测电路模块自动产生其它激励信号输入至待测存储器；
通过所述内建自测电路模块和VPPIO输入输出模块接收来自待测存储器的反馈信号，判断所述反馈信号和预期的信号是否一致，从而实现对待测存储器的测试。
在本实施例中，所述输入激励来自于测试机台的一个测试通道，使用一个测试通道即可实现将其传输至VPPIO输入输出模块内，相比于现有技术中最低使用两个测试通道，本实施例提出的方案能够将平行测试的个数增加至少两倍。
在本实施例中，所述VPPIO输入输出模块包括编码电路，对所述并行信号进行编码包括在所述并行信号前加首编码，在所述并行信号后加尾编码。例如，并行信号被编码后可以为：
首编码：1001000100001；并行信号；尾编码：0110111011110。
其中，并行信号可以是擦除(Erase)、编程(Program)、读取(Read)、测试模式(testmode)及VPPIO的状态信息(switch VPPIO status)。其中，可以使用数字信号控制所述VPPIO输入输出模块是否输出模拟信号，可以使用高电平或低电平反馈所述VPPIO输入输出模块的数字输入状态。
可见，本方案可以仅使用单个测试通道进行测试，大大降低了测试成本，同时能够大大提高平行测试的存储器个数，降低测试时间周期，将其嵌入至产品中，易于实现，此外还利于编程及调试(Debug)。
综上，在本发明实施例提供的存储器的测试电路及测试方法中，在待测存储器内重新设计包括存储器内建自测电路和包含数字输入输出、高压模拟电压输入输出及电流输入输出多功能VPPIO输入输出接口的测试电路，复用芯片内部固有的振荡器模块提供测试时钟信号，VPPIO输入输出接口模块用于将来自单个测试通道的串行输入激励通过存储器内建自测电路转化为内部存储器可以识别的并行信号和模拟电压电流信号，从而对待测存储器进行相应的测试，实现了一个测试通道测试一个待测存储器完整功能的目的，提高了测试机台平行测试晶圆上待测存储器的个数，减少单片晶圆的测试时间，降低测试成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种存储器的测试电路，用于对待测存储器进行测试，其特征在于，包括：存储器内建自测电路、VPPIO输入输出模块和芯片内部固有时钟电路；
其中，所述时钟电路与所述存储器内建自测电路的时钟接口相连，所述待测存储器与所述存储器内建自测电路的数据接口、地址接口及控制接口相连，所述待测存储器的模拟电压输入输出接口与所述VPPIO输入输出模块的VPPIO模拟接口相连，所述存储器内建自测电路的输入接口和输出接口分别与所述VPPIO输入输出模块的数字输入接口和数字输出接口相连；
所述VPPIO输入输出模块包括编码电路，用于对来自测试通道中的输入激励进行编码；
所述内建自测电路设有译码电路，对来自测试通道或VPPIO输入输出模块中的输入激励进行译码。
2.如权利要求1所述的存储器的测试电路，其特征在于，所述VPPIO输入输出模块兼容数字信号和模拟信号传输功能，用于传输测试通道的输入激励和内建自测试电路以及来自待测存储器内的反馈信号。
3.如权利要求1所述的存储器的测试电路，其特征在于，所述芯片内部固有时钟电路为振荡器模块或者分频器。
4.一种存储器的测试方法，使用如权利要求1所述的存储器的测试电路进行测试，其特征在于，包括步骤：
采用单个测试通道将输入激励通过VPPIO输入输出模块传输到内建自测电路模块，或者通过VPPIO输入输出模块直接将电压和电流等模拟信号从测试通道传输到待测存储器；
所述内建自测电路模块译码并将所述输入激励转换为并行信号，再将所述并行信号输入至所述待测存储器；
通过所述内建自测电路模块和VPPIO输入输出模块接收来自待测存储器的反馈信号，判断所述反馈信号和预期的信号是否一致，从而实现对待测存储器的测试。
5.如权利要求4所述的存储器的测试方法，其特征在于，所述VPPIO输入输出模块兼容数字信号和模拟信号传输功能，用于传输测试通道的输入激励和内建自测试电路以及来自待测存储器内的反馈信号。
6.如权利要求5所述的存储器的测试方法，其特征在于，所述内建自测电路控制所述VPPIO输入输出模块传输数字信号或是模拟信号。
7.如权利要求6所述的存储器的测试方法，其特征在于，所述内建自测电路控制所述VPPIO输入输出模块处于输入状态或是输出状态。
8.如权利要求4所述的存储器的测试方法，其特征在于，所述芯片内部固有时钟电路为振荡器模块或者分频器。
9.如权利要求4所述的存储器的测试方法，其特征在于，所述反馈信号包括数字信号和模拟信号。
10.如权利要求4所述的存储器的测试方法，其特征在于，所述内建自测电路设有译码电路，对来自测试通道的输入激励进行译码，所述输入激励遵循编码规则，使所述译码电路读取所述输入激励。
CN201510052256.1A 2015-01-31 2015-01-31 存储器的测试电路及测试方法 Active CN104637544B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510052256.1A CN104637544B (zh) 2015-01-31 2015-01-31 存储器的测试电路及测试方法
US14/978,885 US9852808B2 (en) 2015-01-31 2015-12-22 Memory testing circuit and testing method using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510052256.1A CN104637544B (zh) 2015-01-31 2015-01-31 存储器的测试电路及测试方法

Publications (2)

Publication Number Publication Date
CN104637544A CN104637544A (zh) 2015-05-20
CN104637544B true CN104637544B (zh) 2017-11-24

Family

ID=53216193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510052256.1A Active CN104637544B (zh) 2015-01-31 2015-01-31 存储器的测试电路及测试方法

Country Status (2)

Country Link
US (1) US9852808B2 (zh)
CN (1) CN104637544B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9959185B2 (en) * 2016-04-28 2018-05-01 United Microelectronics Corp. Memory system capable of generating notification signals
CN106952839B (zh) * 2017-03-01 2019-11-01 华为技术有限公司 一种测试电路及芯片
CN107423178A (zh) * 2017-07-17 2017-12-01 天津市英贝特航天科技有限公司 一种 Serdes接口测试方法及系统
CN107422254B (zh) * 2017-07-26 2019-07-23 北京时代民芯科技有限公司 一种面向集成微系统的内建芯片健康状态自监测方法
CN108107867B (zh) * 2017-11-24 2019-10-11 中国人民解放军国防科技大学 一种复用系统逻辑的存储器自测试控制器实现方法及装置
US11081161B2 (en) * 2018-11-09 2021-08-03 Micron Technology, Inc. Sensing and tuning for memory die power management
CN111354412B (zh) * 2018-12-20 2022-04-19 中国科学院微电子研究所 一种内建自测试电路及存储器
CN112466388A (zh) 2019-10-17 2021-03-09 长江存储科技有限责任公司 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件
US11169587B2 (en) * 2020-01-10 2021-11-09 Micron Technology, Inc. Feedback for power management of a memory die using a dedicated pin
US11495318B2 (en) * 2020-06-03 2022-11-08 Nanya Technology Corporation Memory device and method for using shared latch elements thereof
JP7387902B2 (ja) * 2020-10-28 2023-11-28 チャンシン メモリー テクノロジーズ インコーポレイテッド クロック発生回路、メモリ及びクロックデューティ比校正方法
US11636891B2 (en) * 2021-04-28 2023-04-25 Micron Technology, Inc. Varying a time average for feedback of a memory system
CN113656234B (zh) * 2021-10-18 2022-01-25 深圳市智想科技有限公司 一种芯片usb模块的自测装置及自测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979200A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 同步通讯芯片进行多芯片并行测试的方法
CN101196555A (zh) * 2006-12-06 2008-06-11 上海华虹Nec电子有限公司 多样化的bist测试方法
CN101592706A (zh) * 2009-07-08 2009-12-02 天津渤海易安泰电子半导体测试有限公司 数字模拟混合信号芯片测试卡
CN103617810A (zh) * 2013-11-26 2014-03-05 中国科学院嘉兴微电子与系统工程中心 嵌入式存储器的测试结构及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124378A1 (ja) * 2004-06-17 2005-12-29 Advantest Corporation 試験装置及び試験方法
US7679391B2 (en) * 2008-07-11 2010-03-16 Advantest Corporation Test equipment and semiconductor device
KR101087934B1 (ko) * 2010-03-26 2011-11-28 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
US8698546B1 (en) * 2012-09-24 2014-04-15 Texas Instruments Incorporated Switch architecture at low supply voltages
KR102021898B1 (ko) * 2012-12-28 2019-11-04 에스케이하이닉스 주식회사 테스트 매개 장치, 메모리 장치의 테스트 시스템 및 메모리 장치의 테스트 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979200A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 同步通讯芯片进行多芯片并行测试的方法
CN101196555A (zh) * 2006-12-06 2008-06-11 上海华虹Nec电子有限公司 多样化的bist测试方法
CN101592706A (zh) * 2009-07-08 2009-12-02 天津渤海易安泰电子半导体测试有限公司 数字模拟混合信号芯片测试卡
CN103617810A (zh) * 2013-11-26 2014-03-05 中国科学院嘉兴微电子与系统工程中心 嵌入式存储器的测试结构及方法

Also Published As

Publication number Publication date
US20160225465A1 (en) 2016-08-04
US9852808B2 (en) 2017-12-26
CN104637544A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
CN104637544B (zh) 存储器的测试电路及测试方法
CN104751896B (zh) 内建自测试电路
US10262753B2 (en) Auxiliary test device, test board having the same, and test method thereof
CN101996687A (zh) 基于扫描测试的多个sram的内建自测试方法
US7502267B2 (en) Clock frequency doubler method and apparatus for serial flash testing
US20060031726A1 (en) Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays
US20040006729A1 (en) Hierarchical test methodology for multi-core chips
US8780648B2 (en) Latch based memory device
US20180348298A1 (en) Rapid scan testing of integrated circuit chips
KR960035042A (ko) 다수의 메모리를 검사하기 위한 비스트(bist) 검사기 및 검사 방법
CN104422878A (zh) 集成电路、操作集成电路的方法和具有集成电路的装置
CN112614534B (zh) 一种mbist电路系统
CN103617810A (zh) 嵌入式存储器的测试结构及方法
CN105911462A (zh) 用于半导体集成电路器件的功能数字测试的自动测试设备
CN111354412B (zh) 一种内建自测试电路及存储器
US10267852B2 (en) Inputting TDI addresses when TDI high, moving update-DR to RT/I
CN109445366A (zh) 一种fpga可编程逻辑资源的筛选测试方法
CN100368818C (zh) 一种芯片内建电可擦除存储器的测试模块及其测试方法
CN102467974A (zh) 内嵌式测试模组及其诊断方法
CN109801666A (zh) 一种混合电路中存储器芯片的测试装置
CN102565682B (zh) 一种基于二分法的故障测试向量的定位方法
CN105138440B (zh) 一种自带对比功能的标准单元库功能测试方法
CN106291313B (zh) 用于测试集成电路的方法和设备
US20130077421A1 (en) Failure diagnosis circuit
CN113742260A (zh) 一种用于存储器测试的地址扰乱器发生装置及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant