CN111145826A - 一种存储器内建自测试方法、电路及计算机存储介质 - Google Patents

一种存储器内建自测试方法、电路及计算机存储介质 Download PDF

Info

Publication number
CN111145826A
CN111145826A CN201811307935.9A CN201811307935A CN111145826A CN 111145826 A CN111145826 A CN 111145826A CN 201811307935 A CN201811307935 A CN 201811307935A CN 111145826 A CN111145826 A CN 111145826A
Authority
CN
China
Prior art keywords
rom
check code
test
address
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811307935.9A
Other languages
English (en)
Other versions
CN111145826B (zh
Inventor
温浪明
谭鑫
陈恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201811307935.9A priority Critical patent/CN111145826B/zh
Publication of CN111145826A publication Critical patent/CN111145826A/zh
Application granted granted Critical
Publication of CN111145826B publication Critical patent/CN111145826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开一种存储器内建自测试方法、电路及计算机存储介质，用于提高检测效率。其中的存储器内建自测试方法包括：将从ROM读取的当前地址的数据与当前校验码进行校验运算，获得后一校验码，直至遍历所述ROM内的所有需要校验运算的地址，获得最终校验码；其中，所述当前校验码为前一地址的数据经校验运算得到的校验码，所述后一校验码用于与后一地址的数据进行校验运算；根据所述最终校验码及所述ROM内存储的标准校验码判断所述ROM是否存在缺陷。

Description

一种存储器内建自测试方法、电路及计算机存储介质
技术领域
本发明涉及芯片检测技术领域，特别涉及一种存储器内建自测试方法、电路及计算机存储介质。
背景技术
随着集成电路产品中只读存储器(Read Only Memory，ROM)规模越来越大，集成度越来越高，在生产制造过程中不可避免会出现越来越多和越来越复杂的ROM物理缺陷。带有失效存储单元的芯片将引起产品级不可预估的错误，致使纠正成本骤增。因此需要对ROM存储器进行高覆盖率的测试和筛选，以降低ROM成品的缺陷。
现有技术的ROM内建自测试(Built-in Self Test，BIST)电路对ROM进行测试。但是测试过程中，通过硬件电路中的存储器内建自测试固有算法，生成校验码，再与ROM外围电路存放的校验码进行比对，以判断ROM是否存在缺陷。
可见，现有的ROM BIST方法，校验码存放在ROM外围电路，需要从外围电路获取校验码，这就导致了获取校验码延时较长，检测效率较低。
发明内容
本发明实施例提供一种存储器内建自测试方法、电路及计算机存储介质，用于提高检测效率。
第一方面，提供了一种存储器内建自测试方法，该测试方法包括：
将从ROM读取的当前地址的数据与当前校验码进行校验运算，获得后一校验码，直至遍历所述ROM内的所有需要校验运算的地址，获得最终校验码；其中，所述当前校验码为前一地址的数据经校验运算得到的校验码，所述后一校验码用于与后一地址的数据进行校验运算；
根据所述最终校验码及所述ROM内存储的标准校验码判断所述ROM是否存在缺陷。
本发明实施例在对ROM进行测试时，读取上一个地址的数据通过校验码进行校验后生成新的校验码，以对从下一个地址读取的数据进行验证。也就是对下一个地址数据到来之前，完成上一个地址的数据验证，即采用并行预算的方式，边测试上一个地址，边读取下一个地址的数据，从而可以节约测试时间，提供了测试效率。
可选的，还包括：
若所述最终校验码与所述标准校验码不一致，则确定所述ROM存在缺陷。
可选的，所述标准校验码存储在所述ROM的最大地址。
可选的，还包括：
生成使能信号，其中，所述使能信号用于触发运行内建自测试算法，所述内建自测试算法用于以字节为单位依次对所述ROM内的各个地址进行测试，直至遍历所述ROM内所需测试的所有需要校验运算的地址，以对所述ROM进行测试；
生成复位信号，其中，所述复位信号用于启动校验单元，所述校验单元用于对从所述ROM各个地址内读取的数据进行校验运算。
可选的，在生成复位信号之后，还包括：
向所述ROM发送读取指令，其中，所述读取指令用于读取所述ROM的当前地址的数据。
可选的，若所述最终校验码与所述标准校验码不一致，则确定所述ROM存在缺陷，包括：
输出测试结果信号，其中，所述测试结果信号用于指示所述ROM存在缺陷。
第二方面，提供了一种存储器内建自测试电路，该测试电路包括：
测试单元，用于将从ROM读取的当前地址的数据与当前校验码进行校验运算，获得后一校验码，直至遍历所述ROM内的所有需要校验运算的地址，获得最终校验码；其中，所述当前校验码为前一地址的数据经校验运算得到的校验码，所述后一校验码用于与后一地址的数据进行校验运算；
判断单元，用于根据所述最终校验码及所述ROM内存储的标准校验码判断所述ROM是否存在缺陷。
可选的，还包括确定单元，用于若所述最终校验码与所述标准校验码不一致，则确定所述ROM存在缺陷。
可选的，所述标准校验码存储在所述ROM的最大地址。
可选的，还包括生成单元，用于：
生成使能信号，其中，所述使能信号用于触发运行内建自测试算法，所述内建自测试算法用于以字节为单位依次对所述ROM内的各个地址进行测试，直至遍历所述ROM内所需测试的所有需要校验运算的地址，以对所述ROM进行测试；
生成复位信号，其中，所述复位信号用于启动校验单元，所述校验单元用于对从所述ROM各个地址内读取的数据进行校验运算。
可选的，还包括发送单元，用于：
向所述ROM发送读取指令，其中，所述读取指令用于读取所述ROM的当前地址的数据。
可选的，所述确定单元具体用于：
输出测试结果信号，其中，所述测试结果信号用于指示所述ROM存在缺陷。
第三方面，提供一种计算机存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面任一项所述的方法。
本发明实施例在对ROM进行测试时，读取上一个地址的数据通过校验码进行校验后生成新的校验码，以对从下一个地址读取的数据进行验证。也就是对下一个地址数据到来之前，完成上一个地址的数据验证，即采用并行预算的方式，边测试上一个地址，边读取下一个地址的数据，从而可以节约测试时间，提供了测试效率。
附图说明
图1是本发明实施例提供的存储器内建自测试电路的一种结构示意图；
图2为本发明实施例提供的存储器内建自测试电路的一种结构示意图；
图3为本发明实施例提供的存储器内建自测试方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
现有的ROM BIST方法，校验码存放在ROM外围电路，需要从外围电路获取校验码，这就导致了获取校验码延时较长，检测效率较低。
鉴于此，本发明实施例提供了一种新的ROM内建自测试方法及电路，在对ROM进行测试时，读取上一个地址的数据通过校验码进行校验后生成新的校验码，以对从下一个地址读取的数据进行验证。也就是对下一个地址数据到来之前，完成上一个地址的数据验证，即采用并行预算的方式，边测试上一个地址，边读取下一个地址的数据，从而可以节约测试时间，提供了测试效率。
下面结合说明书附图介绍本发明实施例提供的技术方案。
请参见图1，本发明实施例提供了一种ROM内建自测试电路，用于测试ROM。如图1所示，图1以测试单元通过内建自测试控制逻辑、校验模块和多路复用器实现，读取单元通过读访问逻辑实现为例。
如图1所示，ROM(M0)一般可以用于存储系统启动的引导代码、硬件工作需要的配置信息或模型等信息以及软件运行需要的配置信息或者模型等信息。读访问逻辑M1与ROM连接，用于向ROM发送读取指令，以从ROM中读取数据。本发明实施例中，ROM事先可以在各个地址中存储数据。多路复用器M2，图1以多路复用器M2是两路复用器M2为例。其中，两路复用器M2的输出端与读访问逻辑M1连接，其中的一路输入用于接收系统中读取操作指令，用于读取ROM内存储的数据(非测试用)，另一路输入则可以用于接收测试用的读取操作指令，以测试ROM。两路复用器M2的另一路输入端与内建自测试控制逻辑M3连接。内建自测试控制逻辑M3要测试ROM时，可以向两路复用器M2发送选通信号，以选通两路复用器M2的另一路。
内建自测试控制逻辑M3可以接收与其连接的其他单元生成的使能信号TEST_H，以触发内建自测试控制逻辑M3启动测试操作。内建自测试控制逻辑M3检测到TEST_H，可以向与其连接的校验模块M4输出复位信号，以启动校验单元，对从所述ROM各个地址内读取的数据进行校验运算。内建自测试控制逻辑M3开始对ROM进行测试，具体地，内建自测试控制逻辑M3依次向读访问逻辑M1发送读取指令，以对ROM的所有地址发出读访问，其访问速度与系统正常的访问一致。内建自测试控制逻辑M3将依次接收到的数据发送给校验模块M4。
校验模块M4每次接收到数据后，对接收的数据和生成的校验码进行校验运算，再次生成新的校验码，用于对下一次接收的数据进行校验，直至对ROM内所有数据校验完，生成最终的校验码。内建自测试控制逻辑M3为减少测试时间以较快速度从ROM里边读取数据，从而也要求校验模块M4能够在下一次的数据回来前快速完成上一词数据的循环校验码运算，即并行运算，从而提高了测试速率。
内建自测试控制逻辑M3根据校验模块M4最后返回的最终校验码即校验运算值进行判断，如果该值与存储在ROM的标准校验码一致，则ROM不存在缺陷，否则存在缺陷。内建自测试控制逻辑M3如果确定ROM不存在缺陷，则可以通过内建自测试控制逻辑M3的管脚TEST_FAIL输出测试结果信号，例如低电平信号，表示自动测试通过。如果该值与存储在ROM的校验值不一致，通过TEST_FAIL输出高电平，表示自动测试失败。当内建自测试控制逻辑M3将ROM测试完成后，则可以通过其管脚TEST_DONE输出高电平，表示自动测试结束。
下面结合图1，本发明一实施例提供一种ROM内建自测试方法，该方法通过如前所述的ROM内建自测试电路实现。请参见图2，该方法的流程描述如下：
步骤S201：将从ROM读取的当前地址的数据与当前校验码进行校验运算，获得后一校验码，直至遍历ROM内的所有需要校验运算的地址，获得最终校验码；其中，当前校验码为前一地址的数据经校验运算得到的校验码，后一校验码用于与后一地址的数据进行校验运算；
步骤S202：根据最终校验码及ROM内存储的标准校验码判断ROM是否存在缺陷；
步骤S203：若最终校验码与标准校验码不一致，则确定ROM存在缺陷。
步骤S201-步骤S203都可以由内建自测试控制逻辑M3实现。
本发明实施例在对ROM进行测试时，读取上一个地址的数据通过校验码进行校验后生成新的校验码，以对从下一个地址读取的数据进行验证。也就是对下一个地址数据到来之前，完成上一个地址的数据验证，即采用并行预算的方式，边测试上一个地址，边读取下一个地址的数据，从而可以节约测试时间，提供了测试效率。
其中，在对ROM进行测试时，可以根据实际需求测试ROM的所有地址或者部分地址，也就是，ROM内的所有需要校验运算的地址可以是ROM的所有地址，也可以是ROM的部分地址。
请参见图3，基于同一发明构思，本发明实施例还提供了一种ROM内建自测试电路，该ROM内建自测试电路包括测试单元301、判断单元302和测试单元301。其中，测试单元301用于将从ROM读取的当前地址的数据与当前校验码进行校验运算，获得后一校验码，直至遍历ROM内的所有需要校验运算的地址，获得最终校验码；其中，当前校验码为前一地址的数据经校验运算得到的校验码，后一校验码用于与后一地址的数据进行校验运算。判断单元302用于根据最终校验码及ROM内存储的标准校验码判断ROM是否存在缺陷。
可选的，还包括确定单元303，用于若最终校验码与标准校验码不一致，则确定ROM存在缺陷。
可选的，标准校验码存储在ROM的最大地址。
可选的，还包括生成单元，用于：
生成使能信号，其中，使能信号用于触发运行内建自测试算法，内建自测试算法用于以字节为单位依次对ROM内的各个地址进行测试，直至遍历ROM内所需测试的所有需要校验运算的地址，以对ROM进行测试；
生成复位信号，其中，复位信号用于启动校验单元，校验单元用于对从ROM各个地址内读取的数据进行校验运算。测试单元301与生成单元连接，用于接收生成单元生成的使能信号，并运行内建自测试算法，以对ROM进行测试。
可选的，该ROM内建自测试电路还包括发送单元，当内建自测试算法开始运行时，该发送单元用于向ROM发送读取指令，以读取ROM内各个地址的数据。可能的实施方式中，发送单元可以将读取指令发送给读取单元，读取单元再将读取指令发送给ROM。读取单元依次读取ROM内的各个地址的数据，每次从每个地址获取了数据之后，将获取的数据发送给测试单元301。
例如，读取单元获取了ROM的第一个地址的数据之后，将该数据发送给测试单元301。测试单元301通过初始设置的校验码对该数据进行验证，也就是通过校验算法对该数据及初始校验码进行校验运算，生成新的校验码。而同时，读取单元读取ROM的第二个地址的数据，并将读取的数据再次发送给测试单元301。测试单元301通过第一次生成的新的校验码对第二次接收的数据进行校验运动，再次生成新的校验码，直到遍历ROM内的所有地址，获得最终的校验码，以通过最终的校验码确定ROM是否存在缺陷。
具体地，该ROM内建自测试电路还包括判断单元302，用于根据最终校验码及ROM内存储的标准校验码判断ROM是否存在缺陷。可能的实施方式中，标准校验码可以存储在ROM的最大地址，也可以理解为ROM从首地址开始依次存储数据，直至最后尾地址存储标准校验码。当然，标准校验码也可以根据ROM的位宽及深度存储在其他可能的地址。
本发明实施例中，为了便于指示ROM是否存在缺陷，ROM内建自测试电路还包括确定单元303，用于对比最终校验码和标准校验码，如果确定最终校验码与标准校验码不一致，则确定ROM存在缺陷。此时，确定单元303可以输出测试结果信号，其中，测试结果信号用于指示ROM存在缺陷。
本发明实施例还提供一种计算机存储介质，其中，计算机存储介质存储有计算机指令，当计算机指令在计算机上运行时，使得计算机执行如图1的方法。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：通用串行总线闪存盘(Universal Serial Bus flash disk)、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种存储器内建自测试方法，其特征在于，包括：
将从ROM读取的当前地址的数据与当前校验码进行校验运算，获得后一校验码，直至遍历所述ROM内的所有需要校验运算的地址，获得最终校验码；其中，所述当前校验码为前一地址的数据经校验运算得到的校验码，所述后一校验码用于与后一地址的数据进行校验运算；
根据所述最终校验码及所述ROM内存储的标准校验码判断所述ROM是否存在缺陷。
2.如权利要求1所述的测试方法，其特征在于，还包括：
若所述最终校验码与所述标准校验码不一致，则确定所述ROM存在缺陷。
3.如权利要求1所述的测试方法，其特征在于，所述标准校验码存储在所述ROM的最大地址。
4.如权利要求1所述的测试方法，其特征在于，还包括：
生成使能信号，其中，所述使能信号用于触发运行内建自测试算法，所述内建自测试算法用于以字节为单位依次对所述ROM内的各个地址进行测试，直至遍历所述ROM内所需测试的所有需要校验运算的地址，以对所述ROM进行测试；
生成复位信号，其中，所述复位信号用于启动校验单元，所述校验单元用于对从所述ROM各个地址内读取的数据进行校验运算。
5.如权利要求4所述的测试方法，其特征在于，在生成复位信号之后，还包括：
向所述ROM发送读取指令，其中，所述读取指令用于读取所述ROM的当前地址的数据。
6.如权利要求1-5任一所述的测试方法，其特征在于，若所述最终校验码与所述标准校验码不一致，则确定所述ROM存在缺陷，包括：
输出测试结果信号，其中，所述测试结果信号用于指示所述ROM存在缺陷。
7.一种存储器内建自测试电路，其特征在于，包括：
测试单元，用于将从ROM读取的当前地址的数据与当前校验码进行校验运算，获得后一校验码，直至遍历所述ROM内的所有需要校验运算的地址，获得最终校验码；其中，所述当前校验码为前一地址的数据经校验运算得到的校验码，所述后一校验码用于与后一地址的数据进行校验运算；
判断单元，用于根据所述最终校验码及所述ROM内存储的标准校验码判断所述ROM是否存在缺陷。
8.如权利要求7所述的电路，其特征在于，所述标准校验码存储在所述ROM的最大地址。
9.如权利要求7所述的电路，其特征在于，还包括生成单元，用于：
生成使能信号，其中，所述使能信号用于触发运行内建自测试算法，所述内建自测试算法用于以字节为单位依次对所述ROM内的各个地址进行测试，直至遍历所述ROM内所需测试的所有需要校验运算的地址，以对所述ROM进行测试；
生成复位信号，其中，所述复位信号用于启动校验单元，所述校验单元用于对从所述ROM各个地址内读取的数据进行校验运算。
10.一种计算机存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-6任一项所述的方法。
CN201811307935.9A 2018-11-05 2018-11-05 一种存储器内建自测试方法、电路及计算机存储介质 Active CN111145826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811307935.9A CN111145826B (zh) 2018-11-05 2018-11-05 一种存储器内建自测试方法、电路及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811307935.9A CN111145826B (zh) 2018-11-05 2018-11-05 一种存储器内建自测试方法、电路及计算机存储介质

Publications (2)

Publication Number Publication Date
CN111145826A true CN111145826A (zh) 2020-05-12
CN111145826B CN111145826B (zh) 2021-08-31

Family

ID=70515658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811307935.9A Active CN111145826B (zh) 2018-11-05 2018-11-05 一种存储器内建自测试方法、电路及计算机存储介质

Country Status (1)

Country Link
CN (1) CN111145826B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382333A (zh) * 2020-11-06 2021-02-19 润昇系统测试(深圳)有限公司 内存测试装置以及内存测试方法
CN113010114A (zh) * 2021-03-19 2021-06-22 昆山迈致治具科技有限公司 一种数据处理方法、装置、计算机设备及存储介质
CN113176965A (zh) * 2021-04-25 2021-07-27 山东英信计算机技术有限公司 一种基于vr配置crc校验的防烧板方法、系统及介质
CN114639437A (zh) * 2022-05-05 2022-06-17 长鑫存储技术有限公司 存储器的测试方法、装置、设备及存储介质
WO2024060316A1 (zh) * 2022-09-19 2024-03-28 长鑫存储技术有限公司 内建自测试方法和设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030018911A1 (en) * 2001-07-02 2003-01-23 Oliver Feilen Method of operating a microcomputer system
CN101800084A (zh) * 2009-02-06 2010-08-11 上海德科电子仪表有限公司 基于循环冗余校验的可编程器件的数据保护方法
CN102142281A (zh) * 2010-12-29 2011-08-03 哈尔滨工业大学 一种利用奇偶校验码进行故障在线检测装置及方法
CN103824600A (zh) * 2014-03-05 2014-05-28 上海华虹宏力半导体制造有限公司 存储器测试方法及装置
CN105047229A (zh) * 2015-08-03 2015-11-11 西安华芯半导体有限公司 一种用于rram的存储单元片内自测电路及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030018911A1 (en) * 2001-07-02 2003-01-23 Oliver Feilen Method of operating a microcomputer system
CN101800084A (zh) * 2009-02-06 2010-08-11 上海德科电子仪表有限公司 基于循环冗余校验的可编程器件的数据保护方法
CN102142281A (zh) * 2010-12-29 2011-08-03 哈尔滨工业大学 一种利用奇偶校验码进行故障在线检测装置及方法
CN103824600A (zh) * 2014-03-05 2014-05-28 上海华虹宏力半导体制造有限公司 存储器测试方法及装置
CN105047229A (zh) * 2015-08-03 2015-11-11 西安华芯半导体有限公司 一种用于rram的存储单元片内自测电路及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382333A (zh) * 2020-11-06 2021-02-19 润昇系统测试(深圳)有限公司 内存测试装置以及内存测试方法
CN113010114A (zh) * 2021-03-19 2021-06-22 昆山迈致治具科技有限公司 一种数据处理方法、装置、计算机设备及存储介质
CN113176965A (zh) * 2021-04-25 2021-07-27 山东英信计算机技术有限公司 一种基于vr配置crc校验的防烧板方法、系统及介质
CN114639437A (zh) * 2022-05-05 2022-06-17 长鑫存储技术有限公司 存储器的测试方法、装置、设备及存储介质
WO2024060316A1 (zh) * 2022-09-19 2024-03-28 长鑫存储技术有限公司 内建自测试方法和设备

Also Published As

Publication number Publication date
CN111145826B (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
CN111145826B (zh) 一种存储器内建自测试方法、电路及计算机存储介质
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
CN111931445B (zh) 用于调试逻辑系统设计的方法、仿真器及存储介质
CN112331253B (zh) 一种芯片的测试方法、终端和存储介质
US8046644B2 (en) DRAM testing method
US8867289B2 (en) Chip with embedded non-volatile memory and testing method therefor
CN112100957B (zh) 用于调试逻辑系统设计的方法、仿真器、存储介质
CN102737722A (zh) 一种内建自测系统的自检修补法
US10678667B1 (en) Holdup self-tests for power loss operations on memory systems
CN114116355A (zh) 内存测试方法、装置及电子设备
CN114218882A (zh) 一种SoC芯片检验方法、装置及相关设备
CN112133357B (zh) 一种eMMC的测试方法及装置
CN103839592A (zh) 用于嵌入式快闪存储器的内建自测试方法及装置
CN110956998B (zh) 一种存储器测试装置与系统
US11373723B2 (en) Encoder built-in self-test circuit applied in flash memory controller and associated method
CN115691632B (zh) 测试控制系统和方法
CN113160875B (zh) 芯片测试系统和测试方法
CN109582523B (zh) 有效分析SSD前端NVMe模块性能的方法及系统
US10691249B2 (en) Touch host controller
CN112885403A (zh) 一种Flash控制器的功能测试方法、装置及设备
CN117236277B (zh) 用于检查寄存器的方法及装置、电子设备
TW201500752A (zh) 用以控制測試器之半導體檢驗裝置
JP2014049165A (ja) 半導体装置及びメモリ試験方法
CN112989736B (zh) 用于检测修改设计的错误实例的方法、设备及存储介质
CN112466379B (zh) 存储器位映射关系确定方法、装置、处理器芯片及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant