CN117236277B - 用于检查寄存器的方法及装置、电子设备 - Google Patents
用于检查寄存器的方法及装置、电子设备 Download PDFInfo
- Publication number
- CN117236277B CN117236277B CN202311511941.7A CN202311511941A CN117236277B CN 117236277 B CN117236277 B CN 117236277B CN 202311511941 A CN202311511941 A CN 202311511941A CN 117236277 B CN117236277 B CN 117236277B
- Authority
- CN
- China
- Prior art keywords
- register
- test
- thread
- checking
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000012360 testing method Methods 0.000 claims abstract description 102
- 239000000872 buffer Substances 0.000 claims abstract description 44
- 230000006870 function Effects 0.000 claims description 19
- 230000005856 abnormality Effects 0.000 claims description 4
- 238000012795 verification Methods 0.000 abstract description 16
- 230000003993 interaction Effects 0.000 abstract description 5
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请涉及数字IC验证技术领域,公开一种用于检查寄存器的方法,包括:在进行寄存器检查的情况下,创建动态线程并进行寄存器测试;动态线程通过缓冲区获取寄存器测试中进行测试的寄存器的位置,以及所述寄存器的测试结果;动态线程根据寄存器和位置和测试结果,分析寄存器中报错的位置,获得检查结果。在寄存器的检查过程中,只需要创建一个动态线程,寄存器也只需要面向缓冲区记录测试结果,可以减少寄存器对应的C代码与动态线程对应的SV代码进行同步交互所产生的代码,从而减少寄存器在检查过程中的代码量。本申请还公开一种用于检查寄存器的装置和电子设备。
Description
技术领域
本申请涉及数字IC验证技术领域,例如涉及一种用于检查寄存器的方法及装置、电子设备。
背景技术
C语言编程配合UVM(UniversalVerificationMethodology,通用验证方法学)环境,是目前大多数SoC(System on Chip,系统级芯片)验证时所采用的方案,UVM环境基于事务级的验证框架大大改善了验证的效率,其拥有的模块化可重构、激励随机生成、自动化比较、可灵活控制的动态线程等特性更是有效缩短了项目验证工作的开发周期。验证人员在UVM环境的基础上,面向CPU(Central Processing Unit,中央处理器)直接进行编程,易于精准构造各种系统级工作场景,并且相较于传统的基于接口进行SoC验证的方式,能有效地缩短仿真时间。
在数字IC(integrated circuit,集成电路)验证领域,主流的SoC系统级验证环境大多采用C+UVM的形式,结合图1所示,在进行寄存器功能的检查时,由C代码先进行寄存器的读写处理,再将结果传送到UVM环境中进行正误判定,在此过程中,由于CPU芯片的硬件时钟与仿真环境不处于同一时间线,故需要采用label的方式进行同步,UVM环境需要明确等到CPU执行到特定步骤后,再通知CPU进行下一步操作。
在实现本公开实施例的过程中,发现相关技术中至少存在如下问题:
在检查过程中,需要有对应的C代码以及SV(System Verilog,硬件描述和验证语言)代码提供支持,随着所检查寄存器数量的增加,代码量也会明显增大。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
为了对披露的实施例的一些方面有基本的理解,下面给出了简单的概括。所述概括不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围,而是作为后面的详细说明的序言。
本公开实施例提供了一种用于检查寄存器的方法及装置、电子设备,以减少寄存器在检查过程中的代码量。
在一些实施例中,所述用于检查寄存器的方法包括:在进行寄存器检查的情况下,创建动态线程并进行寄存器测试;动态线程通过缓冲区获取寄存器测试中进行测试的寄存器的位置,以及所述寄存器的测试结果;动态线程根据寄存器和位置和测试结果,分析寄存器中报错的位置,获得检查结果。
可选地,动态线程包括用于获取测试结果的第一子线程和用于获取测试进度的第二子线程。
可选地,进行寄存器测试,包括:对寄存器进行复位;对寄存器进行读写操作;根据读写操作的结果,确定寄存器的测试结果。
可选地,根据读写操作的结果,确定寄存器的测试结果,包括:将写入寄存器的第一数据和从寄存器读取的第二数据进行比对;在第一数据和第二数据相同的情况下,确定寄存器读写功能正常;否则,确定寄存器读写功能异常。
可选地,动态线程通过缓冲区获取寄存器测试中进行测试的寄存器的位置,以及所述寄存器的测试结果,包括:第一子线程通过第一缓冲区获取进行测试的寄存器的位置;第一子线程通过第二缓冲区获取所述寄存器的测试结果。
可选地,该用于检查寄存器的方法还包括:第二子线程通过第三缓冲区获取寄存器测试进度;第二子线程在接收到寄存器测试进度完成标志的情况下,关闭动态线程。
可选地,在创建动态线程后,还包括:设置动态线程的时间步进单位时长;其中,所述时间步进单位时长小于存储器缓冲区的时钟信号的周期。
在一些实施例中,所述用于检查寄存器的装置包括处理器和存储有程序指令的存储器,所述处理器被配置为在运行所述程序指令时,执行如上述的用于检查寄存器的方法。
在一些实施例中,所述电子设备包括:电子设备本体;寄存器,设置于电子设备本体;如上述的用于检查寄存器的装置,被安装于所述电子设备本体。
本公开实施例还提供一种计算机可读存储介质,存储有程序指令,所述程序指令在运行时,用以使得计算机执行如上述的用于检查寄存器的方法。
本公开实施例提供的用于检查寄存器的方法及装置、电子设备和计算机可读存储介质,可以实现以下技术效果:
在进行寄存器检查时,先在UVM中创建一个动态线程,利用动态线程监控记录在不同缓冲区的不同的测试内容,分析获得检查结果。在检查过程中,只需要创建一个动态线程,寄存器也只需要面向缓冲区记录测试结果,可以减少寄存器对应的C代码与UVM中的SV代码进行同步交互所产生的代码,从而减少寄存器在检查过程中的代码量。此外,由于优化掉了C代码与SV代码相互等待的过程,也能进一步减小仿真时间。
以上的总体描述和下文中的描述仅是示例性和解释性的,不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明,这些示例性说明和附图并不构成对实施例的限定,附图中具有相同参考数字标号的元件示为类似的元件,附图不构成比例限制,并且其中:
图1是相关技术中C代码与SV代码进行同步的过程的示意图;
图2是本公开实施例提供的一种用于检查寄存器的方法的示意图;
图3是本公开实施例提供的另一种用于检查寄存器的方法的示意图;
图4是本公开实施例中C代码与SV代码进行交互的过程的示意图;
图5是本公开实施例提供的另一种用于检查寄存器的方法的示意图;
图6是本公开实施例提供的另一种用于检查寄存器的方法的示意图;
图7是本公开实施例提供的一种用于检查寄存器的装置的示意图。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容,下面结合附图对本公开实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本公开实施例。在以下的技术描述中,为方便解释起见,通过多个细节以提供对所披露实施例的充分理解。然而,在没有这些细节的情况下,一个或多个实施例仍然可以实施。在其它情况下,为简化附图,熟知的结构和装置可以简化展示。
本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本公开实施例的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
除非另有说明,术语“多个”表示两个或两个以上。
本公开实施例中,字符“/”表示前后对象是一种“或”的关系。例如,A/B表示:A或B。
术语“和/或”是一种描述对象的关联关系,表示可以存在三种关系。例如,A和/或B,表示:A或B,或,A和B这三种关系。
术语“对应”可以指的是一种关联关系或绑定关系,A与B相对应指的是A与B之间是一种关联关系或绑定关系。
C语言编程配合UVM环境,是目前大多数SoC验证时所采用的方案,UVM环境基于事务级的验证框架大大改善了验证的效率,其拥有的模块化可重构、激励随机生成、自动化比较、可灵活控制的动态线程等特性更是有效缩短了项目验证工作的开发周期。验证人员在UVM环境的基础上,面向CPU直接进行编程,易于精准构造各种系统级工作场景,并且相较于传统的基于接口进行SoC验证的方式,能有效地缩短仿真时间。
结合图2所示,本公开实施例提供一种用于检查寄存器的方法,包括:
S001,在进行寄存器检查的情况下,创建动态线程并进行寄存器测试。
S002,动态线程通过缓冲区获取寄存器测试中进行测试的寄存器的位置,以及所述寄存器的测试结果。
S003,动态线程根据寄存器和位置和测试结果,分析寄存器中报错的位置,获得检查结果。
采用本公开实施例提供的用于检查寄存器的方法,在进行寄存器检查时,先在UVM环境中使用SV语言创建一个动态线程,再进行寄存器测试。动态线程通过缓冲区获取寄存器测试过程中进行测试的寄存器的位置,以及寄存器的测试结果,分析寄存器中报错的位置,从而获得出错的寄存器和该寄存器的位置。在检查过程中,只需要创建一个动态线程,寄存器也只需要面向缓冲区记录测试结果,可以减少寄存器中的C代码与UVM中的SV代码进行同步交互所产生的代码,从而减少寄存器在检查过程中的代码量。此外,由于优化掉了C代码与SV代码相互等待的过程,也能进一步减小仿真时间。
可选地,动态线程包括用于获取测试结果的第一子线程和用于获取测试进度的第二子线程。
在进行寄存器检查的情况下,先在UVM sequence的body函数中,使用函数fork...join_none创建一个新的动态线程monitor,同时启动starting_phase。在monitor中又包含了两个子线程:第一子线程monitor_err和第二子线程monitor_stop。第一子线程monitor_err是一个forever循环,在starting_phase被撤销前,该循环一直存活,以持续获取寄存器测试的测试结果。第二子线程monitor_stop用于获取寄存器测试的测试进度,在收到测试进度完成的标志时,关闭动态线程monitor。
可选地,进行寄存器测试,包括:对寄存器进行复位;对寄存器进行读写操作;根据读写操作的结果,确定寄存器的测试结果。
寄存器测试通常包括寄存器读写功能测试、寄存器默认值测试和寄存器边界值测试。在本公开实施例中,以寄存器读写功能的测试为例,首先需要对寄存器进行复位,向寄存器中写入第一数据后再从寄存器中读出第二数据。将写入的第一数据与读出的第二数据进行对比分析,确定寄存器读写功能是否正常。
可选地,根据读写操作的结果,确定寄存器的测试结果,包括:将写入寄存器的第一数据和从寄存器读取的第二数据进行比对;在第一数据和第二数据相同的情况下,确定寄存器读写功能正常;否则,确定寄存器读写功能异常。
在寄存器出现读写功能异常的情况下,写入寄存器的第一数据和从寄存器读取的第二数据会存在差异。在实际应用过程中,可以采用五步法来进行寄存器的测试,包括:对所有寄存器复位,检测default_value是否正确;对所有寄存器写入ff,检测是否正确;对所有寄存器写入aa,检测是否正确;对所有寄存器写入55,检测是否正确;对所有寄存器写入随机值,检测是否正确。
可选地,动态线程通过缓冲区获取寄存器测试中进行测试的寄存器的位置,以及所述寄存器的测试结果,包括:第一子线程通过第一缓冲区获取进行测试的寄存器的位置;第一子线程通过第二缓冲区获取所述寄存器的测试结果。
在本公开实施例中,将寄存器测试结果中进行测试的寄存器的位置记录在第一缓冲区buffer1;同时将该位置寄存器的测试结果记录在第二缓冲区buffer2。第一子线程只需要再第一缓冲区和第二缓冲区中获取寄存器测试的结果,减少了与C代码之间的交互过程。
可选地,该用于检查寄存器的方法还包括:在检测到寄存器测试进度完成标志的情况下,关闭动态线程。
结合图3所示,本公开实施例提供另一种用于检查寄存器的方法,包括:
S101,在进行寄存器检查的情况下,创建动态线程并进行寄存器测试。
S102,动态线程通过缓冲区获取寄存器测试中进行测试的寄存器的位置,以及所述寄存器的测试结果。
S103,动态线程根据寄存器和位置和测试结果,分析寄存器中报错的位置,获得检查结果。
S104,在检测到寄存器测试进度完成标志的情况下,关闭动态线程。
可选地,在检测到寄存器测试进度完成标志的情况下,关闭动态线程,包括:第二子线程通过第三缓冲区获取寄存器测试进度;第二子线程在接收到寄存器测试进度完成标志的情况下,关闭动态线程。
结合图4所示,在本公开实施例中,在RAM buffer中设置有三个缓冲区,分别记录C代码执行寄存器测试后得到的测试结果中不同的测试内容。其中,第一缓冲区buffer1用于记录进行测试的寄存器的位置;第二缓冲区buffer2用于记录对应位置的寄存器的测试结果;第三缓冲区buffer3用于记录寄存器测试的进度。第二子线程可以从第三缓冲区中获取寄存器的测试进度,在监控到测试进度完成标志的情况下,及时关闭动态线程,并将测试完成的信号反馈到body函数中,对starting_phase做撤销处理,从而结束进程。
可选地,在创建动态线程后,还包括:动态线程设置时间步进单位时长;其中,所述时间步进单位时长小于存储器缓冲区的时钟信号的周期。
结合图5所示,本公开实施例提供另一种用于检查寄存器的方法,包括:
S201,在进行寄存器检查的情况下,创建动态线程并进行寄存器测试。
S202,设置动态线程的时间步进单位时长。
S203,动态线程通过缓冲区获取寄存器测试中进行测试的寄存器的位置,以及所述寄存器的测试结果。
S204,动态线程根据寄存器和位置和测试结果,分析寄存器中报错的位置,获得检查结果。
S205,在检测到寄存器测试进度完成标志的情况下,关闭动态线程。
为了实现第一子线程可以持续循环监控buffer1和buffer2中的测试结果,需要将动态线程的时间步进单位时长设置为小于存储器缓冲区的时钟信号的周期,减小第一子线程获取到的信息出现错误的可能性,提高寄存器检查的准确性。
本公开实施例提供的方法,还可应用到其他用于验证功能特性而非寄存器功能的sequence中。例如某个接口接收到了一个数据,而此时验证环境要检查该接口状态寄存器的值,也不再需要同UVM进行交互,只需要面向buffer1、buffer2和buffer3写入检查的结果即可。
结合图6所示,本公开实施例提供另一种用于检查寄存器的方法,包括:
S301,创建动态线程,动态线程包括第一子线程和第二子线程。
S302,测试程序在创建动态线程后,开始进行寄存器测试。
S303,测试程序将进行测试的寄存器的位置发送给buffer1。
S304,测试程序将该位置寄存器的测试结果发送给buffer2。
S305,测试程序将寄存器测试的测试进度发送给buffer3。
S306,buffer1将进行测试的寄存器的位置发送给第一子线程。
S307,buffer2将该位置寄存器的测试结果发送给第一子线程。
S308,buffer3将寄存器测试的测试进度发送给第二子线程。
S309,第一子线程根据寄存器的位置和测试结果,分析寄存器中报错的位置,获得检查结果。
S310,第二子线程在检测到寄存器测试进度完成标志的情况下,关闭动态线程。
在该实施例中,UVM只需要创建一个包括有第一子线程和第二子线程的动态线程,CPU中的测试程序也只需要面向RAM buffer记录寄存器测试结果,在保持原有的寄存器读写检查功能不变的前提下,减少了UVM和CPU以label为基础进行同步交互的代码,从而减少寄存器在检查过程中的代码量。此外,由于优化掉了UVM和CPU双方相互等待的过程,仿真时间也能得到进一步减小。
结合图7所示,本公开实施例提供一种用于检查寄存器的装置300,包括处理器(processor)400和存储器(memory)401。可选地,该装置还可以包括通信接口(Communication Interface)402和总线403。其中,处理器400、通信接口402、存储器401可以通过总线403完成相互间的通信。通信接口402可以用于信息传输。处理器400可以调用存储器401中的逻辑指令,以执行上述实施例的用于检查寄存器的方法。
此外,上述的存储器401中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。
存储器401作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序,如本公开实施例中的方法对应的程序指令/模块。处理器400通过运行存储在存储器401中的程序指令/模块,从而执行功能应用以及数据处理,即实现上述实施例中用于检查寄存器的方法。
存储器401可包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据终端设备的使用所创建的数据等。此外,存储器401可以包括高速随机存取存储器,还可以包括非易失性存储器。
本公开实施例提供了一种电子设备,包括:电子设备本体;设置于电子设备本体的寄存器;以及如上述的用于检查寄存器的装置。用于检查寄存器的装置被安装于电子设备本体。这里所表述的安装关系,并不仅限于在电子设备内部放置,还包括了与电子设备的其他元器件的安装连接,包括但不限于物理连接、电性连接或者信号传输连接等。本领域技术人员可以理解的是,用于检查寄存器的装置可以适配于可行的电子设备主体,进而实现其他可行的实施例。
本公开实施例提供了一种计算机可读存储介质,存储有计算机可执行指令,所述计算机可执行指令设置为执行上述用于检查寄存器的方法。
本公开实施例的技术方案可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括一个或多个指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本公开实施例所述方法的全部或部分步骤。而前述的存储介质可以是非暂态存储介质,包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等多种可以存储程序代码的介质。
以上描述和附图充分地示出了本公开的实施例,以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求,否则单独的部件和功能是可选的,并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且,本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的,除非上下文清楚地表明,否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地,如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外,当用于本申请中时,术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素,和/或组件的存在,但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下,由语句“包括一个…”限定的要素,并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中,每个实施例重点说明的可以是与其他实施例的不同之处,各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言,如果其与实施例公开的方法部分相对应,那么相关之处可以参见方法部分的描述。
本领域技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,可以取决于技术方案的特定应用和设计约束条件。所述技术人员可以对每个特定的应用来使用不同方法以实现所描述的功能,但是这种实现不应认为超出本公开实施例的范围。所述技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
Claims (10)
1.一种用于检查寄存器的方法,其特征在于,包括:
在进行寄存器检查的情况下,使用UVM sequence的函数创建动态线程并进行寄存器测试;
动态线程通过缓冲区获取寄存器测试中进行测试的寄存器的位置,以及所述寄存器的测试结果;其中,缓冲区设置于存储器缓冲区RAM buffer,包括用于记录进行测试的寄存器的位置的第一缓冲区,以及用于记录所述寄存器的测试结果的第二缓冲区;
动态线程根据寄存器的位置和测试结果,分析寄存器中报错的位置,获得检查结果。
2.根据权利要求1所述的方法,其特征在于,动态线程包括用于获取测试结果的第一子线程和用于获取测试进度的第二子线程。
3.根据权利要求2所述的方法,其特征在于,进行寄存器测试,包括:
对寄存器进行复位;
对寄存器进行读写操作;
根据读写操作的结果,确定寄存器的测试结果。
4.根据权利要求3所述的方法,其特征在于,根据读写操作的结果,确定寄存器的测试结果,包括:
将写入寄存器的第一数据和从寄存器读取的第二数据进行比对;
在第一数据和第二数据相同的情况下,确定寄存器读写功能正常;否则,确定寄存器读写功能异常。
5.根据权利要求3所述的方法,其特征在于,动态线程通过缓冲区获取寄存器测试中进行测试的寄存器的位置,以及所述寄存器的测试结果,包括:
第一子线程通过第一缓冲区获取进行测试的寄存器的位置;
第一子线程通过第二缓冲区获取所述寄存器的测试结果。
6.根据权利要求5所述的方法,其特征在于,缓冲区还包括用于记录寄存器测试进度的第三缓冲区,所述方法还包括:
第二子线程通过第三缓冲区获取寄存器测试进度;
第二子线程在接收到寄存器测试进度完成标志的情况下,关闭动态线程。
7.根据权利要求1至6任一项所述的方法,其特征在于,在创建动态线程后,还包括:
设置动态线程的时间步进单位时长;
其中,所述时间步进单位时长小于存储器缓冲区的时钟信号的周期。
8.一种用于检查寄存器的装置,包括处理器和存储有程序指令的存储器,其特征在于,所述处理器被配置为在运行所述程序指令时,执行如权利要求1至7任一项所述的用于检查寄存器的方法。
9.一种电子设备,其特征在于,包括:
电子设备本体;
寄存器,设置于电子设备本体;
如权利要求8所述的用于检查寄存器的装置,被安装于所述电子设备本体。
10.一种计算机可读存储介质,存储有程序指令,其特征在于,所述程序指令在运行时,用以使得计算机执行如权利要求1至7任一项所述的用于检查寄存器的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311511941.7A CN117236277B (zh) | 2023-11-14 | 2023-11-14 | 用于检查寄存器的方法及装置、电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311511941.7A CN117236277B (zh) | 2023-11-14 | 2023-11-14 | 用于检查寄存器的方法及装置、电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117236277A CN117236277A (zh) | 2023-12-15 |
CN117236277B true CN117236277B (zh) | 2024-03-22 |
Family
ID=89093333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311511941.7A Active CN117236277B (zh) | 2023-11-14 | 2023-11-14 | 用于检查寄存器的方法及装置、电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117236277B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112131829A (zh) * | 2020-09-18 | 2020-12-25 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片寄存器的验证方法、系统及相关装置 |
CN114139476A (zh) * | 2020-09-04 | 2022-03-04 | Oppo广东移动通信有限公司 | 一种寄存器验证方法、装置、设备及存储介质 |
CN115563019A (zh) * | 2022-12-05 | 2023-01-03 | 天津哈威克科技有限公司 | 一种uvm与c联合验证方法和系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231286B (zh) * | 2009-10-08 | 2014-03-26 | 鸿富锦精密工业(深圳)有限公司 | 动态随机存取存储器的测试方法 |
-
2023
- 2023-11-14 CN CN202311511941.7A patent/CN117236277B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114139476A (zh) * | 2020-09-04 | 2022-03-04 | Oppo广东移动通信有限公司 | 一种寄存器验证方法、装置、设备及存储介质 |
CN112131829A (zh) * | 2020-09-18 | 2020-12-25 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片寄存器的验证方法、系统及相关装置 |
CN115563019A (zh) * | 2022-12-05 | 2023-01-03 | 天津哈威克科技有限公司 | 一种uvm与c联合验证方法和系统 |
Non-Patent Citations (1)
Title |
---|
一种寄存器自动化验证方法;冯俊杰 等;中国集成电路(第287期);第61-65页 * |
Also Published As
Publication number | Publication date |
---|---|
CN117236277A (zh) | 2023-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
CN111931445B (zh) | 用于调试逻辑系统设计的方法、仿真器及存储介质 | |
US7565579B2 (en) | Post (power on self test) debug system and method | |
US20140019929A1 (en) | Partial Instruction-by-instruction checking on acceleration platforms | |
CN111145826B (zh) | 一种存储器内建自测试方法、电路及计算机存储介质 | |
CN113779912B (zh) | 一种芯片验证系统、方法、装置、电子设备及存储介质 | |
CN112133357B (zh) | 一种eMMC的测试方法及装置 | |
CN115685785B (zh) | 通用总线模型和仿真测试的方法 | |
CN103365772B (zh) | 软件测试自动评价装置以及方法 | |
CN117076337B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
CN114741250A (zh) | 用于验证多级高速缓存器的系统及方法 | |
CN118091369A (zh) | 一种芯片测试方法、系统、设备及计算机可读存储介质 | |
CN109783837A (zh) | 仿真设备、仿真系统、仿真方法和仿真程序 | |
US20030237023A1 (en) | Associated apparatus and method for supporting development of semiconductor device | |
CN117236277B (zh) | 用于检查寄存器的方法及装置、电子设备 | |
CN112506806B (zh) | 用于调试程序的方法、电子设备及存储介质 | |
CN115408287A (zh) | 板卡中基础软件的检测方法、装置、设备及存储介质 | |
US9946624B1 (en) | Systems and methods to capture data signals from a dynamic circuit | |
CN112527571B (zh) | 一种cpu指令集覆盖率计算方法及装置 | |
GB2514611A (en) | Storage integrity validator | |
CN117093353B (zh) | 一种中断控制方法、装置、电子设备及可读存储介质 | |
CN117076183B (zh) | 一种错误上报方法、片上系统、计算机设备及存储介质 | |
US20230376403A1 (en) | Debug device, debug system, and debug method for testing storage device | |
CN117076182B (zh) | 一种错误上报方法、片上系统、计算机设备及存储介质 | |
CN113407408B (zh) | 数据传输规则验证方法、装置、设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |