CN114218882A - 一种SoC芯片检验方法、装置及相关设备 - Google Patents

一种SoC芯片检验方法、装置及相关设备 Download PDF

Info

Publication number
CN114218882A
CN114218882A CN202111447838.1A CN202111447838A CN114218882A CN 114218882 A CN114218882 A CN 114218882A CN 202111447838 A CN202111447838 A CN 202111447838A CN 114218882 A CN114218882 A CN 114218882A
Authority
CN
China
Prior art keywords
soc chip
register configuration
instruction
verification
chip inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111447838.1A
Other languages
English (en)
Inventor
周运炉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202111447838.1A priority Critical patent/CN114218882A/zh
Publication of CN114218882A publication Critical patent/CN114218882A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/08—HW-SW co-design, e.g. HW-SW partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请公开了一种SoC芯片检验方法，包括当接收到验证指令时，根据所述验证指令从预设存储空间读取寄存器配置指令；其中，所述SoC芯片与硬件测试层连接，所述预设存储空间部署于所述硬件测试层；根据所述寄存器配置指令进行寄存器配置，并在寄存器配置完毕后启动所述SoC芯片中的各元件设备；获取各所述元件设备的运行结果，并根据各所述运行结果确定SoC芯片检验结果。应用本申请所提供的技术方案，可以实现系统级的SoC芯片的性能验证，保证芯片验证结果的准确性。本申请还公开了一种SoC芯片检验装置、设备及计算机可读存储介质，均具有上述有益效果。

Description

一种SoC芯片检验方法、装置及相关设备
技术领域
本申请涉及硬件测试技术领域，特别涉及一种SoC芯片检验方法，还涉及一种SoC芯片检验装置、设备及计算机可读存储介质。
背景技术
SoC(System on Chip，片上系统)技术是指将CPU(Central Processing Unit/Processor，中央处理器)和输入输出外设、存储器以及其他功能外设集成到一块芯片上。SoC技术可以有效减小产品面积，提高产品的性能，降低产品的功耗，提高产品的可靠性，因此得到了广泛的应用。但是，由于芯片的造价高昂，为了保证SoC芯片的功能和性能，在芯片流片前，需要进行大量充足的验证。
目前，SoC验证技术分三个部分：模块级，子系统级，系统级验证。正对这三级验证技术，往往系统级验证是人们容易疏忽的，认为模块级和子系统级验证完，就问题不大。然而，系统级软硬件仿真才是更真实的模拟了真实场景。
因此，如何实现系统级的SoC芯片的性能验证，保证芯片验证结果的准确性是本领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种SoC芯片检验方法，该SoC芯片检验方法可以实现系统级的SoC芯片的性能验证，保证芯片验证结果的准确性；本申请的另一目的是提供一种SoC芯片检验装置、设备及计算机可读存储介质，均具有上述有益效果。
第一方面，本申请提供了一种SoC芯片检验方法，包括：
当接收到验证指令时，根据所述验证指令从预设存储空间读取寄存器配置指令；其中，所述SoC芯片与硬件测试层连接，所述预设存储空间部署于所述硬件测试层；
根据所述寄存器配置指令进行寄存器配置，并在寄存器配置完毕后启动所述SoC芯片中的各元件设备；
获取各所述元件设备的运行结果，并根据各所述运行结果确定SoC芯片检验结果。
优选的，接收所述验证指令包括：
当接收到复位信号时，响应所述验证指令；其中，所述复位信号由所述硬件测试层基于测试仿真脚本产生。
优选的，所述根据所述验证指令从预设存储空间读取寄存器配置指令，包括：
根据所述验证指令，从所述预设存储空间的首地址开始读取所述寄存器配置指令，直至所有所述寄存器配置指令读取完毕。
优选的，所述根据所述寄存器配置指令进行寄存器配置，包括：
根据所述寄存器配置指令确定目标寄存器；
通过BUS总线对所述目标寄存器进行配置。
优选的，所述根据各所述运行结果确定SoC芯片检验结果，包括：
根据所述运行结果生成对应的波形数据；
判断所述波形数据是否满足预设波形要求；
若是，则确定所述SoC芯片检验结果为检验通过；
若否，则确定所述SoC芯片检验结果为检验不通过。
优选的，所述SoC芯片检验方法还包括：
当所述SoC芯片检验结果为检验不通过时，输出告警提示。
优选的，所述寄存器配置指令具体为基于IDE编译器编译生成的二进制指令。
第二方面，本申请还公开了一种SoC芯片检验装置，包括：
指令读取模块，用于当接收到验证指令时，根据所述验证指令从预设存储空间读取寄存器配置指令；其中，所述SoC芯片与硬件测试层连接，所述预设存储空间部署于所述硬件测试层；
寄存器配置模块，用于根据所述寄存器配置指令进行寄存器配置，并在寄存器配置完毕后启动所述SoC芯片中的各元件设备；
芯片验证模块，用于获取各所述元件设备的运行结果，并根据各所述运行结果确定SoC芯片检验结果。
第三方面，本申请还公开了一种SoC芯片检验设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上所述的任一种SoC芯片检验方法的步骤。
第四方面，本申请还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的任一种SoC芯片检验方法的步骤。
本申请所提供的一种SoC芯片检验方法，包括当接收到验证指令时，根据所述验证指令从预设存储空间读取寄存器配置指令；其中，所述SoC芯片与硬件测试层连接，所述预设存储空间部署于所述硬件测试层；根据所述寄存器配置指令进行寄存器配置，并在寄存器配置完毕后启动所述SoC芯片中的各元件设备；获取各所述元件设备的运行结果，并根据各所述运行结果确定SoC芯片检验结果。
应用本申请所提供的技术方案，预先为SoC芯片构建硬件测试层，并从中部署预设存储空间，用于实现寄存器配置指令的存储，由此，当进入SoC芯片检验阶段时，则可以直接从预设存储空间中读取获得寄存器配置指令，并完成寄存器配置，从而启动SoC芯片中的各元件设备，在此基础上，则可以根据各元件设备的运行结果确定SoC芯片的性能检测是否通过。可见，该种实现方式通过软硬件协同验证实现了SoC芯片的系统级验证，并且，基于该种实现方式所构建的测试环境简单，易于理解和构造，使得测试场景接近SoC芯片的真实工作场景，可以有效保证芯片验证结果的准确性。
本申请所提供的一种SoC芯片检验装置、设备及计算机可读存储介质，均具有上述有益效果，在此不再赘述。
附图说明
为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。
图1为本申请所提供的一种SoC芯片检验方法的流程示意图；
图2为本申请所提供的一种SoC芯片的结构示意图；
图3为本申请所提供的一种SoC芯片仿真验证架构的结构示意图；
图4为本申请所提供的一种SoC芯片检验装置的结构示意图；
图5为本申请所提供的一种SoC芯片检验设备的结构示意图。
具体实施方式
本申请的核心是提供一种SoC芯片检验方法，该SoC芯片检验方法可以实现系统级的SoC芯片的性能验证，保证芯片验证结果的准确性；本申请的另一核心是提供一种SoC芯片检验装置、多控服务器及计算机可读存储介质，也具有上述有益效果。
为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种SoC芯片检验方法。
请参考图1，图1为本申请所提供的一种SoC芯片检验方法的流程示意图，该SoC芯片检验方法可包括：
S101：当接收到验证指令时，根据验证指令从预设存储空间读取寄存器配置指令；其中，SoC芯片与硬件测试层连接，预设存储空间部署于硬件测试层；
本步骤旨在实现寄存器配置指令的获取，该寄存器配置指令用于实现SoC芯片中对应寄存器的配置，以便启动SoC芯片中的各元件设备。具体而言，技术人员可根据SoC芯片的实际结构预先编写寄存器配置指令，并存储至预设存储空间，由此，当接收到验证指令时，即可从该预设存储空间中读取获得各寄存器配置指令。其中，预设存储空间部署于硬件测试层，该硬件测试层于SoC芯片相连接，为SoC芯片提供硬件测试环境。
可以理解的是，预设存储空间的具体类型并不影响本技术方案的实施，可实现寄存器配置指令的存储即可，本申请对此不做限定。并且，预设存储空间中所存储的寄存器配置指令的数量和类型均由SoC芯片本身的结构构造所决定，本申请对此同样不做限定。
S102：根据寄存器配置指令进行寄存器配置，并在寄存器配置完毕后启动SoC芯片中的各元件设备；
本步骤旨在实现寄存器配置，进而启动SoC芯片中的各元件设备。具体而言，在从预设存储空间中读取到寄存器配置指令之后，即可根据该寄存器配置指令对SoC芯片中相应的寄存器进行配置；进一步，在寄存器配置完毕之后，即可直接启动SoC芯片中的各个元件设备，以使得各元件设备进行入正常运行状态。
S103：获取各元件设备的运行结果，并根据各运行结果确定SoC芯片检验结果。
本步骤旨在基于SoC芯片中个元件设备的运行结果，确定SoC芯片的检验结果，即确定SoC芯片的性能检测是否通过。具体而言，在启动SoC芯片中的各元件设备之后，即可实时采集各元件设备的运行结果，进一步，根据各运行结果确定SoC芯片的检验结果，也就是说，当各元件设备的运行结果满足各自对应的要求时，即可确定SoC芯片检验结果为检验通过，也即说明SoC芯片性能测试合格；如若存在某一个或多个元件设备的运行结果不满足相应的要求，则可确定SoC芯片检验结果为不通过，也即说明SoC芯片性能测试不合格。
可见，本申请所提供的SoC芯片检验方法，预先为SoC芯片构建硬件测试层，并从中部署预设存储空间，用于实现寄存器配置指令的存储，由此，当进入SoC芯片检验阶段时，则可以直接从预设存储空间中读取获得寄存器配置指令，并完成寄存器配置，从而启动SoC芯片中的各元件设备，在此基础上，则可以根据各元件设备的运行结果确定SoC芯片的性能检测是否通过。可见，该种实现方式通过软硬件协同验证实现了SoC芯片的系统级验证，并且，基于该种实现方式所构建的测试环境简单，易于理解和构造，使得测试场景接近SoC芯片的真实工作场景，可以有效保证芯片验证结果的准确性。
在本申请的一个实施例中，接收验证指令可以包括：当接收到复位信号时，响应验证指令；其中，复位信号由硬件测试层基于测试仿真脚本产生。
本申请实施例提供了一种验证指令的响应方法。具体而言，当接收到复位信号时，即可自动响应验证指令，其中，复位信号由硬件测试层基于测试仿真脚本产生，也就是说，当测试仿真脚本启动运行时，硬件测试层将会自动产生复位信号，使得SoC芯片中的控制器接收到该复位信号，从而自动响应验证指令，进入对SoC芯片的验证阶段。
在本申请的一个实施例中，根据验证指令从预设存储空间读取寄存器配置指令，可以包括：根据验证指令，从预设存储空间的首地址开始读取寄存器配置指令，直至所有寄存器配置指令读取完毕。
本申请实施例提供了一种从预设存储空间读取寄存器配置指令的实现方法。具体而言，在预设存储空间中，可以将各个寄存器对应的寄存器配置指令按照存储地址依次进行存储，由此，在获取到验证指令之后，即可根据该验证指令从预设存储空间的首地址开始读取，得到第一个寄存器配置指令，依次类推，直至预设存储空间中所存储的寄存器配置指令读取完毕。
在本申请的一个实施例中，根据寄存器配置指令进行寄存器配置，可以包括：根据寄存器配置指令确定目标寄存器；通过BUS总线对目标寄存器进行配置。
本申请实施例提供了一种寄存器的配置方法。可以理解的是，预设存储空间中所存储的寄存器配置指令一般为多个，为实现相应寄存器的配置，在从预设存储空间中读取得到寄存器配置指令之后，即可根据该寄存器配置指令确定目标寄存器，该目标寄存器即为该寄存器配置指令所指示的需要进行配置的寄存器，因为寄存器配置指令中必然存在有所需配置的寄存器的相关信息；进一步，在确定目标寄存器之后，即可根据寄存器配置指令中的配置信息对目标寄存器进行配置。
在本申请的一个实施例中，根据各运行结果确定SoC芯片检验结果，可以包括：根据运行结果生成对应的波形数据；判断波形数据是否满足预设波形要求；若是，则确定SoC芯片检验结果为检验通过；若否，则确定SoC芯片检验结果为检验不通过。
本申请实施例提供了一种确定SoC芯片检验结果的实现方法。具体而言，对于各元件设备所产的运行结果，可以通过SoC芯片中的相关接口，如I2C接口(Inter－IntegratedCircuit，I2C总线接口)输出至波形设备(如示波器等)生成相应的波形数据，由此，即可通过波形检查查看波形数据的正确性，进而确定SoC芯片检验是否通过。显然，当波形数据满足预设波形要求时，SoC芯片检验通过；当波形数据不满足预设波形要求时，SoC芯片检验不通过。
当然，以上实现方式仅为本申请实施例所提供的一种实现方式，并不唯一，例如，对于SoC芯片中的SPI(Serial Peripheral Interface，串行外设接口)控制器和DMA(Direct Memory Access，直接存储器访问)而言，可通过数据搬移然后进行数据结果比对确定，具体来说，将UART(通用异步收发传输器，Universal Asynchronous Receiver/Transmitter)接口连接硬件测试层的一个UART模块，然后通过DMA将SPI FLASH(FlashEEPROM Memory，闪存)里面的数据搬运到UART接口输出，最后将UART模块中的打印数据与SPI FLASH中的实际数据进行比对，当二者一致时即可确认SoC芯片检验通过。
在本申请的一个实施例中，该SoC芯片检验方法还可以包括：当SoC芯片检验结果为检验不通过时，输出告警提示。
本申请所提供的SoC芯片检验方法还可以实现告警功能。具体而言，当SoC芯片的检验结果为不通过时，则可以直接输出告警提示，以及时告知技术人员当前被检测的SoC芯片不合格，需要重新返厂维修。其中，输出告警提示的方式并不唯一，例如，可以为语音提示，也可以为指示灯提示，具体由技术人员根据实际情况进行设定即可，本申请对此不做限定。
在本申请的一个实施例中，寄存器配置指令具体可以为基于IDE编译器(一种编译器)编译生成的二进制指令。
如上所述，技术人员可根据SoC芯片的实际结构预先编写寄存器配置指令，在此基础上，具体可以采用IDE编译器进行寄存器配置指令的编译，从而获得相应的二进制指令，并存储至预设存储空间中。其中，IDE编译器集成了将C语言转化成汇编语言的底层语言功能。
在上述各实施实例的基础上：
请参考图2，图2为本申请所提供的一种SoC芯片的结构示意图，该SoC芯片是基于AMBA总线结构(Advanced Microcontroller Bus Architecture，高级微控制器总线结构)的带有CPU微核结构的一个小型SoC芯片，微核通过ACE(Adaptive CommunicationEnvironment，自适配通信环境)总线连接到AHB总线(Advanced High performance Bus，高速总线)上，AHB总线连接DMA、SRAM(Static Random-Access Memory，静态随机存取存储器)、SPI flash Controller(SPI flash控制器)等高速设备，高速总线通过一个转换桥AHB2APB连接到APB总线(Advanced Peripheral Bus，低速总线)，APB总线连接一些低速接口设备，如UART接口、I2C接口等。
进一步，参考图3，图3为本申请所提供的一种SoC芯片仿真验证架构的结构示意图，图3所示SoC芯片仿真验证架构是在图2所示SoC芯片的基础上，增加了一个用于仿真验证的TOP层，即硬件测试层，在该硬件测试层中，主要集成了时钟复位信号、存储模块(flashmodel)以及一些外设接口的模块。其中，存储模块与SoC芯片中的SPI flash Controller相连，为CPU提供测试激励的命令码，由此，一个基本的验证电路环境搭建完成。
(1)配置阶段：
首先，配置好IDE编译器环境，接着在C语言的main函数中编写SoC芯片相关寄存器的配置逻辑，然后，利用IDE编译器编译代码生成二进制bin文件，供SoC系统使用，最后，将生成好的bin文件存入至存储模块中。
(2)测试阶段：
首先，启动makefile仿真脚本，让仿真跑起来，当仿真跑起后，硬件测试层将会产生时钟和复位信号，并发送至SoC芯片；进一步，SoC芯片中的CPU复位后，默认去零地址位存储模块中去读取二进制指令，并在对指令进行运算之后通过BUS总线发出寄存器配置信息，完成寄存器配置，使得SoC芯片中的相关设备工作起来实现相关场景；最后，根据各设备在工作过程中所产生的数据信息确定SoC芯片的验证结果。显然，由于这样的验证过程与SoC芯片的实际工作场景是匹配的，因此，通过这样的仿真验证能够更好的检查出SoC芯片实际系统场景的错误。
可见，本申请实施例所提供的SoC芯片检验方法，预先为SoC芯片构建硬件测试层，并从中部署预设存储空间，用于实现寄存器配置指令的存储，由此，当进入SoC芯片检验阶段时，则可以直接从预设存储空间中读取获得寄存器配置指令，并完成寄存器配置，从而启动SoC芯片中的各元件设备，在此基础上，则可以根据各元件设备的运行结果确定SoC芯片的性能检测是否通过。可见，该种实现方式通过软硬件协同验证实现了SoC芯片的系统级验证，并且，基于该种实现方式所构建的测试环境简单，易于理解和构造，使得测试场景接近SoC芯片的真实工作场景，可以有效保证芯片验证结果的准确性。
本申请实施例提供了一种SoC芯片检验装置。
请参考图4，图4为本申请所提供的一种SoC芯片检验装置的结构示意图，该SoC芯片检验装置可包括：
指令读取模块1，用于当接收到验证指令时，根据验证指令从预设存储空间读取寄存器配置指令；其中，SoC芯片与硬件测试层连接，预设存储空间部署于硬件测试层；
寄存器配置模块2，用于根据寄存器配置指令进行寄存器配置，并在寄存器配置完毕后启动SoC芯片中的各元件设备；
芯片验证模块3，用于获取各元件设备的运行结果，并根据各运行结果确定SoC芯片检验结果。
可见，本申请实施例所提供的SoC芯片检验装置，预先为SoC芯片构建硬件测试层，并从中部署预设存储空间，用于实现寄存器配置指令的存储，由此，当进入SoC芯片检验阶段时，则可以直接从预设存储空间中读取获得寄存器配置指令，并完成寄存器配置，从而启动SoC芯片中的各元件设备，在此基础上，则可以根据各元件设备的运行结果确定SoC芯片的性能检测是否通过。可见，该种实现方式通过软硬件协同验证实现了SoC芯片的系统级验证，并且，基于该种实现方式所构建的测试环境简单，易于理解和构造，使得测试场景接近SoC芯片的真实工作场景，可以有效保证芯片验证结果的准确性。
在本申请的一个实施例中，该SoC芯片检验装置还可以包括验证指令接收模块，用于当接收到复位信号时，响应验证指令；其中，复位信号由硬件测试层基于测试仿真脚本产生。
在本申请的一个实施例中，上述指令读取模块1可具体用于根据验证指令，从预设存储空间的首地址开始读取寄存器配置指令，直至所有寄存器配置指令读取完毕。
在本申请的一个实施例中，上述寄存器配置模块2可具体用于根据寄存器配置指令确定目标寄存器；通过BUS总线对目标寄存器进行配置。
在本申请的一个实施例中，上述芯片验证模块3可具体用于根据运行结果生成对应的波形数据；判断波形数据是否满足预设波形要求；若是，则确定SoC芯片检验结果为检验通过；若否，则确定SoC芯片检验结果为检验不通过。
在本申请的一个实施例中，该SoC芯片检验装置还可以包括告警模块，用于当SoC芯片检验结果为检验不通过时，输出告警提示。
在本申请的一个实施例中，上述寄存器配置指令具体可以为基于IDE编译器编译生成的二进制指令。
对于本申请提供的装置的介绍请参照上述方法实施例，本申请在此不做赘述。
本申请实施例提供了一种SoC芯片检验设备。
请参考图5，图5为本申请所提供的一种SoC芯片检验设备的结构示意图，该SoC芯片检验设备可包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时可实现如上述任意一种SoC芯片检验方法的步骤。
如图5所示，为SoC芯片检验设备的组成结构示意图，SoC芯片检验设备可以包括：处理器10、存储器11、通信接口12和通信总线13。处理器10、存储器11、通信接口12均通过通信总线13完成相互间的通信。
在本申请实施例中，处理器10可以为中央处理器(Central Processing Unit，CPU)、特定应用集成电路、数字信号处理器、现场可编程门阵列或者其他可编程逻辑器件等。
处理器10可以调用存储器11中存储的程序，具体的，处理器10可以执行SoC芯片检验方法的实施例中的操作。
存储器11中用于存放一个或者一个以上程序，程序可以包括程序代码，程序代码包括计算机操作指令，在本申请实施例中，存储器11中至少存储有用于实现以下功能的程序：
当接收到验证指令时，根据验证指令从预设存储空间读取寄存器配置指令；其中，SoC芯片与硬件测试层连接，预设存储空间部署于硬件测试层；
根据寄存器配置指令进行寄存器配置，并在寄存器配置完毕后启动SoC芯片中的各元件设备；
获取各元件设备的运行结果，并根据各运行结果确定SoC芯片检验结果。
在一种可能的实现方式中，存储器11可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统，以及至少一个功能所需的应用程序等；存储数据区可存储使用过程中所创建的数据。
此外，存储器11可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件或其他易失性固态存储器件。
通信接口12可以为通信模块的接口，用于与其他设备或者系统连接。
当然，需要说明的是，图5所示的结构并不构成对本申请实施例中SoC芯片检验设备的限定，在实际应用中SoC芯片检验设备可以包括比图5所示的更多或更少的部件，或者组合某些部件。
本申请实施例提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时可实现如上述任意一种SoC芯片检验方法的步骤。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
对于本申请提供的计算机可读存储介质的介绍请参照上述方法实施例，本申请在此不做赘述。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请的保护范围内。

Claims (10)

1.一种SoC芯片检验方法，其特征在于，包括：
当接收到验证指令时，根据所述验证指令从预设存储空间读取寄存器配置指令；其中，所述SoC芯片与硬件测试层连接，所述预设存储空间部署于所述硬件测试层；
根据所述寄存器配置指令进行寄存器配置，并在寄存器配置完毕后启动所述SoC芯片中的各元件设备；
获取各所述元件设备的运行结果，并根据各所述运行结果确定SoC芯片检验结果。
2.根据权利要求1所述的SoC芯片检验方法，其特征在于，接收所述验证指令包括：
当接收到复位信号时，响应所述验证指令；其中，所述复位信号由所述硬件测试层基于测试仿真脚本产生。
3.根据权利要求1所述的SoC芯片检验方法，其特征在于，所述根据所述验证指令从预设存储空间读取寄存器配置指令，包括：
根据所述验证指令，从所述预设存储空间的首地址开始读取所述寄存器配置指令，直至所有所述寄存器配置指令读取完毕。
4.根据权利要求1所述的SoC芯片检验方法，其特征在于，所述根据所述寄存器配置指令进行寄存器配置，包括：
根据所述寄存器配置指令确定目标寄存器；
通过BUS总线对所述目标寄存器进行配置。
5.根据权利要求1所述的SoC芯片检验方法，其特征在于，所述根据各所述运行结果确定SoC芯片检验结果，包括：
根据所述运行结果生成对应的波形数据；
判断所述波形数据是否满足预设波形要求；
若是，则确定所述SoC芯片检验结果为检验通过；
若否，则确定所述SoC芯片检验结果为检验不通过。
6.根据权利要求5所述的SoC芯片检验方法，其特征在于，还包括：
当所述SoC芯片检验结果为检验不通过时，输出告警提示。
7.根据权利要求1所述的SoC芯片检验方法，其特征在于，所述寄存器配置指令具体为基于IDE编译器编译生成的二进制指令。
8.一种SoC芯片检验装置，其特征在于，包括：
指令读取模块，用于当接收到验证指令时，根据所述验证指令从预设存储空间读取寄存器配置指令；其中，所述SoC芯片与硬件测试层连接，所述预设存储空间部署于所述硬件测试层；
寄存器配置模块，用于根据所述寄存器配置指令进行寄存器配置，并在寄存器配置完毕后启动所述SoC芯片中的各元件设备；
芯片验证模块，用于获取各所述元件设备的运行结果，并根据各所述运行结果确定SoC芯片检验结果。
9.一种SoC芯片检验设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述的SoC芯片检验方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的SoC芯片检验方法的步骤。
CN202111447838.1A 2021-11-30 2021-11-30 一种SoC芯片检验方法、装置及相关设备 Pending CN114218882A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111447838.1A CN114218882A (zh) 2021-11-30 2021-11-30 一种SoC芯片检验方法、装置及相关设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111447838.1A CN114218882A (zh) 2021-11-30 2021-11-30 一种SoC芯片检验方法、装置及相关设备

Publications (1)

Publication Number Publication Date
CN114218882A true CN114218882A (zh) 2022-03-22

Family

ID=80699191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111447838.1A Pending CN114218882A (zh) 2021-11-30 2021-11-30 一种SoC芯片检验方法、装置及相关设备

Country Status (1)

Country Link
CN (1) CN114218882A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116205199A (zh) * 2023-05-04 2023-06-02 阿里云计算有限公司 芯片验证方法、装置、电子设备、存储介质以及程序产品
CN116991642A (zh) * 2023-06-26 2023-11-03 南京奕斯伟计算技术有限公司 芯片调测方法、芯片、系统及存储介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116205199A (zh) * 2023-05-04 2023-06-02 阿里云计算有限公司 芯片验证方法、装置、电子设备、存储介质以及程序产品
CN116205199B (zh) * 2023-05-04 2023-07-18 阿里云计算有限公司 芯片验证方法、装置、电子设备、存储介质以及程序产品
CN116991642A (zh) * 2023-06-26 2023-11-03 南京奕斯伟计算技术有限公司 芯片调测方法、芯片、系统及存储介质
CN116991642B (zh) * 2023-06-26 2024-06-11 南京奕斯伟计算技术有限公司 芯片调测方法、芯片、系统及存储介质

Similar Documents

Publication Publication Date Title
CN111931445B (zh) 用于调试逻辑系统设计的方法、仿真器及存储介质
US10007492B2 (en) System and method for automatically generating device drivers for run time environments
CN108563575B (zh) 应用程序测试方法、装置、终端及计算机可读存储介质
WO2018118837A1 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
CN114218882A (zh) 一种SoC芯片检验方法、装置及相关设备
CN111145826B (zh) 一种存储器内建自测试方法、电路及计算机存储介质
CN113868987A (zh) 一种系统级芯片的验证平台及其验证方法
CN112560372B (zh) 一种芯片原型验证方法、装置、设备及介质
CN112286750A (zh) 一种gpio验证方法、装置、电子设备和介质
CN114912397A (zh) 可编程逻辑器件、原型验证系统、方法、设备及存储介质
CN109710479B (zh) 一种处理方法及第一设备、第二设备
CN114548027A (zh) 在验证系统中追踪信号的方法、电子设备及存储介质
CN113377586B (zh) 一种服务器自动化检测方法、装置及存储介质
CN112434478B (zh) 仿真逻辑系统设计的虚拟接口的方法及相关设备
CN112463633B (zh) 一种片上存储器的地址译码校验方法、装置、设备及介质
CN117910398A (zh) 仿真逻辑系统设计的方法、电子装置和存储介质
CN113760751B (zh) 生成测试用例的方法、电子设备及存储介质
JP2005149501A (ja) Ｄｍａを使用して拡張カードでメモリをテストするためのシステムおよび方法
CN105301480A (zh) Soc芯片的测试方法
CN113160875B (zh) 芯片测试系统和测试方法
CN113672260A (zh) 一种处理器cpu初始化方法
CN113868046A (zh) 一种pad控制单元的功能验证方法、系统及相关组件
CN114443375A (zh) 测试方法及装置、电子装置及计算机可读存储介质
CN114077538A (zh) 程序调试方法、装置及可读存储介质
CN113407408B (zh) 数据传输规则验证方法、装置、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination