CN116991642A - 芯片调测方法、芯片、系统及存储介质 - Google Patents
芯片调测方法、芯片、系统及存储介质 Download PDFInfo
- Publication number
- CN116991642A CN116991642A CN202310764661.0A CN202310764661A CN116991642A CN 116991642 A CN116991642 A CN 116991642A CN 202310764661 A CN202310764661 A CN 202310764661A CN 116991642 A CN116991642 A CN 116991642A
- Authority
- CN
- China
- Prior art keywords
- chip
- observation signal
- observation
- signal
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 62
- 230000015654 memory Effects 0.000 claims description 87
- 238000004891 communication Methods 0.000 claims description 16
- 238000013461 design Methods 0.000 abstract description 22
- 230000001105 regulatory effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 21
- 230000008859 change Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 238000004590 computer program Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 2
- 101100153581 Bacillus anthracis topX gene Proteins 0.000 description 2
- 101150041570 TOP1 gene Proteins 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012800 visualization Methods 0.000 description 2
- 101150104012 TOP2 gene Proteins 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请公开了一种芯片调测方法、芯片、系统及存储介质，涉及芯片技术领域。方法包括：接收来自计算设备的获取指令，所述获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，所述观测信号用于指示所述硬件设备的运行情况；根据获取指令确定目标观测信号；将目标观测信号向计算设备发送，目标观测信号用于计算设备调测芯片中的待调测问题。可以解决芯片中跨硬件设备的芯片调测问题，也可以避免现有技术将所有调测方法均部署在芯片中，导致芯片设计中的硬件成本较高，芯片设计人力投入增大，增加芯片设计成本和时间周期的问题，有效降低了芯片的硬件开销。
Description
技术领域
本申请涉及芯片技术领域，提供了一种芯片调测方法、芯片、系统及存储介质，以实现跨硬件设备的芯片调测。
背景技术
为了解决芯片在应用中存在的问题，在芯片设计阶段，针对芯片中的硬件设备可能存在的问题配置对应的调测方法，以在芯片应用的过程中，当芯片出现问题时，通过配置的调测方法能够确定出芯片中的某一个硬件设备存在问题。但是，目前芯片中配置的多个调测方法之间互斥，即一个调测方法仅能针对单一硬件设备的问题进行定位，不能同时定位芯片中多个硬件设备的问题。为了能够同时定位芯片中多个硬件设备的问题，就需要将针对各个硬件设备问题定位的调测方法都配置在芯片中，但是，芯片中集成多个调测方法会占用芯片中大量的硬件资源。因此，如何实现跨硬件设备的芯片调测是目前亟需解决的问题。
发明内容
鉴于上述问题，本申请提供一种芯片调测方法、芯片、系统及存储介质，解决了如何实现跨硬件设备的芯片调测的问题。
为解决上述技术问题，本申请提出以下方案：
第一方面，本申请提供了一种芯片调测方法，方法包括：接收来自计算设备的获取指令，获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，观测信号用于指示硬件设备的运行情况；根据获取指令确定目标观测信号；将目标观测信号向计算设备发送，目标观测信号用于计算设备调测芯片中的待调测问题。
由于目标观测信号为待调测问题对应的一个或多个硬件设备上观测点的观测信号，计算设备上部署的一个调测方法可以针对多个硬件设备的观测信号进行测试，在发现问题后，对该问题进行调整。因此可以解决芯片中跨硬件设备的芯片调测问题，也可以避免现有技术将所有调测方法均部署在芯片中，导致芯片设计中的硬件成本较高，芯片设计人力投入增大，增加芯片设计成本和时间周期的问题，有效降低了芯片的硬件开销。
结合第一方面，在一种可能的实现方式中：获取观测点的第一观测信号，观测点用于指示硬件设备上的硬件或硬件设备之间的接口；将第一观测信号以第一格式存储至芯片的存储器，第一格式包括第一位宽的时间信息和第二位宽的数据信息；根据获取指令从存储器中匹配目标观测信号。
由于获取指令包括了待调测问题指示的硬件设备，因此可以仅获取待调测问题指示的硬件设备的观测信号，避免获取所有观测点的观测信号占用大量存储资源。即能够以很少的硬件资源消耗，完成系统中多个观测点数据的可视化，支持同时观测多个观测点的数据。当接收到新获取指令时，可以根据新获取指令选择观测点，获取观测信号，使得观测点的选择具有灵活性，避免消耗芯片上的硬件设备。
结合第一方面，在另一种可能的实现方式中，根据预设掩码确定第一观测信号在第一预设时间内是否发生变化；当第一观测信号在第一预设时间内发生变化时，获取观测点的第二观测信号，将第二观测信号以第一格式至存储芯片的存储器，第二观测信号为观测点的第一观测信号发生变化后的信号。
由于在本申请中配置的掩码为比特级的，因此通过数据的在线掩码方式，可以实现比特级数据观测，便于快速确认待检测的问题。
结合第一方面，在另一种可能的实现方式中，当第一观测信号在第一预设时间外，在第二预设时间内发生变化时，获取第二观测信号，将第二观测信号以第二格式至存储芯片的存储器，第二格式包括第三位宽的时间信息和第二位宽的数据信息，第三位宽为第一位宽与第二位宽之和，第一预设时间小于第二预设时间。
通过设置两种观测信号的格式，可以有效的增大数据之间的时间表示单位，即可以获取到更大时间间隔的数据，便于更加精确的确认同步或异步信号间的时间关系，进而使得计算设备可以根据变化前的观测信号和变化后的观测信号进行待调测问题的分析和定位，有效的提高了调测的准确率。
结合第一方面，在另一种可能的实现方式中，获取指令还包括获取规则，获取规则是根据待调测问题确定的选取观测信号的规则，根据获取指令从存储器中匹配目标观测信号，包括：解析获取指令中的获取规则，获取规则用于限定选择观测信号的选择器的层级架构以及底层选择器所对应的观测信号；根据获取规则从多个观测信号中获取预设个数的观测信号组成目标观测信号。根据获取规则从多个观测信号中选择目标观测信号可以减小芯片中选择器的硬件开销，缓解选择器的选择压力。
结合第一方面，在另一种可能的实现方式中，根据待调测问题确定预设个数；根据获取规则确定各观测点的观测信号对应的选择器；基于选择器的层级架构逐层选出预设个数的观测信号组成目标观测信号。
结合第一方面，在另一种可能的实现方式中，当第一观测信号包括的数据为预设数据时，获取第一观测信号，获取指令中包括预设数据。
通过预设数据的方式获取观测信号，可以实现根据测试人员的需求来获取观测信号，可以有效的节省芯片的存储空间。
结合第一方面，在另一种可能的实现方式中，观测点所在的硬件设备的工作频率大于观测点获取第一观测信号时的频率。
异步采样的优点是总线周期长度可变，不把响应时钟信号的时间强加到功能模块(硬件设备或观测点)上，因而允许快速和慢速的功能模块都能连接到同一总线上。因此通过异步采样，可以保证所有的观测点信号间均为异步关系，使得所有的观测点按照各自的频率进行采样，避免观测信号采集过程中由于时钟同步导致的丢失数据。
第二方面，本申请提供了一种芯片调测系统，芯片调测系统包括：芯片和计算设备。
计算设备用于发送获取指令，以从芯片获取观测信号，获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，观测信号用于指示硬件设备的运行情况；根据观测信号调测硬件设备。
芯片用于接收来自计算设备的获取指令，获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，观测信号用于指示硬件设备的运行情况；根据获取指令确定目标观测信号；将目标观测信号向计算设备发送，目标观测信号用于计算设备调测芯片中的待调测问题。
结合第二方面，在一种可能的实现方式中，芯片具体用于，获取观测点的第一观测信号，观测点用于指示硬件设备上的硬件或硬件设备之间的接口；将第一观测信号以第一格式存储至芯片的存储器，第一格式包括第一位宽的时间信息和第二位宽的数据信息；根据获取指令从存储器中匹配目标观测信号。
结合第二方面，在另一种可能的实现方式中，芯片具体用于，根据预设掩码确定第一观测信号在第一预设时间内是否发生变化；当第一观测信号在第一预设时间内发生变化时，获取观测点的第二观测信号，将第二观测信号以第一格式至存储芯片的存储器，第二观测信号为观测点的第一观测信号发生变化后的信号。
结合第二方面，在另一种可能的实现方式中，芯片具体用于，当第一观测信号在第一预设时间外，在第二预设时间内发生变化时，获取第二观测信号，将第二观测信号以第二格式至存储芯片的存储器，第二格式包括第三位宽的时间信息和第二位宽的数据信息，第三位宽为第一位宽与第二位宽之和，第一预设时间小于第二预设时间。
结合第二方面，在另一种可能的实现方式中，芯片具体用于，获取指令还包括获取规则，获取规则是根据待调测问题确定的选取观测信号的规则，解析获取指令中的获取规则，获取规则用于限定选择观测信号的选择器的层级架构以及底层选择器所对应的观测信号；根据获取规则从多个观测信号中获取预设个数的观测信号组成目标观测信号。
结合第二方面，在另一种可能的实现方式中，根据待调测问题确定预设个数；根据获取规则确定各观测点的观测信号对应的选择器；基于选择器的层级架构逐层选出预设个数的观测信号组成目标观测信号。
结合第二方面，在另一种可能的实现方式中，芯片具体用于，当第一观测信号包括的数据为预设数据时，获取第一观测信号，获取指令中包括预设数据。
结合第二方面，在另一种可能的实现方式中，观测点所在的硬件设备的工作频率大于观测点获取第一观测信号时的频率。
第三方面，本申请提供了一种芯片，芯片包括：接收模块、确定模块和发送模块。
接收模块用于接收来自计算设备的获取指令，获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，观测信号用于指示硬件设备的运行情况。
确定模块用于根据获取指令确定目标观测信号。
发送模块，用于将目标观测信号向计算设备发送，目标观测信号用于计算设备调测芯片中的待调测问题。
结合第三方面，在一种可能的实现方式中，确定模块具体用于，获取观测点的第一观测信号，观测点用于指示硬件设备上的硬件或硬件设备之间的接口；将第一观测信号以第一格式存储至芯片的存储器，第一格式包括第一位宽的时间信息和第二位宽的数据信息；根据获取指令从存储器中匹配目标观测信号。
结合第三方面，在另一种可能的实现方式中，确定模块具体用于，根据预设掩码确定第一观测信号在第一预设时间内是否发生变化；当第一观测信号在第一预设时间内发生变化时，获取观测点的第二观测信号，将第二观测信号以第一格式至存储芯片的存储器，第二观测信号为观测点的第一观测信号发生变化后的信号。
结合第三方面，在另一种可能的实现方式中，确定模块具体用于，当第一观测信号在第一预设时间外，在第二预设时间内发生变化时，获取第二观测信号，将第二观测信号以第二格式至存储芯片的存储器，第二格式包括第三位宽的时间信息和第二位宽的数据信息，第三位宽为第一位宽与第二位宽之和，第一预设时间小于第二预设时间。
结合第三方面，在另一种可能的实现方式中，获取指令还包括获取规则，获取规则是根据待调测问题确定的选取观测信号的规则，确定模块具体用于，解析获取指令中的获取规则，获取规则用于限定选择观测信号的选择器的层级架构以及底层选择器所对应的观测信号；根据获取规则从多个观测信号中获取预设个数的观测信号组成目标观测信号。
结合第三方面，在另一种可能的实现方式中，确定模块具体用于，根据待调测问题确定预设个数；根据获取规则确定各观测点的观测信号对应的选择器；基于选择器的层级架构逐层选出预设个数的观测信号组成目标观测信号。
结合第三方面，在另一种可能的实现方式中，确定模块具体用于，当第一观测信号包括的数据为预设数据时，获取第一观测信号，获取指令中包括预设数据。
结合第三方面，在另一种可能的实现方式中，观测点所在的硬件设备的工作频率大于观测点获取第一观测信号时的频率。
为了实现上述目的，根据本申请的第四方面，提供了一种存储介质，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行上述第一方面的芯片调测方法。
为了实现上述目的，根据本申请的第五方面，提供了一种芯片，所述芯片包括至少一个处理器、以及与处理器连接的至少一个存储器、总线；其中，处理器、存储器通过总线完成相互间的通信；处理器用于调用存储器中的程序指令，以执行上述第一方面的芯片调测方法。
借由上述技术方案，本申请提供的技术方案至少具有下列优点：
1.由于目标观测信号为待调测问题对应的一个或多个硬件设备上观测点的观测信号，计算设备可以根据一个或多个硬件设备上观测点的观测信号进行问题的定位分析，且计算设备接收到的观测信号不存在互斥关系，计算设备上部署的一个调测方法可以针对多个硬件设备的观测信号进行测试，在发现问题后，对该问题进行调整。因此可以解决芯片中跨模块硬件设备或系统级的芯片调测问题，也可以避免现有技术将所有调测方法均部署在芯片中，导致芯片设计中的硬件成本较高，芯片设计人力投入增大，增加芯片设计成本和时间周期的问题，有效降低了芯片的硬件开销。
2.由于在本申请中配置的掩码为比特级的，因此通过数据的在线掩码方式，可以实现比特级数据观测，便于快速确认待检测的问题。
3.通过设置两种观测信号的格式，可以有效的增大数据之间的时间表示单位，即可以获取到更大时间间隔的数据，便于更加精确的确认同步或异步信号间的时间关系，进而使得计算设备可以根据变化前的观测信号和变化后的观测信号进行待调测问题的分析和定位，有效的提高了调测的准确率。
4.通过异步采样，可以保证所有的观测点信号间均为异步关系，使得所有的观测点按照各自的频率进行采样，避免观测信号采集过程中由于时钟同步导致的丢失数据。
上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了本申请实施例提供的芯片调测系统的结构示意图之一；
图2A示出了本申请实施例提供的芯片的结构示意图之一；
图2B示出了本申请实施例提供的计算设备的结构示意图之一；
图3示出了本申请实施例提供的芯片调测方法的流程示意图之一；
图4示出了本申请实施例提供的系统级芯片的结构示意图之一；
图5示出了本申请实施例提供的获取规则的示意图之一；
图6示出了本申请实施例提供的观测信号的示意图之一；
图7示出了本申请实施例提供的第一格式的观测信号的示意图之一；
图8示出了本申请实施例提供的第二格式的观测信号的示意图之一；
图9示出了本申请实施例提供的芯片的示意图之一。
具体实施方式
下面将参照附图更详细地描述本申请的示例性实施例。虽然附图中显示了本申请的示例性实施例，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。
本申请实施例中术语“第一”“第二”等字样不具有逻辑或时序上的依赖关系，也不对数量和执行顺序进行限定。还应理解，尽管以下描述使用术语第一、第二等来描述各种元素，但这些元素不应受术语的限制。这些术语只是用于将一元素与另一元素区别分开。
本申请实施例中术语“至少一个”的含义是指一个或多个，本申请实施例中术语“多个”的含义是指两个或两个以上。
还应理解，术语“如果”可被解释为“当……时”(“when”或“upon”)或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定...”或“如果检测到[所陈述的条件或事件]”可被解释为“在确定...时”或“响应于确定...”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
为方便理解本申请的方案，首先给出相关概念的简要介绍如下。
系统级芯片(System on Chip，SoC)：又称片上系统，SoC是由信息系统的核心芯片集成的，具体是将信息系统的关键部件。例如，微处理器、模拟知识产权(IntellectualProperty，IP)核、数字IP核和存储器(或片外存储控制接口)集成在一块芯片上。本申请中，IP核是指芯片中已验证的、可重复利用的、具有某种确定功能的集成电路模块。IP核也可以简称为IP。
总线是计算机各种功能部件(运算器、控制器、内存、输入、输出等)之间传送信息的公共通信干线，它是由导线组成的传输线束。简单来说总线也是导线，是连接两个以上硬件设备的专用信号线，在各个部件之间传送信息的公共通路。
快照是指关于指定数据集合的一个完全可用拷贝，该拷贝包括相应数据在某个时间点(拷贝开始时间点)的映像，快照可以是其所表示的数据的一个副本，也可以是数据的一个复制品。
以上是对本申请的实施例中涉及到的技术术语的介绍。
在芯片设计领域，随着芯片应用场景的多样化，芯片设计的复杂度与集成度越来越高，同时，芯片设计中通用模块以及专业IP不断完善，使得芯片设计周期不断缩减。芯片在应用的过程中可能会存在一些问题。为了解决芯片在应用中存在的问题，在芯片设计阶段，针对芯片中的硬件设备可能存在的问题配置对应的调测方法，以在芯片应用的过程中，当芯片出现问题时，通过配置的调测方法能够确定出芯片中的某一个硬件设备存在问题。但是，目前芯片中配置的多个调测方法之间互斥，即一个调测方法仅能针对单一硬件设备的问题进行定位，不能同时定位芯片中多个硬件设备的问题。为了能够同时定位芯片中多个硬件设备的问题，就需要将针对各个硬件设备问题定位的调测方法都集成在芯片中，但是，芯片中集成多个调测方法会占用芯片中大量的硬件资源。有鉴于此，本申请实施例提供一种芯片调测方法。
下面将结合附图对本申请实施例的实施方式进行详细描述。
图1为本申请实施例提供一种芯片调测系统的结构示意图。芯片调测系统100包括计算设备110和芯片120。计算设备110和芯片120通过网络130进行通信。例如，通过网络130进行通信，可以是指通过串口线或者通用异步收发传输器(Universal AsynchronousReceiver/Transmitter，UART)等有线连接，或者通过无线信号等无线连接。
计算设备110可以是台式计算机、笔记本电脑、手机、平板、服务器等。需要说明的，本申请实施例对计算设备的具体形式并不限定，以上仅为示例性说明。在下述实施例中，仅以计算设备为台式计算机为例进行说明。
计算设备110用于根据测试人员的指示发送获取指令，获取芯片120中与待调测问题匹配的硬件设备对应的观测信号，观测信号可以用于指示硬件设备的运行情况，硬件设备的运行情况包括硬件设备的运行数据和时间信息。计算设备110在接收到芯片120发送的观测信号后，根据观测信号调测硬件设备，进而可以确定芯片是否存在待调测问题，当存在待调测问题时，可以根据观测信号进行问题定位，以便测试人员根据定位结果维护芯片。
芯片120可以是系统级芯片SoC、芯片级芯片、单元级芯片等。系统级芯片通常包括处理器、输入输出接口等多个功能模块。这些功能模块都被集成在一个单一的芯片上，以实现更高的性能和更小的体积。芯片级芯片是指多个系统级芯片组成的芯片，它们通常被用于高端服务器、超级计算机等应用中，这些芯片级芯片可以支持更多的处理器核心、更大的内存容量和更快的数据传输速度。单元级芯片是芯片中的最小单元，包括逻辑门、存储单元等基本功能模块。单元级芯片通常被用于数字信号处理器、传感器、射频前端等应用中。
需要说明的，本申请实施例对芯片的具体形式并不限定，以上仅为示例性说明。在下述实施例中，仅以芯片为系统级芯片为例进行说明。
芯片120用于接收计算设备110发送的获取指令，根据获取指令获取待调测问题对应的硬件设备的观测信号，并从多个观测信号中根据获取指令匹配目标观测信号，以供计算设备110根据目标观测信号调测待调测问题。
图2A为本申请实施例提供的一种芯片的结构示意图。该芯片可以是上述芯片调测系统100中的芯片120该芯片可以用于执行上述芯片调测方法。
如图2A所示，该芯片120包括处理器210，通信线路220以及通信接口230。
可选的，该芯片120还可以包括存储器240。其中，处理器210，存储器240以及通信接口230之间可以通过通信线路220连接。
其中，处理器210可以是中央处理器(Central Processing Unit，CPU)、通用处理器网络处理器(Network Processor，NP)、数字信号处理器(Digital Signal Processing，DSP)、微处理器、微控制器、可编程逻辑器件(Programmable Logic Device，PLD)或它们的任意组合。处理器210还可以是其它任意具有处理功能的装置，例如电路、器件或软件模块，不做限制。
在一种示例中，处理器210可以包括一个或多个CPU，例如图2A中的CPU0和CPU1。
作为一种可选的实现方式，芯片120包括多个处理器，例如，除处理器210之外，还可以包括处理器250。通信线路220，用于在芯片120所包括的各部件之间传送信息。
通信接口230，用于与其他设备或其它通信网络进行通信。该其它通信网络可以为以太网，无线接入网(Radio Access Network，RAN)，无线局域网(Wireless Local AreaNetworks，WLAN)等。通信接口230可以是模块、电路、收发器或者任何能够实现通信的装置。
存储器240，用于存储指令。其中，指令可以是计算机程序。
其中，存储器240可以是只读存储器(Read-only Memory，ROM)或可存储静态信息和/或指令的其他类型的静态存储设备，也可以是存取存储器(Random Access Memory，RAM)或者可存储信息和/或指令的其他类型的动态存储设备，还可以是电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、只读光盘(Compact Disc Read-Only Memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备等，不予限制。
需要指出的是，存储器240可以独立于处理器210存在，也可以和处理器210集成在一起。存储器240可以用于存储指令或者程序代码或者一些数据等。存储器240可以位于芯片120内，也可以位于芯片120外，不做限制。
处理器210，用于执行存储器240中存储的指令，以实现本申请下述实施例提供的通信方法。例如，当芯片120为终端或者终端中的芯片时，处理器210可以执行存储器240中存储的指令，以实现本申请下述实施例中发送端所执行的步骤。
需要指出的是，图2A中示出的结构并不构成对该芯片的限定，除图2A所示部件之外，该芯片可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。图2B为本申请实施例提供的一种计算设备的结构示意图。该计算设备可以是上述芯片调测系统100中的计算设备110，该计算设备可用于发送获取指令，以从芯片获取观测信号，获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，观测信号用于指示硬件设备的运行情况；根据观测信号调测硬件设备。
举例来说，该计算设备可以是服务器，其可以是单独的一个服务器，或者，也可以是由多个服务器构成的服务器集群。又例如，该计算设备可以是手机、平板电脑、桌面型、膝上型、手持计算机、笔记本电脑、超级移动个人计算机(Ultra-mobile Personal Computer，UMPC)、上网本，以及蜂窝电话、个人数字助理(Personal Digital Assistant，PDA)、增强现实(Augmented Reality，AR)、虚拟现实(Virtual Reality，VR)设备等终端设备。又例如，该计算设备还可以为录像设备、视频监控设备等设备。本申请对该计算设备的具体形态不作特殊限制。
计算设备110可以具有图2A中示出的结构。作为一种可选的实现方式，计算设备110还包括输出器件260和输入器件270。其中，输出器件260可以是显示屏、扬声器等能够将计算设备110的数据输出给用户的器件。输入器件270是可以键盘、鼠标、麦克风或操作杆等能够向计算设备110输入数据的器件。
需要指出的是，图2B中示出的结构并不构成对该计算设备的限定，除图2B所示部件之外，该计算设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
在一些实施例中，上述芯片和上述计算设备可以集成在一个设备；或者，上述芯片和上述计算设备可以为独立的两个设备。
本申请实施例描述的芯片、计算设备以及应用场景是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定，本领域普通技术人员可知，随着芯片和计算设备的演变和新业务场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。
以下结合附图对芯片调测方法进行详细说明。图3为本申请提供的一种芯片调测方法的流程示意图。该芯片调测方法可以应用于图1所示的芯片调试系统。
步骤310、计算设备向芯片发送获取指令，相应地，芯片接收计算设备的获取指令。
步骤320、芯片根据获取指令确定目标观测信号，向计算设备发送目标观测信号，相应地，计算设备接收来自芯片的目标观测信号。
步骤330、计算设备根据目标观测信号调测芯片中的硬件设备，该芯片中的硬件设备与该目标观测信号对应。
图3所示实施例，芯片接收计算设备的获取指令，获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，观测信号用于指示硬件设备的运行情况；芯片根据获取指令确定目标观测信号，向计算设备发送目标观测信号，以供计算设备根据目标观测信号调测待调测问题。由于目标观测信号为待调测问题对应的一个或多个硬件设备上观测点的观测信号，计算设备上部署的一个调测方法可以针对多个硬件设备的观测信号进行测试，在发现问题后，对该问题进行调整。因此可以解决芯片中跨硬件设备的芯片调测问题，也可以避免现有技术将所有调测方法均部署在芯片中，导致芯片设计中的硬件成本较高，芯片设计人力投入增大，增加芯片设计成本和时间周期的问题，有效降低了芯片的硬件开销。
基于图3实施例，下面对图3实施例提供的方法的可选实现方式进行说明。
如图4所示，以芯片为系统级芯片为例进行说明，本申请实施例中，系统级芯片可以是基于高级微控制器(Advanced Microcontroller Bus Architecture，AMBA)总线架构的系统级芯片。基于AMBA总线架构的系统级芯片包括3个部件：中央处理器(CentralProcessing Unit，CPU)、存储器和外部设备。其中，系统级芯片中可以部署一个或多个CPU、一个或多个存储器、以及一个或多个外部设备。外部设备可以是外部缓存单元、输入/输出(Input/Output，IO)接口、通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)接口等。存储器可以是高速大带宽的随机存取存储器(Random AccessMemory，RAM)、系统内存等。CPU、存储器和外部设备之间通过高级高性能(Advanced HighPerformance Bus，AHB)总线或高级可扩展接口(Advanced eXtensible Interface，AXI)总线通信。
AHB是针对高性能、高时钟频率及快速系统模块所设计的总线，它充当高性能系统主干总线，可以连接如微处理器、芯片上或芯片外的内存模块和直接内存访问(DirectMemory Access，DMA)等高效率模块。它支持多个总线主控并支持高带宽操作。
AXI是一种并行、高性能、高频率、同步的总线协议。适合于高带宽和低延迟互连。这是一个点对点的互连协议，支持乱序传输、读写通道分离，它克服了AHB等共享总线协议在可连接的代理数量方面的限制。该协议支持多组未完成事务共存、单独的读写通道和支持不同的总线宽度。
为了实现芯片的正常工作，在芯片的功能测试阶段或产品应用阶段需要对芯片进行调测，以确定芯片中可能存在的问题，并对该问题进行分析，进而解决该芯片问题。
因此，通过计算设备对芯片进行调测。具体的，计算设备向芯片发送获取指令，以获取芯片的观测信号，进而根据观测信号调测芯片中的硬件设备，硬件设备可以是系统级芯片中的CPU、存储器和/或外部设备。
在一种实施方式中，获取指令包括芯片的待调测问题，待调测问题指示的硬件设备和获取规则。
举例来说，芯片发热可能由以下原因导致：1.能耗高：芯片在运行过程中需要消耗能量，当芯片内部的电路运行速度越快、负载越重，所需的电能就越大，因此会产生更多的热量；2.散热不良：芯片内部的热量需要通过散热器散热，如果散热不良或散热器设计不当，就会导致芯片发热严重；3.环境温度高：如果芯片工作的环境温度高，那么芯片本身就会更容易发热；4.超频或过载：如果将芯片超频或运行负载过重，就会导致芯片工作更加强劲，但同时也会产生更多的热量；5.硬件损坏：如果芯片内部的电路元件损坏或老化，可能会导致其发热量增加；6.静电击穿：如果芯片在使用过程中受到静电击穿，可能会导致电路元件损坏，从而导致发热严重。因此，当待调测问题是芯片发热时，待调测问题指示的硬件设备可以是散热器、CPU、内存等。
在本申请实施例中，计算设备发送给芯片的获取指令指示了可能导致待调测问题的硬件设备，硬件设备在接收到上述获取指令后会将自身的观测信号存储至芯片的存储器中，以供计算设备根据观测信号调测待调测问题。但是，并不是上述所有的硬件设备的观测信号均可以解决对应的待调测问题。因此，为了减小芯片与计算设备的数据传输量，根据获取规则从多个观测信号中选择目标观测信号，以供计算设备根据目标观测信号调测待调测问题。在本申请实施例中，获取规则是根据待调测问题确定的选取观测信号的规则。
具体的，芯片接收到获取指令，解析获取指令中的获取规则，获取规则用于限定选择观测信号的选择器的层级架构以及底层选择器所对应的观测信号。根据待调测问题确定预设个数；根据获取规则确定各观测点的观测信号对应的选择器；基于选择器的层级架构逐层选出预设个数的观测信号组成目标观测信号。
图5为本申请提供的一种获取规则的示意图。假设目标观测信号由3个底层观测信号组成，待检测问题涉及3个硬件设备，每个硬件设备可以获取64个底层观测信号，从每个硬件设备对应的多个底层观测信号(debug)中随机选择一个中级观测信号(bank)。进一步的，从3个中级观测信号(bank0，bank1，bank2)中随机选择3个作为顶级观测信号(top0，top1，top2)组成目标观测信号，在本申请实施例中，top0，top1，top2可以选择同一个中级观测信号，也可以选择不同的中级观测信号。其中从底层观测信号到中级观测信号的选择，中级观测信号到顶级观测信号的选择，均可以通过芯片上的CPU中央处理器在线配置。需要说明的是，在根据获取规则从多个观测信号中选择目标观测信号的过程，不会改变观测信号中的运行数据和时间信息。除此之外，在本申请中，不限定获取规则的具体形式，即选择的层级数量，选择的标准。根据获取规则从多个观测信号中选择目标观测信号可以减小芯片中选择器的硬件开销，缓解选择器的选择压力。
在步骤320中，芯片根据获取指令匹配目标观测信号，向计算设备发送，对应地，计算设备接收来自芯片的目标观测信号。
芯片在接收到计算设备发送的获取指令后，根据获取指令匹配目标观测信号。具体的，根据获取指令确定观测点，获取观测点的观测信号，并根据获取指令包括的获取规则从所有观测信号中选择目标观测信号。
观测点可以是系统级芯片中总线、CPU、存储器和/或外部设备上的硬件，也可以是CPU、存储器、外部设备之间的接口。在本申请实施例中，由于获取指令包括了待调测问题指示的硬件设备，因此可以仅获取待调测问题指示的硬件设备的观测信号，避免获取所有观测点的观测信号占用大量存储资源。当接收到新获取指令时，可以根据新获取指令选择观测点，获取观测信号，使得观测点的选择具有灵活性。与此同时，在接收到新获取指令时，可以清空存储器中存储的观测信号，在芯片的存储器中仅存储根据本次获取指令获取的观测信号，进而避免消耗芯片上存储器的存储资源。
观测信号用于指示芯片中硬件设备的运行情况，运行情况包括硬件设备的运行数据和时间信息。举例来说，芯片上包括信号产生器，信号产生器在运行过程中会产生正弦波，则信号产生器的运行数据为一串二进制的字符串，时间信息为产生该正弦波的时刻。
图6为本申请提供的一种观测信号的示意图。假设观测信号的位宽为64比特，其中运行数据的总位宽为48比特，一个观测信号包括3个运行数据，则硬件设备的每个运行数据的位宽可以是一个16比特的信号，也可以是16个单比特的信号，还可以是单比特信号和多比特信号的组合信号。运行数据的具体形式在本申请中不做具体限制。通过选取不同位宽的观测点的观测信号，可以使得系统级和模块级的问题更容易定位，加速芯片问题定位速度。时间信息的位宽为16比特，其中8比特用于存储时间戳，7比特用作预留位，1比特作为标志位。时间戳用于表征获取当前数据的时刻，或者表征同一个信号两次数据变化间的时间关系。标志位用于表示观测信号的存储格式。标志位用于表征数据缓存格式类型，包括第一格式和第二格式。
进一步的，获取指令还包括预设掩码。掩码是一串二进制代码对目标字段进行位与运算，屏蔽当前的输入位。根据预设掩码确定观测信号在第一预设时间内是否发生变化。具体的，根据预设掩码提取出观测点第一观测信号中需要判断是否发生变化的比特位。进一步的，再提取出该观测点第一预设时间内不同时刻的观测信号中预设掩码对应的比特位，将第一观测信号中提取的比特位与第一预设时间内不同时刻提取的比特位进行比较，进而判断第一观测信号在第一预设时间内是否发生变化。当第一观测信号在第一预设时间内发生变化时，获取该观测点第一观测信号变化后的第二观测信号。由于在本申请实施例中配置的掩码为比特级的，因此通过数据的在线掩码方式，可以实现比特级数据观测，便于快速确认待检测的问题。
举例来说，一个观测信号包括3组运行数据，这3组运行数据可以是同一个硬件设备的不同观测点的运行数据，也可以是不同硬件设备的不同观测点的运行数据。每组运行数据的位宽为16比特，预设掩码为0x00FF。以其中一组运行数据为例，将16比特的掩码与16比特的运行数据一一对应，并根据掩码对运行数据进行位与运算，得到一组低8比特的运行数据。将低8比特的运行数据与第一预设时间内不同时刻的低8比特的运行数据进行比较，其中，这些低8比特的运行数据都为同一个观测点的运行数据。得到的结果为第一组运行数据的低8比特有数据变化。同理判断第一预设时间内第二组和第三组运行数据是否发生变化，得到的结果为第二组和第三组运行数据未发生数据变化，则对第一组运行数据进行快照，并记录数据发生变化的时刻，未变化的第二组运行数据、第三组运行数据、变化的第一组运行数据和数据发生变化的时刻组成第二观测信号。
第一预设时间可以根据观测信号中的时间信息的比特位和硬件设备的工作频率确定。图7为本申请提供的一种第一格式的观测信号的示意图。标志位为第一值(第一值可以是0)时，表示以第一格式表示目标观测信号，即运行数据和时间信息混合格式。则图7所示的观测信号的时间戳为8比特。假设硬件设备的工作频率为120MHz，那么对于第一格式的观测信号，可以表示的时间长度(第一预设时间)为2.13us，具体的计算方式为：2^8*(1/120MHz)＝2.13us。即第一格式的观测信号只能准确表述2.13us内的运行数据和时间信息。
当观测信号在第一预设时间内未发生变化时，观测信号以第二格式存储，并判断观测信号在第二预设时间内是否发生变化。图8为本申请提供的一种第二格式的观测信号的示意图。此时标志位为第二值(第二值可以是1)，表示运行数据和时间信息采用分开存储的方式。此时时间戳的位宽为25比特位，那么对于第二格式的观测信号，可以表示的时间长度(第二预设时间)为279.6ms，具体计算方式为：2^25*(1/120MHz)＝279.6ms。当运行数据在2.13us至279.6ms之间发生变化时，采用第二格式表述观测信号。当两次数据变化的时间间隔超过279.6ms时表示获取的观测信号有误，需要重新获取观测点的观测信号，并根据预设掩码确定观测信号是否发生变化。
通过设置两种观测信号的格式，可以有效的增大数据之间的时间表示单位，即可以获取到更大时间间隔的数据，便于更加精确的确认同步或异步信号间的时间关系，进而使得计算设备可以根据变化前的观测信号和变化后的观测信号进行待调测问题的分析和定位，有效的提高了调测的准确率。
在本申请中，并不限定观测信号中运行数据和时间信息的位宽，上述表示仅作为示例进行解释说明。
进一步的，芯片将根据获取指令获取到的所有观测信号存储至可读可写的缓存中。可读可写的缓存可以便于芯片在接收到获取指令后存储观测信号，并从缓存中读取目标观测信号。在发送目标观测信号至计算设备后，可以清除缓存中存储的观测信号，以便有存储空间存储下一次获取指令获取的观测信号。
由于芯片仅负责获取和存储目标观测信号，因此能够有效减少芯片上硬件资源的消耗。由于观测信号存储至芯片中可读可写的缓存，因此可以实现多个观测点数据的可视化，并支持同时观测多个观测点的数据，以便计算设备可以根据更为完整全面的观测点数据进行问题定位分析。
在一种实施方式中，在所有观测信号均存储至可读可写的缓存后，按照获取指令包括的获取规则选择目标观测信号，以供计算设备根据目标观测信号调测硬件设备。
在另一种实施方式中，在可读可写的缓存中存储有部分观测信号，按照获取指令包括的获取规则选择目标观测信号，以供计算设备根据目标观测信号调测硬件设备。
除此之外，观测点所在的硬件设备的工作频率需要大于观测点获取观测信号时的频率。即观测点所在的硬件设备的工作时钟与观测点的工作时钟为异步关系。举例来说，观测点所在的硬件设备工作于120MHz频率，观测点信号工作于60MHz频率。在没有时钟信号的控制下，硬件设备和观测点分别按照自己的频率工作。异步采样的优点是总线周期长度可变，不把响应时钟信号的时间强加到功能模块(硬件设备或观测点)上，因而允许快速和慢速的功能模块都能连接到同一总线上。因此通过异步采样，可以保证所有的观测点信号间均为异步关系，使得所有的观测点按照各自的频率进行采样，避免观测信号采集过程中由于时钟同步导致的丢失数据。
在另一种实施方式中，可以通过数据触发的方式获取目标观测信号。具体的，计算设备发送的获取指令还包括预设数据。当芯片获取到的观测信号中的运行数据为预设数据时，存储该运行数据和对应的时间信息，并从该时刻开始通过预设掩码确定观测信号在第一预设时间内或第二预设时间内是否发生变化。
通过预设数据的方式获取观测信号，可以实现根据测试人员的需求来获取观测信号，可以有效的节省芯片的存储空间。
在步骤330中，计算设备根据观测信号调测硬件设备。
由于目标观测信号为待调测问题对应的一个或多个硬件设备上观测点的观测信号，计算设备上部署的一个调测方法可以针对多个硬件设备的观测信号进行测试，在发现问题后，对该问题进行调整。因此可以解决芯片中跨硬件设备的芯片调测问题，也可以避免现有技术将所有调测方法均部署在芯片中，导致芯片设计中的硬件成本较高，芯片设计人力投入增大，增加芯片设计成本和时间周期的问题，有效降低了芯片的硬件开销。
可以理解的是，为了实现上述实施例中功能，计算机设备包括了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本申请中所公开的实施例描述的各示例的单元及方法步骤，本申请能够以硬件或硬件和计算机软件相结合的形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用场景和设计约束条件。
进一步的，作为对上述图3所示方法实施例的实现，本申请实施例提供了一种芯片，该芯片用于实现芯片的调测。该芯片的实施例与前述方法实施例对应，为便于阅读，本实施例不再对前述方法实施例中的细节内容进行逐一赘述，但应当明确，本实施例中的芯片能够对应实现前述方法实施例中的全部内容。具体如图9所示，芯片900包括：接收模块910、确定模块920和发送模块930。
接收模块910用于接收来自计算设备的获取指令，获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，观测信号用于指示硬件设备的运行情况。
确定模块920，用于根据获取指令匹配确定目标观测信号。
发送模块930，用于将目标观测信号向计算设备发送，目标观测信号用于计算设备调测芯片中的待调测问题。
进一步的，如图9所示，确定模块920具体用于，获取观测点的第一观测信号，观测点用于指示硬件设备上的硬件或硬件设备之间的接口；将第一观测信号以第一格式存储至芯片的存储器，第一格式包括第一位宽的时间信息和第二位宽的数据信息；根据获取指令从存储器中匹配目标观测信号。
进一步的，如图9所示，确定模块920具体用于，根据预设掩码确定第一观测信号在第一预设时间内是否发生变化；当第一观测信号在第一预设时间内发生变化时，获取观测点的第二观测信号，将第二观测信号以第一格式至存储芯片的存储器，第二观测信号为观测点的第一观测信号发生变化后的信号。
进一步的，如图9所示，确定模块920具体用于，当第一观测信号在第一预设时间外，在第二预设时间内发生变化时，获取第二观测信号，将第二观测信号以第二格式至存储芯片的存储器，第二格式包括第三位宽的时间信息和第二位宽的数据信息，第三位宽为第一位宽与第二位宽之和，第一预设时间小于第二预设时间。
进一步的，如图9所示，获取指令还包括获取规则，获取规则是根据待调测问题确定的选取观测信号的规则，确定模块920具体用于，解析获取指令中的获取规则，获取规则用于限定选择观测信号的选择器的层级架构以及底层选择器所对应的观测信号；根据获取规则从多个观测信号中获取预设个数的观测信号组成目标观测信号。
进一步的，如图9所示，确定模块920具体用于，根据待调测问题确定预设个数；根据获取规则确定各观测点的观测信号对应的选择器；基于选择器的层级架构逐层选出预设个数的观测信号组成目标观测信号。
进一步的，如图9所示，确定模块920具体用于，当第一观测信号包括的数据为预设数据时，获取第一观测信号，获取指令中包括预设数据。
进一步的，如图9所示，观测点所在的硬件设备的工作频率大于观测点获取第一观测信号时的频率。
进一步的，本申请实施例还提供一种电子设备，所述电子设备包括处理器和存储器，上述接收模块910、确定模块920和发送模块930等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。处理器中包含内核，由内核去存储器中调取相应的程序单元。
本申请实施例提供了一种存储介质，其上存储有程序，该程序被处理器执行时实现所述芯片调测方法。
本申请实施例提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行所述芯片调测方法。
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有如下方法步骤的程序：接收来自计算设备的获取指令，获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，观测信号用于指示硬件设备的运行情况；根据获取指令确定目标观测信号；将目标观测信号向计算设备发送，目标观测信号用于计算设备调测芯片中的待调测问题。
进一步的，获取观测点的第一观测信号，观测点用于指示硬件设备上的硬件或硬件设备之间的接口；将第一观测信号以第一格式存储至芯片的存储器，第一格式包括第一位宽的时间信息和第二位宽的数据信息；根据获取指令从存储器中匹配目标观测信号。
进一步的，根据预设掩码确定第一观测信号在第一预设时间内是否发生变化；当第一观测信号在第一预设时间内发生变化时，获取观测点的第二观测信号，将第二观测信号以第一格式至存储芯片的存储器，第二观测信号为观测点的第一观测信号发生变化后的信号。
进一步的，当第一观测信号在第一预设时间外，在第二预设时间内发生变化时，获取第二观测信号，将第二观测信号以第二格式至存储芯片的存储器，第二格式包括第三位宽的时间信息和第二位宽的数据信息，第三位宽为第一位宽与第二位宽之和，第一预设时间小于第二预设时间。
进一步的，获取指令还包括获取规则，获取规则是根据待调测问题确定的选取观测信号的规则，根据获取指令从存储器中匹配目标观测信号，包括：解析获取指令中的获取规则，获取规则用于限定选择观测信号的选择器的层级架构以及底层选择器所对应的观测信号；根据获取规则从多个观测信号中获取预设个数的观测信号组成目标观测信号。
进一步的，根据待调测问题确定预设个数；根据获取规则确定各观测点的观测信号对应的选择器；基于选择器的层级架构逐层选出预设个数的观测信号组成目标观测信号。
进一步的，当第一观测信号包括的数据为预设数据时，获取第一观测信号，获取指令中包括预设数据。
进一步的，观测点所在的硬件设备的工作频率大于观测点获取第一观测信号时的频率。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
在一个典型的配置中，设备包括一个或多个处理器(CPU)、存储器和总线。设备还可以包括输入/输出接口、网络接口等。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (12)
1.一种芯片调测方法，其特征在于，应用于芯片，所述方法包括：
接收来自计算设备的获取指令，所述获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，所述观测信号用于指示所述硬件设备的运行情况；
根据所述获取指令确定目标观测信号；
将所述目标观测信号向所述计算设备发送，所述目标观测信号用于所述计算设备调测所述芯片中的所述待调测问题。
2.根据权利要求1所述的方法，其特征在于，根据所述获取指令确定目标观测信号，包括：
获取观测点的第一观测信号，所述观测点用于指示所述硬件设备上的硬件或所述硬件设备之间的接口；
将所述第一观测信号以第一格式存储至所述芯片的存储器，所述第一格式包括第一位宽的时间信息和第二位宽的数据信息；
根据所述获取指令从所述存储器中确定所述目标观测信号。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
根据预设掩码确定所述第一观测信号在第一预设时间内是否发生变化；
当所述第一观测信号在所述第一预设时间内发生变化时，获取所述观测点的第二观测信号，将所述第二观测信号以所述第一格式至存储所述芯片的存储器，所述第二观测信号为所述观测点的所述第一观测信号发生变化后的信号。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
当所述第一观测信号在所述第一预设时间外，在第二预设时间内发生变化时，获取第二观测信号，将所述第二观测信号以第二格式至存储所述芯片的存储器，所述第二格式包括第三位宽的时间信息和第二位宽的数据信息，所述第三位宽为所述第一位宽与所述第二位宽之和，所述第一预设时间小于所述第二预设时间。
5.根据权利要求2-4中任一项所述的方法，其特征在于，所述获取指令还包括获取规则，所述获取规则是根据所述待调测问题确定的选取观测信号的规则，根据所述获取指令从所述存储器中匹配所述目标观测信号，包括：
解析所述获取指令中的获取规则，所述获取规则用于限定选择观测信号的选择器的层级架构以及底层选择器所对应的观测信号；
根据所述获取规则从所述多个观测信号中获取预设个数的观测信号组成所述目标观测信号。
6.根据权利要求5所述的方法，其特征在于，根据所述获取规则从所述多个观测信号中获取预设个数的观测信号组成所述目标观测信号，包括：
根据所述待调测问题确定所述预设个数；
根据所述获取规则确定各观测点的观测信号对应的选择器；
基于所述选择器的层级架构逐层选出所述预设个数的观测信号组成所述目标观测信号。
7.根据权利要求2所述的方法，其特征在于，获取观测点的第一观测信号，包括：
当所述第一观测信号包括的数据为预设数据时，获取所述第一观测信号，所述获取指令中包括所述预设数据。
8.根据权利要求2所述的方法，其特征在于，所述观测点所在的硬件设备的工作频率大于所述观测点获取所述第一观测信号时的频率。
9.一种芯片，其特征在于，所述芯片包括：
接收模块，用于接收来自计算设备的获取指令，获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，观测信号用于指示硬件设备的运行情况；
确定模块，用于根据获取指令确定目标观测信号；
发送模块，用于将所述目标观测信号向所述计算设备发送，所述目标观测信号用于所述计算设备调测所述芯片中的所述待调测问题。
10.一种芯片调测系统，其特征在于，所述系统包括芯片和计算设备；
所述计算设备用于：发送获取指令，以从所述芯片获取观测信号，所述获取指令用于获取芯片中与待调测问题匹配的硬件设备对应的观测信号，所述观测信号用于指示所述硬件设备的运行情况；根据所述观测信号调测所述硬件设备；
所述芯片用于执行如权利要求1-8中任一项所述的芯片调测方法。
11.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行如权利要求1-8中任一项所述的芯片调测方法。
12.一种芯片，其特征在于，所述芯片包括至少一个处理器、以及与处理器连接的至少一个存储器、总线；其中，所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行如权利要求1-8中任一项所述的芯片调测方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310764661.0A CN116991642B (zh) | 2023-06-26 | 芯片调测方法、芯片、系统及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310764661.0A CN116991642B (zh) | 2023-06-26 | 芯片调测方法、芯片、系统及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116991642A true CN116991642A (zh) | 2023-11-03 |
| CN116991642B CN116991642B (zh) | 2024-06-11 |
Family
ID=
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030036869A1 (en) * | 2001-08-15 | 2003-02-20 | International Business Machines Corporation | Using clock gating or signal gating to partition a device for fault isolation and diagnostic data collection |
| JP2006276010A (ja) * | 2005-03-03 | 2006-10-12 | Handotai Rikougaku Kenkyu Center:Kk | 信号波形測定装置、信号波形測定システム及びサンプリングタイミング信号発生器 |
| US8008935B1 (en) * | 2007-05-24 | 2011-08-30 | Freescale Semiconductor, Inc. | Tester and a method for testing an integrated circuit |
| CN103870390A (zh) * | 2012-12-14 | 2014-06-18 | 阿尔特拉公司 | 用于支持统一的调试环境的方法和装置 |
| JP2014206951A (ja) * | 2013-04-16 | 2014-10-30 | ナルテック株式会社 | 集積回路装置 |
| CN110032482A (zh) * | 2019-04-11 | 2019-07-19 | 盛科网络（苏州）有限公司 | 片上调试装置和方法 |
| CN111817924A (zh) * | 2020-09-01 | 2020-10-23 | 深圳芯邦科技股份有限公司 | 一种测试方法及相关设备 |
| CN112100016A (zh) * | 2020-07-27 | 2020-12-18 | 珠海亿智电子科技有限公司 | 一种系统异常场景下的soc诊断方法及系统 |
| CN114218882A (zh) * | 2021-11-30 | 2022-03-22 | 山东云海国创云计算装备产业创新中心有限公司 | 一种SoC芯片检验方法、装置及相关设备 |
| CN114384400A (zh) * | 2022-01-13 | 2022-04-22 | 集睿致远(厦门)科技有限公司 | 一种芯片异常信号的定位系统及定位方法 |
| CN114545194A (zh) * | 2021-12-27 | 2022-05-27 | 航天科工防御技术研究试验中心 | 一种通用电路验证测试系统以及方法 |
| CN115656786A (zh) * | 2022-12-09 | 2023-01-31 | 北京紫光芯能科技有限公司 | 一种芯片检测方法及装置 |
| CN115933846A (zh) * | 2021-08-06 | 2023-04-07 | Oppo广东移动通信有限公司 | 复位方法、终端设备及芯片 |
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030036869A1 (en) * | 2001-08-15 | 2003-02-20 | International Business Machines Corporation | Using clock gating or signal gating to partition a device for fault isolation and diagnostic data collection |
| JP2006276010A (ja) * | 2005-03-03 | 2006-10-12 | Handotai Rikougaku Kenkyu Center:Kk | 信号波形測定装置、信号波形測定システム及びサンプリングタイミング信号発生器 |
| US8008935B1 (en) * | 2007-05-24 | 2011-08-30 | Freescale Semiconductor, Inc. | Tester and a method for testing an integrated circuit |
| CN103870390A (zh) * | 2012-12-14 | 2014-06-18 | 阿尔特拉公司 | 用于支持统一的调试环境的方法和装置 |
| JP2014206951A (ja) * | 2013-04-16 | 2014-10-30 | ナルテック株式会社 | 集積回路装置 |
| US20220252665A1 (en) * | 2019-04-11 | 2022-08-11 | Suzhou Centec Communications Co., Ltd. | On-chip Debugging Device and Method |
| CN110032482A (zh) * | 2019-04-11 | 2019-07-19 | 盛科网络（苏州）有限公司 | 片上调试装置和方法 |
| CN112100016A (zh) * | 2020-07-27 | 2020-12-18 | 珠海亿智电子科技有限公司 | 一种系统异常场景下的soc诊断方法及系统 |
| CN111817924A (zh) * | 2020-09-01 | 2020-10-23 | 深圳芯邦科技股份有限公司 | 一种测试方法及相关设备 |
| CN115933846A (zh) * | 2021-08-06 | 2023-04-07 | Oppo广东移动通信有限公司 | 复位方法、终端设备及芯片 |
| CN114218882A (zh) * | 2021-11-30 | 2022-03-22 | 山东云海国创云计算装备产业创新中心有限公司 | 一种SoC芯片检验方法、装置及相关设备 |
| CN114545194A (zh) * | 2021-12-27 | 2022-05-27 | 航天科工防御技术研究试验中心 | 一种通用电路验证测试系统以及方法 |
| CN114384400A (zh) * | 2022-01-13 | 2022-04-22 | 集睿致远(厦门)科技有限公司 | 一种芯片异常信号的定位系统及定位方法 |
| CN115656786A (zh) * | 2022-12-09 | 2023-01-31 | 北京紫光芯能科技有限公司 | 一种芯片检测方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9684583B2 (en) | Trace data export to remote memory using memory mapped write transactions | |
| CN102549443B (zh) | 可编程协议发生器 | |
| US9639447B2 (en) | Trace data export to remote memory using remotely generated reads | |
| JP6653756B2 (ja) | 回路設計をデバッグするための方法および回路 | |
| US6820222B2 (en) | Apparatus and method for processor power measurement in a digital signal processor using trace data and simulation techniques | |
| CN100444127C (zh) | 软件测试系统和软件测试方法 | |
| CN109408309B (zh) | 多终端的测试方法及装置 | |
| CN111897660B (zh) | 模型部署方法、模型部署装置及终端设备 | |
| TWI278636B (en) | Integrated circuit, diagnostic device for receiving diagnostic data in integrated circuit and method for generating diagnostic data | |
| CN116723140A (zh) | 一种基于矢量网络分析仪的多线程激励信号配置方法 | |
| CN109407655B (zh) | 一种调试芯片的方法及装置 | |
| CN116991642B (zh) | 芯片调测方法、芯片、系统及存储介质 | |
| CN117076337B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
| US20230367936A1 (en) | Verification method, electronic device and storage medium | |
| CN116991642A (zh) | 芯片调测方法、芯片、系统及存储介质 | |
| CN112363875B (zh) | 一种系统缺陷检测方法、设备、电子设备和存储介质 | |
| CN110888036A (zh) | 测试项目确定方法及装置、存储介质和电子设备 | |
| US9412467B2 (en) | Semiconductor device having a test controller and method of operation | |
| CN114253784A (zh) | 芯片测试模式的配置方法、装置、soc芯片及电子设备 | |
| CN104572515A (zh) | 跟踪模块、方法、系统和片上系统芯片 | |
| US20170184665A1 (en) | Dynamically configurable shared scan clock channel architecture | |
| US7000148B2 (en) | Program-controlled unit | |
| JP6374419B2 (ja) | 測定装置及び測定方法 | |
| US20220404414A1 (en) | Method and testing apparatus related to wafer testing | |
| Kostikova et al. | Measuring the Speed of Data Exchange in Memory Cards Using Programmable Logic Integrated Circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |