CN115933846A - 复位方法、终端设备及芯片 - Google Patents

Abstract

本申请实施例公开了一种应用于设置有SOC芯片的终端设备中的复位方法、终端设备及芯片，SOC芯片包括至少两个子模块，至少两个子模块中的每一个子模块对应设置一个或门电路，或门电路用于复位信号的隔离，方法包括：获取复位信号；响应于复位信号，对第一子模块进行复位处理，并且通过第一子模块对应的第一或门电路控制第一子模块的输出的掩码处理；其中，第一子模块为至少两个子模块中的、复位信号对应的至少一个子模块；第一或门电路为第一子模块对应的至少一个或门电路。

Description

复位方法、终端设备及芯片

技术领域

本发明涉及芯片设计领域，尤其涉及一种复位方法、终端设备及芯片。

背景技术

随着系统级芯片(System on Chip，SOC)的规模逐渐变大，其对应的应用需求也越来越复杂，在同步设计中，如果源寄存器的复位与目标寄存器的复位不同，将创建异步交叉路径，并导致目标寄存器处的亚稳定性。当启动和捕获触发器的复位信号不同时，就会发生复位域交叉(Reset Domain Crossing，RDC)的情况。

然而，目前针对RDC问题的复位方案，无法有效地解决复位处理产生的影响，从而造成RDC检查流程繁琐，复杂度高，且处理时间长，效率低的问题。

发明内容

本申请实施例提供了一种应用于设置有SOC芯片的终端设备中的复位方法、终端设备及芯片，能够简化流程，降低复杂度，大大缩短处理时间，提升效率。

本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供了一种应用于设置有SOC芯片的终端设备中的复位方法，所述SOC芯片包括至少两个子模块，所述至少两个子模块中的每一个子模块对应设置一个或门电路，所述或门电路用于复位信号的隔离，所述方法包括：

获取复位信号；

响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理；其中，所述第一子模块为所述至少两个子模块中的、所述复位信号对应的至少一个子模块；所述第一或门电路为所述第一子模块对应的至少一个或门电路。

第二方面，本申请实施例提供了一种终端设备，所述终端设备设置有SOC芯片，所述SOC芯片包括至少两个子模块，所述至少两个子模块中的每一个子模块对应设置一个或门电路，所述或门电路用于复位信号的隔离，所述终端设备包括：获取单元，处理单元，

所述获取单元，用于获取复位信号；

所述处理单元，用于响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理；其中，所述第一子模块为所述至少两个子模块中的、所述复位信号对应的至少一个子模块；所述第一或门电路为所述第一子模块对应的至少一个或门电路。

第三方面，本申请实施例提供了一种终端设备，所述终端设备包括处理器、存储有所述处理器可执行指令的存储器，当所述指令被所述处理器执行时，实现如第一方面所述的复位方法。

第四方面，本申请实施例提供了一种芯片，芯片包括处理器和接口，所述处理器通过所述接口获取程序指令，所述处理器用于运行所述程序指令，以执行如第一方面所述的复位方法。

本申请实施例提供了一种应用于设置有SOC芯片的终端设备中的复位方法、终端设备及芯片，SOC芯片包括至少两个子模块，至少两个子模块中的每一个子模块对应设置一个或门电路，或门电路用于复位信号的隔离，方法包括：获取复位信号；响应于复位信号，对第一子模块进行复位处理，并且通过第一子模块对应的第一或门电路控制第一子模块的输出的掩码处理；其中，第一子模块为至少两个子模块中的、复位信号对应的至少一个子模块；第一或门电路为第一子模块对应的至少一个或门电路。也就是说，在本申请的实施例中，在获取复位信号之后，在利用复位信号对SOC芯片中的子模块进行复位处理的同时，还可以通过对应的或门电路控制子模块的输出的掩码处理，禁止使复位信号所造成的子模块的输出改变传输至其他子模块。从而能够有效地解决复位处理产生的影响，进而可以在RDC检查时，简化流程，降低复杂度，大大缩短处理时间，提升效率。

附图说明

图1为RDC问题的示意图；

图2为解决RDC问题的方法示意图一；

图3为解决RDC问题的方法示意图二；

图4为解决RDC问题的方法示意图三；

图5为终端设备的结构示意图；

图6复位方法的实现流程示意图；

图7为Isolation Cell的工作原理示意图；

图8为Isolation Cell实现断电状态下屏蔽输出的示意图；

图9为或门电路的连接示意图；

图10为实现复位方法的示意图；

图11为同步复位的示意图；

图12为复位和掩码之间的时序关系；

图13为复位处理和掩码处理的时序控制的示意图一；

图14为复位处理和掩码处理的时序控制的示意图二；

图15为复位处理和掩码处理的时序控制的示意图三；

图16为复位处理和掩码处理的时序控制的示意图四；

图17为复位处理和掩码处理的时序控制的示意图五；

图18为终端设备的组成结构示意图一；

图19为终端设备的组成结构示意图二。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。

随着系统级芯片(System on Chip，SOC)的规模逐渐变大与制程不断的演进，目前SOC芯片里已经集成了很多的智慧资产(Intellectual Property，IP)，在SOC复杂的应用需求与场景切换中，往往IP都有非常多的复位源头以及时钟域，因此在切换的过程中很容易遇到复位域交叉(Reset Domain Crossing，RDC)的问题。

由于异步时钟域交叉(Clock Domain Conversion，CDC)而导致的设计亚稳定性是一个众所周知的问题，可使用行业标准的高级工具来捕获设计中的此类结构或功能问题。但是，CDC不是信号相对于目标时钟域变为异步的唯一原因。在同步设计中，即使数据路径在相同的时钟域中，如果源寄存器的复位与目标寄存器的复位不同，将创建异步交叉路径，并导致目标寄存器处的亚稳定性。当启动和捕获触发器的复位信号不同时，就会发生RDC这种情况。

图1为RDC问题的示意图，如图1所示，如果只有源(source)域的复位事件发生，是有可能造成目的(destination)域发生时序冲突(timing violation)，进而造成SOC芯片功能异常。所以在SOC的质量检查(quality check)时，往往需要做RDC检查，以确保整个芯片在复位之后，还能正常的继续工作。

而随着SOC芯片规模越来越大，里面用到的IP越来越多，这导致不论是在环境建置上或是工具的运行时间(run time)上，进行RDC检查都越来越困难。即使完成了RDC检查，仍然需要耗费大量的人力和时间去检查工具的报告来确定是否真的存在问题，虽然投入的时间非常多，但却不一定能发现真正的问题，可见，RDC检查的效率非常低。

另外，SOC往往会有工程改变命令(Engineering Change Order，ECO)的需求，例如，修改功能或是修复问题，一旦代码进行了修改，即使只改了一行代码，就得把整个SOC的RDC重新检查一遍，这样的流程，对SOC设计来说是个很大的负担。

一般情况下，在遇到的RDC设计问题时，主要有以下几个解决方案：

第一种解决方案是复位顺序的改变，图2为解决RDC问题的方法示意图一，如图2所示，如果资料的流向是单方向的，则可以先复位下一级，再复位上一级，这样利用复位的顺序来解决RDC问题，但实际上很少有资料流向是单方向的，所以这个方法实际上并不一定能用。

第二种解决方案是时钟的关闭，图3为解决RDC问题的方法示意图二，如图3所示，对于不需要复位的模块，可以选择把时钟关掉，这样保证其它模块一定不会去踩到因为复位造成的timing问题，但是实际上可能会因为功能上的需求无法关掉时钟，或是有些时钟无法从源头关掉，所以也不能从根本上真正解决问题。

第三种解决方案是RDC桥，图4为解决RDC问题的方法示意图三，如图4所示，对于任意的2个模块，可以在这2个模块间的接口，加上双向的数据选择器(Multiplexer，MUX)，来保护这2个模块间可以有任意的复位顺序而不会造成RDC的问题。然而，真实的电路比较复杂，规模相应也会很大，如果使用RDC桥会大大增加硬件的复杂度。

可见，目前常见的针对RDC问题的复位方案，均无法有效地解决复位处理产生的影响，从而造成RDC检查流程繁琐，复杂度高，且处理时间长，效率低的问题。

为了解决上述问题，在本申请的实施例中，在获取复位信号之后，在利用复位信号对SOC芯片中的子模块进行复位处理的同时，还可以通过对应的或门电路控制子模块的输出的掩码处理，禁止使复位信号所造成的子模块的输出改变传输至其他子模块。从而能够有效地解决复位处理产生的影响，进而可以在RDC检查时，简化流程，降低复杂度，大大缩短处理时间，提升效率。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

本申请一实施例提供了一种复位方法，该复位方法可以应用于设置有SOC芯片的终端设备中，其中，SOC芯片可以包括至少两个子模块，至少两个子模块中的每一个子模块对应设置一个或门电路，或门电路用于复位信号的隔离。

可选地，在本申请的实施例中，图5为终端设备的结构示意图，如图5所示，终端设备中设置有SOC芯片，SOC芯片可以设置有多个子模块，其中，多个子模块中的每一个子模块均对应设置有一个或门电路。

图6复位方法的实现流程示意图，如图6所示，在本申请的实施例中，终端设备进行复位的方法可以包括以下步骤：

步骤101、获取复位信号。

在本申请的实施例中，终端设备可以先获取用于进行复位处理的复位信号。

需要说明的是，在本申请的实施例中，复位信号可以用于指示对SOC芯片中的多个子模块中的至少一个子模块进行复位处理。

示例性的，在本申请的实施例中，对于SOC芯片中的子模块1、子模块2、子模块3、子模块4、子模块5，终端设备获取到的复位信号可以指示对其中的子模块2和子模块3进行复位处理。

需要是说明的是，在本申请的实施例中，SOC芯片可以分成若干个子系统，或是甚至更小的单元模块，即SOC芯片中包括有至少两个子模块(子系统)。

可以理解的是，在本申请的实施例中，终端设备可以为各种具有通信功能的电子设备，包括但不限于诸如移动电话、笔记本电脑、数字广播接收器、个人数字助理(PersonalDigital Assistant，PDA)、平板电脑(PAD)、便携式多媒体播放器(Portable MediaPlayer，PMP)、车载电子设备(例如车载导航电子设备)等等的移动电子设备以及诸如数字电视(TV)、台式计算机等等的固定电子设备。

步骤102、响应于复位信号，对第一子模块进行复位处理，并且通过第一子模块对应的第一或门电路控制第一子模块的输出的掩码处理；其中，第一子模块为至少两个子模块中的、复位信号对应的至少一个子模块；第一或门电路为第一子模块对应的至少一个或门电路。

在本申请的实施例中，终端设备在获取复位信号之后，可以响应于该复位信号，对第一子模块进行复位处理，还可以响应于该复位信号，通过第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理。

需要说明的是，在本申请的实施例中，第一子模块可以为SOC芯片中至少两个子模块中的、所述复位信号对应的至少一个子模块，第一或门电路可以为与第一子模块对应的至少一个或门电路。

示例性的，在本申请的实施例中，对于SOC芯片中的子模块1、子模块2、子模块3、子模块4、子模块5，如果复位信号用于指示对其中的子模块2和子模块3进行复位处理，那么第一子模块包括子模块2和子模块3，相应地，第一或门电路可以包括子模块2对应设置的或门电路和子模块3对应设置的或门电路。

需要说明的是，在本申请的实施例中，对于SOC芯片中的至少两个子模块中的每一个子模块，复位信号的输出端与对应的或门电路的一个输入端连接，所述或门电路的输出端与第一隔离元件的输入端连接。

进一步地，在本申请的实施例中，上下电控制信号的输出端与所述或门电路的另一个输入端连接。

可以理解的是，在本申请的实施例中，第一隔离元件可以为隔离(Isolation，ISO)单元(cell)，其中，Isolation Cell一般用于隔离两个不同的电源域(power domain)，图7为Isolation Cell的工作原理示意图，如图7所示，Isolation Cell用于隔离关闭域(shutdown domain)和常开域(always-on domain)这两个不同的电源域，Isolation Cell有一个使能控制端(EN)，当EN无效时，A端信号直接送到Y端，此时Isolation Cell等效于一个缓冲器(buffer)；当EN有效时，buffer断开，Y端保持固定的高电平或者低电平；上面这种Isolation Cell有两组电源(power)，即主电源(primary power)VDD和备用电源(backuppower)VDDB，当左边domain关掉时，VDD off，此时就由VDDB供电，维持Y端的固定电平。

需要说明的是，在本申请的实施例中，在SOC芯片中的至少两个子模块之间，均设置有第一隔离元件，如Isolation Cell。

进一步地，在本申请的实施例中，图8为Isolation Cell实现断电状态下屏蔽输出的示意图，如图8所示，在SOC芯片中，往往会有一个常开(always on)的控制模块，当子模块上下电的时候，该控制模块可以将下电子模块的输出掩码(mask)成闲置(idle)状态，这样可以保护还在上电的子模块不会受到下电子模块的影响。具体地，可以针对每个子模块给予相对应的控制信号，如图8中的隔离使能(ISO_out_en)2、隔离使能3、隔离使能4、隔离使能5，分别对应去mask掉子模块2、子模块3、子模块4、子模块5的输出，其中，可以针对需要下电的子模块做任意组合并且可以mask掉其输出，例如，对于需要下电子模块2和子模块4，可以先打开隔离使能2以及隔离使能4，然后再把子模块2和子模块4下电，这样便不会对还在上电的子模块3和子模块5产生影响，从而保证系统有最大的尽活性。

需要说明的是，在本申请的实施例中，第一隔离元件，如Isolation Cell，不仅仅在子模块上下电时用于mask子模块的输出，可以用于在子模块复位时mask子模块的输出。也就是说，在本申请中，在子模块进行复位处理的同时，可以通过第一隔离元件将该子模块的输出mask掉，从而避免对应的复位信号传输至其他未复位的子模块。

相应地，在本申请的实施例中，正是由于第一隔离元件可以在子模块上下电和复位时均进行信号的隔离处理，因此，可以选择将复位信号的输出端和上下电控制信号的输出端均连接至或门电路的输入端，同时将或门电路的输出端与第一隔离元件的输入端连接，从而可以通过或门电路将控制信号传输至第一隔离元件。

图9为或门电路的连接示意图，如图9所示，对于SOC芯片的多个子模块中的其中一个子模块，对应设置有一个或门电路，那么可以将复位信号rstn_pd(假设复位信号为低有效)的输出端和上下电控制信号隔离使能(ISO_out_en)的输出端连接至该或门电路的输入端，然后将该或门电路的输出端与第一隔离元件(Isolation Cell)的输入端连接。其中，由于该子模块与其他子模块之间均设置有第一隔离元件，因此，该或门电路的输出端可以与多个第一隔离元件的输入端连接。

进一步地，在本申请的实施例中，在获取复位信号之后，终端设备可以在对复位信号对应的第一子模块进行复位处理的同时，通过该第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理，从而避免对其他未复位的子模块产生影响。

可选地，在本申请的实施例中，终端设备在通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理时，可以在所述复位信号输入至所述第一或门电路之后，所述第一或门电路输出控制信号，可以控制所述第一隔离元件对所述第一子模块的输出进行掩码处理。

也就是说，在本申请的实施例中，基于获取到的复位信号，可以通过第一或门电路输出对应的控制信号，该控制信号输入至第一隔离元件中，从而可以使第一隔离元件mask对应的子模块的输出，从而可以防止复位信号传输至其他未复位的子模块。

示例性的，图10为实现复位方法的示意图，如图10所示，复位信号复位(rstn_pd)2、复位3、复位4、复位5分别用于指示复位子模块2、子模块3、子模块4、子模块5；上下电控制信号隔离使能2、隔离使能3、隔离使能4、隔离使能5分别对应去mask掉子模块2、子模块3、子模块4、子模块5的输出。其中，上下电控制信号隔离使能2、隔离使能3、隔离使能4、隔离使能5可以通过控制单元生成。假设复位是低有效的，复位信号复位2的输出端和上下电控制信号隔离使能2的输出端分别与子模块2对应的或门电路的输入端连接；复位信号复位3的输出端和上下电控制信号隔离使能3的输出端分别与子模块3对应的或门电路的输入端连接；复位信号复位4的输出端和上下电控制信号隔离使能4的输出端分别与子模块4对应的或门电路的输入端连接；复位信号复位5的输出端和上下电控制信号隔离使能5的输出端分别与子模块5对应的或门电路的输入端连接。

进一步地，在本申请的实施例中，如图10所示，当接收到子模块2、子模块3、子模块4、子模块5中的至少一个子模块对应的复位信号(如复位2、复位3、复位4、复位5)时，在响应于该复位信号，对该至少一个子模块进行复位处理的同时，还可以通过对应的或门电路控制与其他子模块之间的第一隔离元件(Isolation Cell)来mask掉该至少一个子模块的输出，从而可以保证RDC的问题不向其他子模块传播。

可以理解的是，在本申请的实施例中，正是由于大部分的SOC芯片都会包含许多子系统或是子模块，因此可以充分利用子系统或子模块之间的第一隔离元件(IsolationCell)，在SOC芯片的质量检测(quality check)过程中，一方面，不再需要进行整个SOC芯片规模的检查，只需要将RDC检查(RDC check)拆分成更小的单元去完成检查即可，从而简化了RDC检查的流程；另一方面，在进行ECO以及比较小的改动的时候，对于没有更改的子模块，也不需要再一次进行RDC检查，只需要在发生更改的子系统或子模块的范围之内进行RDC检查即可，从而降低了RDC检查的复杂度。

需要说明的是，在本申请的实施例中，当第一子模块为SOC芯片的至少两个子模块中的、所述复位信号对应的两个或两个以上的子模块时，可以基于复位信号同时度每一个第一子模块进行复位处理，并通过每一个子模块对应的第一或门电路来放置复位信号的传输。

也就是说，在本申请的实施例中，响应于获取的复位信号，可以同时对不同的子模块进行复位处理和子模块的输出的mask。例如，图11为同步复位的示意图，如图11所示，可以将SOC芯片的RDC检查流程拆分成比较小的子模块的RDC检查流程，如拆分成子模块1、子模块2、子模块3、子模块4、子模块5的RDC检查，可以把这些拆分的子模块平行同时一起执行，相比于SOC芯片整体进行RDC检查，拆分后各个子模块同步RDC检查的tool执行时间会大幅的减少。

综上所述，基于上述步骤101至步骤102提出的复位方法，终端设备可以利用SOC芯片分成若干个子系统，或是甚至更小的单元模块，在子系统或子模块之间，可以添加Isolation Cell这一特性，使用Isolation Cell来做RDC检查，来隔绝子系统或子模块对内/对外由复位所造成的事件传递。

具体地，在本申请的实施例中，通过将Isolation Cell复用在复位处理过程中，可以利用上下电的Isolation Cell来保护RDC，即Isolation Cell既可以在子模块上下电的时候mask子模块的输出，也可以在子模块复位处理的时候mask子模块的输出。其中，可以在Isolation Cell“或”一个复位的事件(假设复位是低有效)，这样就可以在子模块进行复位的同时，通过Isolation Cell将子模块的输出mask掉，便可以保证RDC的问题不会向子模块外面传播。

也就是说，本申请提出的复位方法，充分利用了子模块之间的第一隔离元件Isolation Cell，可以在复位处理的同时mask子模块的输出，从而可以避免对其他子模块的影响和干扰。一方面，只需要将RDC检查拆分成更小的单元去完成检查即可，简化了RDC检查的流程；另一方面，只需要在发生更改的子系统或子模块的范围之内进行RDC检查即可，降低了RDC检查的复杂度；再一方面，可以同时对不同的子模块进行复位处理和子模块的输出的mask，减少了RDC检查的处理时间。

本申请实施例提供了一种应用于设置有SOC芯片的终端设备中的复位方法，SOC芯片包括至少两个子模块，至少两个子模块中的每一个子模块对应设置一个或门电路，或门电路用于复位信号的隔离，方法包括：获取复位信号；响应于复位信号，对第一子模块进行复位处理，并且通过第一子模块对应的第一或门电路控制第一子模块的输出的掩码处理；其中，第一子模块为至少两个子模块中的、复位信号对应的至少一个子模块；第一或门电路为第一子模块对应的至少一个或门电路。也就是说，在本申请的实施例中，在获取复位信号之后，在利用复位信号对SOC芯片中的子模块进行复位处理的同时，还可以通过对应的或门电路控制子模块的输出的掩码处理，禁止使复位信号所造成的子模块的输出改变传输至其他子模块。从而能够有效地解决复位处理产生的影响，进而可以在RDC检查时，简化流程，降低复杂度，大大缩短处理时间，提升效率。

基于上述实施例，在本申请的再一实施例中，终端设备可以通过充分利用子模块之间的第一隔离元件在复位处理的同时mask子模块的输出，避免了复位信号对其他子模块的影响和干扰。为了防止复位信号在mask输出前已经被传输至其他子模块，需要进一步实现对复位处理的精准控制。

图12为复位和掩码之间的时序关系，如图12所示，最然使用了复位当源头去掩码(mask)掉所有的子系统或子模块输出，但是如果虚线1的掩码路径比虚线2的复位路径延迟更晚，就有可能造成来不及mask的问题，如此便不能解决复位信号对其他子模块的影响和干扰的问题。为了解决上述问题，终端设备在响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理时，需要对复位处理和掩码处理先后顺序进行精准的控制，以确保复位信号所造成的子模块的输出改变一定能够被mask电路控制在该子模块之内，不被传输至其他子模块。

进一步地，在本申请的实施例中，终端设备在响应于所述复位信号，对第一子模块进行复位处理，同时通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理时，可以在通过所述第一或门电路控制所述第一子模块的输出完成掩码处理之后，基于所述复位信号对所述第一子模块进行复位处理。即终端设备可以选择先完成对第一子模块的输出的掩码处理，然后再进行第一子模块的复位处理。

可选地，在本申请的实施例中，终端设备在响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理时，可以实时获取所述隔离单元对应的状态信号；若所述状态信息指示已完成掩码处理，则基于所述复位信号对所述第一子模块进行复位处理。

可以理解的是，在本申请的实施例中，为了确保在完成对第一子模块的输出的掩码处理之后再进行第一子模块的复位处理，终端设备可以对隔离单元对应的状态信息进行实时获取，其中，状态信号可以指示是否已经mask掉第一子模块的输出。如果获取的第一隔离元件的状态信号指示已经完成掩码处理，即已经mask掉第一子模块的输出，那么终端设备再基于复位信号执行第一子模块的复位处理，从而可以确保复位信号所造成的子模块的输出改变不被传输至其他子模块。

也就是说，在本申请的实施例中，终端设备可以使用软件方案执行时序的控制，从而可以实现对复位处理和掩码处理先后顺序进行精准的控制。

示例性的，在本申请中，图13为复位处理和掩码处理的时序控制的示意图一，如图13所示，为了确保复位信号所造成的子模块的输出改变可以通过掩码处理不传输至其他子模块，可以选择将分别传输中子模块中和或门电路的两路复位信号拆开，利用中央处理器(Central Processing Unit，CPU)，分别采用软件的方式来保证这两路信号的先后顺序。如果避免后端的延迟可能长到超过设计预期，也可以把ISO后的信号拉回来当作软件观测的信号，在确定已经完成mask处理之后，再把复位拉起来，这样就能保证复位处理和掩码处理的顺序跟设计是一致的。

进一步地，在本申请的实施例中，终端中的SOC芯片还可以设置有时序控制器，其中，时序控制器可以用于对信号传输的时序进行控制。

相应地，在本申请的实施例中，终端在响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理时，可以通过所述时序控制器控制所述复位信号传输至所述第一子模块和所述第一或门电路的顺序，以在所述第一子模块的输出的掩码处理之后，对所述第一子模块进行复位处理。即终端设备可以利用配置的时序控制器来对复位信号传输至第一子模块和第一或门电路的顺序进行控制，进而能够选择先完成对第一子模块的输出的掩码处理，然后再进行第一子模块的复位处理。

也就是说，在本申请的实施例中，终端设备可以使用硬件方案执行时序的控制，从而可以实现对复位处理和掩码处理先后顺序进行精准的控制。

可以理解的是，在本申请的实施例中，对于一些需要控制功耗的场景，如刚上电的时候，可以选择使用硬件方案来控制复位处理和掩码处理的执行顺序，以尽可能的节省功率。

示例性的，在本申请中，图14为复位处理和掩码处理的时序控制的示意图二，如图14所示，为了确保复位信号所造成的子模块的输出改变可以通过掩码处理不传输至其他子模块，可以选择利用时序控制器来控制传输至子模块和或门电路的两路复位信号的先后顺序，从而实现对复位处理和掩码处理的顺序的精准控制。

进一步地，在本申请的实施例中，终端在响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理时，可以先获取所述第一子模块对应的时钟信号；其中，该时钟信号用于延时所述第一子模块的复位处理；接着，终端可以通过所述时钟信号控制所述复位信号传输至所述第一子模块和所述第一或门电路的顺序，以在所述第一子模块的输出的掩码处理之后，对所述第一子模块进行复位处理。即终端设备可以利用获取的时钟信号来对复位信号传输至第一子模块和第一或门电路的顺序进行控制，进而能够选择先完成对第一子模块的输出的掩码处理，然后再进行第一子模块的复位处理。

也就是说，在本申请的实施例中，终端设备可以使用时钟方案执行时序的控制，从而可以实现对复位处理和掩码处理先后顺序进行精准的控制。

可以理解的是，在本申请的实施例中，如果允许有个常开(always on)的时钟，终端也可以选择使用always on时钟来做对复位处理的时序进行延迟。

示例性的，在本申请中，图15为复位处理和掩码处理的时序控制的示意图三，如图15所示，为了确保复位信号所造成的子模块的输出改变可以通过掩码处理不传输至其他子模块，可以选择利用always on的时钟(clk_aon)来控制传输至子模块和或门电路的两路复位信号的先后顺序。其中，在使用时钟信号后，需要确保造成的复位信号传输至子模块的延迟大于复位信号传输至或门电路的延时，因此，在通过时钟信号执行时序的控制之前，终端需要再对该电路设计进行静态时序分析的检查，从而实现对复位处理和掩码处理的顺序的精准控制。

进一步地，在本申请的实施例中，终端中的SOC芯片还可以设置有第二隔离元件且所述第一子模块对应的所述或门电路的输出端与所述第二隔离元件的输入端连接，其中，第二隔离元件可以用于对信号传输的时序进行控制，第二隔离元件可以为隔离单元Isolation Cell。

相应地，在本申请的实施例中，终端在响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理时，可以将所述第二隔离元件输出的反馈信号输入至所述第一子模块，以在所述第一子模块的输出的掩码处理之后，对所述第一子模块进行复位处理。即终端设备可以利用配置的第二隔离元件对传输至第一子模块的复位信号进行反馈处理，实现对该路复位信号的延迟。

具体地，在本申请的实施例中，通过第二隔离元件的设置，复位信号不再直接传输至第一子模块，而是先传输至第二隔离元件，然后将第二隔离元件输出的反馈信号传输至第一子模块，再基于该反馈信号复位第一子模块，从而实现对复位信号传输至第一子模块和第一或门电路的顺序进行控制，进而能够选择先完成对第一子模块的输出的掩码处理，然后再进行第一子模块的复位处理。

也就是说，在本申请的实施例中，终端设备可以使用反馈方案执行时序的控制，从而可以实现对复位处理和掩码处理先后顺序进行精准的控制。

可以理解的是，在本申请的实施例中，对于一些需要控制功耗的场景，如极致省电模式，或是系统场景的需求下，即使无法使用always on时钟来做延迟，也可以选择使用反馈方案来控制复位处理和掩码处理的执行顺序。

示例性的，在本申请中，图16为复位处理和掩码处理的时序控制的示意图四，如图16所示，为了确保复位信号所造成的子模块的输出改变可以通过掩码处理不传输至其他子模块，可以选择额外使用一个Isolation Cell，将或门电路输出的信号输入至该新增的Isolation Cell，并将其输出的反馈信号当作原本的复位信号输入至子模块，这样反馈回来的复位信号的输入，能够保证复位处理的执行顺序在mask处理的执行顺序之后，即利用反馈信号可以实现对传输至子模块和或门电路的两路复位信号的先后顺序的控制。

需要说明的是，在本申请的实施例中，为了确保对复位处理和掩码处理的顺序的精准控制，新增的Isolation Cell可以布局(placement)在该子模块对应的其他元器件的位置的附近。

进一步地，在本申请的实施例中，上述基于软件进行时序控制、基于硬件进行时序控制、基于时钟进行时序控制、基于反馈进行时序控制的多种复位方法，终端在进行复位处理时，可以选择使用其中一种方法来控制复位处理和掩码处理的执行顺序，也可以选择其中的任意多种方法相结合来控制复位处理和掩码处理的执行顺序。本申请不进行具体限定。

示例性的，在本申请的实施例中，图17为复位处理和掩码处理的时序控制的示意图五，如图17所示，在进行复位处理时，终端可以选择同时使用基于软件进行时序控制、基于硬件进行时序控制、基于时钟进行时序控制、基于反馈进行时序控制这几种方法对复位处理和掩码处理的执行顺序进行控制。例如，对于子模块2的复位，使用时钟进行复位处理和掩码处理的执行顺序的控制，对于子模块3的复位，使用反馈进行复位处理和掩码处理的执行顺序的控制，对于子模块4的复位，使用软件进行复位处理和掩码处理的执行顺序的控制，对于子模块5的复位，使用硬件进行复位处理和掩码处理的执行顺序的控制，从而确保在完成对子模块的输出的掩码处理之后再进行子模块的复位处理。

本申请实施例提供了一种应用于设置有SOC芯片的终端设备中的复位方法，SOC芯片包括至少两个子模块，至少两个子模块中的每一个子模块对应设置一个或门电路，或门电路用于复位信号的隔离，方法包括：获取复位信号；响应于复位信号，对第一子模块进行复位处理，并且通过第一子模块对应的第一或门电路控制第一子模块的输出的掩码处理；其中，第一子模块为至少两个子模块中的、复位信号对应的至少一个子模块；第一或门电路为第一子模块对应的至少一个或门电路。也就是说，在本申请的实施例中，在获取复位信号之后，在利用复位信号对SOC芯片中的子模块进行复位处理的同时，还可以通过对应的或门电路控制子模块的输出的掩码处理，禁止使复位信号所造成的子模块的输出改变传输至其他子模块。从而能够有效地解决复位处理产生的影响，进而可以在RDC检查时，简化流程，降低复杂度，大大缩短处理时间，提升效率。

基于上述实施例，在本申请的另一实施例中，图18为终端设备的组成结构示意图一，如图18示，本申请实施例提出的终端设备10可以包括获取单元11，处理单元12，

所述获取单元11，用于获取复位信号；

所述处理单元12，用于响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理；其中，所述第一子模块为所述至少两个子模块中的、所述复位信号对应的至少一个子模块；所述第一或门电路为所述第一子模块对应的至少一个或门电路。

进一步地，在本申请的实施例中，对于所述至少两个子模块中的每一个子模块，复位信号的输出端与对应的或门电路的一个输入端连接，所述或门电路的输出端与第一隔离元件的输入端连接。

进一步地，在本申请的实施例中，上下电控制信号的输出端与所述或门电路的另一个输入端连接。

进一步地，在本申请的实施例中，所述处理单元12，具体用于在所述复位信号输入至所述第一或门电路之后，所述第一或门电路输出控制信号，控制所述第一隔离元件对所述第一子模块的输出进行掩码处理。

进一步地，在本申请的实施例中，所述处理单元12，还具体用于在通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理之后，基于所述复位信号对所述第一子模块进行复位处理。

进一步地，在本申请的实施例中，所述处理单元12，还具体用于实时获取所述隔离单元对应的状态信号；若所述状态信息指示已完成掩码处理，则基于所述复位信号对所述第一子模块进行复位处理。

进一步地，在本申请的实施例中，所述SOC芯片包括时序控制器，所述处理单元12，还具体用于通过所述时序控制器控制所述复位信号传输至所述第一子模块和所述第一或门电路的顺序，以在所述第一子模块的输出的掩码处理之后，对所述第一子模块进行复位处理。

进一步地，在本申请的实施例中，所述处理单元12，还具体用于获取所述第一子模块对应的时钟信号；通过所述时钟信号控制所述复位信号传输至所述第一子模块和所述第一或门电路的顺序，以在所述第一子模块的输出的掩码处理之后，对所述第一子模块进行复位处理。

进一步地，在本申请的实施例中，所述SOC芯片包括第二隔离元件，所述第一子模块对应的所述或门电路的输出端与所述第二隔离元件的输入端连接，所述处理单元12，还具体用于将所述第二隔离元件输出的反馈信号输入至所述第一子模块，以在所述第一子模块的输出的掩码处理之后，对所述第一子模块进行复位处理。

在本申请的实施例中，进一步地，图19为终端设备的组成结构示意图二，如图19所示，本申请实施例提出的终端设备10还可以包括处理器13、存储有处理器13可执行指令的存储器14，进一步地，终端设备10还可以包括通信接口15，和用于连接处理器13、存储器14以及通信接口15的总线16。

在本申请的实施例中，上述处理器13可以为特定用途集成电路(ApplicationSpecific Integrated Circuit，ASIC)、数字信号处理器(Digital Signal Processor，DSP)、数字信号处理装置(Digital Signal Processing Device，DSPD)、可编程逻辑装置(ProgRAMmable Logic Device，PLD)、现场可编程门阵列(Field ProgRAMmable GateArray，FPGA)、中央处理器(Central Processing Unit，CPU)、控制器、微控制器、微处理器中的至少一种。可以理解地，对于不同的设备，用于实现上述处理器功能的电子器件还可以为其它，本申请实施例不作具体限定。终端设备10还可以包括存储器14，该存储器14可以与处理器13连接，其中，存储器14用于存储可执行程序代码，该程序代码包括计算机操作指令，存储器14可能包含高速RAM存储器，也可能还包括非易失性存储器，例如，至少两个磁盘存储器。

在本申请的实施例中，总线16用于连接通信接口15、处理器13以及存储器14以及这些器件之间的相互通信。

在本申请的实施例中，存储器14，用于存储指令和数据。

进一步地，在本申请的实施例中，上述处理器13，用于获取复位信号；响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理；其中，所述第一子模块为所述至少两个子模块中的、所述复位信号对应的至少一个子模块；所述第一或门电路为所述第一子模块对应的至少一个或门电路。

在实际应用中，上述存储器14可以是易失性存储器(volatile memory)，例如随机存取存储器(Random-Access Memory，RAM)；或者非易失性存储器(non-volatile memory)，例如只读存储器(Read-Only Memory，ROM)，快闪存储器(flash memory)，硬盘(Hard DiskDrive，HDD)或固态硬盘(Solid-State Drive，SSD)；或者上述种类的存储器的组合，并向处理器13提供指令和数据。

另外，在本实施例中的各功能模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时，可以存储在一个计算机可读取存储介质中，基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或processor(处理器)执行本实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本申请实施例提供了一种终端设备，该终端设备中设置有SOC芯片，SOC芯片包括至少两个子模块，至少两个子模块中的每一个子模块对应设置一个或门电路，或门电路用于复位信号的隔离，方法包括：获取复位信号；响应于复位信号，对第一子模块进行复位处理，并且通过第一子模块对应的第一或门电路控制第一子模块的输出的掩码处理；其中，第一子模块为至少两个子模块中的、复位信号对应的至少一个子模块；第一或门电路为第一子模块对应的至少一个或门电路。也就是说，在本申请的实施例中，在获取复位信号之后，在利用复位信号对SOC芯片中的子模块进行复位处理的同时，还可以通过对应的或门电路控制子模块的输出的掩码处理，禁止使复位信号所造成的子模块的输出改变传输至其他子模块。从而能够有效地解决复位处理产生的影响，进而可以在RDC检查时，简化流程，降低复杂度，大大缩短处理时间，提升效率。

本申请实施例提供一种芯片，其包括处理器和接口，所述处理器通过接口获取程序指令，所述处理器用于运行所述程序指令，实现如上所述的复位方法。具体地，所述复位方法，包括以下步骤：

获取复位信号；

响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理；其中，所述第一子模块为所述至少两个子模块中的、所述复位信号对应的至少一个子模块；所述第一或门电路为所述第一子模块对应的至少一个或门电路。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的实现流程示意图和/或方框图来描述的。应理解可由计算机程序指令实现流程示意图和/或方框图中的每一流程和/或方框、以及实现流程示意图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在实现流程示意图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在实现流程示意图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在实现流程示意图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。

Claims (12)

1.一种应用于设置有SOC芯片的终端设备中的复位方法，其特征在于，所述SOC芯片包括至少两个子模块，所述至少两个子模块中的每一个子模块对应设置一个或门电路，所述或门电路用于复位信号的隔离，所述方法包括：

获取复位信号；

响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理；其中，所述第一子模块为所述至少两个子模块中的、所述复位信号对应的至少一个子模块；所述第一或门电路为所述第一子模块对应的至少一个或门电路。

2.根据权利要求1所述的方法，其特征在于，

对于所述至少两个子模块中的每一个子模块，复位信号的输出端与对应的或门电路的一个输入端连接，所述或门电路的输出端与第一隔离元件的输入端连接。

3.根据权利要求2所述的方法，其特征在于，

上下电控制信号的输出端与所述或门电路的另一个输入端连接。

4.根据权利要求2所述的方法，其特征在于，所述通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理，包括：

在所述复位信号输入至所述第一或门电路之后，所述第一或门电路输出控制信号，控制所述第一隔离元件对所述第一子模块的输出进行掩码处理。

5.根据权利要求2所述的方法，其特征在于，所述响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理，包括：

在通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理之后，基于所述复位信号对所述第一子模块进行复位处理。

6.根据权利要求4所述的方法，其特征在于，所述响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理，包括：

实时获取所述隔离单元对应的状态信号；

若所述状态信息指示已完成掩码处理，则基于所述复位信号对所述第一子模块进行复位处理。

7.根据权利要求4所述的方法，其特征在于，所述SOC芯片包括时序控制器，所述响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理，包括：

通过所述时序控制器控制所述复位信号传输至所述第一子模块和所述第一或门电路的顺序，以在所述第一子模块的输出的掩码处理之后，对所述第一子模块进行复位处理。

8.根据权利要求4所述的方法，其特征在于，所述响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理，包括：

获取所述第一子模块对应的时钟信号；

通过所述时钟信号控制所述复位信号传输至所述第一子模块和所述第一或门电路的顺序，以在所述第一子模块的输出的掩码处理之后，对所述第一子模块进行复位处理。

9.根据权利要求4所述的方法，其特征在于，所述SOC芯片包括第二隔离元件，所述第一子模块对应的所述或门电路的输出端与所述第二隔离元件的输入端连接，所述响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理，包括：

将所述第二隔离元件输出的反馈信号输入至所述第一子模块，以在所述第一子模块的输出的掩码处理之后，对所述第一子模块进行复位处理。

10.一种终端设备，其特征在于，所述终端设备设置有SOC芯片，所述SOC芯片包括至少两个子模块，所述至少两个子模块中的每一个子模块对应设置一个或门电路，所述或门电路用于复位信号的隔离，所述终端设备包括：获取单元，处理单元，

所述获取单元，用于获取复位信号；

所述处理单元，用于响应于所述复位信号，对第一子模块进行复位处理，并且通过所述第一子模块对应的第一或门电路控制所述第一子模块的输出的掩码处理；其中，所述第一子模块为所述至少两个子模块中的、所述复位信号对应的至少一个子模块；所述第一或门电路为所述第一子模块对应的至少一个或门电路。

11.一种终端设备，其特征在于，所述终端设备包括处理器、存储有所述处理器可执行指令的存储器，当所述指令被所述处理器执行时，实现如权利要求1-9任一项所述的方法。

12.一种芯片，其特征在于，所述芯片包括处理器和接口，所述处理器通过所述接口获取程序指令，所述处理器用于运行所述程序指令，以执行如权利要求1-9任一项所述的方法。

Images