CN106066453A - 串行线调试桥 - Google Patents
串行线调试桥 Download PDFInfo
- Publication number
- CN106066453A CN106066453A CN201610250250.XA CN201610250250A CN106066453A CN 106066453 A CN106066453 A CN 106066453A CN 201610250250 A CN201610250250 A CN 201610250250A CN 106066453 A CN106066453 A CN 106066453A
- Authority
- CN
- China
- Prior art keywords
- circuit
- external
- control circuitry
- dib
- debugger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Computer Networks & Wireless Communication (AREA)
- Environmental & Geological Engineering (AREA)
Abstract
本申请涉及串行线调试桥。提供了具有用于与调试器对接的桥的集成电路(IC)和操作其的方法。在一种实施例中,IC包括调试控制电路和在其上实现的调试接口模块(DIB)。该DIB耦接到调试控制电路。该IC还包括用于调试器的接口和多个用于外部电路的接口,每个接口耦接到调试控制电路。调试控制电路可以用作通过接口中的对应接口将外部调试器耦接到DIB或耦接到与IC耦接的外部电路的桥。调试控制电路可以建立调试器和外部电路中的一个外部电路之间的连接。调试器和外部电路之间的通信可以在绕过DIB的同时进行。
Description
技术领域
本公开针对集成电路,并且更具体地针对提供对集成电路的调试访问。
背景技术
边界扫描测试最初被开发,以用于在没有其它方法探测集成电路(IC)和印刷电路板(PCB)之间的连接的情况下测试它们之间的连接。边界扫描基于联合测试行动组(JTAG)规范,该规范还被称为电气与电子工程师学会(IEEE)标准1149.1。具体地,IEEE1149.1标准提供用于提供对IC的引脚的访问以确定正确连接的存在的机制。
虽然IEEE 1149.1标准最初被开发以用于边界扫描,但是其用途已扩展到其它领域。例如,现在使用JTAG端口来获得对IC的访问以用于在开发阶段进行调试。例如,当在新的设计中进行系统软件的测试时,可以使用JTAG控制器来访问IC的部分。
由于一些IC限制了可以专门用来支持测试和调试的引脚数,因此开发了串行线调试(SWD)接口。SWD接口是只利用两个引脚但提供对内部调试接口模块的访问的接口。尽管引脚数较少,但是SWD接口可以提供与较大引脚数的JTAG接口等效的功能。
发明内容
提供了具有用于与调试器对接的桥的集成电路(IC)和操作其的方法。在一种实施例中,IC包括调试控制电路和在其上实现的调试接口模块(DIB)。该DIB耦接到调试控制电路。该IC还包括用于调试器的接口和多个用于外部电路的接口,每个接口耦接到调试控制电路。调试控制电路可以用作通过对应接口中的一个接口将外部调试器耦接到DIB或耦接到与IC耦接的外部电路的桥。可以使用调试控制电路来建立调试器和外部电路中的一个外部电路之间的连接。在该连接已建立之后,后续的通信可以在绕过DIB的同时进行。
在一种实施例中,可以使得外部调试器和经由接口耦接到调试控制电路的外部电路之间的连接在不影响其它连接的情况下在线或者离线。例如,调试器可以连接到第一外部电路和第二外部电路并且与其通信。第一外部电路可以在不影响调试器和第二外部电路之间的连接或者任何其它连接(例如,经由调试控制电路在调试器和DIB之间的连接)的情况下被断电(从而切断第一外部电路与调试器的连接)。
在一种实施例中,DIB可以处于与调试控制电路不同的电源域,其中DIB是可电源门控的(power gate-able)。调试器和一个或多个外部电路之间的连接可以通过调试控制电路来建立。此后,即使DIB被断电,通信也可以绕过DIB。
附图说明
以下详细描述参考附图,现在简要描述附图。
图1是具有被配置为耦接到外部调试器的SoC的系统的一种实施例的框图。
图2是可以在图1的系统中实现的SoC的一种实施例的框图。
图3是示出用于操作被配置为提供调试器和多个外部电路之间的桥接功能的电路的方法的一种实施例的流程图。
图4是示例性系统的一种实施例的框图。
虽然所公开的主题易于具有各种修改和替代形式,但是其具体实施例在附图中以示例的方式被示出并且将在本文中被详细描述。但是应当理解的是,附图以及对其的详细描述不意图将主题限定到所公开的特定形式,而与此相反,本发明要涵盖落入由所附权利要求限定的所公开主题的精神和范围内的所有修改、等效物和替代方案。本文所使用的标题仅用于组织目的,并且不意味着用来限制本描述的范围。如贯穿本申请所使用的那样,词“可以”以许可的意义(即,意味着有可能)而不是以强制的意义(即,意味着必须)被使用。类似地,词“包括”及其各种形式意味着包括但不限于。
各种单元、电路或其它组件可以被描述为“被配置为”执行一个或多个任务。在这样的上下文中,“被配置为”是通常意味着“具有”在操作期间执行一个或多个任务的“电路系统”的结构的广义阐述。因此,即使在单元/电路/组件当前没有接通时,单元/电路/组件也可以被配置为执行任务。一般而言,构成对应于“被配置为”的结构的电路系统可以包括硬件电路和/或存储用于实现操作的可执行的程序指令的存储器。存储器可以包括诸如静态或动态随机存取存储器之类的易失性存储器和/或诸如光学盘存储装置或磁性盘存储装置、闪速存储器、可编程只读存储器等之类的非易失性存储器。类似地,为了描述的方便,各种单元/电路/组件可以被描述为执行一个或多个任务。这样描述应当被解释为包括短语“被配置为”。对被配置为执行一个或多个任务的单元/电路/组件的阐述明确地不意图对那个单元/电路/组件援引35U.S.C.§112段(f)的解释。
具体实施方式
图1是示出具有配置为耦接到外部调试器的SoC的系统的一种实施例的框图。在示出的实施例中,系统5包括IC 10,它是SoC。系统5还包括多个外部电路,其中包括无线电芯片22、音频芯片24、NAND芯片28和至少一个其它芯片26。无线电芯片22可以是被配置为既发送又接收无线电通信的无线电收发器。NAND芯片28可以包括NAND闪速存储器和支持对其读取访问和写入访问的各种电路系统。其它芯片26可以是任何其它类型的外围芯片,诸如显示支持芯片、或者用于支持特定类型的总线接口(例如,通用串行总线或USB)的芯片。
在示出的实施例中的IC 10包括始终接通处理器(AOP)15和调试接口模块(DIB)14。AOP 15和DIB 14在不同的电源域中实现。AOP 15可以在IC 10自身接收电力的所有时间都保持通电的电源域中实现。相反,其中实现DIB 14的电源域是可以被电源门控的IC10上的一个或多个电源域中的一个,即,即使IC 10以其它方式接收电力,电源域的电源也可以被切断。这可以允许DIB 14(以及电源门控域中的其它电路系统)被置于睡眠模式。如将在下面解释的那样,调试器11和上述各种外部电路中的任何一个外部电路之间的通信一旦被建立,就可以绕过DIB 14,包括DIB 14断电的那些时间。
在示出的实施例中的AOP 15包括调试控制电路20。在由调试控制电路20提供的功能中包括控制与调试有关的各种操作。调试可以在硬件设计阶段执行,以测试IC 10的硬件功能以及定位可能存在的任何错误。还可以执行调试来确保软件在系统上正确地执行并且找到可能存在的任何软件故障(bug)。
可以由调试控制电路20执行的另一个功能是充当外部调试器11和DIB 14之间的桥,并且还充当在调试器11和在图中示出的各种外部电路(芯片)之间的桥。通过充当桥,调试控制电路20可以允许调试器11和各种外部电路之间的通信在它们初始建立之后绕过DIB14。
在示出的实施例中的调试控制电路20可以经由调试接口33耦接到外部调试器11。调试器11可以用于将测试激励输入到如这里所示的系统5的各个组件中,以及用于接收数据以供分析。通过调试控制电路20和DIB 14,调试器11可以获得对IC 10内的其它功能性电路的访问。调试器11还可以经由调试控制电路20,经由外部接口34获得对其它外部电路内的功能单元的访问。
可以使用各种类型的接口协议来实现调试器接口33和外部接口34。在一种实施例中,这些接口可以被实现为双线接口(2WI)。如其名字所表示的那样,2WI接口只利用两个引脚。第一引脚用来传送测试模式选择(2WIIO)信号,而第二引脚用来传送测试时钟(2WICLK)信号。调试控制电路20可以将公共的2WICLK信号传送到DIB 14和在图中示出的每个外部电路。此外,调试控制电路20可以促进经由单独和独立版本的2WIIO信号(例如,2WIIO1,2WIIO2等)的往返DIB 14以及各种外部电路的通信。
当要在调试器11和另一设备(DIB 14或任何外部电路,诸如无线电芯片22)之间建立通信时,连接的初始配置可以由调试控制电路20执行。在调试器11和一个外部电路之间的通信期间,DIB 14可以被绕过。因此,与其中DIB涉及调试器和其它设备(芯片内部的和外部的设备)之间的所有通信的现有技术实施例相比,这里给出的、操作为桥的调试控制电路20使得在不需要涉及DIB 14的情况下在调试器11和其它设备之间能够进行通信。
如上所示,DIB 14和调试控制电路20在分离的电源域中实现。同样如上所示,即使DIB 14断电,调试控制电路20仍然可以充当调试器11和每个外部电路(例如,无线电芯片22、音频芯片24等)之间的桥。即,除了在DIB 14通电时在调试器11和外部电路之间的通信期间能够绕过DIB 14之外,一旦被建立,通信还可以在DIB 14被断电的情况下继续。通常而言,任何设备(DIB或外部电路)的电源状态可以在操作期间改变,而不影响调试器和任何其它设备之间的通信。例如,在调试器11和任何外部电路之间建立的通信可以在绕过DIB 14的同时进行并且即使DIB 14随后断电,该通信还可以继续。
此外,一些外部电路还可以在调试器11和其它外部电路之间的通信期间被断电。例如,即使DIB 14和每个其余外部电路(例如,音频芯片24等)被断电,调试控制电路20可以促进调试器11和无线电芯片22之间的通信。这与在其中所有调试器通信通过DIB进行路由和/或其中所有设备都需要通电的现有技术实施例形成对比。此外,各种外部电路可以在建立通信之后被断电,而不会影响其它连接。例如,考虑其中调试器11通过建立的连接与无线电芯片22和音频芯片24通信的情形。在通信已经开始之后的某个时间,音频芯片24可以断电。但是,调试器11和无线电芯片22的连接可以继续操作,而不受音频芯片24的状态的变化的影响,其中通信在绕过DIB 14的同时通过调试控制电路20继续进行。这与其中对一个连接的电源状态的改变不能在不影响其它连接的情况下进行的现有技术实施例形成对比。在这样的现有技术实施例中,这种状态的改变将需要重新建立每个其余的连接。因此,调试控制电路20的存在提供了现有技术实施例中没有的灵活性。
图2是可以在图1的系统中实现的SoC的一种实施例的框图。在示出的实施例中,IC 10包括四个不同的电源域。电源域#1包括DIB 14和功能单元16。电源域#2包括AOP 15,具有在其中实现的调试控制电路20和电源管理电路25。电源域#2是在这个IC 10的实施例中唯一不是可电源门控的电源域,并且因此其中的电路系统在IC 10经由Vdd2接收电力的任何时间保持通电。电源域#3包括功能单元17,而电源域#4包括功能单元18。这些功能单元可以包括执行IC 10的操作的各种电路系统。这些单元可以包括但不限于处理器核、图形处理器、I/O电路等等。
如上所示,电源管理电路25被包括作为AOP 15的一部分。在由电源管理电路25执行的功能中包括控制是否给电源域#1、#3和#4中的电路提供电力。在一些实施例中,电源管理电路25可以监视在这些其它电源域中的功能单元以获得空闲或一般的活动水平的指示。其中从这些电源域内的电路系统向电源管理电路25提供指示的实施例也是可能和可预期的。如果电源管理电路25或者通过接收到的指示或者根据其自己的监视确定电源域内的电路系统是空闲的,则它可以停用相应的电源开关,以切断电路系统的电源(即,将电路系统置于“睡眠模式”)。每个电源域包括可以被停用以切断那个域内的电路系统的电源的至少一个电源开关(例如,在电源域#1中的S1)。
不考虑与其它电源域的当前电源状态(活动或睡眠模式),调试控制电路20可以继续支持与外部调试器11以及与诸如在图1中示出的外部芯片之类的外部电路的通信。这在调试器11和外部电路之间已经建立通信链路或连接之后适用,并且即使DIB 14在建立连接之后被断电,这也可以保持适用。
图3是示出用于操作被配置为提供调试器和多个外部电路之间的桥接功能的电路的方法的一种实施例的流程图。图3所示出的方法300可以利用以上参考图1和2所讨论的硬件的各种实施例来执行。也可能和可以预期的是,方法300可以由本文中没有明确讨论的硬件实施例执行。
方法300开始于进行调试控制电路和IC的DIB以及IC外部的一个或多个电路之间的通信(方框305)。调试控制电路可以充当外部调试器和DIB之间的桥,并且因此促进它们之间的通信。在操作期间的某些点处,DIB可以是不活动的,并且因此不涉及与调试控制电路的任何通信。在这些情况下,DIB可以被绕过(方框315,是)。在绕过DIB的操作期间,仍然可以在DIB和IC外部的电路之间进行通信(方框315)。外部电路可以是其它的IC,诸如无线电芯片、音频芯片、或耦接到其中实现DIB和调试控制电路的IC的任何其它芯片。当不活动时,DIB可以被置于睡眠模式中(例如,时钟门控,并且在一些情况下也是电源门控)。
如果DIB没有被绕过(方框310,否),则与调试控制电路的通信可以继续(方框305)。外部电路和调试控制电路之间的通信还可以与调试控制电路和DIB之间的通信同时进行。
如果DIB当前被绕过但是要恢复通信(方框320,是),则该方法可以返回到方框305。这可以包括如果DIB已经是电源门控和/或时钟门控的,则使DIB从睡眠状态醒来。否则,如果DIB可以继续被绕过(方框320,否),则该方法可以返回到方框315,其中调试控制电路和外部电路中的一个或多个外部电路之间的通信继续。
上述方法和装置的各种实施例可以提供与先前实施例相比的某些优点。例如,在利用具有SWD接口的调试访问端口(DAP)的先前实施例中,包括DAP的所有设备必须保持通电。因此,在这样的实施例中,当DAP处于睡眠模式时,与外部设备的通信是不可能的。作为对比,参考图1-3所讨论的各种方法和装置实施例可以允许在即使DIB本身断电或以其它方式不活动的情况下具有调试控制电路的IC和DIB之间的通信。此外,调试器不需要单独地连接每个外部电路,而是可以通过调试控制电路连接到每个外部电路。第三,外部设备可以在操作期间的任何时间被通电和/或断电,而不考虑DIB的状态。
下面转到图4,示出了系统150的一种实施例的框图。在示出的实施例中,系统150包括耦接到外部存储器158的集成电路10的至少一个实例。集成电路10耦接到一个或多个外围设备154和外部存储器158。还提供了供电电源156,它向集成电路10提供供电电压以及向存储器158和/或外围设备154提供一个或多个供电电压。在一些实施例中,可以包括集成电路10的多于一个的实例(还可以包括多于一个的外部存储器158)。
依赖于系统150的类型,外围设备154可以包括任何期望的电路系统。例如,在一种实施例中,系统150可以是移动设备(例如,个人数字助理(PDA)、智能电话等)并且外围设备154可以包括用于各种类型的无线通信(诸如WiFi、蓝牙、蜂窝、全球定位系统等)的设备。外围设备154还可以包括附加的存储装置,包括RAM存储装置、固态存储装置或盘存储装置。外围设备154可以包括用户接口设备,诸如包括触摸显示屏或多点触摸显示屏的显示屏、键盘或其它输入设备、麦克风、扬声器等。在其它实施例中,系统150可以是任何类型的计算系统(例如,台式个人计算机、膝上型计算机、工作站、平板等)。
外部存储器158可以包括任何类型的存储器。例如,外部存储器158可以是SRAM、诸如同步DRAM(SDRAM)之类的动态RAM(DRAM)、双倍数据速率(DDR、DDR2、DDR3、LPDDR1、LPDDR2等)SDRAM、RAMBUS DRAM等。外部存储器158可以包括存储器设备安装到其的一个或多个存储器模块,诸如单列直插存储器模块(SIMM),双列直插存储器模块(DIMM)等。
一旦以上公开内容被完全理解,对本领域技术人员来说各种变体和修改就将变得显而易见。以下权利要求旨在被解释为涵盖所有这样的变体和修改。
Claims (20)
1.一种集成电路IC,包括:
调试控制电路;
调试接口模块DIB;
调试器接口,被配置为将所述调试控制电路耦接到外部调试器;以及
多个外部接口,每个外部接口被配置为将所述调试控制电路耦接到多个外部电路中对应的一个外部电路,其中所述调试控制电路被配置为建立所述外部调试器和所述多个外部电路中的至少一个外部电路之间的连接,并且其中在所述调试控制电路建立所述连接之后,所述调试控制电路被配置为在绕过DIB的同时促进所述多个外部电路中的所述至少一个外部电路和所述调试器之间的通信。
2.如权利要求1所述的集成电路,其中DIB处于第一电源域并且其中所述调试器接口和所述调试控制电路处于第二电源域,并且其中IC还包括电源管理电路,其中所述电源管理电路在所述第二电源域中实现,并且其中所述电源管理电路被配置为使包括DIB的所述第一电源域中的电路系统断电。
3.如权利要求2所述的集成电路,其中所述电源管理电路被配置为执行所述第一电源域的电源门控,并且其中所述第二电源域被配置为在集成电路的操作期间保持电力,并且其中所述调试控制电路被配置为在DIB断电之后促进外部电路和所述调试器之间的通信。
4.如权利要求2所述的集成电路,其中所述调试控制电路继续促进所述调试器和所述多个外部电路中所选择的一个外部电路之间的通信,而不考虑DIB或所述多个外部电路中的一个或多个附加外部电路的电源状态的变化。
5.如权利要求1所述的集成电路,其中所述调试控制电路和所述调试器接口在始终接通处理器(always-on processor,AOP)中实现,其中AOP被配置为在集成电路的操作期间保持通电。
6.如权利要求1所述的集成电路,其中所述调试控制电路被配置为接收来自所述外部调试器的第一测试模式选择信号和测试时钟信号。
7.如权利要求6所述的集成电路,其中所述调试控制电路被耦接为通过所述多个外部接口中的每个外部接口将测试时钟信号传送到DIB,并且其中所述调试控制电路还被耦接为通过外部接口中的每个外部接口独立地传送测试模式选择信号的各独立实例。
8.如权利要求1所述的集成电路,其中集成电路包括具有第一电源域和第二电源域的多个电源域,其中除所述第二电源域之外的每个电源域是可电源门控的,并且其中所述调试控制电路被配置为通过与它耦接的外部接口中的每个外部接口进行通信,而不考虑除所述第二电源域之外的其它电源域是否正在接收电力。
9.一种方法,包括:
实现在集成电路IC的第一电源域中的调试控制电路与实现在IC的第二电源域中的调试接口模块DIB进行通信;
所述调试控制电路建立与IC外部的一个或多个电路的连接,其中建立与IC外部的所述一个或多个电路的连接与所述调试控制电路和DIB之间的通信同时进行;以及
在建立与IC外部的所述一个或多个电路的通信之后,所述外部调试器与IC外部的所述一个或多个电路通信,其中外部调试器和IC外部的所述一个或多个电路之间的通信在绕过DIB的同时进行。
10.如权利要求9所述的方法,还包括:所述调试控制电路将公共的测试时钟信号传送到每个外部电路并且将测试模式选择信号的各个实例传送到每个外部电路。
11.如权利要求10所述的方法,还包括:所述调试控制电路向DIB传送公共的测试时钟信号和测试模式信号的各个实例。
12.如权利要求9所述的方法,还包括:
所述第一电源域在IC的操作期间保持通电;
在所述第一电源域中的电源管理电路选择性地切断所述第二电源域的电源和向所述第二电源域提供电力,所述第二电源域包括DIB;以及
继续调试器和IC外部的所述一个或多个电路之间的通信,而不考虑DIB是否通电。
13.如权利要求9所述的方法,还包括:继续调试器和IC外部的电路中的第一个电路之间的通信,而不考虑IC外部的电路中的第二个电路的电源状态的变化。
14.一种系统,包括:
芯片上系统SoC,具有在第一电源域中的调试接口模块DIB和在第二电源域中的始终接通处理器AOP,其中AOP包括耦接为与DIB通信的调试控制电路;
在所述第二电源域中的调试器接口,被配置为将所述调试控制电路耦接到外部调试器;以及
多个外部电路,每个外部电路经由在SoC上实现的多个外部调试接口中的对应外部调试接口耦接到所述调试控制电路;
其中所述调试控制电路被配置为响应于一个或多个对应的请求,建立所述外部调试器和所述多个外部电路中的一个或多个外部电路之间的连接,并且其中在建立所述连接之后,所述调试控制电路被配置为在绕过DIB的同时促进调试器和所述多个外部电路中的所述一个或多个外部电路之间的通信。
15.如权利要求14所述的系统,还包括在所述第二电源域中实现的电源管理电路,其中所述电源管理电路被配置为切断包括DIB的所述第一电源域的电源。
16.如权利要求15所述的系统,其中在包括AOP的所述第二电源域中的电路系统被配置为在IC的操作期间保持通电。
17.如权利要求14所述的系统,其中在建立外部调试器和所述多个外部电路中选择的一个外部电路之间的连接之后,所述调试控制电路继续促进调试器和所述多个外部电路中所选择的一个外部电路之间的通信,而不考虑DIB或所述多个外部电路中的一个或多个其他外部电路的电源状态的变化。
18.如权利要求14所述的系统,其中所述调试控制电路被配置为接收来自外部调试器的第一测试模式选择信号和测试时钟信号。
19.如权利要求18所述的系统,其中所述调试控制电路被耦接为通过所述多个外部接口中的每个外部接口将测试时钟信号传送到所述多个外部电路中对应的每个外部电路,并且其中所述调试控制电路还被耦接为通过所述多个外部调试接口中的每个外部调试接口将测试模式选择信号的各独立实例独立地传送到所述多个外部电路中对应的每个外部电路。
20.如权利要求19所述的系统,其中所述调试控制电路被耦接为在所述第一电源域正在接收电力时将测试时钟信号和测试模式选择信号的各个实例传送到DIB。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/693,116 US9632137B2 (en) | 2015-04-22 | 2015-04-22 | Serial wire debug bridge |
US14/693,116 | 2015-04-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106066453A true CN106066453A (zh) | 2016-11-02 |
CN106066453B CN106066453B (zh) | 2018-11-09 |
Family
ID=57110930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610250250.XA Active CN106066453B (zh) | 2015-04-22 | 2016-04-21 | 串行线调试桥 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9632137B2 (zh) |
KR (1) | KR101788970B1 (zh) |
CN (1) | CN106066453B (zh) |
DE (1) | DE102016206170B4 (zh) |
TW (1) | TWI570550B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108459764A (zh) * | 2017-02-15 | 2018-08-28 | 霍尼韦尔国际公司 | 具有代码调试器的触摸检测器 |
CN110058541A (zh) * | 2018-01-18 | 2019-07-26 | 英飞凌科技奥地利有限公司 | 具有电路内调试器的微控制器系统 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102396448B1 (ko) | 2017-10-19 | 2022-05-11 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
US11256605B2 (en) | 2017-10-19 | 2022-02-22 | Samsung Electronics Co., Ltd. | Nonvolatile memory device |
CN112650665A (zh) * | 2019-10-12 | 2021-04-13 | 深圳市汇顶科技股份有限公司 | 无线调试器及无线调试系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895530B2 (en) * | 2003-01-24 | 2005-05-17 | Freescale Semiconductor, Inc. | Method and apparatus for controlling a data processing system during debug |
CN102419729A (zh) * | 2010-10-26 | 2012-04-18 | 微软公司 | 并行测试执行 |
US20130159776A1 (en) * | 2011-12-16 | 2013-06-20 | Arm Limited | Data processing apparatus and method for identifying debug events |
CN103455419A (zh) * | 2013-08-09 | 2013-12-18 | 北京创毅讯联科技股份有限公司 | 现场可编程门阵列平台及其调试方法 |
CN103748562A (zh) * | 2010-12-23 | 2014-04-23 | 英特尔公司 | 测试、验证和调试架构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI300524B (en) * | 2005-04-13 | 2008-09-01 | Via Tech Inc | System-on-a-chip and test/debug method thereof |
KR20110124617A (ko) | 2010-05-11 | 2011-11-17 | 삼성전자주식회사 | 시스템-온-칩 및 그것의 디버깅 방법 |
US8161328B1 (en) | 2010-05-27 | 2012-04-17 | Western Digital Technologies, Inc. | Debugger interface |
US8601315B2 (en) | 2010-11-01 | 2013-12-03 | Freescale Semiconductor, Inc. | Debugger recovery on exit from low power mode |
US9158661B2 (en) | 2012-02-15 | 2015-10-13 | Apple Inc. | Enhanced debugging for embedded devices |
GB2503882B (en) * | 2012-07-09 | 2014-07-02 | Ultrasoc Technologies Ltd | Debug architecture |
US9329963B2 (en) | 2013-09-16 | 2016-05-03 | Advanced Micro Devices, Inc. | Debug apparatus and methods for dynamically switching power domains |
US20160070634A1 (en) * | 2014-09-05 | 2016-03-10 | Qualcomm Incorporated | System and method for system-on-a-chip subsystem trace extraction and analysis |
-
2015
- 2015-04-22 US US14/693,116 patent/US9632137B2/en active Active
-
2016
- 2016-03-24 TW TW105109262A patent/TWI570550B/zh active
- 2016-04-13 DE DE102016206170.4A patent/DE102016206170B4/de active Active
- 2016-04-21 CN CN201610250250.XA patent/CN106066453B/zh active Active
- 2016-04-22 KR KR1020160049362A patent/KR101788970B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895530B2 (en) * | 2003-01-24 | 2005-05-17 | Freescale Semiconductor, Inc. | Method and apparatus for controlling a data processing system during debug |
CN102419729A (zh) * | 2010-10-26 | 2012-04-18 | 微软公司 | 并行测试执行 |
CN103748562A (zh) * | 2010-12-23 | 2014-04-23 | 英特尔公司 | 测试、验证和调试架构 |
US20130159776A1 (en) * | 2011-12-16 | 2013-06-20 | Arm Limited | Data processing apparatus and method for identifying debug events |
CN103455419A (zh) * | 2013-08-09 | 2013-12-18 | 北京创毅讯联科技股份有限公司 | 现场可编程门阵列平台及其调试方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108459764A (zh) * | 2017-02-15 | 2018-08-28 | 霍尼韦尔国际公司 | 具有代码调试器的触摸检测器 |
CN108459764B (zh) * | 2017-02-15 | 2024-01-23 | 霍尼韦尔国际公司 | 具有代码调试器的触摸检测器 |
CN110058541A (zh) * | 2018-01-18 | 2019-07-26 | 英飞凌科技奥地利有限公司 | 具有电路内调试器的微控制器系统 |
CN110058541B (zh) * | 2018-01-18 | 2023-11-14 | 英飞凌科技奥地利有限公司 | 具有电路内调试器的微控制器系统 |
Also Published As
Publication number | Publication date |
---|---|
US20160313396A1 (en) | 2016-10-27 |
DE102016206170A1 (de) | 2016-10-27 |
DE102016206170B4 (de) | 2022-06-15 |
CN106066453B (zh) | 2018-11-09 |
KR20160125918A (ko) | 2016-11-01 |
KR101788970B1 (ko) | 2017-10-20 |
TWI570550B (zh) | 2017-02-11 |
TW201638783A (zh) | 2016-11-01 |
US9632137B2 (en) | 2017-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106066453A (zh) | 串行线调试桥 | |
US8832615B2 (en) | Method for detecting and debugging design errors in low power IC design | |
KR101545209B1 (ko) | 재설정가능한 테스터에서의 테스트 방법 | |
CN103930878B (zh) | 用于存储器验证的方法、装置及系统 | |
KR20110124617A (ko) | 시스템-온-칩 및 그것의 디버깅 방법 | |
KR20110121357A (ko) | 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템 | |
CN111522745A (zh) | 针对片上系统(soc)的低功率调试架构和系统 | |
KR100462177B1 (ko) | 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러 | |
US10175296B2 (en) | Testing a board assembly using test cards | |
CN103000230A (zh) | 一种非易失性存储器ip核的测试和验证开发系统 | |
US9619011B2 (en) | System on chip for debugging a cluster regardless of power state of the cluster, method of operating the same, and system having the same | |
CN108121842B (zh) | 多处理器系统芯片的低功耗工作方式的验证方法和装置 | |
US9009457B2 (en) | Integrated circuit boot code and fuse storage implemented on interposer-mounted non-volatile memory | |
US20150046763A1 (en) | Apparatus and Method for Controlling Internal Test Controllers | |
US20170110204A1 (en) | Enhanced memory built-in self-test architecture for de-featured memories | |
US20150106636A1 (en) | Data processor and data processing system | |
CN108197063B (zh) | Fpga的spi接口主动串行配置方法及装置 | |
US9672094B1 (en) | Interconnect circuitry fault detection | |
CN204790996U (zh) | 复用总线的cpu和fpga组合电路 | |
US8949756B2 (en) | Debug access with programmable return clock | |
US20070044052A1 (en) | Method of verifying the power off effect of a design entity at register transfer level and method of modeling the power off effect | |
US20140375433A1 (en) | Electronic apparatus and control method thereof | |
CN112534414A (zh) | 软件跟踪消息接收器外围设备 | |
CN114121138B (zh) | 内存电压测试方法、装置、计算设备及系统 | |
US11715544B2 (en) | System and method for low power memory test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |