TW201500752A - 用以控制測試器之半導體檢驗裝置 - Google Patents
用以控制測試器之半導體檢驗裝置 Download PDFInfo
- Publication number
- TW201500752A TW201500752A TW103114420A TW103114420A TW201500752A TW 201500752 A TW201500752 A TW 201500752A TW 103114420 A TW103114420 A TW 103114420A TW 103114420 A TW103114420 A TW 103114420A TW 201500752 A TW201500752 A TW 201500752A
- Authority
- TW
- Taiwan
- Prior art keywords
- command
- checker
- unit
- user program
- transmission mode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本發明旨在提供一種用以控制檢驗器之半導體檢驗裝置。 其中,檢驗器命令產生部(97),根據使用者程式之命令,產生對連接檢驗器之複數元件之端子的檢驗器命令,由命令記憶部(95)記憶。傳送方式設定部(99),根據命令記憶部(95)內之檢驗器命令之個數或使用者程式之命令,設定傳送方式為逐次傳送方式或一併傳送方式其中之一。傳送控制部(98),按照設定之傳送方式,朝檢驗器發送命令記憶部(95)內之檢驗器命令。
Description
本發明係關於半導體檢驗裝置,例如關於控制連接有複數元件之檢驗器之半導體檢驗裝置。
習知技術中,已知一種檢驗半導體元件之半導體檢驗裝置。
例如,日本特開2004-144488號公報之半導體檢驗裝置中,模式特徵抽出部(2)抽出檢驗模式之特徵,模式轉換部(3)考慮抽出之檢驗模式之特徵,與檢驗模式之排序、攪亂碼(scrambled code)一齊輸出。模式記憶體控制部(5)對模式記憶體(4)進行存取,讀取由模式轉換部(3)轉換之檢驗模式,僅將需傳送之部分傳送至檢驗器控制部(6)。檢驗器控制部(6),根據攪亂碼復原讀取之檢驗模式,產生檢驗波形並施加予受檢驗LSI,判斷該受檢驗LSI之良否。
又,包含:日本特開2004-144488號公報之半導體檢驗裝置之習知之半導體檢驗裝置,以逐次傳送方式將命令傳送至檢驗器。亦即,考慮到測定來自受檢驗元件之輸出資料等,將命令逐次傳送至檢驗器,設定檢驗器內部之暫存器。此逐次傳送方式有以下問題:對暫存器傳送命令用之交握(handshake)等需耗費一定時間。
另一方面,一併傳送方式中,可暫時將命令記憶於快取記憶體(cache),藉由模式開始等既定之命令而一併將快取記憶體內部之命令傳送至檢驗器內部之暫存器,而設定暫存器。可以此一併傳送方式傳送之命令,限於可在受檢驗元件內進行自我檢驗等,此為其問題。
其他課題與新穎之特徵,將會由本說明書之記述及附圖明白可知。
本發明之一實施形態之半導體檢驗裝置包含: 傳送方式設定部,根據命令記憶部內之檢驗器命令之個數或使用者程式之命令,設定傳送方式為逐次傳送方式或一併傳送方式其中之一;及 傳送控制部,按照設定之傳送方式,朝檢驗器發送命令記憶部內之檢驗器命令。
依本發明之一實施形態,可高效率地切換逐次傳送方式與一併傳送方式。
以下,使用圖式說明關於本發明之實施形態。 [第1實施形態] 圖1係顯示第1實施形態之半導體檢驗裝置之構成圖。
參照圖1即知,此半導體檢驗裝置91,係用以控制連接有複數元件之檢驗器之半導體檢驗裝置。此半導體檢驗裝置91,包含:使用者程式執行部93、檢驗器命令產生部97、命令記憶部95、傳送方式設定部99、與傳送控制部98。
使用者程式執行部93,執行使用者程式之命令。 檢驗器命令產生部97,根據使用者程式之命令,產生對連接檢驗器之複數元件之端子的檢驗器命令,由命令記憶部95記憶。
命令記憶部95,記憶產生之檢驗器命令。 傳送方式設定部99,根據命令記憶部95內之檢驗器命令個數或使用者程式之命令,設定傳送方式為逐次傳送方式或一併傳送方式其中之一。
傳送控制部98,按照設定之傳送方式,對檢驗器發送命令記憶部95內之檢驗器命令。
如以上,依本實施形態,可高效率地在逐次傳送方式與一併傳送方式之間切換自半導體檢驗裝置對檢驗器之檢驗器命令之傳送方式。
[第2實施形態] (構成) 圖2係顯示本發明之實施形態之檢驗系統圖。檢驗系統,包含:半導體檢驗裝置1、檢驗器2、與分別具有n個銷P-1~P-n之m個受檢驗元件DUT-1~DTU-m。
將半導體檢驗裝置1由使用者程式執行部3執行之使用者程式之命令中由檢驗器2執行之命令送往介面區塊4。介面區塊4,根據接收之命令,產生送往受檢驗元件DUT-1~DUT-m之各銷P-1~P-n之檢驗器命令,朝對應各銷之檢驗功能部T1_1~T1_n、・・・Tm_1~Tm_n輸出。每一銷之檢驗功能部Ti_j,朝對應之受檢驗元件DUT-i之銷P-j輸出信號,自對應之受檢驗元件DUT-i之銷P-j接收信號。
圖3係顯示第2實施形態之半導體檢驗裝置之構成圖。 如圖3所示,此半導體檢驗裝置1,包含:使用者程式執行部3,與介面區塊4。
介面區塊4,包含:命令記憶部,與控制部6。 控制部6,包含:系統記憶體10、檢驗器命令產生部7、傳送方式設定部9、傳送控制部8、與元件管理部11。
使用者程式執行部3,執行使用者程式之命令。 系統記憶體10,記憶連接檢驗器2之複數元件DUT-1~DUT-m中之異常元件之名單。
元件管理部11,按照自檢驗器2發送之信號,指定連接檢驗器2之複數元件DUT-1~DUT-m中之異常元件,更新異常元件之名單。
檢驗器命令產生部7,根據使用者程式之命令,參照異常元件之名單,產生連接檢驗器2之複數元件DUT-1~DUT-m中正常元件之端子的個數之檢驗器命令,由命令記憶部5記憶。檢驗器命令如圖4所示,由元件DUT之編號、埠編號、檢驗器2之暫存器位址、及寫入資料所構成。自使用者程式之1個命令產生單一種類或複數種類之檢驗器命令。在此,所謂單一種類之檢驗器命令,係寫入資料相同,元件DUT之編號、埠編號、檢驗器2之暫存器位址相異之檢驗器命令。
命令記憶部5,包含:分別記憶1個檢驗器命令之複數暫存器。 傳送方式設定部9,比較:以逐次傳送方式之傳送時間TP1—(ts1+ts2)×N,與以一併傳送方式之傳送時間TP2—tb1+tb2×N。
惟,ts1係逐次傳送方式之傳送的前處理所需之時間,ts2係以逐次傳送方式自命令記憶部5朝檢驗器2傳送1檢驗器命令所需之時間。tb1係一併傳送方式之傳送的前處理所需之時間,tb2係以一併傳送方式自命令記憶部5朝檢驗器2傳送1檢驗器命令所需之時間。N係命令記憶部5內檢驗器命令之個數。所謂一併傳送方式,係例如以DMA(Direct Memory Access)方式進行傳送等。
圖5係顯示命令記憶部5內檢驗器命令之個數N、以逐次傳送方式之傳送時間TP1、與以一併傳送方式之傳送時間TP2之關係圖。
如圖5所示,命令記憶部5內檢驗器命令之個數N,亦即傳送之檢驗器命令之個數少時,以逐次傳送方式傳送之傳送時間短。檢驗器命令之個數N若超過某個數,以一併傳送方式傳送之傳送時間短。
傳送方式設定部9,自使用者程式執行部3接收模式執行命令時,根據命令記憶部5內檢驗器命令之個數N,設定傳送方式為逐次傳送方式或一併傳送方式中傳送時間短者。
傳送控制部8,按照設定之傳送方式,傳送命令記憶部5內之檢驗器命令。亦即,傳送控制部8,按照檢驗器命令所包含之元件DUT之編號、埠編號、檢驗器2之暫存器位址,指定傳送對象之暫存器,朝指定之暫存器傳送寫入資料。
圖6係顯示檢驗功能部T1_1之構成圖。其他檢驗功能部Ti_j(i=2~m,j=1~n)之構成,亦與檢驗功能部T1_1之構成相同,故不重複說明。
檢驗功能部T1_1,包含:保持檢驗模式之模式暫存器358、對波形格式化器354輸出定時信號之定時產生器355、與波形格式化器354。
且檢驗功能部T1_1,包含:對元件DUT-1之銷P-1輸出信號之驅動器351;保持對驅動器351之高電壓值之VIH暫存器360;保持對驅動器351之低電壓值之VIL暫存器361。
檢驗功能部T1_1,更包含:保持對比較器352之負端子的參考電壓值之VOH暫存器362;及比較來自元件DUT-1之銷P-1的信號與自VOH暫存器362輸出之參考電壓,對判斷電路356輸出比較結果之比較器352。
檢驗功能部T1_1,更包含:保持對比較器353之負端子的參考電壓值之VOL暫存器363;及比較來自元件DUT-1之銷P-1的信號與自VOL暫存器363輸出之參考電壓,對判斷電路356輸出比較結果之比較器353。
檢驗功能部T1_1,更包含:保持期待值之期待值暫存器359;對判斷電路356輸出選通信號之判斷選通器357;與按照期待值暫存器內之期待值、比較器352之比較結果、比較器353之比較結果,進行各種判斷之判斷電路356。
檢驗功能部T1_1,更包含:根據來自元件DUT-1之銷P-1的信號,進行電壓檢驗或漏電檢驗之DC單元。
(動作) 圖7係顯示第1實施形態之半導體檢驗裝置之動作順序之流程圖。
首先,檢驗器命令產生部7,自使用者程式執行部3接收使用者程式命令時(步驟S101中為YES),參照系統記憶體10內之異常元件名單,指定正常元件DUT。檢驗器命令產生部7,根據使用者程式命令,產生對於正常元件DUT各銷P之檢驗器命令,將產生之檢驗器命令記憶於命令記憶部5(步驟S102)。
另一方面,元件管理部11,自檢驗器2接收到表示檢驗結果失敗之Fail資訊時(步驟S109中為YES),以發送該Fail資訊之元件為異常元件,登記於系統記憶體10內異常元件之名單(步驟S110)。
接收之使用者程式命令係模式執行命令時(步驟S103中為YES),傳送方式設定部9,比較:以逐次傳送方式之傳送時間TP1—(ts1+ts2)×N,與以一併傳送方式之傳送時間TP2—tb1+tb2×N。
惟,ts1係逐次傳送方式之傳送的前處理所需之時間,ts2係以逐次傳送方式傳送1檢驗器命令所需之時間。tb1係一併傳送方式之傳送的前處理所需之時間,tb2係以一併傳送方式傳送1檢驗器命令所需之時間。N係命令記憶部5內檢驗器命令之個數。
傳送方式設定部9,在TP1<TP2時(步驟S104中為YES),設定傳送方式為逐次傳送方式(步驟S105)。
其次,傳送控制部8,將命令記憶部5內之所有檢驗器命令以逐次傳送方式對檢驗器2傳送(步驟S106)。
另一方面,傳送方式設定部9,在TP1≧TP2時(步驟S104中為NO),設定傳送方式為一併傳送方式(步驟S107)。
其次,傳送控制部8,將命令記憶部5內之所有檢驗器命令以一併傳送方式對檢驗器2傳送(步驟S108)。
(例) 圖8A係顯示使用者程式之例圖。
如圖8A所示,使用者程式,包含:複數個檢驗項目。 圖8B係顯示作為功能檢驗之檢驗1所包含之命令圖。
如圖8B所示,功能檢驗,由電壓設定、定時設定、銷設定、繼電器設定、模式執行之命令所構成。
圖8C係顯示作為Flash檢驗(快閃記憶體之檢驗)之檢驗2所包含之命令圖。
如圖8C所示,Flash檢驗,由電壓設定、定時設定、銷設定、繼電器設定、模式執行之命令所構成。
圖9係顯示異常元件不存在時,由命令記憶部5儲存之檢驗器命令之例圖。
如圖9所示,元件DUT之個數為n個,各元件DUT之銷P之個數為m個時,產生n×m個同一種類之檢驗器命令。
接收模式執行命令,於命令記憶部5內記憶有圖9之檢驗器命令時,將所有的圖9之檢驗器命令對檢驗器2以逐次傳送方式或一併傳送方式傳送。
圖10係顯示異常元件存在時,由命令記憶部5儲存之檢驗器命令之例圖。
如圖10所示,元件DUT之個數為n個,其中5個係異常元件,各元件DUT之銷P之個數為m個時,產生(n-5)×m個同一種類之檢驗器命令。
接收模式執行命令,於命令記憶部5內記憶有圖10之檢驗器命令時,將所有的圖10之檢驗器命令對檢驗器2以逐次傳送方式或一併傳送方式傳送。
如以上,依本實施形態,可將自半導體檢驗裝置對檢驗器之檢驗器命令之傳送方式切換為傳送時間短之方式。
[第3實施形態] 第3實施形態中,使用者程式執行部3,執行包含:切換旗標之使用者程式。使用者程式執行部3,對使用者程式所包含之FLAG=ON之碼,輸出一併傳送切換命令。使用者程式執行部3,對使用者程式所包含之FLAG=OFF之碼,輸出逐次傳送切換命令。
藉此,使用者,可就一併傳送後即發生故障之檢驗,在使用者程式其檢驗前插入FLAG=OFF。另一方面,使用者,可就即使一併傳送亦發生故障之檢驗,在使用者程式其檢驗前插入FLAG=ON。
傳送方式設定部9,自使用者程式執行部3接收到一併傳送切換命令時,設定傳送方式為一併傳送方式。傳送方式設定部9,自使用者程式執行部3接收到逐次傳送切換命令時,設定傳送方式為逐次傳送方式。
傳送控制部8,設定為逐次傳送方式時,每當自使用者程式執行部3接收命令,即將包含藉由該接收產生之檢驗器命令之由命令記憶部5記憶之檢驗器命令,以逐次傳送方式對檢驗器2傳送。
且傳送控制部8,設定為一併傳送方式時,每當自使用者程式執行部3接收模式執行命令,即將包含藉由該接收產生之檢驗器命令之由命令記憶部5記憶之檢驗器命令,以一併傳送方式對檢驗器2傳送。
圖11係顯示第3實施形態之半導體檢驗裝置之動作順序之流程圖。 參照圖11即知,檢驗器命令產生部7,自使用者程式執行部3接收到使用者程式命令時(步驟S201中為YES),根據使用者程式命令,產生對於各元件DUT之各銷P之檢驗器命令,將產生之檢驗器命令記憶於命令記憶部5(步驟S202)。
接收之使用者程式命令係一併傳送切換命令時(步驟S203中為YES),傳送方式設定部9,設定傳送方式為一併傳送方式(步驟S204)。
接收之使用者程式命令係逐次傳送切換命令時(步驟S205中為YES),傳送方式設定部9,設定傳送方式為逐次傳送方式(步驟S206)。
傳送方式係一併傳送方式,且接收之使用者程式命令係模式執行命令時(步驟S207中為YES),傳送控制部8,將命令記憶部5內之所有檢驗器命令以一併傳送方式對檢驗器2傳送(步驟S208)。
傳送方式係逐次傳送方式時(步驟S209中為YES),傳送控制部8,將命令記憶部5內之所有檢驗器命令以逐次傳送方式對檢驗器2傳送(步驟S210)。
(例) 圖12A係顯示使用者程式之例圖。
圖12B係顯示使用者程式所包含之檢驗1之例圖。 檢驗1係功能檢驗。功能檢驗中,對受檢驗元件DUT,進行電壓、定時、銷、繼電器之設定,與模式執行同時,進行預先載入於檢驗器2之檢驗模式。功能檢驗中,僅包含:即使以一併傳送方式傳送亦不故障之命令,故在檢驗1前,設定為切換旗標FLAG=ON,使用者程式執行部3,輸出一併傳送切換命令。傳送方式設定部9,自使用者程式執行部3接收一併傳送切換命令,設定傳送方式為一併傳送方式。
圖12C係顯示使用者程式所包含之檢驗2之例圖。 檢驗2係修整檢驗(trimming test)。修整檢驗中,須就電壓、定時、銷、繼電器設定為與功能檢驗時相同。其後製作修整碼,寫入受檢驗元件DUT,進行檢驗模式,藉由實施DC檢驗,取得對於寫入之修整碼之測定值。為獲得測定值最接近目標值之修整碼,重複上述之處理。將最後決定之測定值最接近目標值之修整碼值寫入受檢驗元件DUT。
修整檢驗中,包含:以一併傳送方式傳送即會故障之命令(製作新穎修整碼、寫入修整碼,比較測定值與目標值、決定修整碼),故在檢驗2前,設定為切換旗標FLAG=OFF,使用者程式執行部3,輸出逐次傳送切換命令。傳送方式設定部9,自使用者程式執行部3接收逐次傳送切換命令,設定傳送方式為逐次傳送方式。
如以上,依本實施形態,使用者可將自半導體檢驗裝置對檢驗器之檢驗器命令之傳送方式以使用者程式設定。使用者將一併傳送後即會故障之命令設定為逐次傳送方式,藉此,可正確實施元件之檢驗。
[第4實施形態] 第4實施形態中,傳送方式設定部9,在根據自使用者程式執行部3接收之命令產生之檢驗器命令包含:匯流排讀取命令時,設定傳送方式為一併傳送方式。
匯流排讀取雖在自檢驗器2讀取某種資訊時進行,但作為其前提,若不於讀取前將命令記憶部5內之檢驗器命令進行匯流排傳送,先使其反映而做為檢驗器2之設定,則無法獲得正確的讀取值。為對於包含匯流排讀取之檢驗流程解決此等問題,在需匯流排讀取處之前,強制以一併傳送方式進行傳送。
圖13係顯示第4實施形態之半導體檢驗裝置之動作順序之流程圖。 首先,傳送方式設定部9,設定傳送方式為逐次傳送方式(步驟S301)。
傳送方式設定部9,在自使用者程式執行部3接收到使用者程式命令時(步驟S302中為YES),判斷將接收之使用者程式命令轉換為檢驗器命令之際,該檢驗器命令是否包含:匯流排讀取命令。
傳送方式設定部9,在該檢驗器命令包含:匯流排讀取命令時(步驟S303中為YES),設定傳送方式為一併傳送方式(步驟S304)。
其次,傳送控制部8,將命令記憶部5內之所有檢驗器命令以一併傳送方式朝檢驗器2傳送(步驟S305)。
其次,傳送方式設定部9,設定傳送方式為逐次傳送方式(步驟S306)。
步驟S303中為NO時,或在步驟S306後,檢驗器命令產生部7,根據接收之使用者程式命令,產生對於各元件DUT之各銷P之檢驗器命令,將產生之檢驗器命令記憶於命令記憶部5(步驟S307)。
其次,接收之使用者程式命令係模式執行命令時(步驟S308中為YES),傳送控制部8,將命令記憶部5內之所有檢驗器命令以逐次傳送方式朝檢驗器2傳送(步驟S309)。 圖14A係顯示使用者程式之例圖。
圖14B係顯示使用者程式所包含之檢驗1之例圖。 檢驗1係功能檢驗。功能檢驗中,不包含:產生匯流排讀取命令之命令,故傳送方式設定部9,不設定為一併傳送方式。
圖14C係顯示使用者程式所包含之檢驗2之例圖。 檢驗2係修整檢驗。
修整檢驗中,包含:產生匯流排讀取命令之命令(寫入修整碼、DC檢驗),故傳送方式設定部9,在接收到此等命令時,設定傳送方式為一併傳送方式。
如以上,依本實施形態,在自半導體檢驗裝置朝檢驗器逐次傳送後即會故障之檢驗器命令(匯流排讀取命令)前,將命令記憶部內之檢驗器命令設定為一併傳送方式,藉此,可正確實施元件之檢驗。
又,本實施形態中,步驟S308中為YES時,雖於步驟S309進行逐次傳送,但不限定於此。步驟S308中為YES時,亦可與第1實施形態相同,進行圖7之步驟S104~S108之處理。
[第5實施形態] 第5實施形態中,系統記憶體10,將第2預檢驗中以一併傳送方式傳送時,於元件DUT-1~DUT-n中任一者檢驗失敗之檢驗項目,作為逐次傳送方式之檢驗項目記憶。 且系統記憶體10,將第1預檢驗中以逐次傳送方式傳送時,因於元件DUT-1~DUT-n之檢驗獲得之第1測定值,與因第2預檢驗中以一併傳送方式於元件DUT-1~DUT-n之檢驗獲得之第2測定值,兩者相差既定值以上之檢驗項目,作為逐次傳送方式之檢驗項目記憶。
傳送方式設定部9,將自系統記憶體10記憶之檢驗項目所包含之命令產生之檢驗器命令之傳送方式,設定為逐次傳送方式。
圖15係顯示第5實施形態之半導體檢驗裝置中每一檢驗項目之傳送方式之登記順序之流程圖。
首先,傳送方式設定部9,為進行第1預檢驗而設定為逐次傳送方式(步驟S401)。
其次,檢驗器命令產生部7,根據來自使用者程式執行部3之各使用者程式命令,產生對於各元件DUT之各銷P之檢驗器命令,將產生之檢驗器命令記憶於命令記憶部5。傳送控制部8,將命令記憶部5內之所有檢驗器命令以逐次傳送方式朝檢驗器2傳送(步驟S402)。
元件管理部11,接收自檢驗器2送來的,各元件DUT之各銷P之每一檢驗項目之測定值a,由系統記憶體10記憶之(步驟S403)。
其次,傳送方式設定部9,設定為一併傳送方式(步驟S404)。 其次,檢驗器命令產生部7,根據來自使用者程式執行部3之各使用者程式命令,產生對於各元件DUT之各銷P之檢驗器命令,將產生之檢驗器命令記憶於命令記憶部5。傳送控制部8,將命令記憶部5內之所有檢驗器命令以一併傳送方式朝檢驗器2傳送(步驟S405)。
元件管理部11,接收自檢驗器2送來的各元件DUT之各銷P之每一檢驗項目之Pass/Fail資訊與測定值b,由系統記憶體10記憶之(步驟S406)。
元件管理部11,在以一併傳送方式,接收到來自任一元件DUT之任一銷P之Fail資訊之檢驗項目存在時(步驟S407中為YES),將接收到Fail資訊之檢驗項目作為逐次傳送方式之檢驗項目寫入系統記憶體10(步驟S408)。
元件管理部11,在就任一元件DUT之任一銷P,以一併傳送方式接收到的測定值b,與以逐次傳送方式接收到的測定值a,兩者之差在既定值以上之檢驗項目存在時(步驟S409中為YES),將差在既定值以上之檢驗項目作為逐次傳送方式之檢驗項目寫入系統記憶體10(步驟S410)。
圖16係顯示第5實施形態之半導體檢驗裝置之傳送控制之順序之流程圖。
首先,傳送方式設定部9,在自使用者程式執行部3接收到表示檢驗項目之資訊時(步驟S501中為YES),以該接收到的資訊表示之檢驗項目由系統記憶體10作為逐次傳送方式之檢驗項目而記憶時(步驟S502中為YES),設定傳送方式為逐次傳送方式(步驟S503)。
檢驗器命令產生部7,根據來自使用者程式執行部3之各使用者程式命令,產生對於各元件DUT之各銷P之檢驗器命令,將產生之檢驗器命令記憶於命令記憶部5。傳送控制部8,每當接收各使用者程式命令,即將命令記憶部5內之所有檢驗器命令以逐次傳送方式朝檢驗器2傳送(步驟S504)。
另一方面,以接收到的資訊表示之檢驗項目於系統記憶體10內之設定資訊中未登記為逐次傳送方式時(步驟S502中為NO),設定傳送方式為一併傳送方式(步驟S505)。
檢驗器命令產生部7,根據來自使用者程式執行部3之各使用者程式命令,產生對於各元件DUT之各銷P之檢驗器命令,將產生之檢驗器命令記憶於命令記憶部5。傳送控制部8,每當接收所有以接收到的資訊表示之檢驗項目所包含之使用者程式命令,即將命令記憶部5內之所有檢驗器命令以一併傳送方式朝檢驗器2傳送(步驟S506)。
圖17A係顯示使用者程式所包含之檢驗項目圖。 使用者程式中,包含:作為功能檢驗之檢驗1、作為修整檢驗之檢驗2、作為DC檢驗之檢驗3、與作為自我檢驗之檢驗4。
圖17B係顯示由系統記憶體10記憶之逐次傳送方式之檢驗項目之例圖。圖17B之例中,僅DC檢驗作為逐次傳送方式之檢驗項目由系統記憶體10記憶。因此,自DC檢驗之命令產生之檢驗器命令以逐次傳送方式傳送,自其他檢驗項目之命令產生之檢驗器命令,則以一併傳送方式傳送。
如以上,依本實施形態,將由自半導體檢驗裝置朝檢驗器一併傳送即會故障之檢驗項目之命令產生之檢驗命令以逐次傳送方式傳送,故可正確實施元件之檢驗。
以上,雖已根據實施形態具體說明由本案發明人達成之發明,但本發明不由實施形態限定,當然可在不逸脫其要旨之範圍內進行各種變更。
91‧‧‧半導體檢驗裝置
93‧‧‧使用者程式執行部
95‧‧‧命令記憶部
97‧‧‧檢驗器命令產生部
98‧‧‧傳送控制部
99‧‧‧傳送方式設定部
93‧‧‧使用者程式執行部
95‧‧‧命令記憶部
97‧‧‧檢驗器命令產生部
98‧‧‧傳送控制部
99‧‧‧傳送方式設定部
圖1係顯示第1實施形態之半導體檢驗裝置之構成圖。 圖2係顯示本發明之實施形態之檢驗系統圖。 圖3係顯示第2實施形態之半導體檢驗裝置之構成圖。 圖4係顯示檢驗器命令之構成圖。 圖5係顯示命令記憶部內之檢驗器命令之個數N、以逐次傳送方式之傳送時間TP1、與以一併傳送方式之傳送時間TP2之關係圖。 圖6係顯示檢驗功能部之構成圖。 圖7係顯示第1實施形態之半導體檢驗裝置之動作順序之流程圖。 圖8A係顯示使用者程式之例圖。圖8B係顯示作為功能檢驗之檢驗1所包含之命令圖。圖8C係顯示作為Flash檢驗(快閃記憶體之檢驗)之檢驗2所包含之命令圖。 圖9係顯示異常元件不存在時,由命令記憶部儲存之檢驗器命令之例圖。 圖10係顯示異常元件存在時,由命令記憶部儲存之檢驗器命令之例圖。 圖11係顯示第3實施形態之半導體檢驗裝置之動作順序之流程圖。 圖12A係顯示使用者程式之例圖。圖12B係顯示使用者程式所包含之檢驗1之例圖。圖12C係顯示使用者程式所包含之檢驗2之例圖。 圖13係顯示第4實施形態之半導體檢驗裝置之動作順序之流程圖。 圖14A係顯示使用者程式之例圖。圖14B係顯示使用者程式所包含之檢驗1之例圖。圖14C係顯示使用者程式所包含之檢驗2之例圖。 圖15係顯示第5實施形態之半導體檢驗裝置中每一檢驗項目之傳送方式之登記順序之流程圖。 圖16係顯示第5實施形態之半導體檢驗裝置之傳送控制之順序之流程圖。 圖17A係顯示使用者程式所包含之檢驗項目圖。圖17B係顯示由系統記憶體記憶之逐次傳送方式之檢驗項目之例圖。
91‧‧‧半導體檢驗裝置
93‧‧‧使用者程式執行部
95‧‧‧命令記憶部
97‧‧‧檢驗器命令產生部
98‧‧‧傳送控制部
99‧‧‧傳送方式設定部
Claims (9)
- 一種半導體檢驗裝置,用以控制連接有複數元件之檢驗器,其特徵在於包含: 使用者程式執行部,執行使用者程式之命令; 命令產生部,根據該使用者程式之命令,產生對連接該檢驗器之複數元件之端子的檢驗器命令; 命令記憶部,記憶該產生之檢驗器命令; 傳送方式設定部,根據該命令記憶部內之檢驗器命令之個數或該使用者程式之命令,設定傳送方式為逐次傳送方式或一併傳送方式其中之一;及 傳送控制部,按照該設定之傳送方式,朝該檢驗器發送該命令記憶部內之檢驗器命令。
- 如申請專利範圍第1項之半導體檢驗裝置,其中 包含: 記憶體,記憶連接該檢驗器之複數元件中異常元件之名單;及 元件管理部,按照自該檢驗器發送之信號,指定連接該檢驗器之複數元件中之異常元件,更新該異常元件之名單; 且該命令產生部,根據該使用者程式之命令,參照該異常元件之名單,產生連接該檢驗器之複數元件中正常元件之端子的個數之檢驗器命令, 該傳送方式設定部,根據該命令記憶部內之檢驗器命令之個數,設定傳送方式為逐次傳送方式或一併傳送方式中傳送時間較短者。
- 如申請專利範圍第2項之半導體檢驗裝置,其中 該傳送方式設定部,自該使用者程式執行部接收到模式執行命令時,設定該傳送方式。
- 如申請專利範圍第2項之半導體檢驗裝置,其中 包含:檢驗項目記憶部,其記憶以該一併傳送方式,於該元件之檢驗失敗之檢驗項目, 該傳送方式設定部,將自該檢驗項目記憶部記憶之檢驗項目所包含之命令產生之檢驗器命令之傳送方式,設定為該一併傳送方式。
- 如申請專利範圍第4項之半導體檢驗裝置,其中 該傳送方式設定部,將自預檢驗中該使用者程式所包含之命令產生之檢驗器命令之傳送方式,設定為該一併傳送方式, 該元件管理部,按照自該檢驗器發送之信號,指定失敗之檢驗項目,將該指定之檢驗項目寫入該檢驗項目記憶部。
- 如申請專利範圍第2項之半導體檢驗裝置,其中 包含:檢驗項目記憶部,其記憶以該逐次傳送方式於該元件之檢驗獲得之第1測定值,與以該一併傳送方式於該元件之檢驗獲得之第2測定值,兩者相差既定值以上之檢驗項目, 該傳送方式設定部,將自該檢驗項目記憶部記憶之檢驗項目之命令產生之檢驗器命令之傳送方式,設定為該逐次傳送方式。
- 如申請專利範圍第6項之半導體檢驗裝置,其中 該傳送方式設定部,將自第1預檢驗中該使用者程式所包含之命令產生之檢驗器命令之傳送方式,設定為該逐次傳送方式, 該元件管理部,按照自該檢驗器發送之信號,將各檢驗項目之該第1測定值寫入該檢驗項目記憶部, 該傳送方式設定部,將自第2預檢驗中該使用者程式所包含之命令產生之檢驗器命令之傳送方式,設定為該一併傳送方式, 該元件管理部,按照自該檢驗器發送之信號,將各檢驗項目之該第2測定值寫入該檢驗項目記憶部, 該元件管理部,將該第1測定值與該第2測定值,兩者相差既定值以上之檢驗項目,寫入該檢驗項目記憶部。
- 如申請專利範圍第1項之半導體檢驗裝置,其中 該使用者程式中,包含:一併傳送切換命令及/或逐次傳送切換命令, 該傳送方式設定部,在自該使用者程式執行部接收到該一併傳送切換命令時,設定傳送方式為該一併傳送方式,在自該使用者程式執行部接收到該逐次傳送切換命令時,設定傳送方式為該逐次傳送方式。
- 如申請專利範圍第1項之半導體檢驗裝置,其中 該傳送方式設定部,在根據自該使用者程式執行部接收到的命令產生之該檢驗器命令包含:匯流排讀取命令時,設定傳送方式為該一併傳送方式。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-095289 | 2013-04-30 | ||
JP2013095289A JP6174898B2 (ja) | 2013-04-30 | 2013-04-30 | 半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201500752A true TW201500752A (zh) | 2015-01-01 |
TWI612318B TWI612318B (zh) | 2018-01-21 |
Family
ID=51790327
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103114420A TWI612318B (zh) | 2013-04-30 | 2014-04-21 | 用以控制測試器之半導體檢驗裝置 |
TW106142466A TWI644111B (zh) | 2013-04-30 | 2014-04-21 | 用以控制測試器之半導體檢驗方法及裝置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106142466A TWI644111B (zh) | 2013-04-30 | 2014-04-21 | 用以控制測試器之半導體檢驗方法及裝置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9811450B2 (zh) |
JP (1) | JP6174898B2 (zh) |
TW (2) | TWI612318B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102305442B1 (ko) | 2017-03-30 | 2021-09-28 | 삼성디스플레이 주식회사 | 화소 및 이를 포함하는 유기 발광 표시 장치 |
JP6474464B2 (ja) * | 2017-07-06 | 2019-02-27 | ルネサスエレクトロニクス株式会社 | 半導体試験装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3715011B2 (ja) * | 1995-12-12 | 2005-11-09 | 株式会社ルネサステクノロジ | 半導体回路設計検証装置 |
DE19917336C2 (de) * | 1999-04-16 | 2002-07-11 | Infineon Technologies Ag | Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins |
JP2004144488A (ja) * | 2002-10-21 | 2004-05-20 | Renesas Technology Corp | 半導体試験装置 |
JP2004171659A (ja) * | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | 半導体メモリの救済解析装置 |
US6941232B2 (en) * | 2003-01-28 | 2005-09-06 | Texas Instruments Incorporated | Method and apparatus for performing multi-site integrated circuit device testing |
US7039545B2 (en) * | 2004-04-19 | 2006-05-02 | Agilent Technologies, Inc. | Apparatus, system and/or method for converting a serial test to a parallel test |
ATE438865T1 (de) * | 2004-05-22 | 2009-08-15 | Advantest Corp | Verfahren und system zur steuerung wechselbarer komponenten in einem modularen testsystem |
US7203873B1 (en) * | 2004-06-04 | 2007-04-10 | Magma Design Automation, Inc. | Asynchronous control of memory self test |
JP2007079715A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Xerox Co Ltd | データ転送方法、プログラムおよび装置 |
US7743304B2 (en) * | 2006-02-17 | 2010-06-22 | Verigy (Singapore) Pte. Ltd. | Test system and method for testing electronic devices using a pipelined testing architecture |
US7548828B2 (en) * | 2006-08-31 | 2009-06-16 | Testiary, Inc. | Automatic test equipment platform architecture using parallel user computers |
JP2009229331A (ja) * | 2008-03-25 | 2009-10-08 | Yokogawa Electric Corp | 半導体試験装置及びその制御プログラム |
US8258803B2 (en) * | 2010-01-26 | 2012-09-04 | Advantest Corporation | Test apparatus and test method |
-
2013
- 2013-04-30 JP JP2013095289A patent/JP6174898B2/ja active Active
-
2014
- 2014-04-21 TW TW103114420A patent/TWI612318B/zh active
- 2014-04-21 TW TW106142466A patent/TWI644111B/zh active
- 2014-04-29 US US14/265,068 patent/US9811450B2/en active Active
-
2017
- 2017-10-02 US US15/722,921 patent/US20180039571A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW201809711A (zh) | 2018-03-16 |
US20180039571A1 (en) | 2018-02-08 |
TWI644111B (zh) | 2018-12-11 |
JP6174898B2 (ja) | 2017-08-02 |
JP2014215273A (ja) | 2014-11-17 |
US20140325191A1 (en) | 2014-10-30 |
TWI612318B (zh) | 2018-01-21 |
US9811450B2 (en) | 2017-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7206984B2 (en) | Built-in self test circuit and test method for storage device | |
US9404969B1 (en) | Method and apparatus for efficient hierarchical chip testing and diagnostics with support for partially bad dies | |
US20120131403A1 (en) | Multi-chip test system and test method thereof | |
CN111145826A (zh) | 一种存储器内建自测试方法、电路及计算机存储介质 | |
WO2021042706A1 (zh) | 一种数字逻辑自动测试装置及方法 | |
US9810739B2 (en) | Electronic system, system diagnostic circuit and operation method thereof | |
CN117054864A (zh) | 一种芯片测试系统、方法、芯片和介质 | |
TW201901167A (zh) | 元件之檢查方法 | |
CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
TW201522999A (zh) | 使用測試向量測試連接插槽之系統及其方法 | |
TW201500752A (zh) | 用以控制測試器之半導體檢驗裝置 | |
US9003251B2 (en) | Diagnosis flow for read-only memories | |
US20230176113A1 (en) | Chip testing method and apparatus | |
US11500017B1 (en) | Testing memory elements using an internal testing interface | |
CN108447524A (zh) | 一种用于检测外部存储器接口故障的方法 | |
CN113806148B (zh) | 快速周边组件互连插槽检测系统 | |
US9171645B2 (en) | Address windowing for at-speed bitmapping with memory built-in self-test | |
US8072232B2 (en) | Test apparatus that tests a device under test having a test function for sequentially outputting signals | |
JP6474464B2 (ja) | 半導体試験装置 | |
KR101520055B1 (ko) | 프로그래머블 로직을 이용한 메모리 테스트 왕복 시간 계산 장치 | |
CN110286312B (zh) | 电压修调方法 | |
US20230142759A1 (en) | Centrally logging and aggregating miscompares on chip during memory test | |
US9201116B1 (en) | Method of generating test patterns for detecting small delay defects | |
CN117912533A (zh) | 一种存储器故障注入与诊断电路及诊断方法 | |
KR20240058551A (ko) | 내전압 검사 제어 장치 및 그의 동작 방법 |