JP2014215273A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2014215273A JP2014215273A JP2013095289A JP2013095289A JP2014215273A JP 2014215273 A JP2014215273 A JP 2014215273A JP 2013095289 A JP2013095289 A JP 2013095289A JP 2013095289 A JP2013095289 A JP 2013095289A JP 2014215273 A JP2014215273 A JP 2014215273A
- Authority
- JP
- Japan
- Prior art keywords
- transfer method
- tester
- instruction
- test
- user program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
たとえば、特許文献1(特開2004−144488号公報)の半導体試験装置では、パターン特徴抽出部(2)がテストパターンの特徴を抽出し、パターン変換部(3)が抽出したテストパターンの特徴を考慮してテストパターンの並び替え、スクランブルコードとともに出力する。パターンメモリ制御部(5)は、パターンメモリ(4)にアクセスし、パターン変換部(3)で変換されたテストパターンを読み出し、転送が必要な部分のみテスタ制御部(6)に転送する。テスタ制御部(6)は、読み出したテストパターンをスクランブルコードに基づいて復元し、試験波形を生成して被試験LSIに印加し、該被試験LSIの良否判定を行う。
[第1の実施形態]
図1は、第1の実施形態の半導体試験装置の構成を表わす図である。
テスタ命令生成部97は、ユーザプログラムの命令に基づいて、テスタに接続されている複数のデバイスの端子へのテスタ命令を生成して、命令記憶部95に記憶させる。
転送方式設定部99は、命令記憶部95内のテスタ命令の個数またはユーザプログラムの命令に基づいて、逐次転送方式または一括転送方式のうちのいずれかに転送方式を設定する。
(構成)
図2は、本発明の実施形態のテストシステムを表わす図である。テストシステムは、半導体試験装置1と、テスタ2と、各々がn個のピンP−1〜P−nを有するm個の被試験デバイスDUT1〜DTU−mを備える。
図3に示すように、この半導体試験装置1は、ユーザプログラム実行部3と、インタフェースブロック4とを備える。
コントロール部6は、システムメモリ10と、テスタ命令生成部7と、転送方式設定部9と、転送制御部8と、デバイス制管理部11とを含む。
システムメモリ10は、テスタ2に接続される複数のデバイスDUT−1〜DUT−mの中の異常デバイスのリストを記憶する。
転送方式設定部9は、逐次転送方式での転送時間TP1である(ts1+ts2)×Nと、一括転送方式での転送時間TP2であるtb1+tb2×Nとを比較する。
図7は、第1の実施形態の半導体試験装置の動作手順を表わすフローチャートである。
図8(a)は、ユーザプログラムの例を表わす図である。
図8(b)は、ファンクションテストであるテスト1に含まれる命令を表わす図である。
第3の実施形態では、ユーザプログラム実行部3は、切替フラグを含むユーザプログラムを実行する。ユーザプログラム実行部3は、ユーザプログラムに含まれるFLAG=ONのコードに対して、一括転送切替命令を出力する。ユーザプログラム実行部3は、ユーザプログラムに含まれるFLAG=OFFのコードに対して、逐次転送切替命令を出力する。
図11を参照して、テスタ命令生成部7は、ユーザプログラム実行部3からユーザプログラム命令を受信した場合には(ステップS201でYES)、ユーザプログラム命令に基づいて、各デバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する(ステップS202)。
図12(a)は、ユーザプログラムの例を表わす図である。
テスト1は、ファンクションテストである。ファンクションテストでは、被試験デバイスDUTに対して、電圧、タイミング、ピン、リレーの設定を行い、パターン実行と同時にあらかじめテスタ2にロードしたテストパターンが実行される。ファンクションテストには、一括転送方式で転送しても支障のない命令のみが含まれるため、テスト1の前に切替フラグFLAG=ONに設定され、ユーザプログラム実行部3は、一括転送切替命令を出力する。転送方式設定部9は、ユーザプログラム実行部3から一括転送切替命令を受信し、転送方式を一括転送方式に設定する。
テスト2は、トリミングテストである。トリミングテストでは、電圧、タイミング、ピン、リレーについてはファンクションテスト時と同様の設定が必要である。その後トリミングコードが作成され、被試験デバイスDUTへ書込まれ、テストパターンが実行され、DCテスト実施により、書き込んだトリミングコードに対する測定値が取得される。測定値が目標値に一番近いトリミングコードを得るために上記の処理が繰り返される。最後に決定された測定値が目標値に一番近いトリミングコード値が被試験デバイスDUTへ書き込まれる。
第4の実施形態では、転送方式設定部9は、ユーザプログラム実行部3から受信した命令に基づいて生成されるテスタ命令がバスリード命令を含む場合には、転送方式を一括転送方式に設定する。
まず、転送方式設定部9は、転送方式を逐次転送方式に設定する(ステップ301)。
図14(a)は、ユーザプログラムの例を表わす図である。
テスト1は、ファンクションテストである。ファンクションテストには、バスリード命令を生成される命令が含まれないため、転送方式設定部9は、一括転送方式に設定しない。
テスト2は、トリミングテストである。
第5の実施形態では、システムメモリ10は、第2のプレテストにおける一括転送方式での転送おいて、デバイスDUT1〜DUT−nのいずれかでテストが失敗したテスト項目を逐次転送方式のテスト項目として記憶する。
また、システムメモリ10は、第1のプレテストにおける逐次転送方式での転送において、デバイスDUT−1〜DUT−nでのテストによって得られる第1測定値と、第2のプレテストにおける一括転送方式におけるデバイスDUT1〜DUT−nでのテストによって得られる第2測定値とが所定値以上相違するテスト項目を逐次転送方式のテスト項目として記憶する。
次に、テスタ命令生成部7は、ユーザプログラム実行部3からの各ユーザプログラム命令に基づいて、各デバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する。転送制御部8は、命令記憶部5内のすべてのテスタ命令を一括転送方式でテスタ2へ転送する(ステップS405)。
ユーザプログラムには、ファンクションテストであるテスト1と、トリミングテストであるテスト2と、DCテストであるテスト3と、セルフテストであるテスト4とが含まれる。
Claims (9)
- 複数のデバイスが接続されたテスタを制御するための半導体試験装置であって、
ユーザプログラムの命令を実行するユーザプログラム実行部と、
前記ユーザプログラムの命令に基づいて、前記テスタに接続されている複数のデバイスの端子へのテスタ命令を生成する命令生成部と、
前記生成されたテスタ命令を記憶する命令記憶部と、
前記命令記憶部内のテスタ命令の個数または前記ユーザプログラムの命令に基づいて、逐次転送方式または一括転送方式のうちのいずれかに転送方式を設定する転送方式設定部と、
前記設定された転送方式に従って、前記命令記憶部内のテスタ命令を前記テスタへ送信する転送制御部とを備えた半導体試験装置。 - 前記テスタに接続される複数のデバイスのうち異常デバイスのリストを記憶するメモリと、
前記テスタから送信される信号に従って、前記テスタに接続される複数のデバイスのうちの異常デバイスを特定して、前記異常デバイスのリストを更新するデバイス管理部とを備え、
前記命令生成部は、前記ユーザプログラムの命令に基づいて、前記異常デバイスのリストを参照して、前記テスタに接続されている複数のデバイスのうちの正常なデバイスの端子の個数分のテスタ命令を生成し、
前記転送方式設定部は、前記命令記憶部内のテスタ命令の個数に基づいて、逐次転送方式または一括転送方式のうち転送時間の短い方に転送方式を設定する、請求項1記載の半導体試験装置。 - 前記転送方式設定部は、前記ユーザプログラム実行部からパターン実行命令を受信したときに、前記転送方式を設定する、請求項2記載の半導体試験装置。
- 前記ユーザプログラムには、一括転送切替命令および/または逐次転送切替命令が含まれ、
前記転送方式設定部は、前記ユーザプログラム実行部から前記一括転送切替命令を受信したときには、転送方式を前記一括転送方式に設定し、前記ユーザプログラム実行部から前記逐次転送切替命令を受信したときには、転送方式を前記逐次転送方式に設定する、請求項1記載の半導体試験装置。 - 前記転送方式設定部は、前記ユーザプログラム実行部から受信した命令に基づいて生成される前記テスタ命令がバスリード命令を含む場合には、転送方式を前記一括転送方式に設定する、請求項1記載の半導体試験装置。
- 前記一括転送方式において、前記デバイスでのテストが失敗したテスト項目を記憶するテスト項目記憶部を備え、
前記転送方式設定部は、前記テスト項目記憶部に記憶されているテスト項目に含まれる命令から生成されたテスタ命令の転送方式を前記一括転送方式に設定する、請求項2記載の半導体試験装置。 - 前記転送方式設定部は、プレテストにおいて前記ユーザプログラムに含まれる命令から生成されたテスタ命令の転送方式を前記一括転送方式に設定し、
前記デバイス管理部は、前記テスタから送信される信号に従って、失敗したテスト項目を特定し、前記特定したテスト項目を前記テスト項目記憶部に書込む、請求項6記載の半導体試験装置。 - 前記一括転送方式における前記デバイスでのテストによって得られる第1測定値と、前記逐次転送方式における前記デバイスでのテストによって得られる第2測定値とが所定値以上相違するテスト項目を記憶するテスト項目記憶部を備え、
前記転送方式設定部は、前記テスト項目記憶部に記憶されているテスト項目の命令から生成されたテスタ命令の転送方式を前記一括転送方式に設定する、請求項2記載の半導体試験装置。 - 前記転送方式設定部は、第1のプレテストにおいて前記ユーザプログラムに含まれる命令から生成されたテスタ命令の転送方式を前記逐次転送方式に設定し、
前記デバイス管理部は、前記テスタから送信される信号に従って、各テスト項目の前記第1測定値を前記テスト項目記憶部に書込み、
前記転送方式設定部は、第2のプレテストにおいて前記ユーザプログラムに含まれる命令から生成されたテスタ命令の転送方式を前記一括転送方式に設定し、
前記デバイス管理部は、前記テスタから送信される信号に従って、各テスト項目の前記第2測定値を前記テスト項目記憶部に書込み、
前記デバイス管理部は、前記第1測定値と前記第2測定値とが所定値以上相違するテスト項目を前記テスト項目記憶部に書き込む、請求項8記載の半導体試験装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013095289A JP6174898B2 (ja) | 2013-04-30 | 2013-04-30 | 半導体試験装置 |
TW106142466A TWI644111B (zh) | 2013-04-30 | 2014-04-21 | 用以控制測試器之半導體檢驗方法及裝置 |
TW103114420A TWI612318B (zh) | 2013-04-30 | 2014-04-21 | 用以控制測試器之半導體檢驗裝置 |
US14/265,068 US9811450B2 (en) | 2013-04-30 | 2014-04-29 | Semiconductor test apparatus for controlling tester |
US15/722,921 US20180039571A1 (en) | 2013-04-30 | 2017-10-02 | Semiconductor test apparatus for controlling tester |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013095289A JP6174898B2 (ja) | 2013-04-30 | 2013-04-30 | 半導体試験装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017132680A Division JP6474464B2 (ja) | 2017-07-06 | 2017-07-06 | 半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014215273A true JP2014215273A (ja) | 2014-11-17 |
JP6174898B2 JP6174898B2 (ja) | 2017-08-02 |
Family
ID=51790327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013095289A Active JP6174898B2 (ja) | 2013-04-30 | 2013-04-30 | 半導体試験装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9811450B2 (ja) |
JP (1) | JP6174898B2 (ja) |
TW (2) | TWI612318B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102305442B1 (ko) | 2017-03-30 | 2021-09-28 | 삼성디스플레이 주식회사 | 화소 및 이를 포함하는 유기 발광 표시 장치 |
JP6474464B2 (ja) * | 2017-07-06 | 2019-02-27 | ルネサスエレクトロニクス株式会社 | 半導体試験装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004171659A (ja) * | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | 半導体メモリの救済解析装置 |
JP2004233355A (ja) * | 2003-01-28 | 2004-08-19 | Texas Instruments Inc | テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法 |
JP2007079715A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Xerox Co Ltd | データ転送方法、プログラムおよび装置 |
US20070198881A1 (en) * | 2006-02-17 | 2007-08-23 | Volkerink Erik H | Test system and method for testing electronic devices using a pipelined testing architecture |
JP2009229331A (ja) * | 2008-03-25 | 2009-10-08 | Yokogawa Electric Corp | 半導体試験装置及びその制御プログラム |
JP2011154026A (ja) * | 2010-01-26 | 2011-08-11 | Advantest Corp | 試験装置および試験方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3715011B2 (ja) * | 1995-12-12 | 2005-11-09 | 株式会社ルネサステクノロジ | 半導体回路設計検証装置 |
DE19917336C2 (de) * | 1999-04-16 | 2002-07-11 | Infineon Technologies Ag | Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins |
JP2004144488A (ja) * | 2002-10-21 | 2004-05-20 | Renesas Technology Corp | 半導体試験装置 |
US7039545B2 (en) * | 2004-04-19 | 2006-05-02 | Agilent Technologies, Inc. | Apparatus, system and/or method for converting a serial test to a parallel test |
CN1997909B (zh) * | 2004-05-22 | 2010-11-10 | 株式会社爱德万测试 | 用于控制模块化测试系统中可互换部件的方法和系统 |
US7203873B1 (en) * | 2004-06-04 | 2007-04-10 | Magma Design Automation, Inc. | Asynchronous control of memory self test |
US7548828B2 (en) * | 2006-08-31 | 2009-06-16 | Testiary, Inc. | Automatic test equipment platform architecture using parallel user computers |
-
2013
- 2013-04-30 JP JP2013095289A patent/JP6174898B2/ja active Active
-
2014
- 2014-04-21 TW TW103114420A patent/TWI612318B/zh active
- 2014-04-21 TW TW106142466A patent/TWI644111B/zh active
- 2014-04-29 US US14/265,068 patent/US9811450B2/en active Active
-
2017
- 2017-10-02 US US15/722,921 patent/US20180039571A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004171659A (ja) * | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | 半導体メモリの救済解析装置 |
JP2004233355A (ja) * | 2003-01-28 | 2004-08-19 | Texas Instruments Inc | テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法 |
JP2007079715A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Xerox Co Ltd | データ転送方法、プログラムおよび装置 |
US20070198881A1 (en) * | 2006-02-17 | 2007-08-23 | Volkerink Erik H | Test system and method for testing electronic devices using a pipelined testing architecture |
JP2009229331A (ja) * | 2008-03-25 | 2009-10-08 | Yokogawa Electric Corp | 半導体試験装置及びその制御プログラム |
JP2011154026A (ja) * | 2010-01-26 | 2011-08-11 | Advantest Corp | 試験装置および試験方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201809711A (zh) | 2018-03-16 |
US20140325191A1 (en) | 2014-10-30 |
JP6174898B2 (ja) | 2017-08-02 |
TW201500752A (zh) | 2015-01-01 |
US20180039571A1 (en) | 2018-02-08 |
US9811450B2 (en) | 2017-11-07 |
TWI612318B (zh) | 2018-01-21 |
TWI644111B (zh) | 2018-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170256324A1 (en) | Device inspection method, probe card, interposer, and inspection apparatus | |
JP2010151756A (ja) | 電池パック | |
JP6174898B2 (ja) | 半導体試験装置 | |
US20200174073A1 (en) | Device inspection method | |
US11428734B2 (en) | Test board and test system including the same | |
JP5314541B2 (ja) | 試験装置、試験方法、プログラムおよびインターフェイス回路 | |
US20130231885A1 (en) | Test apparatus and test module | |
JP6474464B2 (ja) | 半導体試験装置 | |
US11493553B2 (en) | Extended JTAG controller and method for functional reset using the extended JTAG controller | |
CN113406473B (zh) | 一种芯片测试方法、装置、终端设备及存储介质 | |
JPWO2009122701A1 (ja) | 試験モジュール、試験装置および試験方法 | |
US9412467B2 (en) | Semiconductor device having a test controller and method of operation | |
JP4835935B2 (ja) | データ転送回路および半導体試験装置 | |
CN114121137A (zh) | 一种Nand Flash颗粒功耗测试系统及方法 | |
CN116224013A (zh) | 芯片测试方法及设备 | |
US8117004B2 (en) | Testing module, testing apparatus and testing method | |
JP5279817B2 (ja) | 試験装置および試験方法 | |
EP2704151A2 (en) | Semiconductor device and memory test method | |
US8072232B2 (en) | Test apparatus that tests a device under test having a test function for sequentially outputting signals | |
EP3367114A1 (en) | Extended jtag controller and method for functional reset using the extended jtag controller | |
CN110286312B (zh) | 电压修调方法 | |
CN112924854B (zh) | 任意波形格式生成方法、装置、测试设备和存储介质 | |
US20210173989A1 (en) | Simulation signal viewing method and system for digital product | |
US20240027518A1 (en) | Wafer tester and wafer testing method and system | |
CN113567829A (zh) | 一种电路板的测试方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6174898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |