JP2014215273A - 半導体試験装置 - Google Patents

半導体試験装置 Download PDF

Info

Publication number
JP2014215273A
JP2014215273A JP2013095289A JP2013095289A JP2014215273A JP 2014215273 A JP2014215273 A JP 2014215273A JP 2013095289 A JP2013095289 A JP 2013095289A JP 2013095289 A JP2013095289 A JP 2013095289A JP 2014215273 A JP2014215273 A JP 2014215273A
Authority
JP
Japan
Prior art keywords
transfer method
tester
instruction
test
user program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013095289A
Other languages
English (en)
Other versions
JP6174898B2 (ja
Inventor
幸和 松尾
Yukikazu Matsuo
幸和 松尾
田中 康之
Yasuyuki Tanaka
康之 田中
杉本 勝
Masaru Sugimoto
勝 杉本
信長享作
Kyosaku Nobunaga
享作 信長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013095289A priority Critical patent/JP6174898B2/ja
Priority to TW106142466A priority patent/TWI644111B/zh
Priority to TW103114420A priority patent/TWI612318B/zh
Priority to US14/265,068 priority patent/US9811450B2/en
Publication of JP2014215273A publication Critical patent/JP2014215273A/ja
Application granted granted Critical
Publication of JP6174898B2 publication Critical patent/JP6174898B2/ja
Priority to US15/722,921 priority patent/US20180039571A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3668Software testing
    • G06F11/3672Test management
    • G06F11/3688Test management for test execution, e.g. scheduling of test suites
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware
    • G06F11/3656Software debugging using additional hardware using a specific debug interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】逐次転送方式では、レジスタへの命令の転送のためのハンドシェイクなどに一定の時間がかかるという問題がある。一括転送方式では、転送できる命令は、被試験デバイス内でセルフテストを実行できるものなどに限られるという問題がある。【解決手段】テスタ命令生成部97は、ユーザプログラムの命令に基づいて、テスタに接続されている複数のデバイスの端子へのテスタ命令を生成して命令記憶部95に記憶させる。転送方式設定部99は、命令記憶部95内のテスタ命令の個数またはユーザプログラムの命令に基づいて、逐次転送方式または一括転送方式のうちのいずれかに転送方式を設定する。転送制御部98は、設定された転送方式に従って、命令記憶部95内のテスタ命令をテスタへ送信する。【選択図】図1

Description

本発明は、半導体試験装置に関し、たとえば、複数のデバイスが接続されたテスタを制御する半導体試験装置に関する。
従来から、半導体デバイスを試験する半導体試験装置が知られている。
たとえば、特許文献1(特開2004−144488号公報)の半導体試験装置では、パターン特徴抽出部(2)がテストパターンの特徴を抽出し、パターン変換部(3)が抽出したテストパターンの特徴を考慮してテストパターンの並び替え、スクランブルコードとともに出力する。パターンメモリ制御部(5)は、パターンメモリ(4)にアクセスし、パターン変換部(3)で変換されたテストパターンを読み出し、転送が必要な部分のみテスタ制御部(6)に転送する。テスタ制御部(6)は、読み出したテストパターンをスクランブルコードに基づいて復元し、試験波形を生成して被試験LSIに印加し、該被試験LSIの良否判定を行う。
特開2004−144488号公報
ところで、特許文献1の半導体試験装置を含む従来の半導体試験装置は、逐次転送方式で命令がテスタへ伝送されていた。すなわち、被試験デバイスからの出力データなどを測定することを鑑みて、命令をテスタへ逐次転送して、テスタ内部のレジスタの設定を行なっていた。この逐次転送方式では、レジスタへの命令の転送のためのハンドシェイクなどに一定の時間がかかるという問題がある。
一方、一括転送方式では、命令を一時的にキャッシュに記憶させ、パターン開始などの所定の命令で一括してキャッシュ内部の命令をテスタ内部のレジスタへ転送して、レジスタの設定を行うことが可能となる。この一括転送方式で転送できる命令は、被試験デバイス内でセルフテストを実行できるものなどに限られるという問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかであろう。
本発明の一実施形態の半導体試験装置は、命令記憶部内のテスタ命令の個数またはユーザプログラムの命令に基づいて、逐次転送方式または一括転送方式のうちのいずれかに転送方式を設定する転送方式設定部と、設定された転送方式に従って、命令記憶部内のテスタ命令をテスタへ送信する転送制御部とを備える。
本発明の一実施形態によれば、逐次転送方式と一括転送方式とを効率よく切り替えることができる。
第1の実施形態の半導体試験装置の構成を表わす図である。 本発明の実施形態のテストシステムを表わす図である。 第2の実施形態の半導体試験装置の構成を表わす図である。 テスタ命令の構成を表わす図である。 命令記憶部内のテスタ命令の個数Nと、逐次転送方式での転送時間TP1と、一括転送方式での転送時間TP2との関係を表わす図である。 テスト機能部の構成を表わす図である。 第1の実施形態の半導体試験装置の動作手順を表わすフローチャートである。 (a)は、ユーザプログラムの例を表わす図である。(b)は、ファンクションテストであるテスト1に含まれる命令を表わす図である。(c)は、Flashテスト(フラッシュメモリのテスト)であるテスト2に含まれる命令を表わす図である。 異常デバイスが存在しない場合に、命令記憶部に格納されるテスタ命令の例を表わす図である。 異常デバイスが存在する場合に、命令記憶部に格納されるテスタ命令の例を表わす図である。 第3の実施形態の半導体試験装置の動作手順を表すフローチャートである。 (a)は、ユーザプログラムの例を表わす図である。(b)は、ユーザプログラムに含まれるテスト1の例を表わす図である。(c)は、ユーザプログラムに含まれるテスト2の例を表わす図である。 第4の実施形態の半導体試験装置の動作手順を表すフローチャートである。 (a)は、ユーザプログラムの例を表わす図である。(b)は、ユーザプログラムに含まれるテスト1の例を表わす図である。(c)は、ユーザプログラムに含まれるテスト2の例を表わす図である。 第5の実施形態の半導体試験装置におけるテスト項目ごとの転送方式の登録手順を表わすフローチャートである。 第5の実施形態の半導体試験装置の転送制御の手順を表わすフローチャートである。 (a)は、ユーザプログラムに含まれるテスト項目を表わす図である。(b)は、システムメモリに記憶されている逐次転送方式のテスト項目の例を表わす図である。
以下、本発明の実施の形態について図面を用いて説明する。
[第1の実施形態]
図1は、第1の実施形態の半導体試験装置の構成を表わす図である。
図1を参照して、この半導体試験装置91は、 複数のデバイスが接続されたテスタを制御するための半導体試験装置である。この半導体試験装置91は、ユーザプログラム実行部93と、テスタ命令生成部97と、命令記憶部95と、転送方式設定部99と、転送制御部98とを備える。
ユーザプログラム実行部93は、ユーザプログラムの命令を実行する。
テスタ命令生成部97は、ユーザプログラムの命令に基づいて、テスタに接続されている複数のデバイスの端子へのテスタ命令を生成して、命令記憶部95に記憶させる。
命令記憶部95は、生成されたテスタ命令を記憶する。
転送方式設定部99は、命令記憶部95内のテスタ命令の個数またはユーザプログラムの命令に基づいて、逐次転送方式または一括転送方式のうちのいずれかに転送方式を設定する。
転送制御部98は、設定された転送方式に従って、命令記憶部95内のテスタ命令をテスタへ送信する。
以上のように、本実施の形態によれば、半導体試験装置からテスタへのテスタ命令の転送方式を逐次転送方式と一括転送方式との間で効率よく切り替えることができる。
[第2の実施形態]
(構成)
図2は、本発明の実施形態のテストシステムを表わす図である。テストシステムは、半導体試験装置1と、テスタ2と、各々がn個のピンP−1〜P−nを有するm個の被試験デバイスDUT1〜DTU−mを備える。
半導体試験装置1のユーザプログラム実行部3で実行されたユーザプログラムの命令のうちテスタ2で実行される命令がインタフェースブロック4に送られる。インタフェースブロック4は、受信した命令に基づいて、被試験デバイスDUT−1〜DUT−mの各ピンP−1〜P−nへ送るテスタ命令を生成し、各ピンに対応するテスト機能部T1_1〜T1_n,・・・Tm_1〜Tm_nへ出力する。ピンごとのテスト機能部Ti_jは、対応する被試験デバイスDUT−iのピンP−jに信号を出力し、対応する被試験デバイスDUT−iのピンP−jから信号を受信する。
図3は、第2の実施形態の半導体試験装置の構成を表わす図である。
図3に示すように、この半導体試験装置1は、ユーザプログラム実行部3と、インタフェースブロック4とを備える。
インタフェースブロック4は、命令記憶部と、コントロール部6とを含む。
コントロール部6は、システムメモリ10と、テスタ命令生成部7と、転送方式設定部9と、転送制御部8と、デバイス制管理部11とを含む。
ユーザプログラム実行部3は、ユーザプログラムの命令を実行する。
システムメモリ10は、テスタ2に接続される複数のデバイスDUT−1〜DUT−mの中の異常デバイスのリストを記憶する。
デバイス管理部11は、テスタ2から送信される信号に従って、テスタ2に接続される複数のデバイスDUT−1〜DUT−mのうちの異常デバイスを特定して、異常デバイスのリストを更新する。
テスタ命令生成部7は、ユーザプログラムの命令に基づいて、異常デバイスのリストを参照して、テスタ2に接続されている複数のデバイスDUT−1〜DUT−mのうちの正常なデバイスの端子の個数分のテスタ命令を生成して命令記憶部5に記憶させる。テスタ命令は、図4に示すように、デバイスDUTの番号、ポート番号、テスタ2のレジスタのアドレス、書込みデータで構成される。ユーザプログラムの1つの命令から1種類または複数種類のテスタ命令が生成される。ここで、1種類のテスタ命令とは、書込みデータが同一で、デバイスDUTの番号、ポート番号、テスタ2のレジスタのアドレスが相違するテスタ命令である。
命令記憶部5は、各々が1つのテスタ命令を記憶する複数のレジスタを有する。
転送方式設定部9は、逐次転送方式での転送時間TP1である(ts1+ts2)×Nと、一括転送方式での転送時間TP2であるtb1+tb2×Nとを比較する。
ただし、ts1は逐次転送方式の転送の前処理に要する時間、ts2は逐次転送方式での1テスタ命令の命令記憶部5からテスタ2への転送に要する時間である。tb1は一括転送方式の転送の前処理に要する時間、tb2は一括転送方式での1テスタ命令の命令記憶部5からテスタ2への転送に要する時間である。Nは、命令記憶部5内のテスタ命令の個数である。一括転送方式とは、たとえばDMA(Direct Memory Access)方式による転送などである。
図5は、命令記憶部5内のテスタ命令の個数Nと、逐次転送方式での転送時間TP1と、一括転送方式での転送時間TP2との関係を表わす図である。
図5に示すように、命令記憶部5内のテスタ命令の個数N、すなわち転送するテスタ命令の個数が少ないときには、逐次転送方式による転送時間の方が短い。テスタ命令の個数Nがある個数を超えると、一括転送方式による転送時間の方が短くなる。
転送方式設定部9は、ユーザプログラム実行部3からパターン実行命令を受信したときに、命令記憶部5内のテスタ命令の個数Nに基づいて、逐次転送方式または一括転送方式のうち転送時間の短い方に転送方式を設定する。
転送制御部8は、設定された転送方式に従って、命令記憶部5内のテスタ命令を転送する。すなわち、転送制御部8は、テスタ命令に含まれるデバイスDUTの番号、ポート番号、テスタ2のレジスタのアドレスに従って、転送先のレジスタを特定し、特定したレジスタへ書込みデータを転送する。
図6は、テスト機能部T1_1の構成を表わす図である。他のテスト機能部Ti_j(i=2〜m、j=1〜n)の構成も、テスト機能部T1_1の構成と同様であるので説明を繰り返さない。
テスト機能部T1_1は、テストパターンを保持するパターンレジスタ358と、波形フォーマッタ354へタイミング信号を出力するタイミング発生器355と、波形フォーマッタ354とを備える。
また、テスト機能部T1_1は、デバイスDUT−1のピンP−1へ信号を出力するドライバ351と、ドライバ351への高電圧の値を保持するVIHレジスタ360と、ドライバ351への低電圧の値を保持するVILレジスタ361とを備える。
テスト機能部T1_1は、さらに、比較器352の負の端子への参照電圧の値を保持するVOHレジスタ362と、デバイスDUT−1のピンP−1からの信号とVOHレジスタ362から出力される参照電圧とを比較して、比較結果を判定回路356へ出力する比較器352とを備える。
テスト機能部T1_1は、さらに、比較器353の負の端子への参照電圧の値を保持するVOLレジスタ363と、デバイスDUT−1のピンP−1からの信号とVOLレジスタ363から出力される参照電圧とを比較して、比較結果を判定回路356へ出力する比較器353とを備える。
テスト機能部T1_1は、さらに、期待値を保持する期待値レジスタ359と、判定回路356へストローブ信号を出力する判定ストローブ器357と、期待値レジスタ内の期待値と、比較器352の比較結果、比較器353の比較結果に従って各種の判定を実行する判定回路356とを備える。
テスト機能部T1_1は、さらに、デバイスDUT−1のピンP−1からの信号に基づいて、電圧テストやリークテストを実行するDCユニットを備える。
(動作)
図7は、第1の実施形態の半導体試験装置の動作手順を表わすフローチャートである。
まず、テスタ命令生成部7は、ユーザプログラム実行部3からユーザプログラム命令を受信した場合には(ステップS101でYES)、システムメモリ10内の異常デバイスリストを参照して、正常なデバイスDUTを特定する。テスタ命令生成部7は、ユーザプログラム命令に基づいて、正常なデバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する(ステップS102)。
一方、デバイス管理部11は、テスタ2からテスト結果が失敗したことを表わすFail情報を受信した場合には(ステップS109でYES)、そのFail情報を送信したデバイスを異常デバイスとしてシステムメモリ10内の異常デバイスのリストに登録する(ステップS110)。
受信したユーザプログラム命令がパターン実行命令である場合には(ステップS103でYES)、転送方式設定部9は、逐次転送方式での転送時間TP1である(ts1+ts2)×Nと、一括転送方式で転送時間TP2であるtb1+tb2×Nとを比較する。
ただし、ts1は逐次転送方式の転送の前処理に要する時間、ts2は逐次転送方式での1テスタ命令の転送に要する時間である。tb1は一括転送方式の転送の前処理に要する時間、tb2は一括転送方式での1テスタ命令の転送に要する時間である。Nは、命令記憶部5内のテスタ命令の個数である。
転送方式設定部9は、TP1<TP2の場合には(ステップS104でYES)、転送方式を逐次転送方式に設定する(ステップS105)。
次に、転送制御部8は、命令記憶部5内のすべてのテスタ命令を逐次転送方式でテスタ2へ転送する(ステップS106)。
一方、転送方式設定部9は、TP1≧TP2の場合には(ステップS104でNO)、転送方式を一括転送方式に設定する(ステップS107)。
次に、転送制御部8は、命令記憶部5内のすべてのテスタ命令を一括転送方式でテスタ2へ転送する(ステップS108)。
(例)
図8(a)は、ユーザプログラムの例を表わす図である。
図8(a)に示すように、ユーザプログラムは、複数のテスト項目を含む。
図8(b)は、ファンクションテストであるテスト1に含まれる命令を表わす図である。
図8(b)に示すように、ファンクションテストは、電圧設定、タイミング設定、ピン設定、リレー設定、パターン実行の命令からなる。
図8(c)は、Flashテスト(フラッシュメモリのテスト)であるテスト2に含まれる命令を表わす図である。
図8(c)に示すように、Flashテストは、電圧設定、タイミング設定、ピン設定、リレー設定、パターン実行の命令からなる。
図9は、異常デバイスが存在しない場合に、命令記憶部5に格納されるテスタ命令の例を表わす図である。
図9に示すように、デバイスDUTの個数がn個で、各デバイスDUTのピンPの個数がm個の場合には、n×m個の同一種類のテスタ命令が生成される。
パターン実行命令を受信し、命令記憶部5内に図9のテスタ命令が記憶されたときに、図9のテスタ命令のすべてがテスタ2へ逐次転送方式または一括転送方式で転送される。
図10は、異常デバイスが存在する場合に、命令記憶部5に格納されるテスタ命令の例を表わす図である。
図10に示すように、デバイスDUTの個数がn個で、そのうち5個が異常デバイスであり、各デバイスDUTのピンPの個数がm個の場合には、(n−5)×m個の同一種類のテスタ命令が生成される。
パターン実行命令を受信し、命令記憶部5内に図10のテスタ命令が記憶されたときに、図10のテスタ命令のすべてがテスタ2へ逐次転送方式または一括転送方式で転送される。
以上のように、本実施の形態によれば、半導体試験装置からテスタへのテスタ命令の転送方式を転送時間の短い方式に切り替えることができる。
[第3の実施形態]
第3の実施形態では、ユーザプログラム実行部3は、切替フラグを含むユーザプログラムを実行する。ユーザプログラム実行部3は、ユーザプログラムに含まれるFLAG=ONのコードに対して、一括転送切替命令を出力する。ユーザプログラム実行部3は、ユーザプログラムに含まれるFLAG=OFFのコードに対して、逐次転送切替命令を出力する。
これにより、ユーザは、一括転送すると支障のあるテストについては、ユーザプログラムのそのテストの前にFLAG=OFFを挿入することができる。一方、ユーザは、一括転送しても支障のあるテストについては、ユーザプログラムのそのテストの前にFLAG=ONを挿入することができる。
転送方式設定部9は、ユーザプログラム実行部3から一括転送切替命令を受信したときには、転送方式を一括転送方式に設定する。転送方式設定部9は、ユーザプログラム実行部3から逐次転送切替命令を受信したときには、転送方式を逐次転送方式に設定する。
転送制御部8は、逐次転送方式に設定されたときには、ユーザプログラム実行部3から命令を受信するごとに、当該受信により生成されたテスタ命令を含む命令記憶部5に記憶されたテスタ命令を逐次転送方式でテスタ2へ転送する。
また、転送制御部8は、一括転送方式に設定されたときには、ユーザプログラム実行部3からパターン実行命令を受信するごとに、当該受信により生成されたテスタ命令を含む命令記憶部5に記憶されたテスタ命令を一括転送方式でテスタ2へ転送する。
図11は、第3の実施形態の半導体試験装置の動作手順を表すフローチャートである。
図11を参照して、テスタ命令生成部7は、ユーザプログラム実行部3からユーザプログラム命令を受信した場合には(ステップS201でYES)、ユーザプログラム命令に基づいて、各デバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する(ステップS202)。
受信したユーザプログラム命令が一括転送切替命令である場合には(ステップS203でYES)、転送方式設定部9は、転送方式を一括転送方式に設定する(ステップS204)。
受信したユーザプログラム命令が逐次転送切替命令である場合には(ステップS205でYES)、転送方式設定部9は、転送方式を逐次転送方式に設定する(ステップS206)。
転送方式が一括転送方式で、かつ受信したユーザプログラム命令がパターン実行命令である場合には(ステップS207でYES)、転送制御部8は、命令記憶部5内のすべてのテスタ命令を一括転送方式でテスタ2へ転送する(ステップS208)。
転送方式が逐次転送方式の場合には(ステップS209でYES)、転送制御部8は、命令記憶部5内のすべてのテスタ命令を逐次転送方式でテスタ2へ転送する(ステップS210)。
(例)
図12(a)は、ユーザプログラムの例を表わす図である。
図12(b)は、ユーザプログラムに含まれるテスト1の例を表わす図である。
テスト1は、ファンクションテストである。ファンクションテストでは、被試験デバイスDUTに対して、電圧、タイミング、ピン、リレーの設定を行い、パターン実行と同時にあらかじめテスタ2にロードしたテストパターンが実行される。ファンクションテストには、一括転送方式で転送しても支障のない命令のみが含まれるため、テスト1の前に切替フラグFLAG=ONに設定され、ユーザプログラム実行部3は、一括転送切替命令を出力する。転送方式設定部9は、ユーザプログラム実行部3から一括転送切替命令を受信し、転送方式を一括転送方式に設定する。
図12(c)は、ユーザプログラムに含まれるテスト2の例を表わす図である。
テスト2は、トリミングテストである。トリミングテストでは、電圧、タイミング、ピン、リレーについてはファンクションテスト時と同様の設定が必要である。その後トリミングコードが作成され、被試験デバイスDUTへ書込まれ、テストパターンが実行され、DCテスト実施により、書き込んだトリミングコードに対する測定値が取得される。測定値が目標値に一番近いトリミングコードを得るために上記の処理が繰り返される。最後に決定された測定値が目標値に一番近いトリミングコード値が被試験デバイスDUTへ書き込まれる。
トリミングテストには、一括転送方式で転送すると支障のある命令(新規トリミングコード作成、トリミングコード書込み、測定値と目標値との比較、トリミングコード決定)が含まれるため、テスト2の前に切り替えフラグFLAG=OFFに設定され、ユーザプログラム実行部3は、逐次転送切替命令を出力する。転送方式設定部9は、ユーザプログラム実行部3から逐次転送切替命令を受信し、転送方式を逐次転送方式に設定する。
以上のように、本実施の形態によれば、半導体試験装置からテスタへのテスタ命令の転送方式をユーザがユーザプログラムによって設定することができる。ユーザが、一括転送すると支障のある命令を逐次転送方式に設定することによって、デバイスのテストを正確に実施することができる。
[第4の実施形態]
第4の実施形態では、転送方式設定部9は、ユーザプログラム実行部3から受信した命令に基づいて生成されるテスタ命令がバスリード命令を含む場合には、転送方式を一括転送方式に設定する。
バスリードはテスタ2から何らかの情報を読み出す時に実行するが、その前提として読み出し前に命令記憶部5内のテスタ命令をバス転送し、テスタ2の設定として反映させておかなければ、正しいリード値が得られない。バスリードを含むテストフローに対してこれらの問題を解決するためには、バスリードが必要な箇所の前で強制的に一括転送方式での転送を実行する。
図13は、第4の実施形態の半導体試験装置の動作手順を表すフローチャートである。
まず、転送方式設定部9は、転送方式を逐次転送方式に設定する(ステップ301)。
転送方式設定部9は、ユーザプログラム実行部3からユーザプログラム命令を受信した場合には(ステップS302でYES)、受信したユーザプログラム命令がテスタ命令に変換された場合に、当該テスタ命令がバスリード命令を含むかどうかを判断する。
転送方式設定部9は、当該テスタ命令がバスリード命令を含むような場合には(ステップS303でYES)、転送方式を一括転送方式に設定する(ステップS304)。
次に、転送制御部8は、命令記憶部5内のすべてのテスタ命令を一括転送方式でテスタ2へ転送する(ステップS305)。
次に、転送方式設定部9は、転送方式を逐次転送方式に設定する(ステップS306)。
ステップS303でNOの場合、またはステップS306の後に、テスタ命令生成部7は、受信したユーザプログラム命令に基づいて、各デバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する(ステップS307)。
次に、受信したユーザプログラム命令がパターン実行命令である場合には(ステップS308でYES)、転送制御部8は、命令記憶部5内のすべてのテスタ命令を逐次転送方式でテスタ2へ転送する(ステップS309)。
図14(a)は、ユーザプログラムの例を表わす図である。
図14(b)は、ユーザプログラムに含まれるテスト1の例を表わす図である。
テスト1は、ファンクションテストである。ファンクションテストには、バスリード命令を生成される命令が含まれないため、転送方式設定部9は、一括転送方式に設定しない。
図14(c)は、ユーザプログラムに含まれるテスト2の例を表わす図である。
テスト2は、トリミングテストである。
トリミングテストには、バスリード命令を生成させる命令(トリミングコード書込み、DCテスト)が含まれるため、転送方式設定部9は、これらの命令を受信したときには、転送方式を一括転送方式に設定する。
以上のように、本実施の形態によれば、半導体試験装置からテスタへ逐次転送すると支障のあるテスタ命令(バスリード命令)の前に命令記憶部内のテスタ命令を一括転送方式に設定することによって、デバイスのテストを正確に実施することができる。
なお、本実施の形態では、ステップS308でYESの場合には、ステップS309において逐次転送が行なわれたが、これに限定するものではない。ステップS308でYESの場合に、第1の実施形態と同様に、図7のステップS104〜S108の処理が行なわれるものとしてもよい。
[第5の実施形態]
第5の実施形態では、システムメモリ10は、第2のプレテストにおける一括転送方式での転送おいて、デバイスDUT1〜DUT−nのいずれかでテストが失敗したテスト項目を逐次転送方式のテスト項目として記憶する。
また、システムメモリ10は、第1のプレテストにおける逐次転送方式での転送において、デバイスDUT−1〜DUT−nでのテストによって得られる第1測定値と、第2のプレテストにおける一括転送方式におけるデバイスDUT1〜DUT−nでのテストによって得られる第2測定値とが所定値以上相違するテスト項目を逐次転送方式のテスト項目として記憶する。
転送方式設定部9は、システムメモリ10に記憶されているテスト項目に含まれる命令から生成されたテスタ命令の転送方式を逐次転送方式に設定する。
図15は、第5の実施形態の半導体試験装置におけるテスト項目ごとの転送方式の登録手順を表わすフローチャートである。
まず、転送方式設定部9は、第1のプレテストのため逐次転送方式に設定する(ステップS401)。
次に、テスタ命令生成部7は、ユーザプログラム実行部3からの各ユーザプログラム命令に基づいて、各デバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する。転送制御部8は、命令記憶部5内のすべてのテスタ命令を逐次転送方式でテスタ2へ転送する(ステップS402)。
デバイス管理部11は、テスタ2から送られる、各デバイスDUTの各ピンPのテスト項目ごとの測定値aを受信して、システムメモリ10に記憶する(ステップS403)。
次に、転送方式設定部9は、一括転送方式に設定する(ステップS404)。
次に、テスタ命令生成部7は、ユーザプログラム実行部3からの各ユーザプログラム命令に基づいて、各デバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する。転送制御部8は、命令記憶部5内のすべてのテスタ命令を一括転送方式でテスタ2へ転送する(ステップS405)。
デバイス管理部11は、テスタ2から送られる各デバイスDUTの各ピンPのテスト項目ごとのPass/Fail情報と測定値bを受信して、システムメモリ10に記憶する(ステップS406)。
デバイス管理部11は、一括転送方式において、いずれかのデバイスDUTのいずれかのピンPからのFaii情報を受信したテスト項目がある場合には(ステップS407でYES)、Fail情報を受信したテスト項目を逐次転送方式のテスト項目としてシステムメモリ10に書き込む(ステップS408)。
デバイス管理部11は、いずれかのデバイスDUTのいずれかのピンPについて、一括転送方式において受信した測定値bと、逐次転送方式において受信した測定値aとの差が所定値以上となるテスト項目がある場合には(ステップS409でYES)、差が所定値以上であるテスト項目を逐次転送方式のテスト項目としてシステムメモリ10に書き込む(ステップS410)。
図16は、第5の実施形態の半導体試験装置の転送制御の手順を表わすフローチャートである。
まず、転送方式設定部9は、ユーザプログラム実行部3からテスト項目を表わす情報を受信した場合には(ステップS501でYES)、当該受信した情報で表わされるテスト項目がシステムメモリ10において逐次転送方式のテスト項目として記憶されているときには(ステップS502でYES)、転送方式を逐次転送方式に設定する(ステップS503)。
テスタ命令生成部7は、ユーザプログラム実行部3からの各ユーザプログラム命令に基づいて、各デバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する。転送制御部8は、各ユーザプログラム命令を受信するごとに、命令記憶部5内のすべてのテスタ命令を逐次転送方式でテスタ2へ転送する(ステップS504)。
一方、受信した情報で表わされるテスト項目がシステムメモリ10内の設定情報において逐次転送方式に登録されてないときには(ステップS502でNO)、転送方式を一括転送方式に設定する(ステップS505)。
テスタ命令生成部7は、ユーザプログラム実行部3からの各ユーザプログラム命令に基づいて、各デバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する。転送制御部8は、受信した情報で表わされるテスト項目に含まれるユーザプログラム命令をすべて受信するごとに、命令記憶部5内のすべてのテスタ命令を一括転送方式でテスタ2へ転送する(ステップS506)。
図17(a)は、ユーザプログラムに含まれるテスト項目を表わす図である。
ユーザプログラムには、ファンクションテストであるテスト1と、トリミングテストであるテスト2と、DCテストであるテスト3と、セルフテストであるテスト4とが含まれる。
図17(b)は、システムメモリ10に記憶されている逐次転送方式のテスト項目の例を表わす図である。図17(b)の例では、DCテストのみが逐次転送方式のテスト項目としてシステムメモリ10に記憶されている。したがって、DCテストの命令から生成されたテスタ命令が逐次転送方式で転送され、その他のテスト項目の命令から生成されたテスタ命令は、一括転送方式で転送される。
以上のように、本実施の形態によれば、半導体試験装置からテスタへ一括転送すると支障のあるテスト項目の命令から生成されたテスト命令を逐次転送方式で転送するので、デバイスのテストを正確に実施することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1,91 半導体試験装置、2 テスタ、3,93 ユーザプログラム実行部、4 インタフェースブロック、5,95 命令記憶部、6 コントロール部、7,97 テスタ命令生成部、8,98 転送制御部、9,99 転送方式設定部、10 システムメモリ、11 デバイス管理部、T1_1〜T1_n,Tm_1〜Tm_n テスト機能部、DUT−1〜DUT−n デバイス管理部、P−1〜P−n ピン。

Claims (9)

  1. 複数のデバイスが接続されたテスタを制御するための半導体試験装置であって、
    ユーザプログラムの命令を実行するユーザプログラム実行部と、
    前記ユーザプログラムの命令に基づいて、前記テスタに接続されている複数のデバイスの端子へのテスタ命令を生成する命令生成部と、
    前記生成されたテスタ命令を記憶する命令記憶部と、
    前記命令記憶部内のテスタ命令の個数または前記ユーザプログラムの命令に基づいて、逐次転送方式または一括転送方式のうちのいずれかに転送方式を設定する転送方式設定部と、
    前記設定された転送方式に従って、前記命令記憶部内のテスタ命令を前記テスタへ送信する転送制御部とを備えた半導体試験装置。
  2. 前記テスタに接続される複数のデバイスのうち異常デバイスのリストを記憶するメモリと、
    前記テスタから送信される信号に従って、前記テスタに接続される複数のデバイスのうちの異常デバイスを特定して、前記異常デバイスのリストを更新するデバイス管理部とを備え、
    前記命令生成部は、前記ユーザプログラムの命令に基づいて、前記異常デバイスのリストを参照して、前記テスタに接続されている複数のデバイスのうちの正常なデバイスの端子の個数分のテスタ命令を生成し、
    前記転送方式設定部は、前記命令記憶部内のテスタ命令の個数に基づいて、逐次転送方式または一括転送方式のうち転送時間の短い方に転送方式を設定する、請求項1記載の半導体試験装置。
  3. 前記転送方式設定部は、前記ユーザプログラム実行部からパターン実行命令を受信したときに、前記転送方式を設定する、請求項2記載の半導体試験装置。
  4. 前記ユーザプログラムには、一括転送切替命令および/または逐次転送切替命令が含まれ、
    前記転送方式設定部は、前記ユーザプログラム実行部から前記一括転送切替命令を受信したときには、転送方式を前記一括転送方式に設定し、前記ユーザプログラム実行部から前記逐次転送切替命令を受信したときには、転送方式を前記逐次転送方式に設定する、請求項1記載の半導体試験装置。
  5. 前記転送方式設定部は、前記ユーザプログラム実行部から受信した命令に基づいて生成される前記テスタ命令がバスリード命令を含む場合には、転送方式を前記一括転送方式に設定する、請求項1記載の半導体試験装置。
  6. 前記一括転送方式において、前記デバイスでのテストが失敗したテスト項目を記憶するテスト項目記憶部を備え、
    前記転送方式設定部は、前記テスト項目記憶部に記憶されているテスト項目に含まれる命令から生成されたテスタ命令の転送方式を前記一括転送方式に設定する、請求項2記載の半導体試験装置。
  7. 前記転送方式設定部は、プレテストにおいて前記ユーザプログラムに含まれる命令から生成されたテスタ命令の転送方式を前記一括転送方式に設定し、
    前記デバイス管理部は、前記テスタから送信される信号に従って、失敗したテスト項目を特定し、前記特定したテスト項目を前記テスト項目記憶部に書込む、請求項6記載の半導体試験装置。
  8. 前記一括転送方式における前記デバイスでのテストによって得られる第1測定値と、前記逐次転送方式における前記デバイスでのテストによって得られる第2測定値とが所定値以上相違するテスト項目を記憶するテスト項目記憶部を備え、
    前記転送方式設定部は、前記テスト項目記憶部に記憶されているテスト項目の命令から生成されたテスタ命令の転送方式を前記一括転送方式に設定する、請求項2記載の半導体試験装置。
  9. 前記転送方式設定部は、第1のプレテストにおいて前記ユーザプログラムに含まれる命令から生成されたテスタ命令の転送方式を前記逐次転送方式に設定し、
    前記デバイス管理部は、前記テスタから送信される信号に従って、各テスト項目の前記第1測定値を前記テスト項目記憶部に書込み、
    前記転送方式設定部は、第2のプレテストにおいて前記ユーザプログラムに含まれる命令から生成されたテスタ命令の転送方式を前記一括転送方式に設定し、
    前記デバイス管理部は、前記テスタから送信される信号に従って、各テスト項目の前記第2測定値を前記テスト項目記憶部に書込み、
    前記デバイス管理部は、前記第1測定値と前記第2測定値とが所定値以上相違するテスト項目を前記テスト項目記憶部に書き込む、請求項8記載の半導体試験装置。
JP2013095289A 2013-04-30 2013-04-30 半導体試験装置 Active JP6174898B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013095289A JP6174898B2 (ja) 2013-04-30 2013-04-30 半導体試験装置
TW106142466A TWI644111B (zh) 2013-04-30 2014-04-21 用以控制測試器之半導體檢驗方法及裝置
TW103114420A TWI612318B (zh) 2013-04-30 2014-04-21 用以控制測試器之半導體檢驗裝置
US14/265,068 US9811450B2 (en) 2013-04-30 2014-04-29 Semiconductor test apparatus for controlling tester
US15/722,921 US20180039571A1 (en) 2013-04-30 2017-10-02 Semiconductor test apparatus for controlling tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013095289A JP6174898B2 (ja) 2013-04-30 2013-04-30 半導体試験装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017132680A Division JP6474464B2 (ja) 2017-07-06 2017-07-06 半導体試験装置

Publications (2)

Publication Number Publication Date
JP2014215273A true JP2014215273A (ja) 2014-11-17
JP6174898B2 JP6174898B2 (ja) 2017-08-02

Family

ID=51790327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013095289A Active JP6174898B2 (ja) 2013-04-30 2013-04-30 半導体試験装置

Country Status (3)

Country Link
US (2) US9811450B2 (ja)
JP (1) JP6174898B2 (ja)
TW (2) TWI612318B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305442B1 (ko) 2017-03-30 2021-09-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
JP6474464B2 (ja) * 2017-07-06 2019-02-27 ルネサスエレクトロニクス株式会社 半導体試験装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004171659A (ja) * 2002-11-19 2004-06-17 Renesas Technology Corp 半導体メモリの救済解析装置
JP2004233355A (ja) * 2003-01-28 2004-08-19 Texas Instruments Inc テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法
JP2007079715A (ja) * 2005-09-12 2007-03-29 Fuji Xerox Co Ltd データ転送方法、プログラムおよび装置
US20070198881A1 (en) * 2006-02-17 2007-08-23 Volkerink Erik H Test system and method for testing electronic devices using a pipelined testing architecture
JP2009229331A (ja) * 2008-03-25 2009-10-08 Yokogawa Electric Corp 半導体試験装置及びその制御プログラム
JP2011154026A (ja) * 2010-01-26 2011-08-11 Advantest Corp 試験装置および試験方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3715011B2 (ja) * 1995-12-12 2005-11-09 株式会社ルネサステクノロジ 半導体回路設計検証装置
DE19917336C2 (de) * 1999-04-16 2002-07-11 Infineon Technologies Ag Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins
JP2004144488A (ja) * 2002-10-21 2004-05-20 Renesas Technology Corp 半導体試験装置
US7039545B2 (en) * 2004-04-19 2006-05-02 Agilent Technologies, Inc. Apparatus, system and/or method for converting a serial test to a parallel test
CN1997909B (zh) * 2004-05-22 2010-11-10 株式会社爱德万测试 用于控制模块化测试系统中可互换部件的方法和系统
US7203873B1 (en) * 2004-06-04 2007-04-10 Magma Design Automation, Inc. Asynchronous control of memory self test
US7548828B2 (en) * 2006-08-31 2009-06-16 Testiary, Inc. Automatic test equipment platform architecture using parallel user computers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004171659A (ja) * 2002-11-19 2004-06-17 Renesas Technology Corp 半導体メモリの救済解析装置
JP2004233355A (ja) * 2003-01-28 2004-08-19 Texas Instruments Inc テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法
JP2007079715A (ja) * 2005-09-12 2007-03-29 Fuji Xerox Co Ltd データ転送方法、プログラムおよび装置
US20070198881A1 (en) * 2006-02-17 2007-08-23 Volkerink Erik H Test system and method for testing electronic devices using a pipelined testing architecture
JP2009229331A (ja) * 2008-03-25 2009-10-08 Yokogawa Electric Corp 半導体試験装置及びその制御プログラム
JP2011154026A (ja) * 2010-01-26 2011-08-11 Advantest Corp 試験装置および試験方法

Also Published As

Publication number Publication date
TW201809711A (zh) 2018-03-16
US20140325191A1 (en) 2014-10-30
JP6174898B2 (ja) 2017-08-02
TW201500752A (zh) 2015-01-01
US20180039571A1 (en) 2018-02-08
US9811450B2 (en) 2017-11-07
TWI612318B (zh) 2018-01-21
TWI644111B (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
US20170256324A1 (en) Device inspection method, probe card, interposer, and inspection apparatus
JP2010151756A (ja) 電池パック
JP6174898B2 (ja) 半導体試験装置
US20200174073A1 (en) Device inspection method
US11428734B2 (en) Test board and test system including the same
JP5314541B2 (ja) 試験装置、試験方法、プログラムおよびインターフェイス回路
US20130231885A1 (en) Test apparatus and test module
JP6474464B2 (ja) 半導体試験装置
US11493553B2 (en) Extended JTAG controller and method for functional reset using the extended JTAG controller
CN113406473B (zh) 一种芯片测试方法、装置、终端设备及存储介质
JPWO2009122701A1 (ja) 試験モジュール、試験装置および試験方法
US9412467B2 (en) Semiconductor device having a test controller and method of operation
JP4835935B2 (ja) データ転送回路および半導体試験装置
CN114121137A (zh) 一种Nand Flash颗粒功耗测试系统及方法
CN116224013A (zh) 芯片测试方法及设备
US8117004B2 (en) Testing module, testing apparatus and testing method
JP5279817B2 (ja) 試験装置および試験方法
EP2704151A2 (en) Semiconductor device and memory test method
US8072232B2 (en) Test apparatus that tests a device under test having a test function for sequentially outputting signals
EP3367114A1 (en) Extended jtag controller and method for functional reset using the extended jtag controller
CN110286312B (zh) 电压修调方法
CN112924854B (zh) 任意波形格式生成方法、装置、测试设备和存储介质
US20210173989A1 (en) Simulation signal viewing method and system for digital product
US20240027518A1 (en) Wafer tester and wafer testing method and system
CN113567829A (zh) 一种电路板的测试方法及装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170707

R150 Certificate of patent or registration of utility model

Ref document number: 6174898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150