JP2004233355A - テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法 - Google Patents
テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法 Download PDFInfo
- Publication number
- JP2004233355A JP2004233355A JP2004018155A JP2004018155A JP2004233355A JP 2004233355 A JP2004233355 A JP 2004233355A JP 2004018155 A JP2004018155 A JP 2004018155A JP 2004018155 A JP2004018155 A JP 2004018155A JP 2004233355 A JP2004233355 A JP 2004233355A
- Authority
- JP
- Japan
- Prior art keywords
- test
- pin
- pin group
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】いくつかのデバイス135に同時に試験を実施する改良された方法および装置を得る。
【解決手段】共通データバス120に接続されるピングループを自動的に選択して共通データバスからテストデータ語を受信する改良型DMAコントローラ110において、2つ以上のピングループを同時に選択して、テストデータを多数のピンカード115に同時にロードすることができ、このデータを多数のピンカード115に同時にロードすれば、テストデータは多数のピンカード115に“ファンアウト”して多数のデバイスサイトに同時に送ることができる。DMA-ベースハードウェアを利用してどのピングループが“ファンアウト”テストデータを受信すべきであるかを選択し、テストデータをファンアウトし、ソフトウェア-ベーステストプログラムおよびパターンを作り出して単一デバイスを操作することができる。
【選択図】図1
【解決手段】共通データバス120に接続されるピングループを自動的に選択して共通データバスからテストデータ語を受信する改良型DMAコントローラ110において、2つ以上のピングループを同時に選択して、テストデータを多数のピンカード115に同時にロードすることができ、このデータを多数のピンカード115に同時にロードすれば、テストデータは多数のピンカード115に“ファンアウト”して多数のデバイスサイトに同時に送ることができる。DMA-ベースハードウェアを利用してどのピングループが“ファンアウト”テストデータを受信すべきであるかを選択し、テストデータをファンアウトし、ソフトウェア-ベーステストプログラムおよびパターンを作り出して単一デバイスを操作することができる。
【選択図】図1
Description
集積回路の製作工程は材料準備、回路製作、ウェーハプローブテスト、組立て、最終テストおよび出荷を含んでいる。最初にシリコンインゴットを切断して個別のウェーハが作り出される。このウェーハ群は一般的に‘ロット’と呼ばれ、各ウェーハはロット番号、ウェーハ番号、抵抗率、等により参照される。回路製作は拡散、イオン打込み、ホトリソグラフィおよびプラズマエッチングのいくつかの後続ステップを含むことがある。典型的な集積回路製作工程はウェーハ表面上への薄膜の堆積および成長、膜上のマスキング層への回路パターン転送、マスキング層により保護されない膜領域の除去およびウェーハの露出領域のドーピングを含んでいる。これらのステップはバイポーラ、MOS,CMOSまたはBiCMOS等の工程に応じて繰り返されることがある。ハンドリング、固有の結晶欠陥、または誤った処理等の他の要因だけでなく、これらの各工程が不良デバイスとなる欠陥を生じることがある。個別の各回路すなわちダイは完了すると、その機能性を評価するためにウェーハプローブにより試験される。ウェーハプローブテストの目的は2要素からなり、機能しないデバイスを費用のかかるバックエンド工程に通される前に識別して廃棄すること、および問題点をタイムリーに識別して修正できるように製作工程パラメータに関する情報を得ることである。
自動化レベルはシステム毎に異なるが、ほとんど全てのウェーハプローブシステムはプログラマブルである。テストデータは典型的にテスタコントローラデータベースに送信される。典型的なウェーハプローブシステムの主要な構成要素はマイクロプロセッサベーステスタコントローラ、テスタモジュールすなわち一つ以上のピンカードを含むサブシステム、プローブカード、およびプローバを含んでいる。一つ以上のマイクロプロセッサはデータ収集、格納および送信を行うだけでなくテスタモジュールおよびプローバを制御する。テスタモジュールおよびそれを構成するピンカードはデバイスを試験するのに必要な入力電圧、電流、および波形を発生する。テスタモジュールはデバイスから出力される電圧、電流、および波形の測定も行う。プローバはウェーハを実際に操作するシステム構成要素である。プローバはウェーハをxおよびy方向に動かして各ダイのボンディングパッドをプローブピンチップと一線上に揃える。次に、それはウェーハを持上げてプローブチップと接触させ、各ダイをテストした後でウェーハを降下させる。プローブカードは印刷回路板または実際のプローブチップを保持する他のアセンブリである。テストモジュールおよびプローバ間に延びるインターフェイスはケーブルインターフェイスである。
デバイスの実際の試験は連続性テスト、機能テスト、およびパラメータテストを含むシーケンスのソフトウェア駆動である。連続性テストは、ショートされる時、あるいは他の基本的な欠陥がある時にデバイスがターンオンするかどうかをチェックする非常に基本的なテストである。機能テストは連続性テストよりも幾分複雑である。それはデバイスが機能的ブロックとして働くかどうかをテストする。パラメータテストはデバイスの最後の最も複雑なテストである。このテストは定められた仕様内でデバイス性能をチェックする。データはテスタコントローラに関連づけられたテスタデータベース内に格納される。テスト結果および選択されたソーティングアルゴリズムにより、デバイスをどのビンに分類すべきかだけでなく、デバイスが機能するかどうかが確認される。各デバイスタイプの回路構成および性能特性は一意的であるため、各デバイスタイプは通常最も適切なパラメータを測定するようにカスタム化された一意的なテストプログラムを必要とする。したがって、大きなデバイスファミリおよびデバイスタイプに対しては、多数のテストプログラムが存在する。
従来の自動検査装置(ATE)はデバイスに複雑なテストパターンを送り出す高価な、高性能パターンメモリサブシステムを含んでいる。これらのサブシステムはワイドなパターン(典型的に、128から1024ビット)を高速(典型的に、20から100MHz台,新しいデバイスでは300MHzよりも上)で送り出すように設計される。パターン記憶装置の深さは典型的に1-64ミリオンである。パターンメモリ要求条件の幅、速度および深さは、シーケンス能力(ループ、分岐、等)と共に結合して、大概のパターンサブシステムは全体ATEコストの重要な部分を表わす程度まで、パターンサブシステムのコストに著しい影響を及ぼす。
従来のパターンメモリサブシステムの制約条件はしばしばテストプログラム開発の問題点および初期設計デバッグ非効率性の原因となっている。必要なテストパターン数はデバイス内のトランジスタ数に比例する。デバイスの集積がムーアの法則に従って迅速に進展するにつれ、対応するテストパターン要求条件はコスト効果的な従来のパターンメモリシステムに対してますます困難な挑戦を提示している。
高価なバーンイン手順を回避して低コストの、高速で、信頼できる柔軟な手順で置換する目標は達成するのが困難であった。したがって、バーンインを回避するだけでなく半導体デバイスの品質および信頼度を一般的に保証し、かつこれらの目標を遥かにコスト低減されたテスタにより達成する基本的解決策を提供する低コスト方法および低コスト検査装置への一貫した取り組み方に対する必要性が生じてきている。この方法は異なる半導体製品ファミリーおよび広範な設計およびプロセスバリエーションに応用されるのに十分柔軟でなければならず、さらにマルチプローブテスト後および組立ておよび実装後だけでなくウェーハ製作処理中もそれ自体を案内ツールとして役立てなければならない。この方法およびテスタは製作スループットを高め床スペース、時間およびエネルギを節減しなければならない。さらに、スループットを改善してテストステップのサイクルタイムを低減するために、試験方法および装置は多数のデバイスを同時に試験する能力を持たなければならない。
コストのかかる検査装置に関連する多くの問題点が、1999年10月7日に出願され本開示の一部としてここに組み入れられている米国特許出願第09/413,926号“Testing Method and Apparatus Assuring Semiconductor Device Quality and Reliability”に記述された試験方法および装置により取り組まれている。しかしながら、現在まで、この特許出願に記述された方法および装置は多数のデバイスを同時テストを実施するのに利用されていない。
前記したように、多くのテストシステム上のテスト信号のタイミングを校正する必要があったため、多数のデバイスの同時テストは有効に実現するのが困難であった。米国特許出願第09/413,926号に記述されているような新しい方法および装置は校正されたテスト信号に対する必要性を低減している。校正されたテスト信号に対する必要性を低減することにより、同時テストのために多数のデバイスに非校正テスト信号を与えることが可能となってきている。ここに開示された方法および装置は、多数のデバイスの同時テストを許す改善された試験装置および方法と共に、米国特許出願第09/413,926号に記述されている試験方法およびシステムを利用する。
本発明の一実施例の一つの側面は共通データバスに接続されているあるピングループを自動的に選択してテストデータを共通データバスにリードまたはライトする改良型DMAコントローラである。2つ以上のピングループを同時に選択することにより、テストデータ(テストデータ語等)を多数のピンカードに同時にロードすることができる。このデータを多数のピンカード内に同時にロードすることにより、テストデータを多数のピンカードに“ファンアウト”して多数のデバイスサイトに同時に送ることができ、同時試験が可能とされる。本発明の一実施例のもう一つの側面はDMAベースハードウェアを利用してどのピングループが“ファンアウト”テストデータを受信すべきかを選択する。DMAベースハードウェアを利用してテストデータをファンアウトすることにより、ソフトウェアベーステストプログラムおよびパターンを作り出して単一デバイスを操作することができる。テストプログラムは被試験サイト数を選択してこれらのサイトにテスタリソースを分配することができる。DMAベースハードウェアおよびテスタソフトウェアはテストデータを適切なテストサイトの全てに自動的にファンアウトする。
本発明の一実施例のさらにもう一つの側面により、テストシステムは特定のデバイスのテストを選択的にイネーブルまたはディセーブルすることができる。このようにして、連続性テスト等のある予備テストに不合格のデバイスをディセーブルすることができ、これらのデバイスのテストは後続するパラメータおよび機能テストに対して迂回される。この実施例のもう一つの側面はデバイスのテスト中に更新してそのデバイスがさらにテストを受けるべきかどうかを表示することができるDMAカード上のパス/フェイルレジスタ(pass/fail register)を利用する。ここに開示された改良型試験方法およびシステムは実装後テストだけでなくウェーハレベルテストにも応用することができる。
前記した側面および実施例は開示されたシステムおよび方法を理解できるように提供されており、本発明の任意の“本質的”要素を列挙したものと解釈しなければならない。事実、課題を解決するための手段では検討されていない他の多くの側面および実施例がある。本発明により表わされる技術的な進歩およびその他の目的は、添付図および特許請求の範囲に記載された新しい特徴と共に考察すれば、下記の詳細な説明から明らかとなる。
改良型試験装置100のハイレベル図を示すブロック図が図1に示されている。図1において、テスタコントローラ105が直接メモリアクセス(DMA)コントローラ110に接続されかつ共通データバス120を介して複数のピンカード115に接続されている。本技術において公知の原理に従って、DMAコントローラ110はデータバス120を介したテスタコントローラ105とピンカード115間のデータフローを制御する。試験装置100により利用されるテストデータを格納するためにテスタデータベース125も使用することができる。テスタデータベース125は試験済デバイスから検索されるテストデータの格納装置として使用することもできる。図1には一つ以上のデバイスプローブ130を接続することができるプローブカード127も示されている。デバイスプローブ130は一つ以上のデバイス135 140に同時に接続できるようにプローブカード127上に配置される。ウェーハ140上のデバイス135に対するデバイスプローブ130の位置は可動ウェーハステージ(図示せず)によりウェーハ140を移動させるか、またはプローブカード127を移動させることにより制御することができる。
テスタコントローラ105はデスクトップパーソナルコンピュータ等のコンピュータ、またはSPARCステーション等のワークステーションまたはPCを含んでいる。テスタコントローラ105はパターンシーケンス制御を行うように操作できる一つ以上のテストプログラム、パターンメモリ、スキャンメモリ、タイミングシステムおよび駆動信号フォーマットも含んでいる。これらの情報の多くはテスタデータベース125内に格納することができる。
ピンカード115は一般的にテスタサブシステム内に搭載されデータバス120とプローブカード127間のインターフェイスを提供する。多様な実施例を使用してプローブカード127をデータバス120に接続することができる。一実施例では、複数のピンカード115がデータバス120に沿って並列に搭載されテスタコントローラ105に対してデータを送受信する。これらのピンカードの各々をDMAコントローラ110により選択的に活性化することができる。各ピンカード115はデータバス120のサイズおよびピンカード内で見つかったハードウェアに応じて16ビットまたは32ビットインターフェイスを含むこともできる。
一実施例では、試験装置100は1024ものピンを有するデバイスを処理することができる。試験装置100は連続性、電圧ボックス(Vdd ult min および Vdd ult high)、入力リーク、および Iddq(240 pA 解像度)テストを含むDCテストも実施することができ、さらに、スロー機能、スキャン、アルゴリズム、遅延故障、および at-speed BISTテスト(800MHz以上の速度を与える)を実施する。これらのテストに関するより詳細な情報は前記した米国特許出願第09/413,926号に記載されている。
図1Aはテスタデータベース125内にDMAブロックとして格納されるテストパターンが試験中にデジタル刺激および応答比較のためにどのように被測定デバイス(DUT)に転送されるかの例を示す。パターンデータは被測定デバイスに“at-speed”転送されることはないが、DMA技術の使用によりパターンはテスト時間を最小限に抑えるためにできるだけ効率的に転送されることが保証される。図1Aにおいて、データバス120は16ビット幅であり33MW/s(毎秒百万語)で動作する。したがって、パターン実行中に全てのデータおよび制御は33MHzでテスタコントローラ105から16ビットDMAバス120を介して転送しなければならない。状態変化に256データビットが必要であれば(例えば、256ピンデバイスに対して)、1パターンに対して少なくとも16DMA語が必要である。さらに、データビットを適切なデバイスピングループに向け、かつ単純なデジタル状態を越えるパターン変化を調整するのに(例えば、DUT出力マスキングまたは双方向ピン制御)ある制御オーバヘッドが必要である。したがって、DMA転送速度は33MW/sであるが必要なデータ対ピンマッピングおよび他の制御により有効パターン速度はより遅くなる。
図1は、さらに、従来の並列パターンを16ビット幅DMAシーケンスとしてどのように格納できるかをも示している。図1Aにおいて、従来の並列パターンは一般的に150で示されており、16ビット語のグループに構成されたデジタル状態データの64ビットプラス2パターンサイクル155に対する制御情報により構成されている。160で示すように、同じパターンをDMAストリームとして格納および実行することができる。各ピングループに対するデータは制御情報と共に逐次更新され、同期サイクルが続く。同期サイクルは全てのパターンデータをDUTにおいて同時に更新するのに使用される。
図1Aに示すテスタ装置のパターン実行速度は既存の“at-speed”テスタに比べて幾分制限される。しかしながら、ここで利用される試験計画で使用される試験方法は従来のat-speed機能テストには頼らない。替わりに、急速BIST,DFT技術、内部テスト構造または高速パターン実行を必要としない他のパラメータ測定値を使用してデバイス性能が検証される。
試験装置100の構成要素のいくつかのより詳細な例が図2に示されている。図1と同様に、DMAコントローラ110およびピンカード215a-215hは全て共通データバス120に接続されている。さらに、テスタコントローラ105および各ピンカード215a-215hはこれらの各構成要素に出入りするデータのフローを制御するのに使用される。各入出力バァッファ230はDMAコントローラ110により制御される。図2に示す実施例では、各ピンカード215a-215hは少なくとも一つのピングループに関連づけられている。例えば、ピンカード1はピングループ0または1に関連づけられている。これらのピングループの各々が典型的には16ビットからなり、その各々がデバイスプローブ130上のピンに直接対応する。しかしながら、他の実施例はデータバス110のサイズに応じてピングループ当たりより多くのまたはより少ないビットを利用することができる。典型的に、デバイスプローブ130上の256ピンを必要とするデバイスはそのため16ピングループを必要とし、その各々が16ビットを有する。もちろん、全てのデバイスが試験を首尾よく完了させるのにこのように多くのピンを必要とするわけではない。その結果、デバイスを試験するのに必要な全てのピンを提供するのに1または2ピンカードで十分なことがある。例えば、図1に示す実施例は一時に4つのデバイスを同時に試験するシステムを利用する。したがって、被試験デバイス135の各々が一般的に各デバイスプローブ130において最大64ピンを利用する。その結果、各デバイスはテストを実施するのに必要な全データを提供するのに4ピングループおよび2ピンカード215を必要とする。
ピンカードに与えられる反復データを利用しかつデータの並列処理を保証するために、改良型DMAカード300がテスタコントローラ105とピンカード115間のデータフローを制御するのに利用される。改良型DMAカード300のハイレベルブロック図が図3に示されている。図3に示す実施例はパス/フェイルレジスタ305、DMA回路315、マルチサイトモードレジスタ320、ピングループセレクトレジスタ325、ピングループセレクトゲート330、およびバスインターフェイス335を含むいくつかの構成要素からなっている。パス/フェイルレジスタ305は一組の2進ビットを含み、その各々が試験される特定のデバイスに関連づけられる特定のピングループまたはピンカードのパス/フェイル状態に対応する。このレジスタはデバイスの試験中にDMAカード300とテスタコントローラ105の両方にパス/フェイルデータを提供するのに使用される。このレジスタはデバイスが試験されている時にパス/フェイルデータにより非同期的に更新されて、あるデバイスが不良であることが判る時にそれらの同時試験を解消することができるようにされる。DMA回路315は論理ゲート、バァッファ、およびDMAコントローラの機能を実施するのに必要な他の構成要素を含んでいる。マルチサイトモードレジスタ320はテストシステムがどのモードで動作しているかを示すレジスタである。一実施例では、マルチサイトモードレジスタは4ビットレジスタを含むことができ、各ビットはシステムが動作することができる4つの異なるマルチサイトモード(X1,X2,X4,およびX8)に対応する。4つのモードX1,X2,X4およびX8は、それぞれ、1つ、2つ、4つまたは8つのデバイスの同時試験を表わす。共有リードまたは共有ライト動作に対してどのピングループを活性化すべきかを示すのにピングループセレクトレジスタ325が使用される。選択されたピングループに関連づけられたある入出力バァッファを活性化または非活性化するために、ピングループセレクトゲート330がさまざまなレジスタからのデータを結合する。図2に示すように、ピングループセレクトゲートは各ピンカード215に関連づけられた各入出力バァッファ230に信号を与える。
一組のテストデータがファンアウトされ各ピンカードを介して複数のプローブサイトに書き込まれるプロセスが図4に示されている。このプロセスは最初にマルチサイトテストモードを選択して(405)開始する(400)。前記したように、このマルチサイトテストモードは同時に2,4,8さらには16のデバイスへのデータのファンアウトに対応することができる。次に、DMA-ベースハードウェアが選択されているマルチサイトテストモードに基づいてピングループセレクトレジスタをセットアップする(410)。その後、ピングループセレクトレジスタ内に記載せられた各ピングループに対応する入出力バァッファが活性化される(415)。入出力バァッファが活性化された後で、テストデータのブロックがデータバスを介して活性化されたピングループに提供される(420)。典型的に、テストデータのこのブロックは全体テストプロセスまたはデバイス上で実施されているサブプロセスに対応する。対応する各被試験装置に対して適切な入出力バァッファが活性化されているため、テストデータは多数のデバイスに同時に自動的にファンアウトされる。全体テストデータブロックが提供された後で、このプロセスは完了する(425)。
図4には本システムの一実施例に従って実施することができる3つのオプショナルなステップも示されている。活性化されたピングループにテストデータブロックが提供された後で、システムはパス/フェイルレジスタの状態をチェックすることができる(430)。前記したように、DMAボード上のパス/フェイルレジスタはテストプロセスから非同期的に更新することができる。したがって、テストデータブロックに対応する試験にデバイスが不合格であれば、パス/フェイルレジスタは即座にそれを表示する。不良デバイスが見つかれば、不良デバイス(440)に対応するピンカードがシリアル順で活性化されて(435)不良デバイスに対応するピンカードから不良データが読み出されるようにされる。このデータはさらに処理するためにテスタデータベース125内に格納することができる。
ある不良デバイスをそれ以上の試験から遮蔽するプロセスが図5Aおよび5Bに示されている。図5Aにおいて、テストデータ語505がデータバス120に与えられる。同時に、ピングループ状態レジスタ510はオール0で占められており、テストデータブロックを全てのピングループに書き込むべきことを示している。したがって、ピンカード1-8(215a-215h)に対応する入出力バァッファが活性化される。その結果、テストデータ語はこれらの全カードの入出力バァッファ内に格納される。
図5Bにおいて、プローブサイト3に対応するデバイスはそれ以上の試験から区切られている。これはデバイスの不良やテスタコントローラからの直接コマンド等のさまざまな理由に対して行うことができる。プローブサイト3に対応するピンサイトは遮蔽されているため、ピングループ状態レジスタ510は場所9-12が1で占められている。したがって、入出力バァッファがそれ以上のテストに対して活性化されると、ピンカード5および6(215eおよび215f)は共有ライトから遮蔽される。
改良型試験装置で使用するのに適した改良型DMAカードに関連づけられる四分円イネーブルデバイスの一実施例が図6Aに示されている。この回路により一つのDMAカードはそれ自体のバスを有するもう一つのDMAカードに制御を渡すことができ、したがって、もう一組の16ピングループ(および8ピンカード)を改良型試験装置100で利用することができる。それにより改良型試験装置の容量は有効に2倍とされ16デバイスまでを同時に試験することができる。
改良型DMAカードに関連づけられる代表的ピングループ選択デバイスの一部が図6Bに示されている。図6Bにおいて、DMAカードがどのマルチサイトモード(X1,X2,X4,またはX8)で動作しているかを表示するのにDMAカード内のデータバスからの適切なデータ(DBI_DATA[00_15])が使用される。
改良型DMAカードに関連づけられる代表的ピングループ選択デバイスのもう一つの部分が図6C−1〜2に示されている。図6C−1〜2に示す回路はライトまたはリード動作中にそのデータがライトまたはリードされる適切なピングループを選択する。
改良型DMAカードに関連づけられる代表的ピングループ選択デバイスのもう一つの部分が図6D−1〜3に示されている。図6D−1〜3に示す回路は図6C−1〜2の回路により与えられるデータを多重化しかつあるピングループラインをライトまたはリード動作のために活性化する。
図6E−1〜3は改良型DMAカード上で使用するのに適したマルチサイトピングループセレクトレジスタ、マルチサイトピングループセレクトゲート、およびピングループイネーブル回路の代表的実施例を示す。図6E−1〜3に示す回路は、あるピングループをリードまたはライト動作に対して活性化するために、図6D−1〜3の回路により提供されるピングループセレクトラインをマルチサイトピングループセレクトレジスタにより与えられる信号と比較する。
改良型DMAカードに関連づけられる不良リードバックデバイスの一実施例のブロック図が図6Fに示されている。開示された不良リードバックデバイスは試験されたデバイスにより非同期的に与えられる不良データを受入れそのデータを適切なパス/フェイルレジスタ内に書き込む。
本発明のある実施例および側面を添付図で図解しかつ前記詳細な説明において説明してきたが、本発明は開示された実施例に限定されないことが理解できるであろう。さらに、本発明は特許請求の範囲およびそれに相当するものに記載され明記されている発明の精神から逸脱することなく非常に多くの再構成、修正および置換が可能である。出願人は、特許請求の範囲が手段プラス機能またはステッププラス機能の形式で明確に書かれていないかぎり、特許請求の範囲は35U.S.C.§112,¶6を適用する意図はない。
以上の説明に関して更に以下の項を開示する。
以上の説明に関して更に以下の項を開示する。
(1)少なくとも一つのピングループを活性化させてデータバスからテスト信号語を受信するように操作できるテスト信号ファンアウト装置であって、ファンアウト装置は、
一組のテスト信号を受信する一つ以上のピングループを表示するように操作できるピングループセレクトレジスタと、
2つ以上のデバイスサイトが同時に試験されるかどうかを表示するように操作できるマルチサイトテストレジスタと、
マルチサイトテストレジスタを読み出しかつ対応するピングループ選択データをピングループセレクトレジスタに書き込むように操作できるピングループセレクト回路と、
ピングループセレクトレジスタを読み出しかつデータバスからテスト信号語を受信する一つ以上のピンカードを活性化するように操作できるピングループイネーブル回路と、
を含むテスト信号ファンアウト装置。
一組のテスト信号を受信する一つ以上のピングループを表示するように操作できるピングループセレクトレジスタと、
2つ以上のデバイスサイトが同時に試験されるかどうかを表示するように操作できるマルチサイトテストレジスタと、
マルチサイトテストレジスタを読み出しかつ対応するピングループ選択データをピングループセレクトレジスタに書き込むように操作できるピングループセレクト回路と、
ピングループセレクトレジスタを読み出しかつデータバスからテスト信号語を受信する一つ以上のピンカードを活性化するように操作できるピングループイネーブル回路と、
を含むテスト信号ファンアウト装置。
(2)(1)記載のテスト信号ファンアウト装置であって、ピングループの各々がピンカードに対応するテスト信号ファンアウト装置。
(3)(1)記載のテスト信号ファンアウト装置であって、各ピングカードが2つのピングループに関連づけられるテスト信号ファンアウト装置。
(4)(1)記載のテスト信号ファンアウト装置であって、ピングループセレクトレジスタは複数ビットを含み、各ビットが被試験デバイスに対するピングループに対応するテスト信号ファンアウト装置。
(5)(4)記載のテスト信号ファンアウト装置であって、ピングループセレクトレジスタは16ビットを含むテスト信号ファンアウト装置。
(6)(1)記載のテスト信号ファンアウト装置であって、マルチサイトテストレジスタは4ビットレジスタを含み、各ビットが各マルチサイトモードに対応するテスト信号ファンアウト装置。
(7)(1)記載のテスト信号ファンアウト装置であって、マルチサイトテストレジスタはマルチビットレジスタを含み、レジスタの各状態が各マルチサイトモードに対応するテスト信号ファンアウト装置。
(8)(6)記載のテスト信号ファンアウト装置であって、マルチサイトテストレジスタの4ビットは、それぞれ、X1モード,X2モード,X4モード,およびX8モードに対応するテスト信号ファンアウト装置。
(9)(1)記載のテスト信号ファンアウト装置であって、さらに、一つ以上の被試験デバイスに対するパス/フェイル状態を表示するように操作できるパス/フェイルレジスタを含み、
ピングループセレクト回路はマルチサイトテストレジスタおよびパス/フェイルレジスタを読み出しかつ対応するピングループ選択データをピングループセレクトレジスタに書き込むように操作できるテスト信号ファンアウト装置。
ピングループセレクト回路はマルチサイトテストレジスタおよびパス/フェイルレジスタを読み出しかつ対応するピングループ選択データをピングループセレクトレジスタに書き込むように操作できるテスト信号ファンアウト装置。
(10)(9)記載のテスト信号ファンアウト装置であって、パス/フェイルレジスタは複数ビットを含み、各ビットは被試験デバイスに対応するテスト信号ファンアウト装置。
(11)(9)記載のテスト信号ファンアウト装置であって、パス/フェイルレジスタは一つ以上のデバイスの試験中に不良データにより非同期的に更新することができるテスト信号ファンアウト装置。
(12)少なくとも一つのデバイスにテストデータブロックを同時に供給する方法であって、
マルチサイトテストモードを選択するステップと、
ピングループセレクトレジスタを選択されたマルチサイトテストモードに対応するピングループ選択データで占めるステップと、
ピングループセレクトレジスタ内の活性化された各ピングループに対する入出力バァッファを活性化するステップと、
活性化されたリードバァッファの各々にテストデータブロックを供給するステップと、
を含む方法。
マルチサイトテストモードを選択するステップと、
ピングループセレクトレジスタを選択されたマルチサイトテストモードに対応するピングループ選択データで占めるステップと、
ピングループセレクトレジスタ内の活性化された各ピングループに対する入出力バァッファを活性化するステップと、
活性化されたリードバァッファの各々にテストデータブロックを供給するステップと、
を含む方法。
(13)(12)記載の方法であって、ピングループセレクトレジスタをデータで占めるステップは、さらに、試験されないデバイスに対応する任意のピングループを解消するステップを含む方法。
(14)(12)記載の方法であって、さらに、
パス/フェイルレジスタからのデータをピングループセレクトレジスタと比較して選択された全てのデバイスがあるテスト規準に従うかどうかを決定するステップと、
ピングループセレクトレジスタを再びあるテスト規準に従う一つ以上のデバイスに対応するデータで占めるステップと、
を含む方法。
パス/フェイルレジスタからのデータをピングループセレクトレジスタと比較して選択された全てのデバイスがあるテスト規準に従うかどうかを決定するステップと、
ピングループセレクトレジスタを再びあるテスト規準に従う一つ以上のデバイスに対応するデータで占めるステップと、
を含む方法。
(15)ここに開示されているのはいくつかのデバイス(135)に同時に試験を実施する改良された方法および装置である。本発明の一実施例の側面は、共通データバス(120)に接続される、あるピングループを自動的に選択して共通データバスからテストデータ語を受信する改良型DMAコントローラ(110)である。2つ以上のピングループを同時に選択することにより、テストデータ(テストデータ語等)を多数のピンカード(115)上に同時にロードすることができる。このデータを多数のピンカード(115)に同時にロードすることにより、テストデータは多数のピンカード(115)に“ファンアウト”して多数のデバイスサイトに同時に送ることができる。本発明の一実施例のもう一つの側面はDMA-ベースハードウェアを利用してどのピングループが“ファンアウト”テストデータを受信すべきであるかを選択する。DMA-ベースハードウェアを利用してテストデータをファンアウトすることにより、ソフトウェア-ベーステストプログラムおよびパターンを作り出して単一デバイスを操作することができる。テストプログラムは被試験サイト数を選択してこれらのサイトにテスタリソースを分配することができる。DMA-ベースハードウェアおよびテスタソフトウェアはテストデータを全ての適切なテストサイトに自動的にファンアウトする。
(関連出願の相互参照)
本出願は2003年1月31日に出願された同じ出願人の仮特許出願第60/443,103号“Flexible Method to Perform Multi-Site IC Device Testing”に優先権を請求する。この仮特許出願の内容は本開示の一部としてここに組み入れられている。
本出願は2003年1月31日に出願された同じ出願人の仮特許出願第60/443,103号“Flexible Method to Perform Multi-Site IC Device Testing”に優先権を請求する。この仮特許出願の内容は本開示の一部としてここに組み入れられている。
100 改良型試験装置
105 テスタコントローラ
110 直接メモリアクセスコントローラ
115,215a-215h ピンカード
120 共通データバス
125 テスタデータベース
127 プローブカード
130 デバイスプローブ
135,140 デバイス
150 並列パターン
155 2パターンサイクル
160 DMAストリーム
230 入出力バァッファ
300 改良型DMAカード
305 パス/フェイルレジスタ
315 DMA回路
320 マルチサイトモードレジスタ
325 ピングループセレクトレジスタ
330 ピングループセレクトゲート
335 バスインターフェイス
505 テストデータ語
510 ピングループ状態レジスタ
105 テスタコントローラ
110 直接メモリアクセスコントローラ
115,215a-215h ピンカード
120 共通データバス
125 テスタデータベース
127 プローブカード
130 デバイスプローブ
135,140 デバイス
150 並列パターン
155 2パターンサイクル
160 DMAストリーム
230 入出力バァッファ
300 改良型DMAカード
305 パス/フェイルレジスタ
315 DMA回路
320 マルチサイトモードレジスタ
325 ピングループセレクトレジスタ
330 ピングループセレクトゲート
335 バスインターフェイス
505 テストデータ語
510 ピングループ状態レジスタ
Claims (2)
- 少なくとも一つのピングループを活性化させてデータバスからテスト信号語を受信するように操作できるテスト信号ファンアウト装置であって、ファンアウト装置は、
一組のテスト信号を受信する一つ以上のピングループを表示するように操作できるピングループセレクトレジスタと、
2つ以上のデバイスサイトが同時に試験されるかどうかを表示するように操作できるマルチサイトテストレジスタと、
マルチサイトテストレジスタを読み出しかつ対応するピングループ選択データをピングループセレクトレジスタに書き込むように操作できるピングループセレクト回路と、
ピングループセレクトレジスタを読み出しかつデータバスからテスト信号語を受信する一つ以上のピンカードを活性化するように操作できるピングループイネーブル回路と、
を含むテスト信号ファンアウト装置。 - 少なくとも一つのデバイスにテストデータブロックを同時に供給する方法であって、
マルチサイトテストモードを選択するステップと、
ピングループセレクトレジスタを選択されたマルチサイトテストモードに対応するピングループ選択データで占めるステップと、
ピングループセレクトレジスタ内の活性化された各ピングループに対する入出力バァッファを活性化するステップと、
活性化されたリードバァッファの各々にテストデータブロックを供給するステップと、
を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US44310303P | 2003-01-28 | 2003-01-28 | |
US10/367,521 US6941232B2 (en) | 2003-01-28 | 2003-02-14 | Method and apparatus for performing multi-site integrated circuit device testing |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004233355A true JP2004233355A (ja) | 2004-08-19 |
Family
ID=32658879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004018155A Pending JP2004233355A (ja) | 2003-01-28 | 2004-01-27 | テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6941232B2 (ja) |
EP (1) | EP1443339A1 (ja) |
JP (1) | JP2004233355A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008114671A1 (ja) * | 2007-03-21 | 2008-09-25 | Advantest Corporation | 試験装置、電子デバイスおよび試験方法 |
JP2014215273A (ja) * | 2013-04-30 | 2014-11-17 | ルネサスエレクトロニクス株式会社 | 半導体試験装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4520942B2 (ja) * | 2003-03-19 | 2010-08-11 | 株式会社アドバンテスト | 試験装置及び設定方法 |
US7913002B2 (en) * | 2004-08-20 | 2011-03-22 | Advantest Corporation | Test apparatus, configuration method, and device interface |
US8725748B1 (en) * | 2004-08-27 | 2014-05-13 | Advanced Micro Devices, Inc. | Method and system for storing and retrieving semiconductor tester information |
US7254508B2 (en) * | 2005-04-29 | 2007-08-07 | Teradyne, Inc. | Site loops |
US7487422B2 (en) * | 2005-04-29 | 2009-02-03 | Teradyne, Inc. | Delayed processing of site-aware objects |
US7253607B2 (en) * | 2005-04-29 | 2007-08-07 | Teradyne, Inc. | Site-aware objects |
DE102006011366B8 (de) * | 2006-03-09 | 2017-09-14 | Infineon Technologies Austria Ag | Verfahren zum Zeit sparenden Testen von Bauteilpositionen auf einem Wafer, Tester und Prober |
US7518392B2 (en) * | 2006-08-02 | 2009-04-14 | Texas Instruments Incorporated | Systems and methods for continuity testing using a functional pattern |
JP2008122362A (ja) * | 2006-10-20 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査手法 |
US20090164931A1 (en) * | 2007-12-19 | 2009-06-25 | Formfactor, Inc. | Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System |
US8219349B1 (en) * | 2007-12-21 | 2012-07-10 | Intermolecular, Inc. | Test management system |
US8949480B2 (en) * | 2009-05-11 | 2015-02-03 | GM Global Technology Operations LLC | Method and system for testing safety automation logic of a manufacturing cell |
US8954017B2 (en) * | 2011-08-17 | 2015-02-10 | Broadcom Corporation | Clock signal multiplication to reduce noise coupled onto a transmission communication signal of a communications device |
CN103116119A (zh) * | 2011-11-17 | 2013-05-22 | 上海航天测控通信研究所 | 基于hm276层叠式电子产品的测试台及其测试方法 |
KR102041372B1 (ko) * | 2013-05-23 | 2019-11-07 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
US9772372B2 (en) * | 2014-01-30 | 2017-09-26 | Texas Instruments Incorporated | Kill die subroutine at probe for reducing parametric failing devices at package test |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4606025A (en) * | 1983-09-28 | 1986-08-12 | International Business Machines Corp. | Automatically testing a plurality of memory arrays on selected memory array testers |
JPS63217821A (ja) | 1987-03-06 | 1988-09-09 | Toshiba Corp | 半導体集積回路 |
US5025205A (en) * | 1989-06-22 | 1991-06-18 | Texas Instruments Incorporated | Reconfigurable architecture for logic test system |
KR970010656B1 (ko) | 1992-09-01 | 1997-06-30 | 마쯔시다 덴기 산교 가부시끼가이샤 | 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드 |
US6145104A (en) * | 1998-02-12 | 2000-11-07 | Motorola, Inc. | Data processing system external pin connectivity to complex functions |
US6574760B1 (en) | 1998-11-03 | 2003-06-03 | Texas Instruments Incorporated | Testing method and apparatus assuring semiconductor device quality and reliability |
JP3710639B2 (ja) * | 1999-02-24 | 2005-10-26 | 株式会社東芝 | 半導体装置 |
US6363510B1 (en) | 1999-08-31 | 2002-03-26 | Unisys Corporation | Electronic system for testing chips having a selectable number of pattern generators that concurrently broadcast different bit streams to selectable sets of chip driver circuits |
US6477685B1 (en) | 1999-09-22 | 2002-11-05 | Texas Instruments Incorporated | Method and apparatus for yield and failure analysis in the manufacturing of semiconductors |
US6717429B2 (en) | 2000-06-30 | 2004-04-06 | Texas Instruments Incorporated | IC having comparator inputs connected to core circuitry and output pad |
-
2003
- 2003-02-14 US US10/367,521 patent/US6941232B2/en not_active Expired - Lifetime
-
2004
- 2004-01-27 JP JP2004018155A patent/JP2004233355A/ja active Pending
- 2004-01-28 EP EP04100296A patent/EP1443339A1/en not_active Withdrawn
-
2005
- 2005-08-23 US US11/210,302 patent/US7424654B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008114671A1 (ja) * | 2007-03-21 | 2008-09-25 | Advantest Corporation | 試験装置、電子デバイスおよび試験方法 |
US7657812B2 (en) | 2007-03-21 | 2010-02-02 | Advantest Corporation | Test apparatus for updating a value of the bit position in result register by executing a result register update instruction with predetermined value to generate test pattern |
JP5183622B2 (ja) * | 2007-03-21 | 2013-04-17 | 株式会社アドバンテスト | 試験装置、電子デバイスおよび試験方法 |
JP2014215273A (ja) * | 2013-04-30 | 2014-11-17 | ルネサスエレクトロニクス株式会社 | 半導体試験装置 |
Also Published As
Publication number | Publication date |
---|---|
US7424654B2 (en) | 2008-09-09 |
EP1443339A1 (en) | 2004-08-04 |
US20040162682A1 (en) | 2004-08-19 |
US6941232B2 (en) | 2005-09-06 |
US20050289416A1 (en) | 2005-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7424654B2 (en) | Method and apparatus for performing multi-site integrated circuit device testing | |
US6574760B1 (en) | Testing method and apparatus assuring semiconductor device quality and reliability | |
EP1159630B1 (en) | Distributed interface for parallel testing of multiple devices using a single tester channel | |
US20020199142A1 (en) | Semiconductor programming and testing method and apparatus | |
EP0834124B1 (en) | Parallel testing of cpu cache and instruction units | |
JP3293995B2 (ja) | プロ−ビング装置およびプロ−ビング方法 | |
US6766486B2 (en) | Joint test action group (JTAG) tester, such as to test integrated circuits in parallel | |
US6842022B2 (en) | System and method for heterogeneous multi-site testing | |
US7423443B2 (en) | Method of performing parallel test on semiconductor devices by dividing voltage supply unit | |
US7906982B1 (en) | Interface apparatus and methods of testing integrated circuits using the same | |
US7003697B2 (en) | Apparatus having pattern scrambler for testing a semiconductor device and method for operating same | |
JP2005513444A (ja) | マイクロプロセッサに基づく集積回路検査のための測定 | |
WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
US20030046625A1 (en) | Method and apparatus for efficient control of multiple tap controllers | |
US6134685A (en) | Package parallel test method and apparatus | |
KR20100076445A (ko) | 제이택을 지원하는 칩의 멀티사이트 테스트용 프로브 카드 | |
EP1649299A2 (en) | System and method for optimized test and configuration throughput of electronic circuits | |
Mayberry et al. | Realizing the benefits of structural test for Intel microprocessors | |
US20090024324A1 (en) | Method and System for GRR Testing | |
US6760871B2 (en) | Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test | |
Jandhyala et al. | Design-for-test analysis of a buffered sdram dimm | |
US6351836B1 (en) | Semiconductor device with boundary scanning circuit | |
JPH0252446A (ja) | 集積回路の試験装置 | |
JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
Manjula et al. | Survey of Electronic hardware Testing types ATE evolution & case studies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100219 |