JP5183622B2 - 試験装置、電子デバイスおよび試験方法 - Google Patents
試験装置、電子デバイスおよび試験方法 Download PDFInfo
- Publication number
- JP5183622B2 JP5183622B2 JP2009505161A JP2009505161A JP5183622B2 JP 5183622 B2 JP5183622 B2 JP 5183622B2 JP 2009505161 A JP2009505161 A JP 2009505161A JP 2009505161 A JP2009505161 A JP 2009505161A JP 5183622 B2 JP5183622 B2 JP 5183622B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- instruction
- result register
- result
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
米国特許出願 11/689,503 出願日2007年3月21日
Claims (8)
- 被試験デバイスを試験する試験装置であって、
複数の試験命令列を記憶する命令記憶部と、
前記複数の試験命令列から順次に命令を読み出して実行し、実行した前記命令に対応する試験パターンを出力する命令実行部と、
前記試験パターンに応じた試験信号を生成し、前記被試験デバイスに供給する試験信号出力部と、
前記複数の試験命令列に対応する複数のビットを格納する結果レジスタと
を備え、
前記命令記憶部は、前記結果レジスタのビット位置を所定ビット値に更新する結果レジスタ更新命令を含む前記複数の試験命令列を記憶し、
前記命令実行部は、前記結果レジスタ更新命令の実行において、当該試験命令列による試験が所定の試験結果であったことを条件として、前記結果レジスタにおける当該結果レジスタ更新命令により、当該試験命令列に対応する前記結果レジスタのビット位置を前記所定の試験結果を示す前記所定ビット値に更新する
試験装置。 - 前記命令実行部は、前記結果レジスタ更新命令の実行において、前記結果レジスタと、前記結果レジスタにおけるセットすべきビットに対応するビットが1であり、変更しないビットに対応するビットが0であるデータとの論理和を演算して、前記結果レジスタを更新する請求項1に記載の試験装置。
- 前記命令実行部は、前記結果レジスタ更新命令の実行において、前記結果レジスタと、前記結果レジスタにおけるリセットすべきビットに対応するビットが1であり、変更しないビットに対応するビットが0であるデータの各ビットを反転したデータとの論理積を演算して、前記結果レジスタを更新する請求項1に記載の試験装置。
- 前記命令記憶部は、当該試験命令列による試験が所定の試験結果であったことを条件として前記結果レジスタの指定した当該試験命令列に対応する前記結果レジスタのビット位置を前記所定の試験結果を示す所定ビット値に更新する条件付結果レジスタ更新命令を含む試験命令列を記憶し、
前記命令実行部は、前記条件付結果レジスタ更新命令の実行時において、当該試験命令列による試験が所定の試験結果であったことを条件として、前記結果レジスタにおける前記条件付結果レジスタ更新命令により指定された当該試験命令列に対応する前記結果レジスタのビット位置を前記所定の試験結果を示す前記所定ビット値に更新する
請求項1から3のいずれか一項に記載の試験装置。 - 前記結果レジスタにおける更新すべきビット位置を指定する値を格納する更新レジスタを更に備え、
前記命令実行部は、前記結果レジスタ更新命令の実行において、前記結果レジスタにおける前記更新レジスタにより指定された当該試験命令列に対応する前記結果レジスタのビット位置を前記所定の試験結果を示す前記所定ビット値に更新する
請求項1から4のいずれか一項に記載の試験装置。 - 前記命令記憶部は、
第1の試験をするための第1の試験命令列と、
前記第1の試験の後に第2の試験をするための第2の試験命令列と、
前記第1の試験が所定の試験結果であったことを条件として前記結果レジスタの指定したビット位置を所定ビット値に更新する第1の条件付結果レジスタ更新命令と、
前記第1の条件付結果レジスタ更新命令の後に実行され、前記第2の試験が所定の試験結果であったことを条件として前記結果レジスタの指定したビット位置を所定ビット値に更新する第2の条件付結果レジスタ更新命令と
を記憶し、
前記更新レジスタは、前記結果レジスタのビット位置を指定する前記値を、前記第1の試験に先立って格納し、
前記命令実行部は、
前記第1の条件付結果レジスタ更新命令の実行時において前記第1の試験が所定の試験結果であったことを条件として、前記結果レジスタにおける前記更新レジスタにより指定された前記第1の試験に対応するビット位置を試験結果を示すビット値に更新し、
前記更新レジスタをシフトして前記結果レジスタの前記第2の試験に対応するビット位置を指定するビット値に変更し、
前記第2の条件付結果レジスタ更新命令の実行時において前記第2の試験が所定の試験結果であったことを条件として、前記結果レジスタにおける前記更新レジスタにより指定された前記第2の試験に対応するビット位置を試験結果を示すビット値に更新する
請求項5に記載の試験装置。 - 電子デバイスであって、
被試験回路と、
前記被試験回路を試験する試験回路と
を備え、
前記試験回路は、
複数の試験命令列を記憶する命令記憶部と、
前記複数の試験命令列から順次に命令を読み出して実行し、実行した前記命令に対応する試験パターンを出力する命令実行部と、
前記試験パターンに応じた試験信号を生成し、前記被試験回路に供給する試験信号出力部と、
前記複数の試験命令列に対応する複数のビットを格納する結果レジスタと
を備え、
前記命令記憶部は、前記結果レジスタのビット位置を所定ビット値に更新する結果レジスタ更新命令を含む前記複数の試験命令列を記憶し、
前記命令実行部は、前記結果レジスタ更新命令の実行において、当該試験命令列による試験が所定の試験結果であったことを条件として、前記結果レジスタにおける当該結果レジスタ更新命令により、当該試験命令列に対応する前記結果レジスタのビット位置を前記所定の試験結果を示す前記所定ビット値に更新する
電子デバイス。 - 被試験デバイスを試験する試験方法であって、
複数の試験命令列を記憶する命令記憶段階と、
前記複数の試験命令列から順次に命令を読み出して実行し、実行した前記命令に対応する試験パターンを出力する命令実行段階と、
前記試験パターンに応じた試験信号を生成し、前記被試験デバイスに供給する試験信号出力段階と、
前記複数の試験命令列に対応する複数のビットを格納する格納段階と
を備え、
前記命令記憶段階が、前記格納段階におけるビット位置を所定ビット値に更新する結果レジスタ更新命令を含む前記複数の試験命令列を記憶する段階を有し、
前記命令実行段階が、前記結果レジスタ更新命令の実行において、当該試験命令列による試験が所定の試験結果であったことを条件として、前記格納段階における当該結果レジスタ更新命令により、当該試験命令列に対応する前記結果レジスタのビット位置を前記所定の試験結果を示す前記所定ビット値に更新する段階を有する
試験方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/689,503 | 2007-03-21 | ||
US11/689,503 US7657812B2 (en) | 2007-03-21 | 2007-03-21 | Test apparatus for updating a value of the bit position in result register by executing a result register update instruction with predetermined value to generate test pattern |
PCT/JP2008/054542 WO2008114671A1 (ja) | 2007-03-21 | 2008-03-12 | 試験装置、電子デバイスおよび試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008114671A1 JPWO2008114671A1 (ja) | 2010-07-01 |
JP5183622B2 true JP5183622B2 (ja) | 2013-04-17 |
Family
ID=39765779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009505161A Expired - Fee Related JP5183622B2 (ja) | 2007-03-21 | 2008-03-12 | 試験装置、電子デバイスおよび試験方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7657812B2 (ja) |
JP (1) | JP5183622B2 (ja) |
KR (1) | KR20090129481A (ja) |
DE (1) | DE112008000748T5 (ja) |
TW (1) | TW200846687A (ja) |
WO (1) | WO2008114671A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8706439B2 (en) * | 2009-12-27 | 2014-04-22 | Advantest Corporation | Test apparatus and test method |
US8850266B2 (en) * | 2011-06-14 | 2014-09-30 | International Business Machines Corporation | Effective validation of execution units within a processor |
JP5186587B1 (ja) * | 2011-09-29 | 2013-04-17 | 株式会社アドバンテスト | 試験装置および試験方法 |
JP2013113665A (ja) * | 2011-11-28 | 2013-06-10 | Advantest Corp | 試験パターン生成装置、試験プログラム生成装置、生成方法、プログラム、および試験装置 |
US8930760B2 (en) | 2012-12-17 | 2015-01-06 | International Business Machines Corporation | Validating cache coherency protocol within a processor |
CN111856258B (zh) * | 2020-07-24 | 2023-05-09 | 北京百度网讯科技有限公司 | 用于芯片的测试的方法、设备、存储介质和相应的芯片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0773700A (ja) * | 1993-09-03 | 1995-03-17 | Advantest Corp | フラッシュメモリ試験装置 |
JPH10271113A (ja) * | 1997-03-21 | 1998-10-09 | Mitsubishi Electric Corp | 障害トレース方法及びその方法を実現する障害トレース装置 |
JP2000040389A (ja) * | 1998-07-24 | 2000-02-08 | Advantest Corp | 半導体試験装置の試験方法 |
JP2004233355A (ja) * | 2003-01-28 | 2004-08-19 | Texas Instruments Inc | テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法 |
JP2004264047A (ja) * | 2003-02-04 | 2004-09-24 | Advantest Corp | 試験装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5737512A (en) * | 1996-05-22 | 1998-04-07 | Teradyne, Inc. | Fast vector loading for automatic test equipment |
US7174492B1 (en) * | 2001-04-12 | 2007-02-06 | Cisco Technology, Inc. | AC coupled line testing using boundary scan test methodology |
JP2004026047A (ja) | 2002-06-26 | 2004-01-29 | Kasai Kogyo Co Ltd | セパレーションネットの張設構造 |
JP3484181B1 (ja) * | 2002-09-02 | 2004-01-06 | 沖電気工業株式会社 | 半導体テスト回路 |
-
2007
- 2007-03-21 US US11/689,503 patent/US7657812B2/en not_active Expired - Fee Related
-
2008
- 2008-03-12 DE DE112008000748T patent/DE112008000748T5/de not_active Withdrawn
- 2008-03-12 WO PCT/JP2008/054542 patent/WO2008114671A1/ja active Application Filing
- 2008-03-12 KR KR1020097021700A patent/KR20090129481A/ko not_active Application Discontinuation
- 2008-03-12 JP JP2009505161A patent/JP5183622B2/ja not_active Expired - Fee Related
- 2008-03-19 TW TW097109702A patent/TW200846687A/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0773700A (ja) * | 1993-09-03 | 1995-03-17 | Advantest Corp | フラッシュメモリ試験装置 |
JPH10271113A (ja) * | 1997-03-21 | 1998-10-09 | Mitsubishi Electric Corp | 障害トレース方法及びその方法を実現する障害トレース装置 |
JP2000040389A (ja) * | 1998-07-24 | 2000-02-08 | Advantest Corp | 半導体試験装置の試験方法 |
JP2004233355A (ja) * | 2003-01-28 | 2004-08-19 | Texas Instruments Inc | テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法 |
JP2004264047A (ja) * | 2003-02-04 | 2004-09-24 | Advantest Corp | 試験装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200846687A (en) | 2008-12-01 |
TWI364548B (ja) | 2012-05-21 |
US7657812B2 (en) | 2010-02-02 |
JPWO2008114671A1 (ja) | 2010-07-01 |
DE112008000748T5 (de) | 2010-04-29 |
KR20090129481A (ko) | 2009-12-16 |
US20080235498A1 (en) | 2008-09-25 |
WO2008114671A1 (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2008114701A1 (ja) | 試験装置および電子デバイス | |
US7725794B2 (en) | Instruction address generation for test apparatus and electrical device | |
US7743305B2 (en) | Test apparatus, and electronic device | |
JP4536159B2 (ja) | 試験装置および試験方法 | |
US7647538B2 (en) | Test apparatus and electronic device for generating test signal by using repeated interval in a test instruction stream | |
JP5183622B2 (ja) | 試験装置、電子デバイスおよび試験方法 | |
JP5175840B2 (ja) | 試験装置、試験方法、および電子デバイス | |
US7716541B2 (en) | Test apparatus and electronic device for generating test signal to a device under test | |
JP4568055B2 (ja) | 試験装置及び試験方法 | |
JP4843102B2 (ja) | 試験装置および試験方法 | |
JP2006064479A (ja) | 試験装置、及び試験方法 | |
JP5279816B2 (ja) | 試験モジュール、試験装置および試験方法 | |
JP5279817B2 (ja) | 試験装置および試験方法 | |
KR20060019609A (ko) | 시험 장치, 및 프로그램 | |
JP2006058242A (ja) | 集積回路 | |
US9557384B2 (en) | Testing device | |
JP2012008091A (ja) | テスト装置およびテスト信号発生装置 | |
JP4679428B2 (ja) | 試験装置および試験方法 | |
JP2010133886A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |