JP4568055B2 - 試験装置及び試験方法 - Google Patents
試験装置及び試験方法 Download PDFInfo
- Publication number
- JP4568055B2 JP4568055B2 JP2004242996A JP2004242996A JP4568055B2 JP 4568055 B2 JP4568055 B2 JP 4568055B2 JP 2004242996 A JP2004242996 A JP 2004242996A JP 2004242996 A JP2004242996 A JP 2004242996A JP 4568055 B2 JP4568055 B2 JP 4568055B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pattern
- expected value
- test
- sequentially
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31928—Formatter
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
現時点で、文献公知発明の存在を把握していないので、その記載を省略する。
100 被試験デバイス
102 メインメモリ
104 命令メモリ
106 試験パターンメモリ
108 期待値パターンメモリ
110 デジタルキャプチャメモリ
112 セントラルパターン制御部
114 パターンリストメモリ
116 ベクタ生成制御部
120 セントラルキャプチャ制御部
122 パターンリザルトメモリ
130 チャネルブロック
140 チャネルパターン生成部
142 シーケンシャルパターン生成部
144 フォーマット制御部
146 シーケンシャルパターン生成部
148 ハント・コンペア部
150 フェイルキャプチャ制御部
152 フェイルキャプチャメモリ
154 メモリ読出制御部
156 キャプチャ部
160 タイミング生成部
170 ドライバ
180 コンパレータ
190 テスタ制御装置
200 モード切替部
210 テスタ制御部
220 サイクル周期切替部
Claims (6)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの端子から順次出力される複数の出力パターンと順次比較されるべき期待値パターン列を格納する期待値パターン格納領域を有するメインメモリと、
前記被試験デバイスに複数の試験パターンを順次入力することにより前記被試験デバイスから出力パターンを順次出力させる試験パターン出力部と、
出力された前記出力パターンを、前記被試験デバイスから出力パターンを順次出力させる処理中に、前記メインメモリ上の出力パターン記憶領域に順次取り込むキャプチャ部と、
前記出力パターンを前記出力パターン記憶領域に取り込む取込処理が終了した場合に、取り込んだ複数の出力パターンからなる出力パターン列、及び、前記期待値パターン列を、前記メインメモリから読み出すメモリ読出部と、
読み出された前記期待値パターン列、及び、前記出力パターン列を比較する期待値比較部と、
前記期待値比較部が各期待値パターン及び対応する各出力パターンを繰り返し比較するサイクルのサイクル周期を、前記試験パターン出力部が前記被試験デバイスから各出力パターンを出力させるサイクルと比較して、大きく設定するサイクル周期切替部と、
を備える試験装置。 - 前記期待値比較部は、前記期待値パターン列に含まれる複数の期待値パターンのそれぞれと、前記出力パターン列に含まれる複数の出力パターンのそれぞれとを順次サイクル毎に比較し、
前記メモリ読出部は、前記サイクル周期切替部により設定されたサイクル周期で、前記メインメモリに格納された複数の出力パターンからなる出力パターン列、及び、前記期待値パターン列を、前記メインメモリから読み出し、
前記期待値比較部は、前記期待値パターン列及び前記出力パターン列を、前記被試験デバイスから前記出力パターン列を出力させるサイクル数と同一のサイクル数により比較する
請求項1記載の試験装置。 - 前記被試験デバイスから出力パターンを出力させる処理中に前記出力パターンを前記メインメモリに順次取り込む第1モード、又は、前記被試験デバイスから出力パターンを出力させる処理中に前記出力パターンに対応する期待値パターンを前記メインメモリから順次読み出して比較する第2モードを設定するモード切替部を更に備え、
前記第1モードが設定された場合において、
前記キャプチャ部は、前記被試験デバイスから出力された出力パターンを前記メインメモリに順次取り込み、
前記メモリ読出部は、前記取込処理が終了した場合に、前記メインメモリに格納された複数の出力パターンからなる出力パターン列、及び、前記期待値パターン列を、前記メインメモリから読み出し、
前記期待値比較部は、読み出された前記期待値パターン列、及び、前記出力パターン列を比較し、
前記第2モードが設定された場合において、
前記メモリ読出部は、前記期待値パターン列を前記期待値パターン格納領域から順次読み出し、
前記期待値比較部は、前記メモリ読出部により読み出された期待値パターン列に含まれる複数の期待値パターンを、前記被試験デバイスから出力される前記複数の出力パターンと順次比較する
請求項1又は2記載の試験装置。 - 前記被試験デバイスの試験プログラムを格納する命令メモリと、
命令サイクル毎に、前記試験プログラムに含まれる複数の命令を順次実行する命令実行部と
を更に備え、
前記命令実行部は、前記試験プログラムに含まれる複数の命令の各々を順次実行し、前記被試験デバイスから出力された出力パターンをメインメモリの出力パターン記憶領域に順次取り込み、
前記命令実行部は、前記取込処理が終了した場合に、前記試験プログラムに含まれる複数の命令の各々を順次再実行し、
前記メモリ読出部は、再実行された前記複数の命令の各々について、当該命令に対応する期待値パターン及び出力パターンを前記メインメモリから読み出し、
前記期待値比較部は、再実行された前記複数の命令の各々について、当該命令に対応する期待値パターン及び出力パターンを比較することにより、期待値パターン列及び出力パターン列を比較する
請求項1〜3のいずれか1項記載の試験装置。 - 試験装置により被試験デバイスを試験する試験方法であって、
前記試験装置は、
前記被試験デバイスの端子から順次出力される複数の出力パターンと順次比較されるべき期待値パターン列を格納する期待値パターン格納領域を有するメインメモリを備え、
前記被試験デバイスに複数の試験パターンを順次入力することにより前記被試験デバイスから出力パターンを順次出力させる試験パターン出力段階と、
出力された前記出力パターンを、前記被試験デバイスから出力パターンを順次出力させる処理中に、前記メインメモリ上の出力パターン記憶領域に順次取り込むキャプチャ段階と、
前記出力パターンを前記出力パターン記憶領域に取り込む取込処理が終了した場合に、取り込んだ複数の出力パターンからなる出力パターン列、及び、前記期待値パターン列を、前記メインメモリから読み出すメモリ読出段階と、
読み出された前記期待値パターン列、及び、前記出力パターン列を比較する期待値比較段階と、
前記メモリ読出段階及び前記期待値比較段階のサイクル周期を、前記キャプチャ段階のサイクルと比較して、大きく設定するサイクル周期切替段階と、
を備える試験方法。 - 試験装置により被試験デバイスを試験する試験方法であって、
前記試験装置は、
前記被試験デバイスの試験プログラムを格納する命令メモリと、
命令サイクル毎に、前記試験プログラムに含まれる複数の命令を順次実行する命令実行部と
を更に備え、
前記命令実行部は、前記試験プログラムに含まれる複数の命令の各々を順次実行し、前記被試験デバイスから出力された出力パターンをメインメモリの出力パターン記憶領域に順次取り込み、
前記命令実行部は、前記取込処理が終了した場合に、前記試験プログラムに含まれる複数の命令の各々を順次再実行し、
前記メモリ読出段階は、再実行された前記複数の命令の各々について、当該命令に対応する期待値パターン及び出力パターンを前記メインメモリから読み出し、
前記期待値比較段階は、再実行された前記複数の命令の各々について、当該命令に対応する期待値パターン及び出力パターンを比較することにより、期待値パターン列及び出力パターン列を比較する、
ことを特徴とする請求項5記載の試験方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004242996A JP4568055B2 (ja) | 2004-08-23 | 2004-08-23 | 試験装置及び試験方法 |
CN2005800002970A CN1879027B (zh) | 2004-08-23 | 2005-07-12 | 测试装置及测试方法 |
KR1020057022924A KR20070045081A (ko) | 2004-08-23 | 2005-07-12 | 시험 장치 및 시험 방법 |
PCT/JP2005/012836 WO2006022088A1 (ja) | 2004-08-23 | 2005-07-12 | 試験装置及び試験方法 |
EP05765703A EP1865332A4 (en) | 2004-08-23 | 2005-07-12 | TESTER AND TEST METHOD |
US11/180,896 US7235995B2 (en) | 2004-08-23 | 2005-07-13 | Test apparatus and testing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004242996A JP4568055B2 (ja) | 2004-08-23 | 2004-08-23 | 試験装置及び試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006058252A JP2006058252A (ja) | 2006-03-02 |
JP4568055B2 true JP4568055B2 (ja) | 2010-10-27 |
Family
ID=35967308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004242996A Expired - Fee Related JP4568055B2 (ja) | 2004-08-23 | 2004-08-23 | 試験装置及び試験方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7235995B2 (ja) |
EP (1) | EP1865332A4 (ja) |
JP (1) | JP4568055B2 (ja) |
KR (1) | KR20070045081A (ja) |
CN (1) | CN1879027B (ja) |
WO (1) | WO2006022088A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007010606A (ja) * | 2005-07-04 | 2007-01-18 | Matsushita Electric Ind Co Ltd | Lsi検査モジュール、lsi検査モジュールの制御方法、lsi検査モジュールとlsi検査装置との通信方法、およびlsi検査方法 |
JP5113624B2 (ja) * | 2007-05-24 | 2013-01-09 | 株式会社アドバンテスト | 試験装置 |
KR20080105512A (ko) | 2007-05-31 | 2008-12-04 | 삼성전자주식회사 | 반도체 장치의 테스트 시스템 및 테스트 방법 |
US8117004B2 (en) * | 2008-03-30 | 2012-02-14 | Advantest Corporation | Testing module, testing apparatus and testing method |
US7779313B2 (en) * | 2008-03-30 | 2010-08-17 | Advantest Corporation | Testing apparatus and testing method |
US8010851B2 (en) * | 2008-03-31 | 2011-08-30 | Advantest Corporation | Testing module, testing apparatus and testing method |
WO2014145153A2 (en) * | 2013-03-15 | 2014-09-18 | Neeley John | Automatic recording and graphing of measurement data |
US11132328B2 (en) * | 2013-12-20 | 2021-09-28 | Rambus, Inc. | High level instructions with lower-level assembly code style primitives within a memory appliance for accessing memory |
KR20220039282A (ko) * | 2020-09-22 | 2022-03-29 | 에스케이하이닉스 주식회사 | 컨트롤러 및 이를 포함하는 메모리 시스템 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63233385A (ja) * | 1987-03-20 | 1988-09-29 | Anritsu Corp | 集積回路試験装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5585265A (en) * | 1978-12-23 | 1980-06-27 | Toshiba Corp | Function test evaluation device for integrated circuit |
JPH05134008A (ja) * | 1991-10-14 | 1993-05-28 | Berishisu Inc | 半導体テスタのパタン発生器 |
US5822226A (en) * | 1996-04-02 | 1998-10-13 | Lsi Logic Corporation | Hardware system verification environment tool |
JPH10142293A (ja) * | 1996-11-12 | 1998-05-29 | Advantest Corp | Ic試験装置 |
US6400173B1 (en) * | 1999-11-19 | 2002-06-04 | Hitachi, Ltd. | Test system and manufacturing of semiconductor device |
JP2001243087A (ja) * | 2000-03-01 | 2001-09-07 | Mitsubishi Electric Corp | 半導体集積回路のテスト装置、テストシステム、及びテスト方法 |
JP2002174661A (ja) * | 2000-12-06 | 2002-06-21 | Fuji Xerox Co Ltd | 集積回路テスト制御装置 |
JP2002236143A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法 |
US6966019B2 (en) * | 2002-06-28 | 2005-11-15 | Teradyne, Inc. | Instrument initiated communication for automatic test equipment |
JP4179827B2 (ja) * | 2002-08-30 | 2008-11-12 | Necエレクトロニクス株式会社 | メモリのテスト回路 |
US6975956B2 (en) * | 2002-09-19 | 2005-12-13 | Rambus Inc. | Multiple sweep point testing of circuit devices |
JP2004157079A (ja) * | 2002-11-08 | 2004-06-03 | Renesas Technology Corp | チップ内蔵半導体検査装置 |
-
2004
- 2004-08-23 JP JP2004242996A patent/JP4568055B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-12 WO PCT/JP2005/012836 patent/WO2006022088A1/ja active Application Filing
- 2005-07-12 CN CN2005800002970A patent/CN1879027B/zh active Active
- 2005-07-12 EP EP05765703A patent/EP1865332A4/en not_active Withdrawn
- 2005-07-12 KR KR1020057022924A patent/KR20070045081A/ko not_active Application Discontinuation
- 2005-07-13 US US11/180,896 patent/US7235995B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63233385A (ja) * | 1987-03-20 | 1988-09-29 | Anritsu Corp | 集積回路試験装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1879027B (zh) | 2012-02-29 |
US7235995B2 (en) | 2007-06-26 |
WO2006022088A1 (ja) | 2006-03-02 |
EP1865332A4 (en) | 2010-06-09 |
KR20070045081A (ko) | 2007-05-02 |
JP2006058252A (ja) | 2006-03-02 |
EP1865332A1 (en) | 2007-12-12 |
CN1879027A (zh) | 2006-12-13 |
US20060052964A1 (en) | 2006-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4279751B2 (ja) | デバイスの試験装置及び試験方法 | |
US7213182B2 (en) | Test apparatus and test method | |
US20050210348A1 (en) | Microcomputer and method of testing same | |
US7206984B2 (en) | Built-in self test circuit and test method for storage device | |
US7286950B2 (en) | Test apparatus and test method | |
WO2006022088A1 (ja) | 試験装置及び試験方法 | |
US7647538B2 (en) | Test apparatus and electronic device for generating test signal by using repeated interval in a test instruction stream | |
JP5175840B2 (ja) | 試験装置、試験方法、および電子デバイス | |
KR100348760B1 (ko) | 반도체 메모리 시험방법 및 그 장치 | |
JP5183622B2 (ja) | 試験装置、電子デバイスおよび試験方法 | |
JP4511889B2 (ja) | 試験装置及び試験方法 | |
JP4511882B2 (ja) | 試験装置及び試験方法 | |
JP4340595B2 (ja) | 試験装置及び試験方法 | |
JP2007010605A (ja) | 試験装置、及び試験方法 | |
JP2004361098A (ja) | 半導体集積回路、及び半導体集積回路装置 | |
JP2009128172A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100806 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |