JPH10142293A - Ｉｃ試験装置 - Google Patents

Ｉｃ試験装置

Info

Publication number
JPH10142293A
JPH10142293A JP8300486A JP30048696A JPH10142293A JP H10142293 A JPH10142293 A JP H10142293A JP 8300486 A JP8300486 A JP 8300486A JP 30048696 A JP30048696 A JP 30048696A JP H10142293 A JPH10142293 A JP H10142293A
Authority
JP
Japan
Prior art keywords
contact
test
handler
automatic
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8300486A
Other languages
English (en)
Inventor
Takeshi Onishi
武士 大西
Minoru Yatsuda
実 八ッ田
Katsuhiko Suzuki
克彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP8300486A priority Critical patent/JPH10142293A/ja
Priority to TW086116746A priority patent/TW499568B/zh
Priority to US08/966,781 priority patent/US6198273B1/en
Priority to MYPI97005348A priority patent/MY119616A/en
Priority to KR1019970059442A priority patent/KR100287980B1/ko
Priority to DE19750173A priority patent/DE19750173C2/de
Publication of JPH10142293A publication Critical patent/JPH10142293A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
    • G08B21/18—Status alarms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter

Abstract

(57)【要約】 【課題】 同時に多数のＩＣを試験し、各コンタクト毎
に不良の発生数を計数し、コンタクトの不良を判定し
て、そのコンタクトを不使用状態に設定するＩＣ試験装
置において、オペレータの操作数を軽減し、操作が容易
なＩＣ試験装置を提供する。 【解決手段】 コンタクト毎に不良発生数を計数して記
憶するコンタクト不良解析記憶手段と、この記憶手段に
記憶した不良発生数に応じてコンタクトを不良と判定し
てハンドラを停止させる自動停止手段と、自動停止手段
が動作する毎に、その停止の条件を満したコンタクトを
不使用状態に自動設定する自動オフ手段と、自動停止の
毎に不使用状態に設定したコンタクトの数を表示する不
良コンタクト表示器とを設け、自動停止毎に不使用状態
に設定されたコンタクトの数を確認し、コンタクトの交
換の可否を判断して試験を再開させる構成とした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はＩＣ（半導体集積
回路素子）が正常に動作するか否かを試験するＩＣ試験
装置に関し、特に複数の被試験ＩＣを同時に試験を行な
う形式のＩＣ試験装置に関するものである。
【０００２】
【従来の技術】図５乃至図９により一度に多数のＩＣを
試験するＩＣ試験装置の特に被試験ＩＣを自動搬送する
ハンドラと呼ばれる装置の概略の構成を説明する。図５
はハンドラの略線的平面図を示す。図中１００はテスト
ヘッドを含むチャンバ部、２００はこれから試験を行な
う被試験ＩＣを格納し、また試験済のＩＣを分類して格
納するＩＣ格納部、３００は被試験ＩＣをチャンバ部１
００に送り込むローダ部、４００はチャンバ部１００で
試験が行なわれた試験済のＩＣを分類して取出すアンロ
ーダ部、ＴＳＴはテストトレーを示す。このテストトレ
ーＴＳＴはローダ部３００で被試験ＩＣが積み込まれて
チャンバ部１００に送り込まれ、チャンバ部１００でＩ
Ｃを試験し、試験済のＩＣをアンローダ部４００に運び
出す動作を行なう。
【０００３】チャンバ部１００はテストトレーＴＳＴに
積み込まれた被試験ＩＣに目的とする高温又は低温の温
度ストレスを与える恒温槽１０１と、この恒温槽１０１
で熱ストレスが与えられた状態にあるＩＣをテストヘッ
ドに接触させるテスト槽１０２と、テスト槽１０２で試
験されたＩＣから、与えられた熱ストレスを除去する除
熱槽１０３とによって構成される。つまり、恒温槽１０
１で高温を印加した場合は送風により冷却し、室温に戻
してアンローダ部４００に搬出する。また恒温槽１０１
で例えば−３０℃程度の低温を印加した場合は温風乃至
はヒータ等で加熱し、結露が生じない程度の温度に戻し
てアンローダ部４００に搬出する。
【０００４】恒温槽１０１及び除熱槽１０３はテスト槽
１０２より上方に突出されて配置される。恒温槽１０１
と除熱槽１０３の上部間に図６に示すように基板１０５
が差し渡され、この基板１０５にテストトレー搬送手段
１０８が装着され、このテストトレー搬送手段１０８に
よってテストトレーＴＳＴが、除熱槽１０３側から恒温
槽１０１に向って移送される。テストトレーＴＳＴはロ
ーダ部３００で被試験ＩＣを積込み、恒温槽１０１に運
び込まれる。恒温槽１０１には垂直搬送手段が装着され
ており、この垂直搬送手段によって複数枚のテストトレ
ーＴＳＴが支持されてテスト槽１０２が空くまで待機す
る。この待機中に被試験ＩＣに高温又は低温の温度スト
レスを印加する。テスト槽１０２にはその中央にテスト
ヘッド１０４が配置され、テストヘッド１０４の上にテ
ストトレーＴＳＴが運ばれて被試験ＩＣをテストヘッド
１０４に電気的に接触させ試験を行なう。試験が終了し
たテストトレーＴＳＴは除熱槽１０３で除熱し、ＩＣの
温度を室温に戻し、アンローダ部４００に排出する。
【０００５】ＩＣ格納部２００には被試験ＩＣを格納す
る被試験ＩＣストッカ２０１と、試験の結果に応じて分
類されたＩＣを格納する試験済ＩＣストッカ２０２とが
設けられる。被試験ＩＣストッカ２０１には被試験ＩＣ
を格納した汎用トレーＫＳＴが積層されて保持される。
この汎用トレーＫＳＴがローダ部３００に運ばれ、ロー
ダ部３００に運ばれた汎用トレーＫＳＴからローダ部３
００に停止しているテストトレーＴＳＴに被試験ＩＣを
積み替える。汎用トレーＫＳＴからテストトレーＴＳＴ
にＩＣを運び込むＩＣ搬送手段としては図６に示すよう
に、基板１０５の上部に架設した２本のレール３０１
と、この２本のレール３０１によってテストトレーＴＳ
Ｔと汎用トレーＫＳＴとの間を往復（この方向をＹ方向
とする）することができる可動アーム３０２と、この可
動アーム３０２によって支持され、可動アーム３０２に
沿ってＸ方向に移動できる可動ヘッド３０３とによって
構成されるＸ−Ｙ搬送手段３０４を用いることができ
る。可動ヘッド３０３には下向き吸着ヘッドが装着さ
れ、この吸着ヘッドが空気を吸引しながら移動し、汎用
トレーＫＳＴからＩＣを吸着し、そのＩＣをテストトレ
ーＴＳＴに搬送する。吸着ヘッドは可動ヘッド３０３に
対して例えば８本程度装着され、一度に８個のＩＣをテ
ストトレーＴＳＴに搬送する。
【０００６】図７にテストトレーＴＳＴの構造を示す。
テストトレーＴＳＴは方形フレーム１２に複数のさん１
３が平行かつ等間隔に形成され、これらさん１３の両
側、及びさん１３と対向するフレーム１２の辺１２ａに
それぞれ複数の取付け片１４が等間隔に突出形成され、
これらさん１３の間、またはさん１３及び辺１２ａの間
と、２つの取付け片１４とによりインサート収納部１５
が配列構成されている。各インサート収納部１５のそれ
ぞれに、樹脂材で成形された凹部形状のインサート１６
が１個ずつ収納され、２つの取付け片１４にファスナ１
７によりフローティング状態で取付けられる。インサー
ト１６は１つのテストトレーＴＳＴに１６×４個程度取
付けられる。
【０００７】インサート１６の外形は同一形状、同一寸
法をしており、インサート１６に形成された凹部にＩＣ
素子が収納される。凹部１９は、収容するＩＣの形状に
応じて決められる。つまり、ＩＣの形状毎にインサート
１６が用意され、ＩＣの形状に従ってインサートを交換
する。このため各インサート１６の両端部にはそれぞれ
取付け片１４への取付け用穴ｈ１と、位置決用ピン挿入
用穴ｈ２とが形成されている。
【０００８】インサート１６は図８に示すようにＩＣの
ピン１８を下面側に露出して保持する。テストヘッド１
０４ではこの露出したＩＣのピン１８をＩＣソケットの
コンタクト１９に押し付け、ＩＣをテストヘッドに電気
的に接触させる。このためにテストヘッド１０４の上部
にはＩＣを下向に抑え付ける圧接子２０が設けられ、こ
の圧接子が各インサート１６に収納されているＩＣを上
方から抑え付け、テストヘッド１０４に接触させる。
【０００９】テストヘッドに一度に接続されるＩＣの数
は例えば図９に示すように４行１６列に配列されたＩＣ
を４列おきに４列（斜線部分）を１度に試験を行なう。
つまり１回目は１，５，９，１３列に配置された１６個
のＩＣを試験し、２回目はテストトレーＴＳＴを１列分
移動させて２，６，１０，１４列に配置されたＩＣを試
験し、これを４回繰返して全てのＩＣを試験する。試験
の結果はテストトレーＴＳＴに付された例えば識別番号
と、テストトレーＴＳＴの内部で割当たインサート１６
の番号で決まるアドレスに試験結果を記憶している。
【００１０】この試験の結果はアンローダ部４００にお
いて、試験済のＩＣをテストトレーＴＳＴから汎用トレ
ーＫＳＴに移す際に良品と不良品とに仕分けするための
データとして用いられる。このデータは仕分け作業が終
了するとメモリから消去される。一方、従来よりテスト
ヘッド１０４の各コンタクト毎に対応させて記憶器を用
意し、同一のコンタクトで試験したＩＣの不良発生数を
集計して記憶させ、この不良発生数が所定値を越えたら
アラームを発生させ、ハンドラを自動的に停止させると
共に、爾後そのコンタクトに不具合が有るものとしてそ
のコンタクトを使用する位置のインサート１６にＩＣを
搭載しないように規制する方法を採っている。
【００１１】
【発明が解決しようとする課題】従来は特定のコンタク
トに不良の発生回数が集中して発生すると、アラームを
発生させオペレータに知らせると共に、ハンドラを自動
的に停止させ、オペレータにコンタクト部分の不具合を
点検することを促し、点検の結果コンタクトに異常が見
られなければ運転を再開させる操作を行なわせる。つま
り、オペレータはアラームの解除及び自動停止機構の動
作を解除する操作と、再起動スイッチを操作する作業を
行なう。
【００１２】一方、自動停止の条件を満したコンタクト
に不具合が有ると判定した場合にはオペレータは、その
不具合となったコンタクトに対して以後ＩＣを供給しな
いようにする設定を入力手段（キィーボード）を通じて
入力し、運転を再開させる操作を行なっている。このよ
うに、オペレータはコンタクトの不具合によって発生す
るハンドラの自動停止動作に関して、再起動させるまで
の操作点検工数が多く、特に、不良となったコンタクト
を不使用状態に設定する操作が煩雑であるため、オペレ
ータに掛る負担は大きい。また、多くのＩＣ試験装置を
運用する場合は、特にオペレータの負担は大きくなる。
【００１３】このため、特定のコンタクトに集中してＩ
Ｃの試験結果に不良が発生した場合は、ハンドラを自動
的に停止させることなく、その不良を発生させたコンタ
クトを爾後使用しない状態に自動的に設定させ、ハンド
ラを連続的に動作させてしまう制御方法を採ることも考
えられる。この制御方法を採る場合は、オペレータの負
担は軽減される反面、ハンドラが自動的にコンタクトを
不使用状態に自動的に設定してしまうから、テストヘッ
ド１０４に設けたコンタクトの中の大半のコンタクトが
不使用状態になっていても気付くことがなく、効率が悪
い状況で試験が続けられてしまう不都合が生じる。
【００１４】この発明の目的はハンドラが自動停止した
場合に、その後の操作数を軽減させてオペレータの負担
を軽減すると共に、コンタクトの交換時期を適確に判断
することができるように構成したＩＣ試験装置を提供し
ようとするものである。
【００１５】
【課題を解決するための手段】この発明では特定のコン
タクトで試験されるＩＣに不良発生の頻度が高い場合
は、アラームを発生してハンドラを自動的に停止させ
る。これと共にその該当するコンタクトを不使用状態に
する設定を自動的に行なわせ、オペレータの操作を軽減
させる。また、不使用状態に設定されたコンタクトの数
を表示させ、確認できるように構成する。
【００１６】オペレータはコンタクトの部分を点検した
後、自動停止手段の状態及びアラームを解除し、起動手
段を操作するだけで運転を再開させることができるよう
に構成したものである。従って、この発明によればオペ
レータはハンドラが一旦は自動停止するから、コンタク
ト部分の点検及び不使用状態に設定されているコンタク
トの数字を把握することができる。その上で自動停止手
段、アラームの解除操作と、再起動操作だけを行なえば
運転を再開させることができる。
【００１７】よって、コンタクトの不使用数がコンタク
トの数の過半数を超えている状況のまま運転を再開させ
るような不都合を回避しながら、且つ操作性を向上させ
ることができる利点が得られる。
【００１８】
【発明の実施の形態】図１にこの発明の一実施例を示
す。図１ではＩＣ試験用のハンドラＨＭをテストトレー
ＴＳＴの搬送通路で略線的に示している。この実施例で
はテストヘッド１０４に１６個のコンタクト１９1 〜１
９16を設けた場合を示す。これらのコンタクト１９1 〜
１９16はメインフレームと呼ばれるテスト装置ＴＥＳに
電気的接続される。
【００１９】テスト装置ＴＥＳには特に図示しないが、
試験パターン発生器と論理比較器と、不良解析メモリ等
が設けられ、試験パターン発生器からテストパターン信
号を発生させて、その試験パターン信号をコンタクト１
９1 〜１９16に供給し、これに接触させたＩＣ（メモ
リ）に試験パターン信号を書き込み、その読出信号を再
びテスト装置ＴＥＳに戻し、論理比較器で期待値と論理
比較し、不一致の発生を検出して不良アドレスを検出
し、不良解析メモリに不良発生アドレスの不良セル位置
情報を記憶させ、この不良解析メモリに記憶した不良セ
ル位置情報により救済が可能か否かを判定する。
【００２０】この発明ではテスト装置ＴＥＳからハンド
ラＨＭに不良検出信号を返送し、ハンドラＨＭに設けた
コンタクト不良解析記憶手段２１に各コンタクト１９1
〜１９16毎に仕分けして記憶させ、このコンタクト不良
解析記憶手段２１に記憶したコンタクト毎の各不良発生
回数に従ってハンドラＨＭを自動停止させるか否かを判
定させ、更に、自動停止させた場合にその自動停止条件
を満したコンタクトに対し、不使用状態に自動的に設定
するように構成するものである。
【００２１】コンタクト不良解析記憶手段２１には特に
図示しないが、各コンタクト１９1〜１９16に対応した
１６個の記憶領域を設け、各コンタクト１９1 〜１９16
で試験したＩＣが不良と判定される毎に、そのコンタク
トに対応した記憶領域に不良を表わすフェイル信号を記
憶させる。モード設定手段２２では不良の発生回数に応
じてハンドラＨＭを自動的に停止させるか否かを設定す
る有効モードと無効モードとを設定する。モード設定手
段２２に無効モードを設定した場合は、ルートＲを通じ
てテストトレー搬送手段２９に接続され、不良発生回数
に関係なくテストトレー搬送手段２９が起動されてテス
トヘッド１０４から試験済のＩＣを搭載したテストトレ
ーを次のステージに移動させ、また次に試験すべきテス
トトレーをテストヘッド１０４の位置に搬入する動作を
行なわせる。
【００２２】有効モードを設定した場合は、モード設定
手段２２は自動停止手段２３に逐次コンタクト不良解析
記憶部２１に記憶した各コンタクト毎の不良発生回数を
伝達する。自動停止手段２３には複数の条件設定手段が
設けられ、自動停止に至る条件を複数設定する。停止条
件としては、 同一コンタクトにおいて連続して所定個以上不良が発
生した場合、 同一コンタクトにおいて、Ａ個の試験を行なった結果
その中でＢ％以上が不良になった場合（ＡとＢは０を含
む任意の数に設定可能）、 コンタクトの全体で試験されるＩＣの数Ｃの中で、不
良と判定されたＩＣの数Ｄの割合Ｄ／Ｃが所定値Ｅを越
えた場合、 等が考えられる。
【００２３】自動停止手段２３では上記した停止条件
、、の何れかを選択して自動停止の判定を行な
う。これと共に、停止モードとして単に警報を出して停
止するだけのアラーム停止手段２５を起動させるか、又
は自動停止した場合は必ず、その自動停止条件を満した
コンタクトを不使用状態に自動設定する自動オフ手段２
６を起動させるかを選択する。この選択はモード設定手
段２２で予め設定しておくことができる。
【００２４】アラーム停止手段２５を選択した場合は、
設定された停止条件又は或はが満される毎に自動
停止手段２３は警報装置２４を起動させて警報を出し、
ハンドラＨＭを自動停止させる。この自動停止モードで
は従来と同様に、オペレータが入力手段（特に図示して
いない）を操作して不良と思われるコンタクトを不使用
状態に設定し、解除手段２７で自動停止手段２３及び警
報装置２４を解除し、起動手段２８によりハンドラＨＭ
を再起動させる。
【００２５】一方、自動オフ手段２６を選択した場合
は、設定された停止条件又は或はが満されると、
自動停止手段２３は警報装置２４を起動させ、警報を発
生させると共に、ハンドラＨＭを自動停止させ、自動オ
フ手段２６を起動させて停止条件又は或はを満し
たコンタクトを不使用状態に自動的に設定する。このと
き不良コンタクト表示器３１には不使用コンタクトに設
定されているコンタクトとその数が表示される。
【００２６】オペレータはこの表示を確認して仮に不使
用状態に設定されたコンタクトの数が過半数を越えた場
合にはコンタクトを変換すると判定し、コンタクト１９
1 〜１９16を全て基板ごと交換する作業を実施する。不
使用状態に設定されたコンタクトの数が未だ例えばコン
タクトの数の過半数に満なければ、オペレータは継続し
て試験を行なうと判定し、解除手段２７を操作し、自動
停止手段２３の停止状態と、警報装置２４の動作を解除
させ、次に起動手段２８を操作してハンドラＨＭを起動
させ、テストトレー搬送手段２９を起動させる。
【００２７】従って、この発明によればハンドラＨＭが
停止条件に従って、自動停止した場合、自動オフ手段２
６により自動的にその停止条件を満したコンタクトを不
使用状態に設定するから、オペレータは解除手段２７で
解除操作を行ない、起動手段２８で再起動の操作を行な
うだけでよいから、面倒であったコンタクトの不使用状
態への設定入力は全く行なう必要がない。従って操作性
が向上し、オペレータの負担を軽減することができる。
また、自動停止の毎に不使用状態に設定したコンタクト
の数を不良コンタクト表示器３１に表示させるから、オ
ペレータはコンタクト１９1 〜１９16を交換するか否か
の判断を容易に行なうことができる利点が得られる。
【００２８】図２に示す１段目は図１に示したモード設
定手段２２のモードの設定画面の一例を示す。図の例で
は有効モードを設定した場合を示す。２段目に表示され
ているコンタクトの自動オフ機能は図１に示したアラー
ム停止手段２５を選択するか、自動オフ手段２６を選択
するかの設定を行なう部分である。図の例ではアラーム
停止手段を選択した状態を示している。
【００２９】３段目に表示されているコンタクトオフモ
ードとは、コンタクト不良解析記憶手段２１の状態を連
続的に維持させるか、或はＩＣのロットが終了するとコ
ンタクト不良解析記憶手段２１の記憶をリセットするか
の選択を行なう部分を示す。図の例では連続を選択した
状態を示す。４段目の再試験時のフェイル・カテゴリ・
チェックとは１回試験を実行した結果不良と判定された
ＩＣを再試験を行なう場合に、自動停止手段２３を動作
させるか否かを設定する部分を示す。図の例では再試験
時は自動停止手段２３を動作させない状態に設定した場
合を示す。
【００３０】５段目の歩留まり設定モードとは、先に説
明した停止条件との何れを選択するかの設定を行な
う部分を示す。個別とは各コンタクト毎に例えばＩＣを
１０個試験する間に１０％の不良が発生した場合に停止
と判断するモード（上記した停止条件）、相対とはコ
ンタクトの別を問わずに全ての試験済ＩＣの中で不良数
の割合が所定の比率を越えた場合に停止させるモード
（上記した停止条件）である。図の例では個別を選択
した場合を示す。
【００３１】６段目の〔歩留まり設定〕の欄で停止条件
で用いるＩＣの試験個数Ａと、不良率Ｂを設定する。
図の例ではＡ＝１０個、Ｂ＝１０％を設定した場合を示
す。最下段に示した枠は不良コンタクト表示器３１の部
分を示す。つまり、この枠内に不使用状態に設定された
コンタクトを番号等により表示する。また、その個数を
表示する。
【００３２】図３はこの発明の他の実施例を示す。この
実施例では図１に示した構成に加えてハンドラＨＭ内に
自動判定手段３２を設けた場合を示す。自動判定手段３
２は自動オフ手段２６が停止条件を満たしたコンタクト
を自動的に不使用状態に設定した状態で自動オフ手段２
６から制御権を受け取り、不使用状態に設定されたコン
タクトの数を計数し、その数が設定値を越えたか否かを
判定し、設定値を越えていない場合は解除手段２７を自
動的にリセットし、起動手段２８を制御して自動的に再
起動させる。
【００３３】一方、不使用状態に設定されたコンタクト
の数が設定値を越えた場合は、コンタクトの交換を促す
表示を判定表示器３３に表示させ、停止状態を維持させ
る。従って、この自動判定手段３２を設けることによ
り、ハンドラＨＭをコンタクトの交換時期まで自動運転
させることができ、オペレータはコンタクトの交換の可
否を全て自動判定手段３２にまかせることができる。
【００３４】図４はこの発明の更に他の実施例を示す。
この実施例ではハンドラＨＭとテスト装置ＴＥＳとの組
合せによって構成されるテストステーションと上位のホ
ストコンピュータＨＳのと間でデータの受授を受け持つ
制御器ＴＣＣ（従来から使われている）にコンタクトの
交換の可否を判定する判定機能を持たせた場合を示す。
つまり、制御器ＴＣＣは従来よりテスト装置ＴＥＳとバ
スラインで接続され、テスト装置ＴＥＳで発生するＩＣ
のテスト状況を表すデータをホストコンピュータＨＳに
伝達し、各テストステーション（テストステーションは
多数設けられる）のテスト状況をホストコンピュータＨ
Ｓで把握させる。
【００３５】これと共に、ホストコンピュータＨＳは各
テストステーションで試験を行うＩＣの種類に対応した
テストパターン発生プロクラムを格納しており、試験の
開始時に各テストステーションで実行するＩＣの種類に
対応したテストパターン発生プロクラムを各テストステ
ーションのテスタＴＥＳに伝送し、各テスタＴＥＳにテ
ストパターンの発生を実行させる。 このように、デー
タの受授及びテストパターン発生プロクラムの受授を行
うために従来から制御器ＴＣＣが設けられているが、こ
の発明ではこの制御器ＴＣＣにコンタクトを交換するか
否かを判定する機能を付加する。このために、制御器Ｔ
ＣＣと自動オフ手段２６と制御器ＴＣＣとの間をデータ
の受授ができるように接続すると共に、制御器ＴＣＣの
判定結果を解除手段２７と起動手段２８に供給する構成
を設け、制御器ＴＣＣがコンタクトの交換を行わないと
判定した場合は、解除手段２７の状態を解除すると共
に、起動手段２８を起動させ、ハンドラＨＭを再起動さ
せる。
【００３６】
【発明の効果】以上説明したように、この発明によれば
各コンタクトで発生するＩＣの不良を計数し、その計数
値が例えば連続して所定個以上増加するような場合には
コンタクトの不良と判定し、そのコンタクトにＩＣを供
給しないように設定するＩＣ試験装置において、図１の
実施例のように、コンタクトが自動停止条件を満すと、
ハンドラＨＭを自動停止させると共に、その時点でその
コンタクトを自動的に不使用状態に設定するから、オペ
レータは停止状態の解除操作と、再起動の操作を行なえ
ばよく、コンタクトを不使用状態に設定する操作を行な
わなくて済むためオペレータに掛る負担を軽減すること
ができる。
【００３７】また、自動停止の毎に不使用状態に設定さ
れたコンタクトの数を表示させ、オペレータがその数を
確認するから、コンタクトを交換しなければならないか
否かを判断することができる。従って単にコンタクトの
不良を検出して、そのコンタクトを不使用状態に自動的
に設定してしまう場合に発生する不都合（不使用状態に
設定されたコンタクトが全体の過半数を越えてしまった
状態に気が付かずに試験を継続すること）が起きること
はない。
【００３８】また、図３及び図４に示した実施例のよう
に、コンタクトを交換すべきか否かの判定も自動化した
場合には、オペレータの負担は大きく軽減され、ＩＣを
試験するに要する経費を大幅に削減できる利点が得られ
る。
【図面の簡単な説明】
【図１】この発明の一実施例を説明するためのブロック
図。
【図２】図１に示した実施例に用いる設定画面の例を説
明するための図。
【図３】この発明の他の実施例を説明するためのブロッ
ク図。
【図４】この発明の更に他の実施例を説明するためのブ
ロック図。
【図５】同時に多数のＩＣを試験することができるＩＣ
試験装置の一例を説明するための略線的な平面図。
【図６】図４に示したＩＣ試験装置の斜視図。
【図７】図５及び図６に示したＩＣ試験装置に用いるテ
ストトレーの構造を説明するための分解斜視図。
【図８】図７に示したテストトレーに搭載したＩＣとテ
ストヘッドのコンタクトとの関係を説明するための断面
図。
【図９】テストトレー上におけるＩＣの試験の手順を説
明するための平面図。
【符号の説明】
ＴＳＴ テストトレー ＴＥＳ テスト装置 ２１ コンタクト不良解析記憶手段 ２２ モード設定手段 ２３ 自動停止手段 ２４ 警報装置 ２５ アラーム停止手段 ２６ 自動オフ手段 ２７ 解除手段 ２８ 起動手段 ２９ テストトレー搬送手段 ３１ 不良コンタクト表示器 ３２ 自動判定手段 ３３ 判定表示器 ＴＣＣ 制御器

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 被試験ＩＣを自動搬送するハンドラと、 このハンドラに搭載されたテストヘッドと、 このテストヘッドに実装された複数のコンタクトと、 上記テストヘッドと電気的に接続され、上記被試験ＩＣ
    を動作させてその良否を判定するテスタと、 上記複数のコンタクトに対応して設けられ、各コンタク
    トに接触して試験したＩＣが不良と判定される回数を各
    コンタクト毎に計数して記憶するコンタクト不良解析記
    憶手段と、 このコンタクト不良解析記憶手段に記憶した不良発生回
    数に応じて上記ハンドラの動作を停止させる自動停止手
    段と、 この自動停止手段が上記ハンドラの動作を停止制御した
    状態を表示する警報手段と、 上記自動停止手段の停止制御状態を解除し、上記警報手
    段の警報状態を停止させる解除手段と、 上記ハンドラを起動させる起動手段と、を具備して構成
    されるＩＣ試験装置において、 上記自動停止手段が上記ハンドラを停止制御した状態で
    上記ハンドラを停止すべき条件に達したコンタクトに、
    被試験ＩＣが供給されることを阻止して不使用状態に自
    動的に設定する自動オフ手段と、不使用状態に設定され
    たコンタクトの数を表示する不良コンタクト表示器とを
    付加して構成したことを特徴とするＩＣ試験装置。
  2. 【請求項２】 請求項１記載のＩＣ試験装置において、
    上記自動オフ手段が設定した不使用状態にあるコンタク
    トの数が所定個を越えた状態でコンタクトの交換と判定
    する自動判定手段をハンドラの内部に設けたことを特徴
    とするＩＣ試験装置。
  3. 【請求項３】 請求項１記載のＩＣ試験装置において、
    上記ハンドラとテスタとによって構成されるテストステ
    ーションと上位のホストコンピュータとの間に介在し、
    テストステーションとホストコンピュータとの間のデー
    タの受授を制御する制御器に、上記自動オフ手段が設定
    した不使用状態にあるコンタクトの数が所定個を越えた
    時点でコンタクトの交換と判定する機能を付加したこと
    を特徴とするＩＣ試験装置。
JP8300486A 1996-11-12 1996-11-12 Ｉｃ試験装置 Pending JPH10142293A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP8300486A JPH10142293A (ja) 1996-11-12 1996-11-12 Ｉｃ試験装置
TW086116746A TW499568B (en) 1996-11-12 1997-11-10 IC testing device
US08/966,781 US6198273B1 (en) 1996-11-12 1997-11-10 IC tester simultaneously testing plural ICS
MYPI97005348A MY119616A (en) 1996-11-12 1997-11-11 Ic tester simultaneously testing plural ics
KR1019970059442A KR100287980B1 (ko) 1996-11-12 1997-11-12 Ic시험장치
DE19750173A DE19750173C2 (de) 1996-11-12 1997-11-12 IC-Testvorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8300486A JPH10142293A (ja) 1996-11-12 1996-11-12 Ｉｃ試験装置

Publications (1)

Publication Number Publication Date
JPH10142293A true JPH10142293A (ja) 1998-05-29

Family

ID=17885395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8300486A Pending JPH10142293A (ja) 1996-11-12 1996-11-12 Ｉｃ試験装置

Country Status (6)

Country Link
US (1) US6198273B1 (ja)
JP (1) JPH10142293A (ja)
KR (1) KR100287980B1 (ja)
DE (1) DE19750173C2 (ja)
MY (1) MY119616A (ja)
TW (1) TW499568B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011139970A3 (en) * 2010-05-04 2012-02-23 Electro Scientific Industries, Inc. System and method for improved testing of electronic devices
CN113828548A (zh) * 2021-11-26 2021-12-24 南京派格测控科技有限公司 一种射频芯片测试装置及方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412114B2 (ja) * 1995-07-26 2003-06-03 株式会社アドバンテスト Ｉｃ試験装置
US6732053B1 (en) * 1998-09-30 2004-05-04 Intel Corporation Method and apparatus for controlling a test cell
KR100334655B1 (ko) * 1998-11-30 2002-06-20 정문술 모듈아이씨핸들러의모듈아이씨및캐리어핸들링방법
US7350108B1 (en) * 1999-09-10 2008-03-25 International Business Machines Corporation Test system for integrated circuits
JP3584845B2 (ja) * 2000-03-16 2004-11-04 日立ハイテク電子エンジニアリング株式会社 Ｉｃデバイスの試験装置及び試験方法
KR100436656B1 (ko) * 2001-12-17 2004-06-22 미래산업 주식회사 반도체 소자 테스트 핸들러의 소자 이송장치의 작업위치 인식방법
TWI227327B (en) * 2003-02-25 2005-02-01 Mosel Vitelic Inc Method for locating wiring swap in a hi-fix structure of a simultaneous multi-electronic device test system
KR100517074B1 (ko) * 2003-06-05 2005-09-26 삼성전자주식회사 트레이 트랜스퍼 유닛 및 그를 포함하는 자동 테스트 핸들러
KR100541546B1 (ko) * 2003-07-14 2006-01-10 삼성전자주식회사 반도체 디바이스 테스트장치
JP4568055B2 (ja) * 2004-08-23 2010-10-27 株式会社アドバンテスト 試験装置及び試験方法
US7151388B2 (en) * 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor
KR100626570B1 (ko) * 2004-12-24 2006-09-25 주식회사 파이컴 감지용 프로브를 포함하는 프로브 카드 제작 방법 및 그프로브 카드, 프로브카드 검사 시스템
KR100792728B1 (ko) * 2006-05-12 2008-01-11 미래산업 주식회사 번인 테스트용 소팅 핸들러의 트레이 반송장치
US20080118334A1 (en) * 2006-11-22 2008-05-22 Bonora Anthony C Variable pitch storage shelves
CN103855049B (zh) * 2014-03-27 2016-08-17 上海华力微电子有限公司 一种智能探针卡针压控制系统及控制方法
US9618574B2 (en) 2014-06-06 2017-04-11 Advantest Corporation Controlling automated testing of devices
US9618570B2 (en) * 2014-06-06 2017-04-11 Advantest Corporation Multi-configurable testing module for automated testing of a device
US9678148B2 (en) * 2014-06-06 2017-06-13 Advantest Corporation Customizable tester having testing modules for automated testing of devices
US9638749B2 (en) 2014-06-06 2017-05-02 Advantest Corporation Supporting automated testing of devices in a test floor system
US9933454B2 (en) 2014-06-06 2018-04-03 Advantest Corporation Universal test floor system
KR102388044B1 (ko) * 2015-10-19 2022-04-19 삼성전자주식회사 테스트 장치 및 이를 포함하는 테스트 시스템
US11047905B2 (en) * 2019-05-31 2021-06-29 Analog Devices International Unlimited Company Contactor with integrated memory

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633280A (ja) 1986-06-23 1988-01-08 Nec Kyushu Ltd 半導体集積回路試験評価装置
JPH03159148A (ja) * 1989-11-16 1991-07-09 Advantest Corp 位置決め装置及びこの位置決め装置を利用したｉｃ試験装置
JPH03221881A (ja) 1990-01-26 1991-09-30 Mitsubishi Electric Corp Ｉｃテスタ
JPH0693475B2 (ja) * 1990-02-23 1994-11-16 株式会社東芝 自己検診機能を備えた半導体ハンドリング装置及び半導体ハンドリング装置の自己検診方法
US5227717A (en) * 1991-12-03 1993-07-13 Sym-Tek Systems, Inc. Contact assembly for automatic test handler
US5313156A (en) * 1991-12-04 1994-05-17 Advantest Corporation Apparatus for automatic handling
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
US5319353A (en) * 1992-10-14 1994-06-07 Advantest Corporation Alarm display system for automatic test handler
DE69326003T2 (de) * 1993-09-20 1999-11-25 Hewlett Packard Gmbh Testapparat zum Testen und Handhaben einer Vielzahl von Vorrichtungen
JP3591657B2 (ja) * 1993-10-13 2004-11-24 株式会社アドバンテスト 半導体ｉｃ試験装置
KR100206644B1 (ko) * 1994-09-22 1999-07-01 오우라 히로시 반도체 디바이스의 자동검사장치 및 방법
US5865319A (en) * 1994-12-28 1999-02-02 Advantest Corp. Automatic test handler system for IC tester
JP3412114B2 (ja) * 1995-07-26 2003-06-03 株式会社アドバンテスト Ｉｃ試験装置
US5742168A (en) * 1995-08-04 1998-04-21 Advantest Corporation Test section for use in an IC handler
TW358162B (en) * 1996-06-04 1999-05-11 Advantest Corp Semiconductor device testing apparatus
US5986447A (en) * 1997-05-23 1999-11-16 Credence Systems Corporation Test head structure for integrated circuit tester

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011139970A3 (en) * 2010-05-04 2012-02-23 Electro Scientific Industries, Inc. System and method for improved testing of electronic devices
US8598888B2 (en) 2010-05-04 2013-12-03 Electro Scientific Industries, Inc. System and method for improved testing of electronic devices
CN113828548A (zh) * 2021-11-26 2021-12-24 南京派格测控科技有限公司 一种射频芯片测试装置及方法

Also Published As

Publication number Publication date
DE19750173C2 (de) 2003-02-20
KR19980042319A (ko) 1998-08-17
TW499568B (en) 2002-08-21
KR100287980B1 (ko) 2001-05-02
US6198273B1 (en) 2001-03-06
DE19750173A1 (de) 1998-05-20
MY119616A (en) 2005-06-30

Similar Documents

Publication Publication Date Title
JPH10142293A (ja) Ｉｃ試験装置
JP3009743B2 (ja) 半導体デバイス搬送処理装置
KR100258426B1 (ko) 반도체 디바이스 시험장치
JP4549348B2 (ja) 電子部品試験装置
KR100206644B1 (ko) 반도체 디바이스의 자동검사장치 및 방법
US6137303A (en) Integrated testing method and apparatus for semiconductor test operations processing
JP5186370B2 (ja) 電子部品移送方法および電子部品ハンドリング装置
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
JPH11231020A (ja) Ｉｃ試験システム
JP2008514962A (ja) 半導体デバイスのテスト方法およびその装置
JPH11202023A (ja) テスト−バーンイン装置、それを用いたインラインシステム及びそのインラインシステムを用いたテスト方法
TW484013B (en) A method for testing electronic device and electronic testing device
JP2000009793A (ja) 部品試験装置
KR20040089897A (ko) 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
JP4222442B2 (ja) 電子部品試験装置用インサート
JPH112657A (ja) 複合ｉｃ試験装置
JP4570208B2 (ja) 試験済み電子部品の分類制御方法
JP2007024907A (ja) Ｉｃ試験システム
JP4082807B2 (ja) 電子部品の温度印加方法および電子部品試験装置
KR20040096070A (ko) 자투리 반도체 소자의 검사 방법
JPH1082828A (ja) 半導体デバイス試験装置
KR100295703B1 (ko) 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템
KR100349217B1 (ko) 모듈 아이씨 핸들러의 냉각 시스템
KR100408984B1 (ko) 번인과 ｐｃ 실장 테스트 겸용 테스트 기판
JPH11326448A (ja) Ｉｃ試験装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030212