JPH1082828A

JPH1082828A - 半導体デバイス試験装置

Info

Publication number: JPH1082828A
Application number: JP9144203A
Authority: JP
Inventors: Takeshi Onishi; 武士大西; Katsuhiko Suzuki; 克彦鈴木
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1996-06-04
Filing date: 1997-06-02
Publication date: 1998-03-31

Abstract

(57)【要約】【課題】ローダ部３００においてテストトレイＴＳＴ
に被試験ＩＣを積み込み、テスト部に搬送して試験し、
試験終了後、アンローダ部４００において試験済みＩＣ
をテストトレイから汎用トレイＫＳＴに積み換え、空に
なったテストトレイをローダ部へ搬送して上記動作を繰
り返すＩＣ試験装置において、テストトレイに搭載され
るＩＣキャリア１６の不良を独立に検出することができ
るＩＣ試験装置を提供する。【解決手段】各テストトレイＴＳＴ₀〜ＴＳＴ₁₀に装
着されるＩＣキャリア１６と同じ数の記憶アドレスＡＲ
₁〜ＡＲ₆₄を持つＩＣキャリア不良解析メモリ２１を設
け、このＩＣキャリア不良解析メモリの各記憶アドレス
に不良と判定されたＩＣの個数を累積記憶させる。累積
値が設定値を越えると、その不良と判定されたＩＣを収
納したＩＣキャリアを不良と判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体デバイ
ス、特にその代表例である半導体集積回路素子（以下、
ＩＣと称す）が正常に動作するか否かを試験する半導体
デバイス試験装置に関し、詳しく言うと、試験すべきＩ
Ｃ（被試験ＩＣ）をテストトレイに搭載して搬送し、テ
スト部においてテストトレイに搭載したまま被試験ＩＣ
をテストヘッド（試験用の各種の電気信号を供給及び受
信する試験装置の部分）のソケットに電気的に接触させ
てＩＣの電気的試験を行い、試験終了後に試験済みＩＣ
をテスト部から搬出し、試験結果のデータに基づいて試
験済みＩＣを良品、不良品に仕分けを行なう形式の半導
体デバイス試験装置に関する。

【０００２】

【従来の技術】試験すべき半導体デバイス（一般にＤＵ
Ｔと呼ばれている）に所定のパターンのテスト信号を印
加してその電気的特性を測定する半導体デバイス試験装
置の電気的部分（一般にテスタ部と呼ばれている）に
は、半導体デバイスをテスト部に搬送し、このテスト部
において半導体デバイスを試験装置本体部分のテストヘ
ッドのソケットに電気的に接触させて試験を行い、試験
後に試験済み半導体デバイスをテスト部から搬出し、試
験結果のデータに基づいて試験済み半導体デバイスを良
品、不良品に仕分けをする半導体デバイス搬送処理装置
（一般にハンドラと呼ばれている）を接続しているもの
が多い。本明細書ではこの種のハンドラを一体的に接続
した試験装置を半導体デバイス試験装置と称する。な
お、以下においては、説明を簡単にするために、半導体
デバイスの代表例であるＩＣを例に取って説明する。

【０００３】まず、図４及び図５を参照して水平搬送方
式と呼ばれているハンドラを接続した従来のＩＣ試験装
置の概略の構成を説明する。図示のＩＣ試験装置は、テ
ストトレイＴＳＴに搭載されて搬送されて来た、例えば
半導体メモリのようなＩＣを試験するチャンバ部１００
と、これから試験を行なうＩＣ（被試験ＩＣ）や、試験
済みのＩＣを分類して格納するＩＣ格納部２００と、ユ
ーザが予め汎用トレイ（カストマトレイ）ＫＳＴに載置
した被試験ＩＣを、高／低温に耐えるテストトレイＴＳ
Ｔに転送、載置し直すローダ部３００と、チャンバ部１
００での試験が終了し、テストトレイＴＳＴに載置され
て搬送されて来た試験済みのＩＣをテストトレイＴＳＴ
から汎用トレイＫＳＴに転送、載置し直すアンローダ部
４００とを備えている。このアンローダ部４００は、一
般には、試験結果のデータに基づいて試験済みＩＣを分
類して対応する汎用トレイに搭載するように構成されて
いる。

【０００４】チャンバ部１００は、テストトレイＴＳＴ
に積み込まれた被試験ＩＣに目的とする高温又は低温の
温度ストレスを与える恒温槽１０１と、この恒温槽１０
１で温度ストレスが与えられた状態にあるＩＣの電気的
試験を実行するテストチャンバ１０２と、テストチャン
バ１０２での試験が終了したＩＣから、恒温槽１０１で
与えられた温度ストレスを除去する除熱槽１０３とによ
って構成されている。テストチャンバ１０２はその内部
にＩＣ試験装置のテスタ部のテストヘッド１０４を含
み、このテストヘッド１０４に取り付けられたソケット
に電気的に接触させられた被試験ＩＣに対してこのテス
トヘッド１０４を通じて試験用の各種の電気信号を供給
するとともに被試験ＩＣからの応答信号を受信して試験
装置のテスタ部へ送る。

【０００５】テストトレイＴＳＴはローダ部３００→チ
ャンバ部１００の恒温槽１０１→チャンバ部１００のテ
ストチャンバ１０２→チャンバ部１００の除熱槽１０３
→アンローダ部４００→ローダ部３００と循環移動され
る。恒温槽１０１及び除熱槽１０３はテストチャンバ１
０２よりも背が高く、従って、上方に突出した部分を有
する。これら恒温槽１０１と除熱槽１０３の上方に突出
した上部間に、図５に示すように基板１０５が差し渡さ
れ、この基板１０５上にテストトレイ搬送手段１０８が
装着され、このテストトレイ搬送手段１０８によってテ
ストトレイＴＳＴが、除熱槽１０３側から恒温槽１０１
に向って移送される。

【０００６】除熱槽１０３は、恒温槽１０１で被試験Ｉ
Ｃに高温を印加した場合には、送風により冷却して室温
に戻してからアンローダ部４００に搬出する。また、恒
温槽１０１で被試験ＩＣに、例えば−３０℃程度の低温
を印加した場合には、温風或いはヒータ等で加熱し、結
露が生じない程度の温度に戻してからアンローダ部４０
０へ搬出する。

【０００７】ローダ部３００で被試験ＩＣが積み込まれ
たテストトレイＴＳＴは、ローダ部３００からチャンバ
部１００の恒温槽１０１に搬送される。恒温槽１０１に
は垂直搬送手段が装着されており、この垂直搬送手段は
複数枚（例えば９枚）のテストトレイＴＳＴを積層状態
で支持できるように構成されている。図示の例ではロー
ダ部３００からのテストトレイが一番上に支持され、一
番下のテストトレイがテストチャンバ１０２へ搬出され
る。垂直搬送手段の垂直方向下方への移動によって一番
上のテストトレイが一番下まで順次移動される間に、ま
た、テストチャンバ１０２が空くまで待機する間に、被
試験ＩＣは高温又は低温の所定の温度ストレスを与えら
れる。

【０００８】テストチャンバ１０２にはその中央にテス
トヘッド１０４が配置されており、恒温槽１０１から一
枚づつ搬出されたテストトレイＴＳＴがテストヘッド１
０４の上に運ばれ、後述するように、そのテストトレイ
に搭載された被試験ＩＣの内の所定数の被試験ＩＣがテ
ストヘッド１０４に取り付けられたＩＣソケット（図示
せず）と電気的に接続される。テストヘッド１０４を通
じて一枚のテストトレイ上の全ての被試験ＩＣの試験が
終了すると、テストトレイＴＳＴは除熱槽１０３へ搬送
されて試験済みＩＣの温度ストレスが除去され、これら
ＩＣの温度を室温に戻し、アンローダ部４００へ排出す
る。

【０００９】除熱槽１０３も上記恒温槽１０１と同様に
垂直搬送手段を備えており、この垂直搬送手段により複
数枚（例えば９枚）のテストトレイＴＳＴを積層状態で
支持できるように構成されている。図示の例ではテスト
チャンバ１０２からのテストトレイが一番下に支持さ
れ、一番上のテストトレイがアンローダ部４００へ排出
される。垂直搬送手段の垂直方向上方への移動によって
一番下のテストトレイが一番上まで順次移動される間
に、試験済みＩＣはその温度ストレスが除去されて外部
温度（室温）に戻される。

【００１０】アンローダ部４００へ排出されたテストト
レイＴＳＴ上の試験済みＩＣはテストトレイから試験結
果のカテゴリ毎に分類されて、対応する汎用トレイＫＳ
Ｔに転送、格納される。アンローダ部４００で空になっ
たテストトレイＴＳＴはローダ部３００に搬送され、こ
こで汎用トレイＫＳＴから再び被試験ＩＣが転送、載置
される。以下、同様の動作を繰り返すことになる。

【００１１】ローダ部３００において汎用トレイＫＳＴ
からテストトレイＴＳＴにＩＣを転送するＩＣ搬送手段
としては、図５に示すように、基板１０５のローダ部３
００の上部に、試験装置の前後方向（この方向をＹ方向
とする）に延在するように架設された対向する平行な２
本のレール３０１と、これら２本のレール３０１間に架
設され、Ｙ方向に移動可能にその両端部がこれら２本の
レール３０１に支持された可動アーム３０２と、この可
動アーム３０２の延在する方向に、従って、試験装置の
左右方向（この方向をＸ方向とする）に移動可能に可動
アーム３０２に支持された可動ヘッド３０３とによって
構成されるＸ−Ｙ搬送手段３０４を用いることができ
る。上記構成によれば、可動ヘッド３０３は、テストト
レイＴＳＴと汎用トレイＫＳＴとの間をＹ方向に往復移
動することができ、かつ可動アーム３０２に沿ってＸ方
向に移動することができる。

【００１２】可動ヘッド３０３の下面には図７を参照し
て後述するＩＣ吸着パッドが上下方向に移動可能に装着
されており、可動ヘッド３０３のＸ−Ｙ方向移動とこの
吸着パッドの下方への移動により汎用トレイＫＳＴに載
置されたＩＣに吸着パッドが当接し、真空吸引作用によ
りＩＣを吸着、保持して汎用トレイＫＳＴからテストト
レイＴＳＴにＩＣを搬送する。吸着パッドは可動ヘッド
３０３に対して、例えば８本程度装着され、一度に８個
のＩＣを汎用トレイＫＳＴからテストトレイＴＳＴに搬
送できるように構成されている。

【００１３】なお、汎用トレイＫＳＴの停止位置とテス
トトレイＴＳＴの停止位置との間にはプリサイサと呼ば
れるＩＣの位置修正手段３０５が設けられる。この位置
修正手段３０５は比較的深い凹部を有し、この凹部に吸
着パッドに吸着されてテストトレイＴＳＴへ搬送される
ＩＣをいったん落し込む。凹部の周縁は傾斜面で囲まれ
ており、この傾斜面でＩＣの落下位置が規定される。位
置修正手段３０５によって８個のＩＣの相互の位置を正
確に規定した後、これら位置が規定されたＩＣを再び吸
着パッドにて吸着し、テストトレイＴＳＴに搬送する。
このような位置修正手段３０５を設ける理由は、汎用ト
レイＫＳＴではＩＣを保持する凹部はＩＣの形状よりも
比較的大きく形成されており、このため、汎用トレイＫ
ＳＴに格納されているＩＣの位置には大きなバラツキが
あり、この状態で吸着パッドにて吸着したＩＣを直接テ
ストトレイＴＳＴに搬送すると、テストトレイＴＳＴに
形成されたＩＣ収納凹部に直接落し込むことができない
ＩＣが存在することになる。このために位置修正手段３
０５を設け、この位置修正手段３０５でテストトレイＴ
ＳＴに形成されたＩＣ収納凹部の配列精度にＩＣの配列
精度を合せるようにしているのである。

【００１４】アンローダ部４００にはローダ部３００に
設けられたＸ−Ｙ搬送手段３０４と同一構造の搬送手段
４０４が２組設けられ、これらＸ−Ｙ搬送手段４０４に
よってアンローダ部４００に搬出されたテストトレイＴ
ＳＴから試験済みのＩＣを汎用トレイＫＳＴに積み換え
る。各Ｘ−Ｙ搬送手段４０４は、試験装置の前後方向
（Ｙ方向）に延在するように架設された対向する平行な
２本のレール４０１と、これら２本のレール４０１間に
架設され、Ｙ方向に移動可能にその両端部がこれら２本
のレール４０１に支持された可動アーム４０２と、この
可動アーム４０２の延在する方向に、従って、試験装置
の左右方向（Ｘ方向）に移動可能に可動アーム４０２に
支持された可動ヘッド４０３とによって構成されてい
る。

【００１５】図６にテストトレイＴＳＴの一例の構造を
示す。テストトレイＴＳＴは方形フレーム１２に複数の
さん１３が平行かつ等間隔に形成されており、これらさ
ん１３の両側、及びさん１３と対向するフレーム１２の
辺１２ａ、１２ｂにそれぞれ複数の取付け片１４が等間
隔で突出形成されている。各さん１３の両側の取り付け
片１４は、一方の側の取り付け片１４が反対側の取り付
け片１４の中間に位置するように形成されており、同様
に、フレーム１２の辺１２ａ、１２ｂの取り付け片１４
は対向するさん１３の取り付け片１４の中間に位置する
ように形成されている。これら対向するさん１３間の空
間、及びさん１３と対向する辺１２ａ、１２ｂとの間の
空間に、それぞれ多数個のＩＣキャリア１６が並置状態
で収納される。各ＩＣキャリア１６は、これら空間にお
いて位置がずれている斜めに対向する２つの取付け片１
４を対角線方向の角部に含む１つの長方形の区画である
キャリア収納部１５に収納される。従って、図示の例で
は各さん１３の一方の側に１６個の取り付け片１４が形
成されているから、上記各空間に１６個のキャリア収納
部１５が形成され、１６個のＩＣキャリア１６が取り付
けられる。図示の例では４つの空間があるからＩＣキャ
リア１６は１つのテストトレイＴＳＴに１６×４個、合
計で６４個、取り付けることができる。各ＩＣキャリア
１６は２つの取付け片１４にファスナ１７により取り付
けられる。

【００１６】ＩＣキャリア１６の外形は同一形状、同一
寸法をしており、その中央部にＩＣ素子を収納するＩＣ
収容部１９が形成されている。この例ではＩＣ収容部１
９は方形の凹部とされている。このＩＣ収容部１９の形
状及び寸法は収容するＩＣ素子の形状及び寸法に応じて
決められる。このため、被試験ＩＣの形状及び寸法が相
違する毎に、対応する形状及び寸法のＩＣ収容部１９を
有するＩＣキャリア１６が用意され、被試験ＩＣの形状
及び寸法に従ってＩＣキャリアを交換する。ＩＣ収容部
１９の外形はキャリア収納部１５の対向する取り付け片
間の空間に遊嵌する寸法に選択されており、ＩＣ収容部
１９の両端部には取付け片１４上に配置される突出部が
それぞれ設けられている。これら両突出部にはファスナ
１７が挿通される取付け用の穴２１と、位置決め用ピン
が挿入される穴２２とがそれぞれ形成されている。

【００１７】ＩＣキャリア１６に収納されたＩＣ素子の
位置ずれや飛出しを防止するため、例えば図７に示すよ
うに一対のラッチ２３がＩＣキャリア１６に取り付けら
れている。これらラッチ２３はＩＣ収容部１９の底面か
ら上方に突出するように一体に形成されており、かつＩ
Ｃキャリア１６を構成する樹脂材の弾性により、これら
ラッチ２３はそれらの先端部の対向する爪が閉じる方向
に弾性バイアスされている。従って、ＩＣ素子をＩＣ収
容部１９に収容する際に、又はＩＣ収容部１９から取り
出す際に、ＩＣ素子を吸着するＩＣ吸着パッド２４の両
側に配置されたラッチ解放機構２５により２つのラッチ
２３の先端部間の間隔を広げた後、ＩＣの収容又は取り
出しが行われる。ラッチ解放機構２５をラッチ２３から
離すと、これらラッチ２３はその弾性力で元の状態に戻
り、収容されたＩＣはラッチ２３先端部の爪で抜け止め
された状態に保持される。

【００１８】ＩＣキャリア１６は図８に示すようにＩＣ
素子のピン１８を下面側に露出させた状態でＩＣ素子を
保持する。テストヘッド１０４にはＩＣソケットが取り
付けられており、このＩＣソケットのコンタクト１０４
Ａがテストヘッド１０４の上面から上方へ突出してい
る。この露出したＩＣ素子のピン１８をＩＣソケットの
コンタクト１０４Ａに押し付け、ＩＣ素子をテストヘッ
ドのＩＣソケットに電気的に接続する。このためにテス
トヘッド１０４の上部にはＩＣ素子を下向きに押圧して
抑え付ける圧接子（プッシャー）２０が設けられ、この
圧接子２０が各ＩＣキャリア１６に収納されているＩＣ
素子を上方から押圧して抑え付け、テストヘッド１０４
に接触させるように構成されている。

【００１９】図４及び図５を再び参照すると、ＩＣ格納
部２００には被試験ＩＣを格納した汎用トレイＫＳＴを
収容する被試験ＩＣストッカ２０１と、試験の結果に応
じてカテゴリ毎に分類された試験済みＩＣを格納した汎
用トレイＫＳＴを収容する試験済みＩＣストッカ２０２
とが設けられている。これら被試験ＩＣストッカ２０１
及び試験済みＩＣストッカ２０２は汎用トレイを積層状
態で収容できるように構成されている。被試験ＩＣスト
ッカ２０１に積層状態で収容された被試験ＩＣを格納し
た汎用トレイＫＳＴは上部のトレイから順次ローダ部３
００に運ばれ、ローダ部３００において汎用トレイＫＳ
Ｔからローダ部３００に停止しているテストトレイＴＳ
Ｔに被試験ＩＣを積み換える。なお、被試験ＩＣストッ
カ２０１及び試験済みＩＣストッカ２０２は同じ形状及
び構造を有するものでよい。

【００２０】図４及び図５に示す例では、試験済みＩＣ
ストッカ２０２として８個のストッカＳＴＫ−１、ＳＴ
Ｋ−２、・・・、ＳＴＫ−８を用意し、試験結果に応じ
て最大８つのカテゴリに分類して格納できるように構成
されている。これは、試験済みＩＣを良品と不良品の別
の外に、良品の中でも動作速度が高速のもの、中速のも
の、低速のもの、或いは不良品の中でも再試験が必要な
もの等に仕分けすることがあるからである。仕分け可能
なカテゴリの最大が８種類としても、図示の例ではアン
ローダ部４００には４枚の汎用トレイＫＳＴしか配置す
ることができない。このため、アンローダ部４００に配
置されている汎用トレイＫＳＴに割り当てられたカテゴ
リ以外のカテゴリに分類される試験済みＩＣ素子が発生
した場合には、アンローダ部４００から１枚の汎用トレ
イＫＳＴをＩＣ格納部２００に戻し、これに代えて新た
に発生したカテゴリのＩＣ素子を格納すべき汎用トレイ
ＫＳＴをＩＣ格納部２００からアンローダ部４００へ転
送し、そのＩＣ素子を格納するという手順を取ってい
る。

【００２１】図５に示すように、被試験ＩＣストッカ２
０１及び試験済みＩＣストッカ２０２の上部には基板１
０５との間において被試験ＩＣストッカ２０１と試験済
みＩＣストッカ２０２の配列方向（試験装置の左右方
向）の全範囲にわたって移動可能なトレイ搬送手段２０
５が設けられている。このトレイ搬送手段２０５はその
下面に汎用トレイＫＳＴを把持する把持具を備えてい
る。被試験ＩＣストッカ２０１の上部にトレイ搬送手段
２０５を移動させ、その状態でエレベータ２０４を駆動
し、ストッカ２０１内に積み重ねられた汎用トレイＫＳ
Ｔを上昇させる。上昇して来た汎用トレイＫＳＴの最上
段のトレイをトレイ搬送手段２０５の把持具で把持す
る。トレイ搬送手段２０５に被試験ＩＣを格納している
最上段の汎用トレイＫＳＴを引き渡すと、エレベータ２
０４は下降し、元の位置に戻る。トレイ搬送手段２０５
は水平方向に移動し、ローダ部３００の位置で停止す
る。この位置でトレイ搬送手段２０５は把持具から汎用
トレイを外し、僅か下方に位置するトレイ受け（図示せ
ず）に汎用トレイＫＳＴを降ろす。トレイ受けに汎用ト
レイＫＳＴを降ろしたトレイ搬送手段２０５はローダ部
３００以外の位置に移動する。この状態で汎用トレイＫ
ＳＴが載置されているトレイ受けの下側からエレベータ
２０４が上昇し、このトレイ受けを上方へ上昇させる。
従って、被試験ＩＣを搭載している汎用トレイＫＳＴも
上方に上昇させられ、基板１０５に形成された窓１０６
に汎用トレイＫＳＴが露出した状態に保持される。

【００２２】アンローダ部４００の上部の基板１０５に
も同様の窓１０６が２つ形成されており、これら窓１０
６から空の汎用トレイが露出した状態に保持されてい
る。各窓１０６は、この例では、２つの汎用トレイが露
出する寸法を有しており、従って、アンローダ部４００
の２つの窓１０６からは４つの空の汎用トレイが露出し
ている。これら空の汎用トレイＫＳＴに、各汎用トレイ
に割り当てたカテゴリに従って、試験済みＩＣを分類し
て格納する。ローダ部３００の場合と同様に、各汎用ト
レイはトレイ受け上に載置されており、各トレイ受けは
エレベータ２０４によって上下方向に昇降される。１つ
の汎用トレイが満杯になると、その汎用トレイＫＳＴは
エレベータ２０４によって窓１０６の位置から降下さ
れ、トレイ搬送手段２０５によって自己に割り当てられ
たカテゴリのトレイ格納位置に収納される。なお、図４
及び図５に示す参照符号２０６は空の汎用トレイＫＳＴ
を収容する空トレイストッカを示す。この空トレイスト
ッカ２０６から空の汎用トレイがトレイ搬送手段２０
５、エレベータ２０４によってアンローダ部４００の各
窓１０６の位置に搬送、保持され、試験済みＩＣの格納
に供せられる。

【００２３】テストヘッド１０４に一度に接続されるＩ
Ｃ素子の個数はテストヘッド１０４に取り付けられたＩ
Ｃソケットの個数に依存する。図６に示した構造のテス
トトレイＴＳＴを使用した場合には、上述したように、
ＩＣ素子を収納するＩＣキャリア１６がテストトレイＴ
ＳＴに４行×１６列のマトリックス状に配列されるか
ら、合計で６４個のＩＣ素子を搭載することができる。

【００２４】一方、ＩＣ試験装置で一度にテストするこ
とができるＩＣ素子の個数には限度があり、６４個のよ
うな多数個のＩＣ素子を一度にテストすることは困難で
ある。例えばＩＣ試験装置が１６個のＩＣ素子を一度に
テストできるように構成されている場合には、各行の３
列置きのＩＣ素子を一度に全部テストできるように４×
４の１６個のＩＣソケットがテストヘッド１０４に取り
付けられる。つまり、１回目のテストは各行の１、５、
９、１３列にそれぞれ配置された１６個のＩＣ素子（斜
線で指示するＩＣキャリア１６に収納されたＩＣ素子）
に対して実施され、２回目のテストはテストトレイＴＳ
ＴをＩＣ素子１列分移動させて各行の２、６、１０、１
４列に配置された１６個のＩＣ素子に対して実施され、
以下同様にして４回のテストを実施することにより全て
のＩＣ素子を試験する。

【００２５】なお、各行の１列置きのＩＣ素子を一度に
全部テストできるようにテストヘッド１０４に４×８の
３２個のＩＣソケットを取り付けることができる場合に
は、２回のテストを実施するだけで４行×１６列に配列
された６４個のすべてのＩＣ素子を試験することができ
ることは言うまでもない。試験の結果は、テストトレイ
ＴＳＴに付された、例えば、識別番号と、テストトレイ
ＴＳＴの内部で割り当てたＩＣキャリア１６の番号とに
よってアドレスを決定し、メモリに記憶する。この試験
結果は、アンローダ部４００において試験済みのＩＣを
テストトレイＴＳＴから汎用トレイＫＳＴに積み換える
際に、良品と不良品とに仕分けするためのデータとして
使用される。このデータは仕分け作業が終了するとメモ
リから消去される。

【００２６】

【発明が解決しようとする課題】従来はテストヘッド１
０４の各ＩＣソケット毎に対応するメモリを用意し、同
一ソケットで試験したＩＣの不良発生数を集計して各メ
モリに記憶させ、記憶された不良発生数が所定値を越え
たら関連するＩＣソケットに不具合が有るものと判定
し、そのＩＣソケットを使用する位置のＩＣキャリア１
６に被試験ＩＣを搭載しないように規制する方法を採用
していた。

【００２７】このような方法によってＩＣソケットの不
具合を検出した場合に、不具合有りと判定されたＩＣソ
ケットを調べて見ても、そのＩＣソケットに異常が見ら
れない場合がしばしばあり、その原因究明に多くの時間
と人手が掛るという欠点があった。上記原因を究明した
結果、テストトレイＴＳＴに取り付けられた特定のＩＣ
キャリア１６に不具合が発生している場合に、ＩＣソケ
ットに異常がなくてもＩＣソケットの不具合と判定され
てしまうということが分かった。ＩＣキャリア１６の不
具合としては、ＩＣキャリア１６のＩＣ素子を収納する
ＩＣ収容部１９の一部に欠けが発生したり、或いは樹脂
成形時のバリが僅かに残っていたために、収納されたＩ
Ｃの端子が変形し、ＩＣソケットとの接触が不完全にな
ってしまうという事例が多かった。

【００２８】上記欠点は、断面ほぼ長方形の筒体である
棒状のマガジンと呼ばれるＩＣ収納容器に収納されてい
るＩＣでも、汎用トレイに収納されているＩＣでも、テ
ストトレイに積み換えてテスト部に搬送して試験し、試
験結果のデータに基づいて種々の処理を行うように構成
されているマガジン・トレイ兼用型のハンドラ（例え
ば、特願平６−１７１９１１号参照）を使用した場合に
も、同様に発生する。

【００２９】この発明の目的は、テストヘッドに取り付
けられたＩＣソケットの不良を検出すると共に、テスト
トレイに取り付けられたＩＣキャリアの不良も独立に検
出することができるＩＣ試験装置を提供することであ
る。

【００３０】

【課題を解決するための手段】請求項１に記載の発明に
よれば、テスタ部とハンドラ部とを備え、ハンドラ部の
ローダ部において複数個のＩＣキャリアに被試験ＩＣを
搭載し、これらＩＣキャリアを上記ローダ部からハンド
ラ部のテスト部に搬送してＩＣを試験し、試験終了後、
試験済みＩＣを搭載した上記ＩＣキャリアを上記テスト
部からハンドラ部のアンローダ部に搬出し、このアンロ
ーダ部において上記ＩＣキャリア上の試験済みＩＣを別
のＩＣ収納容器に積み換え、空になったＩＣキャリアを
上記アンローダ部から上記ローダ部へ搬送して上記動作
を繰り返すように構成されているＩＣ試験装置におい
て、上記ＩＣキャリアのそれぞれ毎に試験結果を累積記
憶するＩＣキャリア不良解析メモリと、このＩＣキャリ
ア不良解析メモリに記憶される不良発生個数又は不良発
生率が所定の設定値を越えたか否かを判定する判定手段
と、この判定手段の判定結果に従ってＩＣ試験装置の状
態を予め設定した状態に制御する制御手段とを具備する
ＩＣ試験装置が提供される。

【００３１】また、請求項２に記載の発明によれば、テ
スタ部とハンドラ部とを備え、ハンドラ部のローダ部に
おいて、枠体に１又は複数個のＩＣキャリアを装着した
構成のテストトレイに被試験ＩＣを搭載し、このテスト
トレイを上記ローダ部からハンドラ部のテスト部に搬送
し、このテスト部において、上記テストトレイに搭載さ
れているＩＣをテスタ部のテストヘッドに取り付けられ
た１又は複数個のソケットと電気的に接触させてＩＣを
試験し、試験終了後、試験済みＩＣを搭載したテストト
レイを上記テスト部からハンドラ部のアンローダ部に搬
出し、このアンローダ部において上記テストトレイ上の
試験済みＩＣを他のＩＣ収納容器に積み換え、空になっ
たテストトレイを上記アンローダ部から上記ローダ部へ
搬送して上記動作を繰り返すように構成されているＩＣ
試験装置において、上記ＩＣキャリアのそれぞれ毎に試
験結果を累積記憶するＩＣキャリア不良解析メモリと、
このＩＣキャリア不良解析メモリに記憶される不良発生
個数又は不良発生率が所定の設定値を越えたか否かを判
定する判定手段と、この判定手段の判定結果に従ってＩ
Ｃ試験装置の状態を予め設定した状態に制御する制御手
段とを具備するＩＣ試験装置が提供される。

【００３２】さらに、請求項９に記載の発明によれば、
テスタ部とハンドラ部とを備え、ハンドラ部のローダ部
において、枠体に複数個のＩＣキャリアを装着した構成
のテストトレイに被試験ＩＣを搭載し、このテストトレ
イを上記ローダ部からハンドラ部のテスト部に搬送し、
このテスト部において、上記テストトレイに搭載されて
いるＩＣをテスタ部のテストヘッドに取り付けられた１
又は複数個のソケットと電気的に接触させてＩＣを試験
し、試験終了後、試験済みＩＣを搭載したテストトレイ
を上記テスト部からハンドラ部のアンローダ部に搬出
し、このアンローダ部において上記テストトレイ上の試
験済みＩＣを他のＩＣ収納容器に積み換え、空になった
テストトレイを上記アンローダ部から上記ローダ部へ搬
送して上記動作を繰り返すように構成されているＩＣ試
験装置において、各テストトレイに装着された上記複数
個のＩＣキャリアのそれぞれ毎に、搭載された被試験Ｉ
Ｃの試験結果のうちの不良結果を累積記憶するＩＣキャ
リア不良解析メモリと、このＩＣキャリア不良解析メモ
リに記憶される不良発生個数又は不良発生率が所定の設
定値を越えたか否かを判定する判定手段と、この判定手
段の判定結果に従ってＩＣ試験装置の状態を予め設定し
た状態に制御する制御手段と、少なくとも上記不良発生
個数の設定値、上記不良発生率の設定値、及び上記ＩＣ
試験装置の制御状態を予め設定するためのディスプレイ
とを具備するＩＣ試験装置が提供される。

【００３３】請求項１、２及び９に記載の発明の好まし
い特定の一実施形態においては、上記判定手段は、同一
のテストトレイの同一のＩＣキャリアに搭載された被試
験ＩＣが連続して所定個数以上不良と判定されたときに
そのＩＣキャリアを不良と判定する連続モードに設定さ
れる。請求項１、２及び９に記載の発明の好ましい他の
特定の実施形態においては、上記判定手段は、同一のテ
ストトレイの同一のＩＣキャリアに搭載された被試験Ｉ
Ｃの、所定個数毎の不良数が所定の比率以上であると判
定されたときに、そのＩＣキャリアを不良と判定する歩
留りモードに設定される。

【００３４】請求項１、２及び９に記載の発明の好まし
いさらに他の特定の実施形態においては、上記連続モー
ドと、上記歩留りモードの何れか一方を選択して上記判
定手段に設定する判定モード設定手段がさらに設けられ
ている。請求項９に記載の発明の好ましい特定の実施形
態においては、上記ディスプレイは、不良と判定された
ＩＣキャリアが検出された場合に、その不良と判定され
たＩＣキャリアに上記ローダ部において被試験ＩＣを搭
載しないように制御するスェイルストップ制御モード
と、不良と判定されたＩＣキャリアが検出された場合に
上記ＩＣ試験装置からアラームを発生させるアラーム制
御モードと、不良と判定されたＩＣキャリアが検出され
た場合に、その不良と判定されたＩＣキャリアに上記ロ
ーダ部において被試験ＩＣを搭載しないように制御する
と共に上記ＩＣ試験装置からアラームを発生させるフェ
イルストップ・アラーム制御モードとをさらに有してい
る。

【００３５】請求項９に記載の発明の好ましい他の特定
の実施形態においては、上記ディスプレイは、ＩＣキャ
リアの不良の種類を複数のカテゴリから選択して設定す
るフェイル・ストップ・カテゴリをさらに有し、上記デ
ィスプレイ上で設定されたカテゴリの不良が発生した場
合にのみ上記ＩＣキャリア不良解析メモリに不良の発生
を累積記憶させる。上記請求項１に記載のＩＣ試験装置
によれば、各ＩＣキャリア毎にＩＣの不良発生個数又は
ＩＣの不良発生率をＩＣキャリア不良解析メモリに累積
記憶し、不良判定モードを連続モードに設定した場合に
は、所定回数の連続する試験結果がすべて不良と判定さ
れた場合にそのＩＣキャリアを不良と判定し、一方、不
良判定モードを歩留りモードに設定した場合には、所定
回数の試験を行った結果、ＩＣキャリア毎の不良の発生
率が所定の比率以上になった場合に、そのＩＣキャリア
を不良と判定する。従って、連続モード又は歩留りモー
ドの何れであっても、各ＩＣキャリア別に不良の発生頻
度を監視することができる。その結果、ＩＣキャリアの
不具合に起因する不良の発生をＩＣソケットの不具合に
起因する不良と区別して検出することができる。

【００３６】上記請求項２及び９に記載のＩＣ試験装置
によれば、各テストトレイのＩＣキャリア毎にＩＣの不
良発生数を累積加算し、その加算値が設定値と一致する
か又はこれを越えた時点でそのＩＣを搭載したＩＣキャ
リアを不良と判定するようにしたので、不良の発生原因
は、すべてのテストトレイの同一位置に配置されたＩＣ
キャリアのすべて又は多くが不良と判定される場合を除
けば、ＩＣキャリアに起因する確率が高い。従って、す
べてのテストトレイの同一位置に配置されたＩＣキャリ
アのすべて又は多くが不良と判定される場合はＩＣソケ
ットの不具合による不良と判断することができる。これ
に対し、特定のテストトレイ中の何れか１つのＩＣキャ
リアに搭載したＩＣの不良発生頻度が高い場合には、Ｉ
Ｃソケットの不具合とは関係がないと判断することがで
きるから、そのＩＣキャリアの不具合に起因する不良の
発生と判定することができる。

【００３７】従って、この発明によれば、ＩＣの不良発
生がＩＣソケットに起因する不良なのか、ＩＣキャリア
の不具合による不良なのかを多くの時間と人手をかける
必要なく判定することができる。

【００３８】

【発明の実施の形態】この発明によるＩＣ試験装置の一
実施形態を図１に示す。このＩＣ試験装置は図４乃至９
を参照して前述した水平搬送方式のハンドラＨＭを装着
したものであり、被試験ＩＣに所定のパターンのテスト
信号を印加してその電気的特性を測定するＩＣ試験装置
の電気的な部分であるテスタ部（図５の主として下側の
基台部分）と、ハンドラＨＭ（図５の主として上側の機
構部分）とによって構成されている。

【００３９】ハンドラＨＭは、図１には簡略化して示す
が、前述した従来のＩＣ試験装置と同様に、テストトレ
イＴＳＴに搭載されて搬送されて来たＩＣを試験するチ
ャンバ部と、被試験ＩＣや試験済みのＩＣを分類して格
納するＩＣ格納部と、ユーザが予め汎用トレイに載置し
た被試験ＩＣを、高／低温に耐えるテストトレイに転
送、載置し直すローダ部と、チャンバ部での試験が終了
し、テストトレイに載置されて搬送されて来た試験済み
のＩＣをテストトレイから汎用トレイに転送、載置し直
すアンローダ部とを備えている。また、チャンバ部は、
テストトレイに積み込まれた被試験ＩＣに目的とする高
温又は低温の温度ストレスを与える恒温槽と、この恒温
槽で温度ストレスが与えられた状態にあるＩＣを、テス
タ部のテストヘッドのソケットに電気的に接触させて試
験を実行するテストチャンバと、テストチャンバでの試
験が終了したＩＣから、恒温槽で与えられた温度ストレ
スを除去する除熱槽とによって構成されている。

【００４０】図１の実施形態はハンドラＨＭ内にテスト
トレイＴＳＴが１１枚用いられている場合を示す。ＴＳ
Ｔ₀はテストチャンバのテストヘッド１０４の位置に停
止しているテストトレイを示す。このテストトレイＴＳ
Ｔ₀から移動方向に順番にＴＳＴ₁〜ＴＳＴ₁₀と各テス
トトレイに番号を付すことにする。テストヘッド１０４
にはメインフレームと呼ばれる箱状体に形成されたテス
ト装置ＴＥＳが接続されている。このテスト装置ＴＥＳ
内には、テストヘッド１０４を通じてテストトレイに搭
載された被試験ＩＣに印加すべき所定のパターンのテス
ト信号、アドレス信号等を発生すると共に被試験ＩＣか
らの応答信号を受信し、処理して被試験ＩＣの電気的特
性を測定するテスタ部が収納されている。

【００４１】この発明ではテスト装置ＴＥＳで得られた
試験結果をテストトレイＴＳＴ₀〜ＴＳＴ₁₀のそれぞれ
に対応して記憶するＩＣキャリア不良解析メモリ２１を
設ける。このＩＣキャリア不良解析メモリ２１は、図２
に示すように、テストトレイＴＳＴ₀〜ＴＳＴ₁₀のそれ
ぞれに対応した記憶領域Ｍ₀〜Ｍ₁₀を有すると共に、各
記憶領域Ｍ₀〜Ｍ₁₀に各テストトレイＴＳＴ₀〜ＴＳＴ
₁₀に取り付けたＩＣキャリア１６に対応した記憶アドレ
スを設定する。この例では各テストトレイＴＳＴにＩＣ
キャリア１６が６４個取り付けられているので、各記憶
領域Ｍ₀〜Ｍ₁₀にはＩＣキャリアの個数（６４個）に対
応した数の記憶アドレスＡＲ₁〜ＡＲ₆₄が設定されてい
る。各記憶アドレスＡＲ₁〜ＡＲ₆₄には対応するＩＣキ
ャリア１６の使用回数と不良発生回数を記憶させる。

【００４２】さらに、この発明では、上記ＩＣキャリア
不良解析メモリ２１の他に、ＩＣキャリア１６が不良で
あると判定するためのモードを設定する判定モード設定
手段２２と、この判定モード設定手段２２で連続モード
が設定された場合に動作する連続モード判定手段２３Ａ
と、判定モード設定手段２２で歩留りモードが設定され
た場合に動作する歩留りモード判定手段２３Ｂと、これ
ら連続モード及び歩留りモード判定手段２３Ａ及び２３
Ｂの判定結果に従って予め設定した状態にＩＣ試験装置
を制御する制御手段２４、２５、２６とを設ける。な
お、判定モードとしてこの例では連続モードと歩留りモ
ードを設けたが、これに限定されるものではない。

【００４３】図３に判定モード設定手段２２のディスプ
レイ上のモード設定用の表示画面の一例を示す。１行目
に表示されたフェイル・ストップ・カテゴリという項目
はＩＣの不良の種類を表わす。つまり、テスト装置ＴＥ
ＳがＩＣを不良と判定した場合、その不良の種類（主に
接触不良によって発生するものと考えられる不良）を０
〜９の１０のカテゴリに分け、この行の右側の設定欄２
２Ａに不良の種類に対応した番号０〜９の中の何れかを
入力する。これによって不良の種類を１つに特定し、そ
の特定した種類の不良が発生した場合にＩＣキャリア不
良検出のための計数動作を行なわせる。

【００４４】２行目の不良判定モードの項目は連続モー
ドと歩留りモードのいずれかを設定するためのもので、
連続モードを設定する場合にはこの行の右側の設定欄２
２Ｂ「連続」に、また、歩留りモードを設定する場合に
は設定欄２２Ｃ「歩留り」にカーソル（特に図示しな
い）を合せ、リターンキーを押すことにより、連続モー
ドか歩留りモードに設定することができる。連続モード
を選択した場合には、カーソルは３行目のフェイル・ス
トップ・カウントの項目の設定欄２２Ｅに移動する。

【００４５】３行目のフェイル・ストップ・カウントの
項目は、１行目のフェイル・ストップ・カテゴリの項目
で特定した不良の種類が連続して何回発生したらＩＣキ
ャリア１６の不良と判定するかについての不良の連続発
生回数を設定するためのもので、右側の設定欄２２Ｅに
設定する回数（０〜９）を入力する。なお、０を入力し
た場合には２行目の不良判定モードの項目で「連続」と
設定していても、連続モードに設定されていないと判断
されることになる。

【００４６】２行目の不良判定モードの項目において
「歩留り」を設定した場合には、カーソルは５行目の個
数設定の項目の設定欄２２Ｆに移動する。この設定欄２
２Ｆには歩留りの分母に相当する数値を例えば１０〜９
０の範囲の数字で設定する。例えば設定欄２２Ｆに１０
と設定すると、同一のＩＣキャリアにＩＣが１０回搭載
され、テストチャンバにおいてテストが１０回行われる
毎に歩留りが算出され、ＩＣキャリアの良否が判定され
る。不良発生の累積値は同一のＩＣキャリアに搭載され
た１０個のＩＣの試験が終了する毎にリセットされる。

【００４７】設定欄２２Ｆの入力が終了すると、カーソ
ルは６行目の不良率の項目の設定欄２２Ｇに移動する。
この設定欄２２Ｇには不良率のパーセント（％）を例え
ば０〜９０の範囲の数字で設定する。この例では判定モ
ード設定手段２２の表示画面の下側に制御モードの設定
欄が設けられている。この制御モードの設定欄は（１）
フェイルストップ、（２）アラーム、（３）フェイルス
トップ・アラームの３つの項目があり、ＩＣキャリア１
６が不良であると判定された場合に、ＩＣ試験装置をど
のような状態に制御するかを設定するために設けられて
いる。

【００４８】項目（１）のフェイルストップとは、不良
と判定されたＩＣキャリアが検出された場合に、その不
良と判定されたＩＣキャリアにローダ部において被試験
ＩＣを搭載しないように制御する設定状態を示す。項目
（２）のアラームとは、不良と判定されたＩＣキャリア
が検出された場合に、アラームを発生させる設定状態を
示す。

【００４９】項目（３）のフェイルストップ・アラーム
とは、不良と判定されたＩＣキャリアが検出された場合
に、その不良と判定されたＩＣキャリアに被試験ＩＣを
搭載しないように制御すると共に、アラームも発生させ
る設定状態を示す。これら制御モードの設定は右側の設
定欄２２Ｈに例えば（１）〜（３）の項目の番号を入力
することによって行われる。

【００５０】判定モード設定手段２２において２行目の
項目の不良判定モードと、その数値条件を設定すると、
その設定した判定モードに従って連続モード判定手段２
３Ａ又は歩留りモード判定手段２３Ｂが起動される。例
えば、連続モードを設定した場合には連続モード判定手
段２３Ａが起動される。連続モードにおいては、各ＩＣ
キャリア１６に搭載されたＩＣが不良と判定され、その
不良の種類が設定欄２２Ａに設定した種類と一致した場
合にのみ、ＩＣキャリア不良解析メモリ２１の各アドレ
スＡＲ１〜ＡＲ６４に、不良発生数１が記憶される。こ
の不良発生数は累積して記憶される。不良の発生が連続
し、設定欄２２Ｅに設定した数値を越えて発生すると、
そのＩＣキャリアは不良と判定される。不良と判定され
ると、制御モード設定欄２２Ｈに設定した制御モードに
対応する制御手段２４、２５、２６の何れかが起動さ
れ、設定した制御モードでＩＣ試験装置を制御する。

【００５１】これに対し、歩留りモードを設定した場合
には、歩留りモード判定手段２３Ｂが起動され、各ＩＣ
キャリア毎に設定欄２２Ｆに設定された所定の回数ず
つ、例えば１０回ずつ試験結果を累積する。その結果、
不良の発生率が設定欄２２Ｇに設定された所定のパーセ
ント、例えば５０％を越えると、そのＩＣキャリアを不
良と判定し、制御モード設定欄２２Ｈに設定した制御モ
ードに対応する制御手段２４、２５、２６の何れかを起
動させる。

【００５２】上述したように歩留りモードにおいては、
設定欄２２Ｆに例えば数値「１０」を設定したとする
と、各ＩＣキャリアにＩＣが１０回搭載されて１０回の
テストが終了する毎に、ＩＣキャリア不良解析メモリ２
１に記憶された不良発生数の累積値はリセットされる。
従って、この例では１０回の試験毎に歩留りを判定し、
設定欄２２Ｇに設定した歩留りと一致するか又はこれを
越えた時点で制御手段２４、２５、２６の何れかが起動
されることになる。

【００５３】

【発明の効果】以上説明したように、この発明によれ
ば、各テストトレイＴＳＴに取り付けられた各ＩＣキャ
リア毎にＩＣの不良発生数を累積加算し、その加算値が
設定値と一致するか又はこれを越えた時点でそのＩＣを
搭載したＩＣキャリアを不良と判定するようにしたの
で、不良の発生原因は、すべてのテストトレイＴＳＴの
同一位置に配置されたＩＣキャリア（テストヘッド１０
４の同一のＩＣソケットで試験される位置のＩＣキャリ
ア）のすべて又は多くが不良と判定される場合を除け
ば、ＩＣキャリアに起因する確率が高い。つまり、各テ
ストトレイＴＳＴにおいて、同一のＩＣソケットで試験
される位置のＩＣキャリアのすべて又は多くが不良と判
定される場合には、ＩＣソケットの不具合による不良と
判断することができる。

【００５４】これに対し、特定のテストトレイ、例えば
テストトレイＴＳＴ₀の中の何れか１つのＩＣキャリア
１６に搭載したＩＣの不良発生頻度が高い場合には、Ｉ
Ｃソケットの不具合とは関係がないと判断することがで
きるから、そのＩＣキャリア１６の不具合に起因する不
良の発生と判定することができる。従って、この発明に
よれば、ＩＣの不良発生がＩＣソケットに起因する不良
なのか、ＩＣキャリアの不具合による不良なのかを多く
の時間と人手をかける必要なく判定することができる。
よって、短時間に不良の発生原因を特定することができ
るようになり、精度が向上した、かつ使い勝手のよいＩ
Ｃ試験装置を提供することができるという利点が得られ
る。

【００５５】なお、上記の実施形態では水平搬送方式の
ハンドラを試験装置に接続したＩＣ試験装置にこの発明
を適用したが、この発明は、棒状のマガジンと呼ばれる
ＩＣ収納容器に収納されているＩＣでも、汎用トレイに
収納されているＩＣでも、テストトレイに積み換えてテ
スト部に搬送して試験し、試験結果のデータに基づいて
種々の処理を行うように構成されているマガジン・トレ
イ兼用型のハンドラを接続したＩＣ試験装置にも適用で
き、同様の作用効果が得られることは言うまでもない。
この方式のハンドラを使用する場合には、棒状のマガジ
ンを水平状態から傾斜させて内部のＩＣを自重によって
自然滑走させ、その後テストトレイにＩＣを積み換える
場所をローダ部と定義する。

【００５６】また、上記説明では半導体デバイスとして
ＩＣを例にとって説明したが、ＩＣ以外の他の半導体デ
バイスを試験する試験装置にもこの発明が適用でき、同
様の作用効果が得られることは言うまでもない。

【図面の簡単な説明】

【図１】この発明による半導体デバイス試験装置の一実
施例の主要部の構成を説明するための図である。

【図２】図１に示した半導体デバイス試験装置に使用さ
れたキャリア不良解析メモリの内部構造の一例を説明す
るための図である。

【図３】図１に示した半導体デバイス試験装置に使用さ
れた判定モード設定手段の一例を説明するための図であ
る。

【図４】従来のＩＣ試験装置の一例を、チャンバ部を斜
視図的に示す概略平面図である。

【図５】図４に示したＩＣ試験装置の概略斜視図であ
る。

【図６】ＩＣ試験装置に使用されるテストトレイの一例
の構造を説明するための分解斜視図である。

【図７】図６に示したテストトレイのＩＣ収容部に格納
されたＩＣを保持するラッチ機構を説明するための概略
斜視図である。

【図８】図６に示したテストトレイに搭載された被試験
ＩＣとテストヘッドとの電気的接続状態を説明するため
の拡大断面図である。

【図９】テストトレイに搭載した被試験ＩＣの試験の順
序を説明するための平面図である。

Claims

【特許請求の範囲】

【請求項１】テスタ部とハンドラ部とを備え、ハンド
ラ部のローダ部において複数個の半導体デバイスキャリ
アに被試験半導体デバイスを搭載し、これら半導体デバ
イスキャリアを上記ローダ部からハンドラ部のテスト部
に搬送して半導体デバイスを試験し、試験終了後、試験
済み半導体デバイスを搭載した上記半導体デバイスキャ
リアを上記テスト部からハンドラ部のアンローダ部に搬
出し、このアンローダ部において上記半導体デバイスキ
ャリア上の試験済み半導体デバイスを別の半導体デバイ
ス収納容器に積み換え、空になった半導体デバイスキャ
リアを上記アンローダ部から上記ローダ部へ搬送して上
記動作を繰り返すように構成されている半導体デバイス
試験装置において、上記半導体デバイスキャリアのそれぞれ毎に試験結果を
累積記憶する半導体デバイスキャリア不良解析メモリ
と、この半導体デバイスキャリア不良解析メモリに記憶され
る不良発生個数又は不良発生率が所定の設定値を越えた
か否かを判定する判定手段と、この判定手段の判定結果に従って半導体デバイス試験装
置の状態を予め設定した状態に制御する制御手段とを具
備することを特徴とする半導体デバイス試験装置。
【請求項２】テスタ部とハンドラ部とを備え、ハンド
ラ部のローダ部において、枠体に１又は複数個の半導体
デバイスキャリアを装着した構成のテストトレイに被試
験半導体デバイスを搭載し、このテストトレイを上記ロ
ーダ部からハンドラ部のテスト部に搬送し、このテスト
部において、上記テストトレイに搭載されている半導体
デバイスをテスタ部のテストヘッドに取り付けられた１
又は複数個のソケットと電気的に接触させて半導体デバ
イスを試験し、試験終了後、試験済み半導体デバイスを
搭載したテストトレイを上記テスト部からハンドラ部の
アンローダ部に搬出し、このアンローダ部において上記
テストトレイ上の試験済み半導体デバイスを他の半導体
デバイス収納容器に積み換え、空になったテストトレイ
を上記アンローダ部から上記ローダ部へ搬送して上記動
作を繰り返すように構成されている半導体デバイス試験
装置において、上記半導体デバイスキャリアのそれぞれ毎に試験結果を
累積記憶する半導体デバイスキャリア不良解析メモリ
と、この半導体デバイスキャリア不良解析メモリに記憶され
る不良発生個数又は不良発生率が所定の設定値を越えた
か否かを判定する判定手段と、この判定手段の判定結果に従って半導体デバイス試験装
置の状態を予め設定した状態に制御する制御手段とを具
備することを特徴とする半導体デバイス試験装置。
【請求項３】上記判定手段は、同一のテストトレイの
同一の半導体デバイスキャリアに搭載された被試験半導
体デバイスが連続して所定個数以上不良と判定されたと
きにその半導体デバイスキャリアを不良と判定する連続
モードに設定されることを特徴とする特許請求の範囲第
２項に記載の半導体デバイス試験装置。
【請求項４】上記判定手段は、同一のテストトレイの
同一の半導体デバイスキャリアに搭載された被試験半導
体デバイスの、所定個数毎の不良数が所定の比率以上で
あると判定されたときに、その半導体デバイスキャリア
を不良と判定する歩留りモードに設定されることを特徴
とする特許請求の範囲第２項に記載の半導体デバイス試
験装置。
【請求項５】上記連続モードと、上記歩留りモードの
何れか一方を選択して上記判定手段に設定する判定モー
ド設定手段をさらに含むことを特徴とする特許請求の範
囲第２項に記載の半導体デバイス試験装置。
【請求項６】上記制御手段は、上記半導体デバイス試
験装置の状態を、不良と判定された半導体デバイスキャ
リアが検出された場合に、その不良と判定された半導体
デバイスキャリアに上記ローダ部において被試験半導体
デバイスを搭載しないように制御するスェイルストップ
制御状態に設定することを特徴とする特許請求の範囲第
１項又は第２項に記載の半導体デバイス試験装置。
【請求項７】上記制御手段は、上記半導体デバイス試
験装置の状態を、不良と判定された半導体デバイスキャ
リアが検出された場合に上記半導体デバイス試験装置か
らアラームを発生させるアラーム制御状態に設定するこ
とを特徴とする特許請求の範囲第１項又は第２項に記載
の半導体デバイス試験装置。
【請求項８】上記制御手段は、上記半導体デバイス試
験装置の状態を、不良と判定された半導体デバイスキャ
リアが検出された場合に、その不良と判定された半導体
デバイスキャリアに上記ローダ部において被試験半導体
デバイスを搭載しないように制御すると共に上記半導体
デバイス試験装置からアラームを発生させるフェイルス
トップ・アラーム制御状態に設定することを特徴とする
特許請求の範囲第１項又は第２項に記載の半導体デバイ
ス試験装置。
【請求項９】テスタ部とハンドラ部とを備え、ハンド
ラ部のローダ部において、枠体に複数個の半導体デバイ
スキャリアを装着した構成のテストトレイに被試験半導
体デバイスを搭載し、このテストトレイを上記ローダ部
からハンドラ部のテスト部に搬送し、このテスト部にお
いて、上記テストトレイに搭載されている半導体デバイ
スをテスタ部のテストヘッドに取り付けられた１又は複
数個のソケットと電気的に接触させて半導体デバイスを
試験し、試験終了後、試験済み半導体デバイスを搭載し
たテストトレイを上記テスト部からハンドラ部のアンロ
ーダ部に搬出し、このアンローダ部において上記テスト
トレイ上の試験済み半導体デバイスを他の半導体デバイ
ス収納容器に積み換え、空になったテストトレイを上記
アンローダ部から上記ローダ部へ搬送して上記動作を繰
り返すように構成されている半導体デバイス試験装置に
おいて、各テストトレイに装着された上記複数個の半導体デバイ
スキャリアのそれぞれ毎に、搭載された被試験半導体デ
バイスの試験結果のうちの不良結果を累積記憶する半導
体デバイスキャリア不良解析メモリと、この半導体デバイスキャリア不良解析メモリに記憶され
る不良発生個数又は不良発生率が所定の設定値を越えた
か否かを判定する判定手段と、この判定手段の判定結果に従って半導体デバイス試験装
置の状態を予め設定した状態に制御する制御手段と、少なくとも上記不良発生個数の設定値、上記不良発生率
の設定値、及び上記半導体デバイス試験装置の制御状態
を予め設定するためのディスプレイとを具備することを
特徴とする半導体デバイス試験装置。
【請求項１０】上記ディスプレイは、さらに、連続モ
ードと歩留りモードの何れか一方を選択する不良判定モ
ードを有していることを特徴とする特許請求の範囲第９
項に記載の半導体デバイス試験装置。
【請求項１１】上記連続モードは、同一のテストトレ
イの同一の半導体デバイスキャリアに搭載された被試験
半導体デバイスが連続して上記ディスプレイで設定した
不良発生個数以上不良と判定されたときにその半導体デ
バイスキャリアを不良と判定する不良判定モードである
ことを特徴とする特許請求の範囲第１０項に記載の半導
体デバイス試験装置。
【請求項１２】上記歩留りモードは、同一のテストト
レイの同一の半導体デバイスキャリアに搭載された被試
験半導体デバイスの、所定個数毎の不良数が上記ディス
プレイで設定した不良発生率以上であると判定されたと
きに、その半導体デバイスキャリアを不良と判定する不
良判定モードであることを特徴とする特許請求の範囲第
１０項に記載の半導体デバイス試験装置。
【請求項１３】上記ディスプレイは、不良と判定された半導体デバイスキャリアが検出された
場合に、その不良と判定された半導体デバイスキャリア
に上記ローダ部において被試験半導体デバイスを搭載し
ないように制御するスェイルストップ制御モードと、不良と判定された半導体デバイスキャリアが検出された
場合に上記半導体デバイス試験装置からアラームを発生
させるアラーム制御モードと、不良と判定された半導体デバイスキャリアが検出された
場合に、その不良と判定された半導体デバイスキャリア
に上記ローダ部において被試験半導体デバイスを搭載し
ないように制御すると共に上記半導体デバイス試験装置
からアラームを発生させるフェイルストップ・アラーム
制御モードとを有していることを特徴とする特許請求の
範囲第９項に記載の半導体デバイス試験装置。
【請求項１４】上記ディスプレイは、半導体デバイス
キャリアの不良の種類を複数のカテゴリから選択して設
定するフェイル・ストップ・カテゴリを有し、上記ディ
スプレイ上で設定されたカテゴリの不良が発生した場合
にのみ上記半導体デバイスキャリア不良解析メモリに不
良の発生が累積記憶されることを特徴とする特許請求の
範囲第９項に記載の半導体デバイス試験装置。
【請求項１５】上記ハンドラ部は、棒状のマガジンと
呼ばれる半導体デバイス収納容器に収納されている半導
体デバイスでも、汎用トレイに収納されている半導体デ
バイスでも、ローダ部においてテストトレイに積み換え
てテスト部に搬送して試験し、アンローダ部において試
験結果のデータに基づいて試験済み半導体デバイスに対
して種々の処理を行うように構成されているマガジン・
トレイ兼用型のハンドラであり、上記ローダ部は上記マ
ガジンから排出された半導体デバイス或いは汎用トレイ
に搭載された半導体デバイスをテストトレイに積み換え
る場所であることを特徴とする特許請求の範囲第２項又
は第９項のいずれかに記載の半導体デバイス試験装置。
【請求項１６】上記ハンドラ部は、上記ローダ部にお
いて汎用トレイに収納されている半導体デバイスをテス
トトレイに積み換えてテスト部に搬送して試験し、アン
ローダ部において試験結果のデータに基づいて試験済み
半導体デバイスに対して種々の処理を行うように構成さ
れている水平搬送方式と呼ばれるハンドラであることを
特徴とする特許請求の範囲第２項又は第９項のいずれか
に記載の半導体デバイス試験装置。