JP4299383B2 - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置 Download PDFInfo
- Publication number
- JP4299383B2 JP4299383B2 JP17877998A JP17877998A JP4299383B2 JP 4299383 B2 JP4299383 B2 JP 4299383B2 JP 17877998 A JP17877998 A JP 17877998A JP 17877998 A JP17877998 A JP 17877998A JP 4299383 B2 JP4299383 B2 JP 4299383B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- under test
- pusher
- elastic
- tray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路素子などの各種電子部品（以下、代表的にＩＣと称する。）をテストするためのＩＣ試験装置に関し、特に被試験ＩＣのコンタクト部への押圧力の均一性に優れたＩＣ試験装置に関する。
【０００２】
【従来の技術】
ハンドラ (handler)と称されるＩＣ試験装置では、トレイに収納された多数のＩＣを試験装置内に搬送し、各ＩＣをテストヘッドに電気的に接触させ、ＩＣ試験装置本体（以下、テスタともいう。）に試験を行わせる。そして、試験を終了すると各ＩＣをテストヘッドから搬出し、試験結果に応じたトレイに載せ替えることで、良品や不良品といったカテゴリへの仕分けが行われる。
【０００３】
従来のＩＣ試験装置には、試験前のＩＣを収納したり試験済のＩＣを収納するためのトレイ（以下、カスタマトレイともいう。）と、ＩＣ試験装置内を循環搬送されるトレイ（以下、テストトレイともいう。）とが相違するタイプのものがあり、この種のＩＣ試験装置では、試験の前後においてカスタマトレイとテストトレイとの間でＩＣの載せ替えが行われており、ＩＣをテストヘッドに接触させてテストを行うテスト工程においては、ＩＣはテストトレイに搭載された状態でテストヘッドに押し付けられる。
【０００４】
【発明が解決しようとする課題】
ところで、従来のＩＣ試験装置のテスト工程では、プッシャと呼ばれる押圧機構が下降することで被試験ＩＣがコンタクトピンに押し付けられるが、当該プッシャとコンタクト部との距離を所定寸法とするストッパによってプッシャの下降限が定められていた。
【０００５】
しかしながら、被試験ＩＣ自体の厚さ（誤差をΔＸとする）、プッシャ側のストッパとプッシャ面との製造寸法（誤差をΔＹとする）、およびコンタクト部側のストッパとコンタクトピン先端との製造寸法（誤差をΔＺとする）には少なからず製造誤差が存在し、ΔＸ〜ΔＺの積算量は通常±０．１〜±０．２ｍｍ程度にも昇る。
【０００６】
このため、ΔＸ〜ΔＺの積算誤差がたとえば＋０．０４ｍｍになると、図１３のプッシャストローク−荷重曲線に示されるように、基準荷重２５gf/1ball（この場合はプッシャストロークを０．１８ｍｍに設定すればよい。）に対して、実際には４５gf/1ballの荷重が被試験ＩＣに作用してしまう。これでは、被試験ＩＣが破損または損傷するおそれがある。また逆に、ΔＸ〜ΔＺの積算誤差が最小側にたとえば−０．１ｍｍばらつくと、充分な押圧力が得られずテスト不能となるおそれがある。
【０００７】
尤も、プッシャおよびコンタクト部のそれぞれの寸法精度を高めれば、トータルの誤差を小さくすることはできるが、こうした寸法精度の作り込みにも一定の限界があり、しかも、チップサイズパッケージ（ＣＳＰ:Chip Size Package）等は、パッケージモールドの寸法精度がきわめてラフであるため、被試験ＩＣがＣＳＰチップであるときはΔＸの製造誤差が大きくなって、プッシャやコンタクト部の作り込みだけでは対処できない。
【０００８】
本発明は、このような従来技術の問題点に鑑みてなされたものであり、被試験ＩＣのコンタクト部への押圧力の均一性に優れたＩＣ試験装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
（１）上記目的を達成するために、本発明のＩＣ試験装置は、被試験ＩＣの入出力端子をテストヘッドのコンタクト部のコンタクトピンへ押し付けてテストを行うＩＣ試験装置において、
前記コンタクト部のコンタクトピンに対して接近離反移動可能に設けられたプッシャベースと、
前記プッシャベースに設けられ、前記コンタクト部の反対面から前記被試験ＩＣに接触してこれを押圧するプッシャブロックと、
弾性係数が異なる複数の中から前記被試験ＩＣに対する所定の基準荷重に応じて選択され、前記プッシャブロックに対して前記被試験ＩＣの押し付け方向に弾性力を付与する第１の弾性手段と、
前記第１の弾性手段の基本長を、当該第１の弾性手段の弾性係数と前記所定の基準荷重により求められる基本長に変更するシムと、
前記コンタクトピンに対して前記被試験ＩＣの押し付け方向に抗する弾性力を付与する第２の弾性手段と、
前記プッシャベースに設けられたストッパガイドと、
前記コンタクト部に設けられ、前記前記ストッパガイドが当接することで前記プッシャベースの接近限を規制するストッパ面と、を備えたことを特徴とする。
【００１０】
本発明のＩＣ試験装置では、被試験ＩＣの入出力端子をテストヘッドのコンタクト部へ押し付けるに際し、プッシャベースをコンタクト部へ接近させ、プッシャブロックにて被試験ＩＣをコンタクト部側へ押圧する。
【００１１】
このとき、プッシャベースとコンタクト部との位置関係は、ストッパ等の機械的機構あるいは電動モータ等の電気的機構によって基準寸法に規制されるが、これらプッシャベースとコンタクト部との位置関係に誤差が生じた場合には、プッシャブロックが弾性手段により被試験ＩＣに対して弾性力を付与しながらその誤差を吸収する。したがって、被試験ＩＣに過度の押圧力が作用したり、逆に押圧力不足になったりすることが防止できる。つまり、本発明のＩＣ試験装置では、プッシャのストロークを管理するのではなく、プッシャブロックによる荷重を管理することで被試験ＩＣに対する押圧力を均一化する。
【００１２】
本発明に係る弾性手段としては特に限定されず、コイルスプリングなどの各種弾性体やアクチュエータなどを用いることができる。また、当該弾性手段はプッシャベースに設ける他、その他の部位にも設けることができる。
【００１３】
プッシャベースとコンタクト部との位置関係に生じる主な誤差としては、被試験ＩＣ自体の厚さΔＸ、プッシャ側のストッパとプッシャ面との製造寸法ΔＹ、およびコンタクト部側のストッパとコンタクトピン先端との製造寸法ΔＺが考えられ、記述したようにこれらΔＸ〜ΔＺの積算量は通常±０．１〜±０．２ｍｍ程度にも昇る。しかしながら、たとえば弾性手段としてコイルスプリングを用いた場合で考察すると、±２ｍｍの誤差が生じた場合でも被試験ＩＣに作用する押圧力の誤差はたとえば基準荷重２５gf/1ballに対して±３gf/1ball程度となり、過荷重あるいは荷重不足といった問題は全くない。
【００１４】
（２）本発明のＩＣ試験装置において、被試験ＩＣをコンタクト部へ搬送する形態は特に限定されず、吸着ヘッドにて被試験ＩＣを吸着保持してコンタクト部へ押し付けるタイプや、被試験ＩＣをトレイに搭載した状態でコンタクト部へ押し付けるタイプも含まれる。特に後者のタイプでは、多数の被試験ＩＣを同時測定するために多数の被試験ＩＣを同時に押圧するのでプッシャとコンタクト部との位置関係に誤差が生じ易い。したがって、本発明は、被試験ＩＣをトレイに搭載した状態でコンタクト部へ押し付けるタイプのＩＣ試験装置に適用することがより好ましい。
【００１５】
（３）本発明に係る弾性手段において、特に限定はされないが、弾性手段の弾性力が可変とされていることがより好ましい。
この弾性力の可変とは、プッシャブロックに対して与えられる被試験ＩＣの押圧方向の弾性力を変更可能とすることをいい、具体的手段は特に限定されない。
【００１６】
たとえば、異なる弾性係数を有する複数種の弾性手段を交換することで弾性力を可変としたり、あるいは同じ弾性手段を用いてその弾性手段の基本長を変更することで弾性力を可変とすることなどが挙げられる。
【００１７】
弾性手段の弾性力を可変とすることで、被試験ＩＣその他のテスト条件に応じて基準荷重（押圧力）が変動してもこれに柔軟に対応することができ、ＩＣ試験装置の汎用性が高くなる。
【００１８】
（４）上記目的を達成するために、本発明の他の観点によれば、被試験ＩＣの入出力端子をテストヘッドのコンタクト部のコンタクトピンへ押し付けてテストを行うＩＣ試験装置において、
前記コンタクト部のコンタクトピンに対して接近離反移動可能に設けられ、前記コンタクト部の反対面から前記被試験ＩＣに接触してこれを押圧するプッシャと、
弾性係数が異なる複数の中から前記被試験ＩＣに対する所定の基準荷重に応じて選択され、前記プッシャに対して前記被試験ＩＣの押し付け方向に弾性力を付与する第１の弾性手段と、
前記第１の弾性手段の基本長を、当該第１の弾性手段の弾性係数と前記所定の基準荷重により求められる基本長に変更するシムと、
前記コンタクトピンに対して前記被試験ＩＣの押し付け方向に抗する弾性力を付与する第２の弾性手段と、
前記プッシャに設けられたストッパガイドと、
前記コンタクト部に設けられ、前記前記ストッパガイドが当接することで前記プッシャの接近限を規制するストッパ面と、を備えたことを特徴とするＩＣ試験装置が提供される。
【００１９】
本発明のＩＣ試験装置では、プッシャとコンタクト部とで被試験ＩＣを挟持する際に、これらプッシャとコンタクト部との位置関係が基準寸法より外れた場合でも、プッシャはそのズレ量に応じて被試験ＩＣに対して前進または後退する。しかもこのとき、プッシャにはコンタクト部から被試験ＩＣに対する力に抗する方向の力が付与されているので、プッシャとコンタクト部とによる被試験ＩＣの挟持力（すなわち被試験ＩＣの押圧力）はほぼ一定値に維持される。したがって、被試験ＩＣに過度の押圧力が作用したり、逆に押圧力不足になったりすることが防止できる。
【００２０】
（５）本発明において適用される被試験ＩＣは、特に限定されず全てのタイプのＩＣが含まれるが、パッケージモールドの製造寸法精度がきわめてラフであるチップサイズパッケージＣＳＰ型ＩＣなどに適用すると、その効果も特に著しい。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
図１は本発明のＩＣ試験装置の実施形態を示す斜視図、図２は被試験ＩＣの取り廻し方法を示すトレイのフローチャート、図３は同ＩＣ試験装置のＩＣストッカの構造を示す斜視図、図４は同ＩＣ試験装置で用いられるカスタマトレイを示す斜視図、図５は同ＩＣ試験装置で用いられるテストトレイを示す一部分解斜視図である。
【００２２】
なお、図２は本実施形態のＩＣ試験装置における被試験ＩＣの取り廻し方法を理解するための図であって、実際には上下方向に並んで配置されている部材を平面的に示した部分もある。したがって、その機械的（三次元的）構造は図１を参照して説明する。
【００２３】
本実施形態のＩＣ試験装置１は、被試験ＩＣに高温または低温の温度ストレスを与えた状態でＩＣが適切に動作するかどうかを試験（検査）し、当該試験結果に応じてＩＣを分類する装置であって、こうした温度ストレスを与えた状態での動作テストは、試験対象となる被試験ＩＣが多数搭載されたトレイ（以下、カスタマトレイＫＳＴともいう。図４参照）から当該ＩＣ試験装置１内を搬送されるテストトレイＴＳＴ（図５参照）に被試験ＩＣを載せ替えて実施される。
【００２４】
このため、本実施形態のＩＣ試験装置１は、図１および図２に示すように、これから試験を行なう被試験ＩＣを格納し、また試験済のＩＣを分類して格納するＩＣ格納部２００と、ＩＣ格納部２００から送られる被試験ＩＣをチャンバ部１００に送り込むローダ部３００と、テストヘッドを含むチャンバ部１００と、チャンバ部１００で試験が行なわれた試験済のＩＣを分類して取り出すアンローダ部４００とから構成されている。
【００２５】
ＩＣ格納部２００
ＩＣ格納部２００には、試験前の被試験ＩＣを格納する試験前ＩＣストッカ２０１と、試験の結果に応じて分類された被試験ＩＣを格納する試験済ＩＣストッカ２０２とが設けられている。
【００２６】
これらの試験前ＩＣストッカ２０１及び試験済ＩＣストッカ２０２は、図３に示すように、枠状のトレイ支持枠２０３と、このトレイ支持枠２０３の下部から侵入して上部に向って昇降可能とするエレベータ２０４とを具備して構成されている。トレイ支持枠２０３には、カスタマトレイＫＳＴが複数積み重ねられて支持され、この積み重ねられたカスタマトレイＫＳＴのみがエレベータ２０４によって上下に移動される。
【００２７】
そして、試験前ＩＣストッカ２０１には、これから試験が行われる被試験ＩＣが格納されたカスタマトレイＫＳＴが積層されて保持される一方で、試験済ＩＣストッカ２０２には、試験を終えた被試験ＩＣが適宜に分類されたカスタマトレイＫＳＴが積層されて保持されている。
【００２８】
なお、これら試験前ＩＣストッカ２０１と試験済ＩＣストッカ２０２とは同じ構造とされているので、試験前ＩＣストッカ２０１と試験済ＩＣストッカ２０２とのそれぞれの数を必要に応じて適宜数に設定することができる。
【００２９】
図１及び図２に示す例では、試験前ストッカ２０１に２個のストッカＳＴＫ−Ｂを設け、またその隣にアンローダ部４００へ送られる空ストッカＳＴＫ−Ｅを２個設けるとともに、試験済ＩＣストッカ２０２に８個のストッカＳＴＫ−１，ＳＴＫ−２，…，ＳＴＫ−８を設けて試験結果に応じて最大８つの分類に仕分けして格納できるように構成されている。つまり、良品と不良品の別の外に、良品の中でも動作速度が高速のもの、中速のもの、低速のもの、あるいは不良の中でも再試験が必要なもの等に仕分けされる。
【００３０】
ローダ部３００
上述したカスタマトレイＫＳＴは、ＩＣ格納部２００と装置基板１０５との間に設けられたトレイ移送アーム２０５によってローダ部３００の窓部３０６に装置基板１０５の下側から運ばれる。そして、このローダ部３００において、カスタマトレイＫＳＴに積み込まれた被試験ＩＣをＸ−Ｙ搬送装置３０４によって一旦プリサイサ（preciser）３０５に移送し、ここで被試験ＩＣの相互の位置を修正したのち、さらにこのプリサイサ３０５に移送された被試験ＩＣを再びＸ−Ｙ搬送装置３０４を用いて、ローダ部３００に停止しているテストトレイＴＳＴに積み替える。
【００３１】
カスタマトレイＫＳＴからテストトレイＴＳＴへ被試験ＩＣを積み替えるＩＣ搬送装置３０４としては、図１に示すように、装置基板１０５の上部に架設された２本のレール３０１と、この２本のレール３０１によってテストトレイＴＳＴとカスタマトレイＫＳＴとの間を往復する（この方向をＹ方向とする）ことができる可動アーム３０２と、この可動アーム３０２によって支持され、可動アーム３０２に沿ってＸ方向に移動できる可動ヘッド３０３とを備えている。
【００３２】
このＸ−Ｙ搬送装置３０４の可動ヘッド３０３には、吸着ヘッドが下向に装着されており、この吸着ヘッドが空気を吸引しながら移動することで、カスタマトレイＫＳＴから被試験ＩＣを吸着し、その被試験ＩＣをテストトレイＴＳＴに積み替える。こうした吸着ヘッドは、可動ヘッド３０３に対して例えば８本程度装着されており、一度に８個の被試験ＩＣをテストトレイＴＳＴに積み替えることができる。
【００３３】
なお、一般的なカスタマトレイＫＳＴにあっては、被試験ＩＣを保持するための凹部が、被試験ＩＣの形状よりも比較的大きく形成されているので、カスタマトレイＫＳＴに格納された状態における被試験ＩＣの位置は、大きなバラツキをもっている。したがって、この状態で被試験ＩＣを吸着ヘッドに吸着し、直接テストトレイＴＳＴに運ぶと、テストトレイＴＳＴに形成されたＩＣ収納凹部に正確に落し込むことが困難となる。このため、本実施形態のＩＣ試験装置１では、カスタマトレイＫＳＴの設置位置とテストトレイＴＳＴとの間にプリサイサ３０５と呼ばれるＩＣの位置修正手段が設けられている。このプリサイサ３０５は、比較的深い凹部を有し、この凹部の周縁が傾斜面で囲まれた形状とされているので、この凹部に吸着ヘツドに吸着された被試験ＩＣを落し込むと、傾斜面で被試験ＩＣの落下位置が修正されることになる。これにより、８個の被試験ＩＣの相互の位置が正確に定まり、位置が修正された被試験ＩＣを再び吸着ヘッドで吸着してテストトレイＴＳＴに積み替えることで、テストトレイＴＳＴに形成されたＩＣ収納凹部に精度良く被試験ＩＣを積み替えることができる。
【００３４】
チャンバ部１００
上述したテストトレイＴＳＴは、ローダ部３００で被試験ＩＣが積み込まれたのちチャンバ部１００に送り込まれ、当該テストトレイＴＳＴに搭載された状態で各被試験ＩＣがテストされる。
【００３５】
チャンバ部１００は、テストトレイＴＳＴに積み込まれた被試験ＩＣに目的とする高温又は低温の熱ストレスを与える恒温槽１０１と、この恒温槽１０１で熱ストレスが与えられた状態にある被試験ＩＣをテストヘッドに接触させるテストチャンバ１０２と、テストチャンバ１０２で試験された被試験ＩＣから、与えられた熱ストレスを除去する除熱槽１０３とで構成されている。
【００３６】
除熱槽１０３では、恒温槽１０１で高温を印加した場合は、被試験ＩＣを送風により冷却して室温に戻し、また恒温槽１０１で例えば−３０℃程度の低温を印加した場合は、被試験ＩＣを温風またはヒータ等で加熱して結露が生じない程度の温度まで戻す。そして、この除熱された被試験ＩＣをアンローダ部４００に搬出する。
【００３７】
図１に示すように、チャンバ部１００の恒温槽１０１及び除熱槽１０３は、テストチャンバ１０２より上方に突出するように配置されている。また、恒温槽１０１には、図２に概念的に示すように、垂直搬送装置が設けられており、テストチャンバ１０２が空くまでの間、複数枚のテストトレイＴＳＴがこの垂直搬送装置に支持されながら待機する。主として、この待機中において、被試験ＩＣに高温又は低温の熱ストレスが印加される。
【００３８】
テストチャンバ１０２には、その中央にテストヘッド１０４が配置され、テストヘッド１０４の上にテストトレイＴＳＴが運ばれて、被試験ＩＣの入出力端子ＨＢをテストヘッド１０４のコンタクトピン５１に電気的に接触させることによりテストが行われる。一方、試験が終了したテストトレイＴＳＴは、除熱槽１０３で除熱され、ＩＣの温度を室温に戻したのち、アンローダ部４００に排出される。
【００３９】
また、装置基板１０５にテストトレイ搬送装置１０８が設けられ、このテストトレイ搬送装置１０８によって、除熱槽１０３から排出されたテストトレイＴＳＴは、アンローダ部４００およびローダ部３００を介して恒温槽１０１へ返送される。
【００４０】
図５は本実施形態で用いられるテストトレイＴＳＴの構造を示す分解斜視図である。このテストトレイＴＳＴは、方形フレーム１２に複数の桟（さん）１３が平行かつ等間隔に設けられ、これら桟１３の両側および桟１３と対向するフレーム１２の辺１２ａに、それぞれ複数の取付け片１４が等間隔に突出して形成されている。これら桟１３の間および桟１３と辺１２ａとの間と、２つの取付け片１４とによって、インサート収納部１５が構成されている。
【００４１】
各インサート収納部１５には、それぞれ１個のインサート１６が収納されるようになっており、このインサート１６はファスナ１７を用いて２つの取付け片１４にフローティング状態で取付けられている。このために、インサート１６の両端部には、それぞれ取付け片１４への取付け用孔２１が形成されている。こうしたインサート１６は、たとえば１つのテストトレイＴＳＴに、１６×４個程度取り付けられる。
【００４２】
なお、各インサート１６は、同一形状、同一寸法とされており、それぞれのインサート１６に被試験ＩＣが収納される。インサート１６のＩＣ収容部１９は、収容する被試験ＩＣの形状に応じて決められ、図５に示す例では方形の凹部とされている。
【００４３】
ここで、テストヘッド１０４に対して一度に接続される被試験ＩＣは、図５に示すように４行×１６列に配列された被試験ＩＣであれば、たとえば４列おきに４行の被試験ＩＣが同時に試験される。つまり、１回目の試験では、１列目から４列おきに配置された１６個の被試験ＩＣをテストヘッド１０４のコンタクトピン５１に接続して試験し、２回目の試験では、テストトレイＴＳＴを１列分移動させて２列目から４列おきに配置された被試験ＩＣを同様に試験し、これを４回繰り返すことで全ての被試験ＩＣを試験する。この試験の結果は、テストトレイＴＳＴに付された例えば識別番号と、テストトレイＴＳＴの内部で割り当てられた被試験ＩＣの番号で決まるアドレスに記憶される。
【００４４】
図６は同ＩＣ試験装置のテストヘッド１０４におけるプッシャ３０、インサート１６（テストトレイＴＳＴ側）、ソケットガイド４０およびコンタクトピン５１を有するソケット５０の構造を示す分解斜視図、図７は図６の VII部の拡大斜視図、図８は図６の断面図（テストヘッド１０４においてプッシャ３０が下降した状態を示す断面図）である。
【００４５】
プッシャ３０は、テストヘッド１０４の上側に設けられており、図示しないＺ軸駆動装置（たとえば流体圧シリンダ）によってＺ軸方向に上下移動する。このプッシャ３０は、一度にテストされる被試験ＩＣの間隔に応じて（上記テストトレイにあっては４列おきに４行の計６個）、Ｚ軸駆動装置に取り付けられている。
【００４６】
このプッシャ３０は、上述したＺ軸駆動装置に取り付けられてＺ軸方向に上下移動するリードプッシャベース３５およびプッシャベース３４と、このプッシャベース３４にスプリング（本発明の弾性手段に相当する。）３６を介して取り付けられたプッシャブロック４１とからなる。
【００４７】
リードプッシャベース３５とプッシャベース３４とは、図６および図７に示されるようにボルトによって固定されており、プッシャベース３４の両側には、後述するインサート１６のガイド孔２０およびソケットガイド４０のガイドブッシュ４１に挿入されるガイドピン３２が設けられている。また、プッシャベース３４には、当該プッシャベース３４がＺ軸駆動手段にて下降した際に、下限を規制するためのストッパガイド３３が設けられており、このストッパガイド３３は、ソケットガイド４０のストッパ面４２に当接することで、被試験ＩＣを破壊しない適切な圧力で押し付けるプッシャの下限位置の基準寸法が決定される。
【００４８】
図６および図８に示すように、プッシャブロック３１は、プッシャベース３４の中央に開設された通孔に挿入され、リードプッシャベース３５との間にスプリング３６と必要に応じてシム３７が介装されている。このスプリング３６は、プッシャブロック３１を図において下方向（被試験ＩＣに向かう方向）にバネ付勢する圧縮バネ（弾性体）であり、被試験ＩＣに対する基準荷重に応じた弾性係数を有する。
【００４９】
また、シム３７はスプリングの装着状態における基準長を調節し、プッシャブロック３１に作用する初期荷重を調節するものである。つまり、同じ弾性係数のスプリング３６を用いる場合でも、シム３７を介装することによりプッシャブロック３１に作用する初期荷重は大きくなる。なお、図示する例ではシム３７がスプリング３６とプッシャブロック３１との間に介装されているが、スプリング３６の基準長が調節できれば足りるので、たとえばリードプッシャベース３５とスプリング３６との間に装着してもよい。
【００５０】
また、本発明に係る弾性手段としてスプリング３６を用いる場合においても、たとえば図１１に示すように、互いに異なる弾性係数を有する複数種類のスプリング３６Ａ，３６Ｂ，３６Ｃを用意しておき、被試験ＩＣに対する基準荷重に応じてこれらの中から適切なスプリングを用いることもできる。さらに、図１２に示すように、プッシャブロック３１を複数（ここでは３つ）のスプリング３６，３６，３６が並列的に装着できる構造としておき、被試験ＩＣに対する基準荷重に応じてこれらの装着個数を選択してもよい。
【００５１】
インサート１６は、図５においても説明したように、テストトレイＴＳＴに対してファスナ１７を用いて取り付けられているが、その両側に、上述したプッシャ３０のガイドピン３２およびソケットガイド４０のガイドブッシュ４１が上下それぞれから挿入されるガイド孔２０が形成されている。詳細な図示は省略するが、たとえば左側のガイド孔２０は、上半分がプッシャベース３４のガイドピン３２が挿入されて位置決めが行われる小径孔とされ、下半分がソケットガイド４０のガイドブッシュ４１が挿入されて位置決めが行われる大径孔とされている。ちなみに、図６において右側のガイド孔２０と、プッシャベース３４のガイドピン３２およびソケットガイド４０のガイドブッシュ４１とは、遊嵌状態とされている。
【００５２】
図６に示されるように、インサート１６の中央には、ＩＣ収容部１９が形成されており、ここに被試験ＩＣを落とし込むことで、テストトレイＴＳＴに被試験ＩＣが積み込まれることになる。
【００５３】
一方、テストヘッド１０４に固定されるソケットガイド４０の両側には、プッシャベース３４の２つのガイドピン３２が挿入されて、これら２つのガイドピン３２との間で位置決めを行うためのガイドブッシュ４１が設けられており、このガイドブッシュ４１の左側のものは、インサート１６との間でも位置決めを行う。
【００５４】
ソケットガイド４０の下側には、複数のコンタクトピン５１を有するソケット５０が固定されており、このコンタクトピン５１は、図外のスプリングによって上方向にバネ付勢されている。したがって、被試験ＩＣを押し付けても、コンタクトピン５１がソケット５０の上面まで後退する一方で、被試験ＩＣが多少傾斜して押し付けられても、全ての端子ＨＢにコンタクトピン５１が接触できるようになっている。
【００５５】
ちなみに、本実施形態では、図６および図７に示すように、被試験ＩＣのパッケージモールドの外周面を規制することで、これを位置決めするデバイスガイド５２が、ソケット５０に設けられている。このデバイスガイド５２は、図７に示されるように、被試験ＩＣの四隅近傍を呼び込むテーパ面を有する壁部５２ａを有し、その壁部間は切り欠かれている。これにより、インサート１６のＩＣ収容部１９が被試験ＩＣを保持した状態で、当該デバイスガイド５２に被試験ＩＣを収容させることができる。デバイスガイド５２は、ソケット５０に一体的に成形しても良いし、ソケット５０との寸法精度が確保できるならば、別体に形成したのちこれらを接合しても良い。また、デバイスガイド５２をソケット５０ではなく、ソケットガイド４０側に設けることもできる。
【００５６】
アンローダ部４００
アンローダ部４００にも、ローダ部３００に設けられたＸ−Ｙ搬送装置３０４と同一構造のＸ−Ｙ搬送装置４０４，４０４が設けられ、このＸ−Ｙ搬送装置４０４，４０４によって、アンローダ部４００に運び出されたテストトレイＴＳＴから試験済のＩＣがカスタマトレイＫＳＴに積み替えられる。
【００５７】
図１に示されるように、アンローダ部４００の装置基板１０５には、当該アンローダ部４００へ運ばれたカスタマトレイＫＳＴが装置基板１０５の上面に臨むように配置される一対の窓部４０６，４０６が二対開設されている。
【００５８】
また、図示は省略するが、それぞれの窓部４０６の下側には、カスタマトレイＫＳＴを昇降させるための昇降テーブルが設けられており、ここでは試験済の被試験ＩＣが積み替えられて満杯になったカスタマトレイＫＳＴを載せて下降し、この満杯トレイをトレイ移送アーム２０５に受け渡す。
【００５９】
ちなみに、本実施形態のＩＣ試験装置１では、仕分け可能なカテゴリーの最大が８種類であるものの、アンローダ部４００の窓部４０６には最大４枚のカスタマトレイＫＳＴしか配置することができない。したがって、リアルタイムに仕分けできるカテゴリは４分類に制限される。一般的には、良品を高速応答素子、中速応答素子、低速応答素子の３つのカテゴリに分類し、これに不良品を加えて４つのカテゴリで充分ではあるが、たとえば再試験を必要とするものなどのように、これらのカテゴリに属さないカテゴリが生じることもある。
【００６０】
このように、アンローダ部４００の窓部４０６に配置された４つのカスタマトレイＫＳＴに割り当てられたカテゴリー以外のカテゴリーに分類される被試験ＩＣが発生した場合には、アンローダ部４００から１枚のカスタマトレイＫＳＴをＩＣ格納部２００に戻し、これに代えて新たに発生したカテゴリーの被試験ＩＣを格納すべきカスタマトレイＫＳＴをアンローダ部４００に転送し、その被試験ＩＣを格納すればよい。ただし、仕分け作業の途中でカスタマトレイＫＳＴの入れ替えを行うと、その間は仕分け作業を中断しなければならず、スループットが低下するといった問題がある。このため、本実施形態のＩＣ試験装置１では、アンローダ部４００のテストトレイＴＳＴと窓部４０６との間にバッファ部４０５を設け、このバッファ部４０５に希にしか発生しないカテゴリの被試験ＩＣを一時的に預かるようにしている。
【００６１】
たとえば、バッファ部４０５に２０〜３０個程度の被試験ＩＣが格納できる容量をもたせるとともに、バッファ部４０５の各ＩＣ格納位置に格納されたＩＣのカテゴリをそれぞれ記憶するメモリを設けて、バッファ部４０５に一時的に預かった被試験ＩＣのカテゴリと位置とを各被試験ＩＣ毎に記憶しておく。そして、仕分け作業の合間またはバッファ部４０５が満杯になった時点で、バッファ部４０５に預かっている被試験ＩＣが属するカテゴリのカスタマトレイＫＳＴをＩＣ格納部２００から呼び出し、そのカスタマトレイＫＳＴに収納する。このとき、バッファ部４０５に一時的に預けられる被試験ＩＣは複数のカテゴリにわたる場合もあるが、こうしたときは、カスタマトレイＫＳＴを呼び出す際に一度に複数のカスタマトレイＫＳＴをアンローダ部４００の窓部４０６に呼び出せばよい。
【００６２】
次に作用を説明する。
チャンバ部１００内のテスト工程において、被試験ＩＣは、図５に示すテストトレイＴＳＴに搭載された状態、より詳細には個々の被試験ＩＣは、同図のインサート１６のＩＣ収容部１９に落とし込まれた状態でテストヘッド１０４の上部に搬送されてくる。
【００６３】
テストトレイＴＳＴがテストヘッド１０４において停止すると、Ｚ軸駆動装置が作動し始め、図８に示す一つのプッシャ３０が一つのインサート１６に対して下降してくる。そして、プッシャベース３４の下面に形成された２本のガイドピン３２，３２は、インサート１６のガイド孔２０，２０をそれぞれ貫通し、さらにソケットガイド４０のガイドブッシュ４１，４１に嵌合する。
【００６４】
この状態を図８に示すが、テストヘッド１０４（つまり、ＩＣ試験装置１側）に固定されたソケット５０およびソケットガイド４０に対して、インサート１６およびプッシャ３０はある程度の位置誤差を有しているが、プッシャベース３４の左側のガイドピン３２がインサート１６のガイド孔２０の小径孔に嵌合することでプッシャ３０とインサート１６との位置合わせが行われ、その結果、プッシャベース３４に取り付けられたプッシャブロック３１は、Ｘ−Ｙ方向について適切な位置で被試験ＩＣを押し付けることができる。
【００６５】
また、インサート１６の左側のガイド孔２０の大径孔が、ソケットガイド４０の左側のガイドブッシュ４１に嵌合することで、インサート１６とソケットガイド４０との位置合わせが行われ、これにより被試験ＩＣとコンタクトピン５１とのＸ−Ｙ方向についての位置精度が高まることになる。
【００６６】
さらに、インサート１６のＩＣ収容部１９に保持された被試験ＩＣは、プッシャ３０によって押し付けられる際に、ソケット５０またはソケットガイド４０に設けられたデバイスガイド５２の壁部５２ａに呼び込まれて位置決め（姿勢修正）されるので、入出力端子とコンタクトピン５１とのＸ−Ｙ方向についての位置合わせが高精度で実現できることになる。
【００６７】
これに対して、Ｚ軸方向については、プッシャベース３４のストッパガイド３３とソケットガイド４０のストッパ面４２とが当接したときの被試験ＩＣに作用する荷重が問題となり、大き過ぎると被試験ＩＣの破損につながり、小さ過ぎるとテスト不能になる。したがって、図９に示すように、プッシャベース３４のストッパガイド３３とプッシャブロック３１とのＺ軸方向の距離Ｙ、コンタクトピン５１とソケットガイド４０のストッパ面４２とのＺ軸方向の距離Ｚを精度良く作り込む必要があるが、これにも限度があり、しかも被試験ＩＣ自体の厚さＸも大きく影響する。
【００６８】
しかしながら、本実施形態のＩＣ試験装置１は、プッシャのストロークを管理するのではなくプッシャブロック３１による荷重を管理することで被試験ＩＣに対する押圧力を均一化するものであり、これらの基準寸法Ｘ，Ｙ，Ｚに誤差ΔＸ、ΔＹ、ΔＺが生じた場合でも、プッシャブロック３１がスプリング３６からの作用により被試験ＩＣに対して弾性力を付与しながらこれらの誤差を吸収する。したがって、被試験ＩＣに過度の押圧力が作用したり、逆に押圧力不足になったりすることが防止できる。
【００６９】
これを代表的な実施例にて詳細に説明すると、図１０に示す弾性係数が２３０gf/mm 、長さ１６．５ｍｍのスプリング３６を用いた場合、端子数４６の被試験ＩＣの基準荷重を２５gf/1ballに設定するときは、同図の特性値からスプリング３６の基準長が１１．５ｍｍとなるようにシム３７の介装枚数を選択しながら装着する。ここで、上述した基準寸法Ｘ，Ｙ，Ｚに生じる誤差の積算量がゼロであれば、被試験ＩＣに作用する荷重は、（１６．５ｍｍ−１１．５ｍｍ）×２３０ｇｆ／ｍｍ÷４６ｐｉｎ＝２５で、設計通り２５gf/1ballとなるが、上記積算誤差が最大側で＋０．４ｍｍであったとすると、被試験ＩＣに作用する荷重は、（１６．５ｍｍ−１１．１ｍｍ）×２３０ｇｆ／ｍｍ÷４６ｐｉｎ＝２７gf/1ballとなる。逆に、積算誤差が最小側で−０．４ｍｍであったとすると、被試験ＩＣに作用する荷重は、（１６．５ｍｍ−１１．９ｍｍ）×２３０ｇｆ／ｍｍ÷４６ｐｉｎ＝２３gf/1ballとなる。これは、スプリング３６の荷重誤差を考慮しても２５±３gf/1ballであり、従来のストローク管理に比較すると格段に向上している。
【００７０】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【００７１】
【発明の効果】
以上述べたように本発明によれば、プッシャのストロークを管理するのではなく、プッシャによる荷重を管理するので、被試験ＩＣに対する押圧力が均一化され、被試験ＩＣに過度の押圧力が作用したり、逆に押圧力不足になったりすることが防止できる。
【００７２】
また、弾性手段の弾性力を可変とすることで、被試験ＩＣその他のテスト条件に応じて基準荷重（押圧力）が変動しても、これに柔軟に対応することができ、汎用性に富んだＩＣ試験装置を提供することができる。
【図面の簡単な説明】
【図１】本発明のＩＣ試験装置の実施形態を示す斜視図である。
【図２】図１のＩＣ試験装置における被試験ＩＣの取り廻し方法を示すトレイのフローチャートである。
【図３】図１のＩＣ試験装置のＩＣストッカの構造を示す斜視図である。
【図４】図１のＩＣ試験装置で用いられるカスタマトレイを示す斜視図である。
【図５】図１のＩＣ試験装置で用いられるテストトレイを示す一部分解斜視図である。
【図６】図１のテストヘッドにおけるプッシャ、インサート（テストトレイ）、ソケットガイドおよびコンタクトピン（コンタクト部）の構造を示す分解斜視図である。
【図７】図６の VII部を拡大した斜視図である。
【図８】図６の断面図である。
【図９】図６のプッシャ、ソケットガイドおよびコンタクトピンの位置関係を示す断面図である。
【図１０】スプリング長さと荷重との関係を示すグラフである。
【図１１】本発明の他の実施形態を示す分解斜視図である。
【図１２】本発明の他の実施形態を示す分解斜視図である。
【図１３】従来のＩＣ試験装置におけるストローク−荷重曲線である。
【符号の説明】
ＩＣ…被試験ＩＣ
１…ＩＣ試験装置
１００…チャンバ部
１０１…恒温槽
１０２…テストチャンバ
１０３…除熱槽
１０４…テストヘッド
３０…プッシャ
３１…プッシャブロック
３２…ガイドピン
３３…ストッパガイド
３４…プッシャベース
３５…リードプッシャベース
３６…スプリング（弾性手段）
３７…シム
４０…ソケットガイド（コンタクト部）
４１…ガイドブッシュ
４２…ストッパ面
５０…ソケット（コンタクト部）
５１…コンタクトピン
５１ａ…円錐状凹部
５２…デバイスガイド
５２ａ…壁部
１０５…装置基板
１０８…テストトレイ搬送装置
２００…ＩＣ格納部
２０１…試験前ＩＣストッカ
２０２…試験済ＩＣストッカ
２０３…トレイ支持枠
２０４…エレベータ
２０５…トレイ移送アーム
３００…ローダ部
３０４…Ｘ−Ｙ搬送装置
３０５…プリサイサ
３０６…窓部
４００…アンローダ部
４０４…Ｘ−Ｙ搬送装置
４０５…バッファ部
４０６…窓部
ＫＳＴ…カスタマトレイ
ＴＳＴ…テストトレイ
１６…インサート
【発明の属する技術分野】
本発明は、半導体集積回路素子などの各種電子部品（以下、代表的にＩＣと称する。）をテストするためのＩＣ試験装置に関し、特に被試験ＩＣのコンタクト部への押圧力の均一性に優れたＩＣ試験装置に関する。
【０００２】
【従来の技術】
ハンドラ (handler)と称されるＩＣ試験装置では、トレイに収納された多数のＩＣを試験装置内に搬送し、各ＩＣをテストヘッドに電気的に接触させ、ＩＣ試験装置本体（以下、テスタともいう。）に試験を行わせる。そして、試験を終了すると各ＩＣをテストヘッドから搬出し、試験結果に応じたトレイに載せ替えることで、良品や不良品といったカテゴリへの仕分けが行われる。
【０００３】
従来のＩＣ試験装置には、試験前のＩＣを収納したり試験済のＩＣを収納するためのトレイ（以下、カスタマトレイともいう。）と、ＩＣ試験装置内を循環搬送されるトレイ（以下、テストトレイともいう。）とが相違するタイプのものがあり、この種のＩＣ試験装置では、試験の前後においてカスタマトレイとテストトレイとの間でＩＣの載せ替えが行われており、ＩＣをテストヘッドに接触させてテストを行うテスト工程においては、ＩＣはテストトレイに搭載された状態でテストヘッドに押し付けられる。
【０００４】
【発明が解決しようとする課題】
ところで、従来のＩＣ試験装置のテスト工程では、プッシャと呼ばれる押圧機構が下降することで被試験ＩＣがコンタクトピンに押し付けられるが、当該プッシャとコンタクト部との距離を所定寸法とするストッパによってプッシャの下降限が定められていた。
【０００５】
しかしながら、被試験ＩＣ自体の厚さ（誤差をΔＸとする）、プッシャ側のストッパとプッシャ面との製造寸法（誤差をΔＹとする）、およびコンタクト部側のストッパとコンタクトピン先端との製造寸法（誤差をΔＺとする）には少なからず製造誤差が存在し、ΔＸ〜ΔＺの積算量は通常±０．１〜±０．２ｍｍ程度にも昇る。
【０００６】
このため、ΔＸ〜ΔＺの積算誤差がたとえば＋０．０４ｍｍになると、図１３のプッシャストローク−荷重曲線に示されるように、基準荷重２５gf/1ball（この場合はプッシャストロークを０．１８ｍｍに設定すればよい。）に対して、実際には４５gf/1ballの荷重が被試験ＩＣに作用してしまう。これでは、被試験ＩＣが破損または損傷するおそれがある。また逆に、ΔＸ〜ΔＺの積算誤差が最小側にたとえば−０．１ｍｍばらつくと、充分な押圧力が得られずテスト不能となるおそれがある。
【０００７】
尤も、プッシャおよびコンタクト部のそれぞれの寸法精度を高めれば、トータルの誤差を小さくすることはできるが、こうした寸法精度の作り込みにも一定の限界があり、しかも、チップサイズパッケージ（ＣＳＰ:Chip Size Package）等は、パッケージモールドの寸法精度がきわめてラフであるため、被試験ＩＣがＣＳＰチップであるときはΔＸの製造誤差が大きくなって、プッシャやコンタクト部の作り込みだけでは対処できない。
【０００８】
本発明は、このような従来技術の問題点に鑑みてなされたものであり、被試験ＩＣのコンタクト部への押圧力の均一性に優れたＩＣ試験装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
（１）上記目的を達成するために、本発明のＩＣ試験装置は、被試験ＩＣの入出力端子をテストヘッドのコンタクト部のコンタクトピンへ押し付けてテストを行うＩＣ試験装置において、
前記コンタクト部のコンタクトピンに対して接近離反移動可能に設けられたプッシャベースと、
前記プッシャベースに設けられ、前記コンタクト部の反対面から前記被試験ＩＣに接触してこれを押圧するプッシャブロックと、
弾性係数が異なる複数の中から前記被試験ＩＣに対する所定の基準荷重に応じて選択され、前記プッシャブロックに対して前記被試験ＩＣの押し付け方向に弾性力を付与する第１の弾性手段と、
前記第１の弾性手段の基本長を、当該第１の弾性手段の弾性係数と前記所定の基準荷重により求められる基本長に変更するシムと、
前記コンタクトピンに対して前記被試験ＩＣの押し付け方向に抗する弾性力を付与する第２の弾性手段と、
前記プッシャベースに設けられたストッパガイドと、
前記コンタクト部に設けられ、前記前記ストッパガイドが当接することで前記プッシャベースの接近限を規制するストッパ面と、を備えたことを特徴とする。
【００１０】
本発明のＩＣ試験装置では、被試験ＩＣの入出力端子をテストヘッドのコンタクト部へ押し付けるに際し、プッシャベースをコンタクト部へ接近させ、プッシャブロックにて被試験ＩＣをコンタクト部側へ押圧する。
【００１１】
このとき、プッシャベースとコンタクト部との位置関係は、ストッパ等の機械的機構あるいは電動モータ等の電気的機構によって基準寸法に規制されるが、これらプッシャベースとコンタクト部との位置関係に誤差が生じた場合には、プッシャブロックが弾性手段により被試験ＩＣに対して弾性力を付与しながらその誤差を吸収する。したがって、被試験ＩＣに過度の押圧力が作用したり、逆に押圧力不足になったりすることが防止できる。つまり、本発明のＩＣ試験装置では、プッシャのストロークを管理するのではなく、プッシャブロックによる荷重を管理することで被試験ＩＣに対する押圧力を均一化する。
【００１２】
本発明に係る弾性手段としては特に限定されず、コイルスプリングなどの各種弾性体やアクチュエータなどを用いることができる。また、当該弾性手段はプッシャベースに設ける他、その他の部位にも設けることができる。
【００１３】
プッシャベースとコンタクト部との位置関係に生じる主な誤差としては、被試験ＩＣ自体の厚さΔＸ、プッシャ側のストッパとプッシャ面との製造寸法ΔＹ、およびコンタクト部側のストッパとコンタクトピン先端との製造寸法ΔＺが考えられ、記述したようにこれらΔＸ〜ΔＺの積算量は通常±０．１〜±０．２ｍｍ程度にも昇る。しかしながら、たとえば弾性手段としてコイルスプリングを用いた場合で考察すると、±２ｍｍの誤差が生じた場合でも被試験ＩＣに作用する押圧力の誤差はたとえば基準荷重２５gf/1ballに対して±３gf/1ball程度となり、過荷重あるいは荷重不足といった問題は全くない。
【００１４】
（２）本発明のＩＣ試験装置において、被試験ＩＣをコンタクト部へ搬送する形態は特に限定されず、吸着ヘッドにて被試験ＩＣを吸着保持してコンタクト部へ押し付けるタイプや、被試験ＩＣをトレイに搭載した状態でコンタクト部へ押し付けるタイプも含まれる。特に後者のタイプでは、多数の被試験ＩＣを同時測定するために多数の被試験ＩＣを同時に押圧するのでプッシャとコンタクト部との位置関係に誤差が生じ易い。したがって、本発明は、被試験ＩＣをトレイに搭載した状態でコンタクト部へ押し付けるタイプのＩＣ試験装置に適用することがより好ましい。
【００１５】
（３）本発明に係る弾性手段において、特に限定はされないが、弾性手段の弾性力が可変とされていることがより好ましい。
この弾性力の可変とは、プッシャブロックに対して与えられる被試験ＩＣの押圧方向の弾性力を変更可能とすることをいい、具体的手段は特に限定されない。
【００１６】
たとえば、異なる弾性係数を有する複数種の弾性手段を交換することで弾性力を可変としたり、あるいは同じ弾性手段を用いてその弾性手段の基本長を変更することで弾性力を可変とすることなどが挙げられる。
【００１７】
弾性手段の弾性力を可変とすることで、被試験ＩＣその他のテスト条件に応じて基準荷重（押圧力）が変動してもこれに柔軟に対応することができ、ＩＣ試験装置の汎用性が高くなる。
【００１８】
（４）上記目的を達成するために、本発明の他の観点によれば、被試験ＩＣの入出力端子をテストヘッドのコンタクト部のコンタクトピンへ押し付けてテストを行うＩＣ試験装置において、
前記コンタクト部のコンタクトピンに対して接近離反移動可能に設けられ、前記コンタクト部の反対面から前記被試験ＩＣに接触してこれを押圧するプッシャと、
弾性係数が異なる複数の中から前記被試験ＩＣに対する所定の基準荷重に応じて選択され、前記プッシャに対して前記被試験ＩＣの押し付け方向に弾性力を付与する第１の弾性手段と、
前記第１の弾性手段の基本長を、当該第１の弾性手段の弾性係数と前記所定の基準荷重により求められる基本長に変更するシムと、
前記コンタクトピンに対して前記被試験ＩＣの押し付け方向に抗する弾性力を付与する第２の弾性手段と、
前記プッシャに設けられたストッパガイドと、
前記コンタクト部に設けられ、前記前記ストッパガイドが当接することで前記プッシャの接近限を規制するストッパ面と、を備えたことを特徴とするＩＣ試験装置が提供される。
【００１９】
本発明のＩＣ試験装置では、プッシャとコンタクト部とで被試験ＩＣを挟持する際に、これらプッシャとコンタクト部との位置関係が基準寸法より外れた場合でも、プッシャはそのズレ量に応じて被試験ＩＣに対して前進または後退する。しかもこのとき、プッシャにはコンタクト部から被試験ＩＣに対する力に抗する方向の力が付与されているので、プッシャとコンタクト部とによる被試験ＩＣの挟持力（すなわち被試験ＩＣの押圧力）はほぼ一定値に維持される。したがって、被試験ＩＣに過度の押圧力が作用したり、逆に押圧力不足になったりすることが防止できる。
【００２０】
（５）本発明において適用される被試験ＩＣは、特に限定されず全てのタイプのＩＣが含まれるが、パッケージモールドの製造寸法精度がきわめてラフであるチップサイズパッケージＣＳＰ型ＩＣなどに適用すると、その効果も特に著しい。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
図１は本発明のＩＣ試験装置の実施形態を示す斜視図、図２は被試験ＩＣの取り廻し方法を示すトレイのフローチャート、図３は同ＩＣ試験装置のＩＣストッカの構造を示す斜視図、図４は同ＩＣ試験装置で用いられるカスタマトレイを示す斜視図、図５は同ＩＣ試験装置で用いられるテストトレイを示す一部分解斜視図である。
【００２２】
なお、図２は本実施形態のＩＣ試験装置における被試験ＩＣの取り廻し方法を理解するための図であって、実際には上下方向に並んで配置されている部材を平面的に示した部分もある。したがって、その機械的（三次元的）構造は図１を参照して説明する。
【００２３】
本実施形態のＩＣ試験装置１は、被試験ＩＣに高温または低温の温度ストレスを与えた状態でＩＣが適切に動作するかどうかを試験（検査）し、当該試験結果に応じてＩＣを分類する装置であって、こうした温度ストレスを与えた状態での動作テストは、試験対象となる被試験ＩＣが多数搭載されたトレイ（以下、カスタマトレイＫＳＴともいう。図４参照）から当該ＩＣ試験装置１内を搬送されるテストトレイＴＳＴ（図５参照）に被試験ＩＣを載せ替えて実施される。
【００２４】
このため、本実施形態のＩＣ試験装置１は、図１および図２に示すように、これから試験を行なう被試験ＩＣを格納し、また試験済のＩＣを分類して格納するＩＣ格納部２００と、ＩＣ格納部２００から送られる被試験ＩＣをチャンバ部１００に送り込むローダ部３００と、テストヘッドを含むチャンバ部１００と、チャンバ部１００で試験が行なわれた試験済のＩＣを分類して取り出すアンローダ部４００とから構成されている。
【００２５】
ＩＣ格納部２００
ＩＣ格納部２００には、試験前の被試験ＩＣを格納する試験前ＩＣストッカ２０１と、試験の結果に応じて分類された被試験ＩＣを格納する試験済ＩＣストッカ２０２とが設けられている。
【００２６】
これらの試験前ＩＣストッカ２０１及び試験済ＩＣストッカ２０２は、図３に示すように、枠状のトレイ支持枠２０３と、このトレイ支持枠２０３の下部から侵入して上部に向って昇降可能とするエレベータ２０４とを具備して構成されている。トレイ支持枠２０３には、カスタマトレイＫＳＴが複数積み重ねられて支持され、この積み重ねられたカスタマトレイＫＳＴのみがエレベータ２０４によって上下に移動される。
【００２７】
そして、試験前ＩＣストッカ２０１には、これから試験が行われる被試験ＩＣが格納されたカスタマトレイＫＳＴが積層されて保持される一方で、試験済ＩＣストッカ２０２には、試験を終えた被試験ＩＣが適宜に分類されたカスタマトレイＫＳＴが積層されて保持されている。
【００２８】
なお、これら試験前ＩＣストッカ２０１と試験済ＩＣストッカ２０２とは同じ構造とされているので、試験前ＩＣストッカ２０１と試験済ＩＣストッカ２０２とのそれぞれの数を必要に応じて適宜数に設定することができる。
【００２９】
図１及び図２に示す例では、試験前ストッカ２０１に２個のストッカＳＴＫ−Ｂを設け、またその隣にアンローダ部４００へ送られる空ストッカＳＴＫ−Ｅを２個設けるとともに、試験済ＩＣストッカ２０２に８個のストッカＳＴＫ−１，ＳＴＫ−２，…，ＳＴＫ−８を設けて試験結果に応じて最大８つの分類に仕分けして格納できるように構成されている。つまり、良品と不良品の別の外に、良品の中でも動作速度が高速のもの、中速のもの、低速のもの、あるいは不良の中でも再試験が必要なもの等に仕分けされる。
【００３０】
ローダ部３００
上述したカスタマトレイＫＳＴは、ＩＣ格納部２００と装置基板１０５との間に設けられたトレイ移送アーム２０５によってローダ部３００の窓部３０６に装置基板１０５の下側から運ばれる。そして、このローダ部３００において、カスタマトレイＫＳＴに積み込まれた被試験ＩＣをＸ−Ｙ搬送装置３０４によって一旦プリサイサ（preciser）３０５に移送し、ここで被試験ＩＣの相互の位置を修正したのち、さらにこのプリサイサ３０５に移送された被試験ＩＣを再びＸ−Ｙ搬送装置３０４を用いて、ローダ部３００に停止しているテストトレイＴＳＴに積み替える。
【００３１】
カスタマトレイＫＳＴからテストトレイＴＳＴへ被試験ＩＣを積み替えるＩＣ搬送装置３０４としては、図１に示すように、装置基板１０５の上部に架設された２本のレール３０１と、この２本のレール３０１によってテストトレイＴＳＴとカスタマトレイＫＳＴとの間を往復する（この方向をＹ方向とする）ことができる可動アーム３０２と、この可動アーム３０２によって支持され、可動アーム３０２に沿ってＸ方向に移動できる可動ヘッド３０３とを備えている。
【００３２】
このＸ−Ｙ搬送装置３０４の可動ヘッド３０３には、吸着ヘッドが下向に装着されており、この吸着ヘッドが空気を吸引しながら移動することで、カスタマトレイＫＳＴから被試験ＩＣを吸着し、その被試験ＩＣをテストトレイＴＳＴに積み替える。こうした吸着ヘッドは、可動ヘッド３０３に対して例えば８本程度装着されており、一度に８個の被試験ＩＣをテストトレイＴＳＴに積み替えることができる。
【００３３】
なお、一般的なカスタマトレイＫＳＴにあっては、被試験ＩＣを保持するための凹部が、被試験ＩＣの形状よりも比較的大きく形成されているので、カスタマトレイＫＳＴに格納された状態における被試験ＩＣの位置は、大きなバラツキをもっている。したがって、この状態で被試験ＩＣを吸着ヘッドに吸着し、直接テストトレイＴＳＴに運ぶと、テストトレイＴＳＴに形成されたＩＣ収納凹部に正確に落し込むことが困難となる。このため、本実施形態のＩＣ試験装置１では、カスタマトレイＫＳＴの設置位置とテストトレイＴＳＴとの間にプリサイサ３０５と呼ばれるＩＣの位置修正手段が設けられている。このプリサイサ３０５は、比較的深い凹部を有し、この凹部の周縁が傾斜面で囲まれた形状とされているので、この凹部に吸着ヘツドに吸着された被試験ＩＣを落し込むと、傾斜面で被試験ＩＣの落下位置が修正されることになる。これにより、８個の被試験ＩＣの相互の位置が正確に定まり、位置が修正された被試験ＩＣを再び吸着ヘッドで吸着してテストトレイＴＳＴに積み替えることで、テストトレイＴＳＴに形成されたＩＣ収納凹部に精度良く被試験ＩＣを積み替えることができる。
【００３４】
チャンバ部１００
上述したテストトレイＴＳＴは、ローダ部３００で被試験ＩＣが積み込まれたのちチャンバ部１００に送り込まれ、当該テストトレイＴＳＴに搭載された状態で各被試験ＩＣがテストされる。
【００３５】
チャンバ部１００は、テストトレイＴＳＴに積み込まれた被試験ＩＣに目的とする高温又は低温の熱ストレスを与える恒温槽１０１と、この恒温槽１０１で熱ストレスが与えられた状態にある被試験ＩＣをテストヘッドに接触させるテストチャンバ１０２と、テストチャンバ１０２で試験された被試験ＩＣから、与えられた熱ストレスを除去する除熱槽１０３とで構成されている。
【００３６】
除熱槽１０３では、恒温槽１０１で高温を印加した場合は、被試験ＩＣを送風により冷却して室温に戻し、また恒温槽１０１で例えば−３０℃程度の低温を印加した場合は、被試験ＩＣを温風またはヒータ等で加熱して結露が生じない程度の温度まで戻す。そして、この除熱された被試験ＩＣをアンローダ部４００に搬出する。
【００３７】
図１に示すように、チャンバ部１００の恒温槽１０１及び除熱槽１０３は、テストチャンバ１０２より上方に突出するように配置されている。また、恒温槽１０１には、図２に概念的に示すように、垂直搬送装置が設けられており、テストチャンバ１０２が空くまでの間、複数枚のテストトレイＴＳＴがこの垂直搬送装置に支持されながら待機する。主として、この待機中において、被試験ＩＣに高温又は低温の熱ストレスが印加される。
【００３８】
テストチャンバ１０２には、その中央にテストヘッド１０４が配置され、テストヘッド１０４の上にテストトレイＴＳＴが運ばれて、被試験ＩＣの入出力端子ＨＢをテストヘッド１０４のコンタクトピン５１に電気的に接触させることによりテストが行われる。一方、試験が終了したテストトレイＴＳＴは、除熱槽１０３で除熱され、ＩＣの温度を室温に戻したのち、アンローダ部４００に排出される。
【００３９】
また、装置基板１０５にテストトレイ搬送装置１０８が設けられ、このテストトレイ搬送装置１０８によって、除熱槽１０３から排出されたテストトレイＴＳＴは、アンローダ部４００およびローダ部３００を介して恒温槽１０１へ返送される。
【００４０】
図５は本実施形態で用いられるテストトレイＴＳＴの構造を示す分解斜視図である。このテストトレイＴＳＴは、方形フレーム１２に複数の桟（さん）１３が平行かつ等間隔に設けられ、これら桟１３の両側および桟１３と対向するフレーム１２の辺１２ａに、それぞれ複数の取付け片１４が等間隔に突出して形成されている。これら桟１３の間および桟１３と辺１２ａとの間と、２つの取付け片１４とによって、インサート収納部１５が構成されている。
【００４１】
各インサート収納部１５には、それぞれ１個のインサート１６が収納されるようになっており、このインサート１６はファスナ１７を用いて２つの取付け片１４にフローティング状態で取付けられている。このために、インサート１６の両端部には、それぞれ取付け片１４への取付け用孔２１が形成されている。こうしたインサート１６は、たとえば１つのテストトレイＴＳＴに、１６×４個程度取り付けられる。
【００４２】
なお、各インサート１６は、同一形状、同一寸法とされており、それぞれのインサート１６に被試験ＩＣが収納される。インサート１６のＩＣ収容部１９は、収容する被試験ＩＣの形状に応じて決められ、図５に示す例では方形の凹部とされている。
【００４３】
ここで、テストヘッド１０４に対して一度に接続される被試験ＩＣは、図５に示すように４行×１６列に配列された被試験ＩＣであれば、たとえば４列おきに４行の被試験ＩＣが同時に試験される。つまり、１回目の試験では、１列目から４列おきに配置された１６個の被試験ＩＣをテストヘッド１０４のコンタクトピン５１に接続して試験し、２回目の試験では、テストトレイＴＳＴを１列分移動させて２列目から４列おきに配置された被試験ＩＣを同様に試験し、これを４回繰り返すことで全ての被試験ＩＣを試験する。この試験の結果は、テストトレイＴＳＴに付された例えば識別番号と、テストトレイＴＳＴの内部で割り当てられた被試験ＩＣの番号で決まるアドレスに記憶される。
【００４４】
図６は同ＩＣ試験装置のテストヘッド１０４におけるプッシャ３０、インサート１６（テストトレイＴＳＴ側）、ソケットガイド４０およびコンタクトピン５１を有するソケット５０の構造を示す分解斜視図、図７は図６の VII部の拡大斜視図、図８は図６の断面図（テストヘッド１０４においてプッシャ３０が下降した状態を示す断面図）である。
【００４５】
プッシャ３０は、テストヘッド１０４の上側に設けられており、図示しないＺ軸駆動装置（たとえば流体圧シリンダ）によってＺ軸方向に上下移動する。このプッシャ３０は、一度にテストされる被試験ＩＣの間隔に応じて（上記テストトレイにあっては４列おきに４行の計６個）、Ｚ軸駆動装置に取り付けられている。
【００４６】
このプッシャ３０は、上述したＺ軸駆動装置に取り付けられてＺ軸方向に上下移動するリードプッシャベース３５およびプッシャベース３４と、このプッシャベース３４にスプリング（本発明の弾性手段に相当する。）３６を介して取り付けられたプッシャブロック４１とからなる。
【００４７】
リードプッシャベース３５とプッシャベース３４とは、図６および図７に示されるようにボルトによって固定されており、プッシャベース３４の両側には、後述するインサート１６のガイド孔２０およびソケットガイド４０のガイドブッシュ４１に挿入されるガイドピン３２が設けられている。また、プッシャベース３４には、当該プッシャベース３４がＺ軸駆動手段にて下降した際に、下限を規制するためのストッパガイド３３が設けられており、このストッパガイド３３は、ソケットガイド４０のストッパ面４２に当接することで、被試験ＩＣを破壊しない適切な圧力で押し付けるプッシャの下限位置の基準寸法が決定される。
【００４８】
図６および図８に示すように、プッシャブロック３１は、プッシャベース３４の中央に開設された通孔に挿入され、リードプッシャベース３５との間にスプリング３６と必要に応じてシム３７が介装されている。このスプリング３６は、プッシャブロック３１を図において下方向（被試験ＩＣに向かう方向）にバネ付勢する圧縮バネ（弾性体）であり、被試験ＩＣに対する基準荷重に応じた弾性係数を有する。
【００４９】
また、シム３７はスプリングの装着状態における基準長を調節し、プッシャブロック３１に作用する初期荷重を調節するものである。つまり、同じ弾性係数のスプリング３６を用いる場合でも、シム３７を介装することによりプッシャブロック３１に作用する初期荷重は大きくなる。なお、図示する例ではシム３７がスプリング３６とプッシャブロック３１との間に介装されているが、スプリング３６の基準長が調節できれば足りるので、たとえばリードプッシャベース３５とスプリング３６との間に装着してもよい。
【００５０】
また、本発明に係る弾性手段としてスプリング３６を用いる場合においても、たとえば図１１に示すように、互いに異なる弾性係数を有する複数種類のスプリング３６Ａ，３６Ｂ，３６Ｃを用意しておき、被試験ＩＣに対する基準荷重に応じてこれらの中から適切なスプリングを用いることもできる。さらに、図１２に示すように、プッシャブロック３１を複数（ここでは３つ）のスプリング３６，３６，３６が並列的に装着できる構造としておき、被試験ＩＣに対する基準荷重に応じてこれらの装着個数を選択してもよい。
【００５１】
インサート１６は、図５においても説明したように、テストトレイＴＳＴに対してファスナ１７を用いて取り付けられているが、その両側に、上述したプッシャ３０のガイドピン３２およびソケットガイド４０のガイドブッシュ４１が上下それぞれから挿入されるガイド孔２０が形成されている。詳細な図示は省略するが、たとえば左側のガイド孔２０は、上半分がプッシャベース３４のガイドピン３２が挿入されて位置決めが行われる小径孔とされ、下半分がソケットガイド４０のガイドブッシュ４１が挿入されて位置決めが行われる大径孔とされている。ちなみに、図６において右側のガイド孔２０と、プッシャベース３４のガイドピン３２およびソケットガイド４０のガイドブッシュ４１とは、遊嵌状態とされている。
【００５２】
図６に示されるように、インサート１６の中央には、ＩＣ収容部１９が形成されており、ここに被試験ＩＣを落とし込むことで、テストトレイＴＳＴに被試験ＩＣが積み込まれることになる。
【００５３】
一方、テストヘッド１０４に固定されるソケットガイド４０の両側には、プッシャベース３４の２つのガイドピン３２が挿入されて、これら２つのガイドピン３２との間で位置決めを行うためのガイドブッシュ４１が設けられており、このガイドブッシュ４１の左側のものは、インサート１６との間でも位置決めを行う。
【００５４】
ソケットガイド４０の下側には、複数のコンタクトピン５１を有するソケット５０が固定されており、このコンタクトピン５１は、図外のスプリングによって上方向にバネ付勢されている。したがって、被試験ＩＣを押し付けても、コンタクトピン５１がソケット５０の上面まで後退する一方で、被試験ＩＣが多少傾斜して押し付けられても、全ての端子ＨＢにコンタクトピン５１が接触できるようになっている。
【００５５】
ちなみに、本実施形態では、図６および図７に示すように、被試験ＩＣのパッケージモールドの外周面を規制することで、これを位置決めするデバイスガイド５２が、ソケット５０に設けられている。このデバイスガイド５２は、図７に示されるように、被試験ＩＣの四隅近傍を呼び込むテーパ面を有する壁部５２ａを有し、その壁部間は切り欠かれている。これにより、インサート１６のＩＣ収容部１９が被試験ＩＣを保持した状態で、当該デバイスガイド５２に被試験ＩＣを収容させることができる。デバイスガイド５２は、ソケット５０に一体的に成形しても良いし、ソケット５０との寸法精度が確保できるならば、別体に形成したのちこれらを接合しても良い。また、デバイスガイド５２をソケット５０ではなく、ソケットガイド４０側に設けることもできる。
【００５６】
アンローダ部４００
アンローダ部４００にも、ローダ部３００に設けられたＸ−Ｙ搬送装置３０４と同一構造のＸ−Ｙ搬送装置４０４，４０４が設けられ、このＸ−Ｙ搬送装置４０４，４０４によって、アンローダ部４００に運び出されたテストトレイＴＳＴから試験済のＩＣがカスタマトレイＫＳＴに積み替えられる。
【００５７】
図１に示されるように、アンローダ部４００の装置基板１０５には、当該アンローダ部４００へ運ばれたカスタマトレイＫＳＴが装置基板１０５の上面に臨むように配置される一対の窓部４０６，４０６が二対開設されている。
【００５８】
また、図示は省略するが、それぞれの窓部４０６の下側には、カスタマトレイＫＳＴを昇降させるための昇降テーブルが設けられており、ここでは試験済の被試験ＩＣが積み替えられて満杯になったカスタマトレイＫＳＴを載せて下降し、この満杯トレイをトレイ移送アーム２０５に受け渡す。
【００５９】
ちなみに、本実施形態のＩＣ試験装置１では、仕分け可能なカテゴリーの最大が８種類であるものの、アンローダ部４００の窓部４０６には最大４枚のカスタマトレイＫＳＴしか配置することができない。したがって、リアルタイムに仕分けできるカテゴリは４分類に制限される。一般的には、良品を高速応答素子、中速応答素子、低速応答素子の３つのカテゴリに分類し、これに不良品を加えて４つのカテゴリで充分ではあるが、たとえば再試験を必要とするものなどのように、これらのカテゴリに属さないカテゴリが生じることもある。
【００６０】
このように、アンローダ部４００の窓部４０６に配置された４つのカスタマトレイＫＳＴに割り当てられたカテゴリー以外のカテゴリーに分類される被試験ＩＣが発生した場合には、アンローダ部４００から１枚のカスタマトレイＫＳＴをＩＣ格納部２００に戻し、これに代えて新たに発生したカテゴリーの被試験ＩＣを格納すべきカスタマトレイＫＳＴをアンローダ部４００に転送し、その被試験ＩＣを格納すればよい。ただし、仕分け作業の途中でカスタマトレイＫＳＴの入れ替えを行うと、その間は仕分け作業を中断しなければならず、スループットが低下するといった問題がある。このため、本実施形態のＩＣ試験装置１では、アンローダ部４００のテストトレイＴＳＴと窓部４０６との間にバッファ部４０５を設け、このバッファ部４０５に希にしか発生しないカテゴリの被試験ＩＣを一時的に預かるようにしている。
【００６１】
たとえば、バッファ部４０５に２０〜３０個程度の被試験ＩＣが格納できる容量をもたせるとともに、バッファ部４０５の各ＩＣ格納位置に格納されたＩＣのカテゴリをそれぞれ記憶するメモリを設けて、バッファ部４０５に一時的に預かった被試験ＩＣのカテゴリと位置とを各被試験ＩＣ毎に記憶しておく。そして、仕分け作業の合間またはバッファ部４０５が満杯になった時点で、バッファ部４０５に預かっている被試験ＩＣが属するカテゴリのカスタマトレイＫＳＴをＩＣ格納部２００から呼び出し、そのカスタマトレイＫＳＴに収納する。このとき、バッファ部４０５に一時的に預けられる被試験ＩＣは複数のカテゴリにわたる場合もあるが、こうしたときは、カスタマトレイＫＳＴを呼び出す際に一度に複数のカスタマトレイＫＳＴをアンローダ部４００の窓部４０６に呼び出せばよい。
【００６２】
次に作用を説明する。
チャンバ部１００内のテスト工程において、被試験ＩＣは、図５に示すテストトレイＴＳＴに搭載された状態、より詳細には個々の被試験ＩＣは、同図のインサート１６のＩＣ収容部１９に落とし込まれた状態でテストヘッド１０４の上部に搬送されてくる。
【００６３】
テストトレイＴＳＴがテストヘッド１０４において停止すると、Ｚ軸駆動装置が作動し始め、図８に示す一つのプッシャ３０が一つのインサート１６に対して下降してくる。そして、プッシャベース３４の下面に形成された２本のガイドピン３２，３２は、インサート１６のガイド孔２０，２０をそれぞれ貫通し、さらにソケットガイド４０のガイドブッシュ４１，４１に嵌合する。
【００６４】
この状態を図８に示すが、テストヘッド１０４（つまり、ＩＣ試験装置１側）に固定されたソケット５０およびソケットガイド４０に対して、インサート１６およびプッシャ３０はある程度の位置誤差を有しているが、プッシャベース３４の左側のガイドピン３２がインサート１６のガイド孔２０の小径孔に嵌合することでプッシャ３０とインサート１６との位置合わせが行われ、その結果、プッシャベース３４に取り付けられたプッシャブロック３１は、Ｘ−Ｙ方向について適切な位置で被試験ＩＣを押し付けることができる。
【００６５】
また、インサート１６の左側のガイド孔２０の大径孔が、ソケットガイド４０の左側のガイドブッシュ４１に嵌合することで、インサート１６とソケットガイド４０との位置合わせが行われ、これにより被試験ＩＣとコンタクトピン５１とのＸ−Ｙ方向についての位置精度が高まることになる。
【００６６】
さらに、インサート１６のＩＣ収容部１９に保持された被試験ＩＣは、プッシャ３０によって押し付けられる際に、ソケット５０またはソケットガイド４０に設けられたデバイスガイド５２の壁部５２ａに呼び込まれて位置決め（姿勢修正）されるので、入出力端子とコンタクトピン５１とのＸ−Ｙ方向についての位置合わせが高精度で実現できることになる。
【００６７】
これに対して、Ｚ軸方向については、プッシャベース３４のストッパガイド３３とソケットガイド４０のストッパ面４２とが当接したときの被試験ＩＣに作用する荷重が問題となり、大き過ぎると被試験ＩＣの破損につながり、小さ過ぎるとテスト不能になる。したがって、図９に示すように、プッシャベース３４のストッパガイド３３とプッシャブロック３１とのＺ軸方向の距離Ｙ、コンタクトピン５１とソケットガイド４０のストッパ面４２とのＺ軸方向の距離Ｚを精度良く作り込む必要があるが、これにも限度があり、しかも被試験ＩＣ自体の厚さＸも大きく影響する。
【００６８】
しかしながら、本実施形態のＩＣ試験装置１は、プッシャのストロークを管理するのではなくプッシャブロック３１による荷重を管理することで被試験ＩＣに対する押圧力を均一化するものであり、これらの基準寸法Ｘ，Ｙ，Ｚに誤差ΔＸ、ΔＹ、ΔＺが生じた場合でも、プッシャブロック３１がスプリング３６からの作用により被試験ＩＣに対して弾性力を付与しながらこれらの誤差を吸収する。したがって、被試験ＩＣに過度の押圧力が作用したり、逆に押圧力不足になったりすることが防止できる。
【００６９】
これを代表的な実施例にて詳細に説明すると、図１０に示す弾性係数が２３０gf/mm 、長さ１６．５ｍｍのスプリング３６を用いた場合、端子数４６の被試験ＩＣの基準荷重を２５gf/1ballに設定するときは、同図の特性値からスプリング３６の基準長が１１．５ｍｍとなるようにシム３７の介装枚数を選択しながら装着する。ここで、上述した基準寸法Ｘ，Ｙ，Ｚに生じる誤差の積算量がゼロであれば、被試験ＩＣに作用する荷重は、（１６．５ｍｍ−１１．５ｍｍ）×２３０ｇｆ／ｍｍ÷４６ｐｉｎ＝２５で、設計通り２５gf/1ballとなるが、上記積算誤差が最大側で＋０．４ｍｍであったとすると、被試験ＩＣに作用する荷重は、（１６．５ｍｍ−１１．１ｍｍ）×２３０ｇｆ／ｍｍ÷４６ｐｉｎ＝２７gf/1ballとなる。逆に、積算誤差が最小側で−０．４ｍｍであったとすると、被試験ＩＣに作用する荷重は、（１６．５ｍｍ−１１．９ｍｍ）×２３０ｇｆ／ｍｍ÷４６ｐｉｎ＝２３gf/1ballとなる。これは、スプリング３６の荷重誤差を考慮しても２５±３gf/1ballであり、従来のストローク管理に比較すると格段に向上している。
【００７０】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【００７１】
【発明の効果】
以上述べたように本発明によれば、プッシャのストロークを管理するのではなく、プッシャによる荷重を管理するので、被試験ＩＣに対する押圧力が均一化され、被試験ＩＣに過度の押圧力が作用したり、逆に押圧力不足になったりすることが防止できる。
【００７２】
また、弾性手段の弾性力を可変とすることで、被試験ＩＣその他のテスト条件に応じて基準荷重（押圧力）が変動しても、これに柔軟に対応することができ、汎用性に富んだＩＣ試験装置を提供することができる。
【図面の簡単な説明】
【図１】本発明のＩＣ試験装置の実施形態を示す斜視図である。
【図２】図１のＩＣ試験装置における被試験ＩＣの取り廻し方法を示すトレイのフローチャートである。
【図３】図１のＩＣ試験装置のＩＣストッカの構造を示す斜視図である。
【図４】図１のＩＣ試験装置で用いられるカスタマトレイを示す斜視図である。
【図５】図１のＩＣ試験装置で用いられるテストトレイを示す一部分解斜視図である。
【図６】図１のテストヘッドにおけるプッシャ、インサート（テストトレイ）、ソケットガイドおよびコンタクトピン（コンタクト部）の構造を示す分解斜視図である。
【図７】図６の VII部を拡大した斜視図である。
【図８】図６の断面図である。
【図９】図６のプッシャ、ソケットガイドおよびコンタクトピンの位置関係を示す断面図である。
【図１０】スプリング長さと荷重との関係を示すグラフである。
【図１１】本発明の他の実施形態を示す分解斜視図である。
【図１２】本発明の他の実施形態を示す分解斜視図である。
【図１３】従来のＩＣ試験装置におけるストローク−荷重曲線である。
【符号の説明】
ＩＣ…被試験ＩＣ
１…ＩＣ試験装置
１００…チャンバ部
１０１…恒温槽
１０２…テストチャンバ
１０３…除熱槽
１０４…テストヘッド
３０…プッシャ
３１…プッシャブロック
３２…ガイドピン
３３…ストッパガイド
３４…プッシャベース
３５…リードプッシャベース
３６…スプリング（弾性手段）
３７…シム
４０…ソケットガイド（コンタクト部）
４１…ガイドブッシュ
４２…ストッパ面
５０…ソケット（コンタクト部）
５１…コンタクトピン
５１ａ…円錐状凹部
５２…デバイスガイド
５２ａ…壁部
１０５…装置基板
１０８…テストトレイ搬送装置
２００…ＩＣ格納部
２０１…試験前ＩＣストッカ
２０２…試験済ＩＣストッカ
２０３…トレイ支持枠
２０４…エレベータ
２０５…トレイ移送アーム
３００…ローダ部
３０４…Ｘ−Ｙ搬送装置
３０５…プリサイサ
３０６…窓部
４００…アンローダ部
４０４…Ｘ−Ｙ搬送装置
４０５…バッファ部
４０６…窓部
ＫＳＴ…カスタマトレイ
ＴＳＴ…テストトレイ
１６…インサート
Claims (3)
- 被試験ＩＣの入出力端子をテストヘッドのコンタクト部のコンタクトピンへ押し付けてテストを行うＩＣ試験装置において、
前記コンタクト部のコンタクトピンに対して接近離反移動可能に設けられたプッシャベースと、
前記プッシャベースに設けられ、前記コンタクト部の反対面から前記被試験ＩＣに接触してこれを押圧するプッシャブロックと、
弾性係数が異なる複数の中から前記被試験ＩＣに対する所定の基準荷重に応じて選択され、前記プッシャブロックに対して前記被試験ＩＣの押し付け方向に弾性力を付与する第１の弾性手段と、
前記第１の弾性手段の基本長を、当該第１の弾性手段の弾性係数と前記所定の基準荷重により求められる基本長に変更するシムと、
前記コンタクトピンに対して前記被試験ＩＣの押し付け方向に抗する弾性力を付与する第２の弾性手段と、
前記プッシャベースに設けられたストッパガイドと、
前記コンタクト部に設けられ、前記前記ストッパガイドが当接することで前記プッシャベースの接近限を規制するストッパ面と、を備えたことを特徴とするＩＣ試験装置。 - 前記被試験ＩＣは、トレイに搭載された状態で前記コンタクト部へ押し付けられることを特徴とする請求項１記載のＩＣ試験装置。
- 被試験ＩＣの入出力端子をテストヘッドのコンタクト部のコンタクトピンへ押し付けてテストを行うＩＣ試験装置において、
前記コンタクト部のコンタクトピンに対して接近離反移動可能に設けられ、前記コンタクト部の反対面から前記被試験ＩＣに接触してこれを押圧するプッシャと、
弾性係数が異なる複数の中から前記被試験ＩＣに対する所定の基準荷重に応じて選択され、前記プッシャに対して前記被試験ＩＣの押し付け方向に弾性力を付与する第１の弾性手段と、
前記第１の弾性手段の基本長を、当該第１の弾性手段の弾性係数と前記所定の基準荷重により求められる基本長に変更するシムと、
前記コンタクトピンに対して前記被試験ＩＣの押し付け方向に抗する弾性力を付与する第２の弾性手段と、
前記プッシャに設けられたストッパガイドと、
前記コンタクト部に設けられ、前記前記ストッパガイドが当接することで前記プッシャの接近限を規制するストッパ面と、を備えたことを特徴とするＩＣ試験装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17877998A JP4299383B2 (ja) | 1998-06-25 | 1998-06-25 | Ｉｃ試験装置 |
| TW088109982A TW429319B (en) | 1998-06-25 | 1999-06-15 | IC test apparatus |
| MYPI99002529A MY121425A (en) | 1998-06-25 | 1999-06-18 | Ic testing apparatus. |
| US09/337,275 US6304073B1 (en) | 1998-06-25 | 1999-06-22 | IC testing apparatus |
| SG9903102A SG108211A1 (en) | 1998-06-25 | 1999-06-22 | Ic testing apparatus |
| DE19928524A DE19928524B4 (de) | 1998-06-25 | 1999-06-22 | IC-Prüfgerät |
| CN99108832A CN1124492C (zh) | 1998-06-25 | 1999-06-25 | Ic试验装置 |
| KR1019990024302A KR100708629B1 (ko) | 1998-06-25 | 1999-06-25 | 집적회로 시험장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17877998A JP4299383B2 (ja) | 1998-06-25 | 1998-06-25 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000009798A JP2000009798A (ja) | 2000-01-14 |
| JP4299383B2 true JP4299383B2 (ja) | 2009-07-22 |
Family
ID=16054495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17877998A Expired - Fee Related JP4299383B2 (ja) | 1998-06-25 | 1998-06-25 | Ｉｃ試験装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6304073B1 (ja) |
| JP (1) | JP4299383B2 (ja) |
| KR (1) | KR100708629B1 (ja) |
| CN (1) | CN1124492C (ja) |
| DE (1) | DE19928524B4 (ja) |
| MY (1) | MY121425A (ja) |
| SG (1) | SG108211A1 (ja) |
| TW (1) | TW429319B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG98373A1 (en) * | 1998-11-25 | 2003-09-19 | Advantest Corp | Device testing apparatus |
| US20020074640A1 (en) * | 2000-12-20 | 2002-06-20 | Gamboa Rodolfo I. | Semiconductor test socket having pogo-pin contacts |
| US6897670B2 (en) | 2001-12-21 | 2005-05-24 | Texas Instruments Incorporated | Parallel integrated circuit test apparatus and test method |
| US6731127B2 (en) * | 2001-12-21 | 2004-05-04 | Texas Instruments Incorporated | Parallel integrated circuit test apparatus and test method |
| AU2002236231A1 (en) * | 2002-03-06 | 2003-09-16 | Advantest Corporation | Insert and electronic component handler comprising it |
| US6910898B2 (en) * | 2002-07-09 | 2005-06-28 | Yamaichi Electronics Co., Ltd. | Socket for semiconductor device |
| US7400161B2 (en) | 2002-07-30 | 2008-07-15 | Advantest Corporation | Electronic device test system |
| AU2002349395A1 (en) * | 2002-12-04 | 2004-06-23 | Advantest Corporation | Pressing member and electronic component handling device |
| WO2004095038A1 (ja) * | 2003-04-23 | 2004-11-04 | Advantest Corporation | 電子部品ハンドリング装置用インサート、トレイおよび電子部品ハンドリング装置 |
| US7030638B2 (en) * | 2003-07-24 | 2006-04-18 | Wells-Cti, Llc | Method and device with variable resilience springs for testing integrated circuit packages |
| JP4537400B2 (ja) * | 2004-07-23 | 2010-09-01 | 株式会社アドバンテスト | 電子部品ハンドリング装置の編成方法 |
| JP4068610B2 (ja) | 2004-10-01 | 2008-03-26 | 山一電機株式会社 | 半導体装置用キャリアユニットおよびそれを備える半導体装置用ソケット |
| US7528617B2 (en) * | 2006-03-07 | 2009-05-05 | Testmetrix, Inc. | Apparatus having a member to receive a tray(s) that holds semiconductor devices for testing |
| US7578046B2 (en) * | 2006-03-08 | 2009-08-25 | Seagate Technology Llc | Small form factor PCBA process carrier |
| US7965091B2 (en) * | 2007-04-30 | 2011-06-21 | Electro Scientific Industries, Inc. | Test plate for electronic handler |
| JP4928496B2 (ja) * | 2008-05-09 | 2012-05-09 | 株式会社アドバンテスト | プッシャブロック |
| KR20110093456A (ko) * | 2010-02-12 | 2011-08-18 | 삼성전자주식회사 | 반도체 패키지의 인서트 수납장치 |
| JP6069831B2 (ja) * | 2011-12-16 | 2017-02-01 | 富士電機株式会社 | 半導体試験装置 |
| KR101362546B1 (ko) * | 2012-06-30 | 2014-02-17 | 세메스 주식회사 | 인서트 조립체 및 이를 포함하는 전자 부품 수납 장치 |
| KR102037925B1 (ko) * | 2013-05-02 | 2019-10-29 | 세메스 주식회사 | 테스트 핸들러의 접속 장치 |
| US9285394B2 (en) * | 2014-01-09 | 2016-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Testing apparatus and method |
| JP6695858B2 (ja) * | 2015-03-31 | 2020-05-20 | ユニテクノ株式会社 | 半導体検査装置 |
| CN106950490B (zh) * | 2017-05-05 | 2019-05-10 | 福州派利德电子科技有限公司 | 下压式ic芯片检测机构 |
| CN110542802B (zh) * | 2018-05-28 | 2022-03-29 | 致茂电子股份有限公司 | 电子元件测试装置 |
| TWI653453B (zh) * | 2018-05-28 | 2019-03-11 | 致茂電子股份有限公司 | 電子元件測試裝置 |
| CN110967592B (zh) * | 2018-09-27 | 2022-05-13 | 湖南嘉业达电子有限公司 | 一种测量晶振元件dld的装置 |
| KR20200071357A (ko) * | 2018-12-11 | 2020-06-19 | (주)테크윙 | 전자부품 테스트용 핸들러 |
| TWI764340B (zh) * | 2020-10-23 | 2022-05-11 | 美商第一檢測有限公司 | 抵壓組件及晶片測試設備 |
| US11506559B2 (en) * | 2020-12-28 | 2022-11-22 | Metal Industries Research&Development Centre | Service life testing device for pressure sensor and testing method using same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4899107A (en) * | 1988-09-30 | 1990-02-06 | Micron Technology, Inc. | Discrete die burn-in for nonpackaged die |
| US5541525A (en) * | 1991-06-04 | 1996-07-30 | Micron Technology, Inc. | Carrier for testing an unpackaged semiconductor die |
| US5227717A (en) * | 1991-12-03 | 1993-07-13 | Sym-Tek Systems, Inc. | Contact assembly for automatic test handler |
| JP3225685B2 (ja) * | 1993-04-05 | 2001-11-05 | ソニー株式会社 | コンタクトユニット及びｉｃ半導体装置の機能テスト方法 |
| US5596282A (en) * | 1993-12-10 | 1997-01-21 | Texas Instruments Incorporated | Tester for integrated circuits |
| US5469074A (en) * | 1994-02-08 | 1995-11-21 | The Whitaker Corporation | Chip socket testing apparatus with adjustable contact force |
| JP2978720B2 (ja) * | 1994-09-09 | 1999-11-15 | 東京エレクトロン株式会社 | プローブ装置 |
| KR0122284Y1 (ko) * | 1995-04-13 | 1998-08-17 | 정문술 | 반도체 소자테스트용 금속트레이 유니트 |
| JPH08297150A (ja) * | 1995-04-25 | 1996-11-12 | I C T:Kk | Ｉｃソケットの検査装置 |
| JP2983163B2 (ja) * | 1995-12-27 | 1999-11-29 | 株式会社しなのエレクトロニクス | Ｉｃハンドラ |
| JPH09243704A (ja) * | 1996-03-04 | 1997-09-19 | Hitachi Ltd | 検査装置 |
| DE19626505A1 (de) * | 1996-07-02 | 1998-01-08 | Mci Computer Gmbh | Verfahren zur Handhabung von elektronischen Bauelementen in der Endmontage |
| US6069483A (en) * | 1997-12-16 | 2000-05-30 | Intel Corporation | Pickup chuck for multichip modules |
-
1998
- 1998-06-25 JP JP17877998A patent/JP4299383B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-15 TW TW088109982A patent/TW429319B/zh not_active IP Right Cessation
- 1999-06-18 MY MYPI99002529A patent/MY121425A/en unknown
- 1999-06-22 SG SG9903102A patent/SG108211A1/en unknown
- 1999-06-22 DE DE19928524A patent/DE19928524B4/de not_active Expired - Fee Related
- 1999-06-22 US US09/337,275 patent/US6304073B1/en not_active Expired - Fee Related
- 1999-06-25 KR KR1019990024302A patent/KR100708629B1/ko not_active IP Right Cessation
- 1999-06-25 CN CN99108832A patent/CN1124492C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000006481A (ko) | 2000-01-25 |
| MY121425A (en) | 2006-01-28 |
| CN1241725A (zh) | 2000-01-19 |
| JP2000009798A (ja) | 2000-01-14 |
| US6304073B1 (en) | 2001-10-16 |
| SG108211A1 (en) | 2005-01-28 |
| CN1124492C (zh) | 2003-10-15 |
| TW429319B (en) | 2001-04-11 |
| DE19928524A1 (de) | 1999-12-30 |
| DE19928524B4 (de) | 2007-08-16 |
| KR100708629B1 (ko) | 2007-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4299383B2 (ja) | Ｉｃ試験装置 | |
| JP3951436B2 (ja) | Ｉｃ試験装置 | |
| WO1997005495A1 (fr) | Testeur de dispositif a semi-conducteurs | |
| CN1146731C (zh) | 半导体器件测试装置 | |
| KR100722643B1 (ko) | 집적회로 시험장치 | |
| JP4018254B2 (ja) | 電子部品の試験方法 | |
| JP4222442B2 (ja) | 電子部品試験装置用インサート | |
| JP4279413B2 (ja) | 電子部品試験装置用インサート | |
| JP4041609B2 (ja) | 電子部品試験装置 | |
| US20080252317A1 (en) | Apparatus for testing system-in-package devices | |
| JP4570208B2 (ja) | 試験済み電子部品の分類制御方法 | |
| KR101104291B1 (ko) | 트레이 반송장치 및 이를 구비한 전자부품 시험장치 | |
| KR100747076B1 (ko) | 푸숴 및 이것을 갖춘 전자부품시험장치 | |
| JP3942734B2 (ja) | 電子部品試験装置 | |
| JP5314668B2 (ja) | 電子部品移載装置およびそれを備えた電子部品試験装置 | |
| JP3379077B2 (ja) | Ｉｃ試験装置 | |
| JP2001116800A (ja) | 電子部品試験装置 | |
| US20080252321A1 (en) | Apparatus for testing micro SD devices | |
| US7518356B2 (en) | Apparatus for testing system-in-package devices | |
| JP2000131384A (ja) | 電子部品試験装置用吸着装置 | |
| KR101075140B1 (ko) | 테스트 트레이 및 이를 구비한 전자부품 시험장치 | |
| JP2002207062A (ja) | 電子部品試験装置におけるソケットの電気特性相関取得方法、ハンドラ、ハンドラの制御方法および電子部品試験装置 | |
| WO2009104267A1 (ja) | 電子部品の移載方法およびそれを実行するための制御プログラム | |
| JP2002207065A (ja) | 部品保持装置 | |
| JP2001356144A (ja) | 電子部品試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |