JPH112657A - 複合ｉｃ試験装置 - Google Patents

複合ｉｃ試験装置

Info

Publication number
JPH112657A
JPH112657A JP9156925A JP15692597A JPH112657A JP H112657 A JPH112657 A JP H112657A JP 9156925 A JP9156925 A JP 9156925A JP 15692597 A JP15692597 A JP 15692597A JP H112657 A JPH112657 A JP H112657A
Authority
JP
Japan
Prior art keywords
test
tray
logic
head
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9156925A
Other languages
English (en)
Inventor
Hisao Hayama
久夫 葉山
Toshio Goto
敏雄 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP9156925A priority Critical patent/JPH112657A/ja
Priority to SG9801376A priority patent/SG79979A1/en
Priority to TW087109180A priority patent/TW376456B/zh
Priority to DE19826314A priority patent/DE19826314A1/de
Priority to KR1019980022136A priority patent/KR19990006956A/ko
Priority to CN98117522A priority patent/CN1218183A/zh
Publication of JPH112657A publication Critical patent/JPH112657A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips

Abstract

(57)【要約】 【課題】 メモリとロジック回路を混載したＩＣを同一
のテストトレイに搭載した状態のままメモリ部分のテス
トとロジック部分のテストを実行する複合ＩＣ試験装置
を提供する。 【解決手段】 この発明ではハンドラ内部では被試験Ｉ
Ｃを全てテストトレイに乗せ替え、テストトレイに搭載
した状態のままテストを行なう型式のＩＣ試験装置にお
いて、テストトレイの順路にメモリテスト用テストヘッ
ドと、ロジックテスト用テストヘッドとを並設し、これ
らメモリテスト用テストヘッドとロジックテスト用テス
トヘッドによりＩＣに内蔵したメモリ部分とロジック部
分とを同一テストトレイに搭載した状態のままテストで
きるように構成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はＩＣの中でも特に
メモリ部とロジック部とが混在したＩＣを試験する複合
ＩＣテストシステムに関する。
【０００２】
【従来の技術】従来よりＩＣの種類は主にメモリＩＣか
ロジックＩＣかに大別されている。メモリＩＣはメモリ
容量の増大にも係わらずピン数（端子の数）は高々数１
０ピン程度（２０〜４０ピン）程度に抑えられている。
これに対し、ロジックＩＣは端子数が多く、数１００ピ
ン（５００ピン程度）に及ぶものが多い。
【０００３】このようにメモリＩＣとロジックＩＣとで
はピン数が格段に異なることと、試験方法も全く異なる
ため、従来はメモリＩＣ用のメモリテストシステムとロ
ジックＩＣ用のロジックテストシステムとが別々に存在
し、メモリＩＣと、ロジックＩＣは全く異なるテストシ
ステム（特にハンドラの構造が異なる）で試験が行われ
ている。
【０００４】ところで最近の傾向としてロジックＩＣの
内部に比較的大容量のメモリを内蔵した複合ＩＣ（一般
にはシステムＬＳＩと呼ばれている）が製造されつつあ
る。このような複合ＩＣを試験するには、本来はロジッ
ク回路とメモリとを複合した形態で総合的なテストを実
施することが望ましいが、そのためにはテストに要する
テストパターンが膨大となり、実現は困難である。また
テストに要する時間も長くなるため高価なテストシステ
ムを長時間使用しなければならないため、テストに要す
るコストが高くなり過ぎる不都合がある。
【０００５】このため一般にはメモリ部分とロジック部
分を分離した形態で別々にテストできるようにピン（端
子）の引き出しが工夫され、メモリテストシステムによ
りメモリ部分をテストし、ロジックテストシステムによ
りロジック部分をテストする方法が採られる。ここで、
従来から使われているメモリＩＣ試験用のメモリテスト
システムとロジックＩＣ用のロジックテストシステムの
違いを更に詳しく説明する。メモリＩＣは上述したよう
にピン数が比較的少なく２０〜４０ピン程度であること
から、一度に多数のＩＣを試験する装置を構成できる。
つまり、被試験ＩＣをテスト装置に接触させる部分をテ
ストヘッドと称しているが、このテストヘッドに形成で
きるコンタクトの数には限度（５００〜６００個程度）
がある。
【０００６】このためメモリテストシステムでは被試験
ＩＣのピン数に応じて、例えばピン数が４０ピンのＩＣ
では一度に１６個のＩＣをテストし、２０ピンのＩＣで
は３２個のＩＣをテストし、１０ピンのＩＣでは６４個
のＩＣをテストするように、被試験ＩＣのピン数に応じ
てテストできるＩＣの数が決められる。更にメモリテス
トシステムで一度に多数のＩＣをテストする理由はメモ
リは容量が大きくなる一方であるため、テストに要する
時間が長くなる傾向にある。この点からも、一度に多数
のＩＣをテストすることによりテストに要する時間を短
縮し、テストに要するコストを低減している。
【０００７】一方、ロジックテストシステムではロジッ
クＩＣのピン数が数１００であるため、一度にテストで
きるＩＣの数に制限を受ける。このため、一般には一度
に１個乃至数個程度ずつテストする装置が実用されてい
る。図４乃至図１０を用いてメモリテストシステムに用
いられているハンドラの概略の構成を説明する。図４は
メモリテスト用ハンドラの略線的平面図を示す。図中１
００はテストヘッドを含むチャンバ部、２００はこれか
ら試験を行なう被試験ＩＣを格納し、また試験済のＩＣ
を分類して格納するＩＣ格納部、３００は被試験ＩＣを
チャンバ部１００に送り込むローダ部、４００はチャン
バ部１００で試験が行なわれた試験済のＩＣを分類して
取出すアンローダ部、ＴＳＴはローダ部３００で被試験
ＩＣが積み込まれてチャンバ部１００に送り込まれ、チ
ャンバ部１００でＩＣを試験し、試験済のＩＣをアンロ
ーダ部４００に運び出すＩＣ搬送用のテストトレイを示
す。
【０００８】チャンバ部１００はテストトレイＴＳＴに
積み込まれた被試験ＩＣに目的とする高温又は低温の温
度ストレスを与える恒温槽１０１と、この恒温槽１０１
で熱ストレスが与えられた状態にあるＩＣをテストヘッ
ドに接触させるテストチャンバ１０２と、テストチャン
バ１０２で試験されたＩＣから、与えられた熱ストレス
を除去する除熱槽１０３とによって構成される。つま
り、恒温槽１０１で高温を印加した場合は送風により冷
却し、室温に戻してアンローダ部４００に搬出する。ま
た恒温槽１０１で例えば−３０℃程度の低温を印加した
場合は温風乃至はヒータ等で加熱し、結露が生じない程
度の温度に戻してアンローダ部４００に搬出する。
【０００９】恒温槽１０１及び除熱槽１０３はテストチ
ャンバ１０２より上方に突出されて配置される。恒温槽
１０１と除熱槽１０３の上部間に図５に示すように基板
１０５が差し渡され、この基板１０５にテストトレイ搬
送手段１０８が装着され、このテストトレイ搬送手段１
０８によってテストトレイＴＳＴが、除熱槽１０３側か
ら恒温槽１０１に向って移送される。テストトレイＴＳ
Ｔはローダ部３００で被試験ＩＣを積込み、恒温槽１０
１に運び込まれる。恒温槽１０１には垂直搬送手段が装
着されており、この垂直搬送手段によって複数枚のテス
トトレイＴＳＴが支持されてテストチャンバ１０２が空
くまで待機する。この待機中に被試験ＩＣに高温又は低
温の温度ストレスを印加する。テストチャンバ１０２に
はその中央にテストヘッド１０４が配置され、テストヘ
ッド１０４の上にテストトレイＴＳＴが運ばれて被試験
ＩＣをテストヘッド１０４に電気的に接触させ試験を行
なう。試験が終了したテストトレイＴＳＴは除熱槽１０
３で除熱し、ＩＣの温度を室温に戻し、アンローダ部４
００に排出する。
【００１０】ＩＣ格納部２００には被試験ＩＣを格納す
る被試験ＩＣストッカ２０１と、試験の結果に応じて分
類されたＩＣを格納する試験済ＩＣストッカ２０２とが
設けられる。被試験ＩＣストッカ２０１には被試験ＩＣ
を格納した汎用トレイＫＳＴが積層されて保持される。
この汎用トレイＫＳＴがローダ部３００に運ばれ、ロー
ダ部３００に運ばれた汎用トレイＫＳＴからローダ部３
００に停止しているテストトレイＴＳＴに被試験ＩＣを
積み替える。汎用トレイＫＳＴからテストトレイＴＳＴ
にＩＣを運び込むＩＣ搬送手段としては図５に示すよう
に、基板１０５の上部に架設した２本のレール３０１
と、この２本のレール３０１によってテストトレイＴＳ
Ｔと汎用トレイＫＳＴとの間を往復（この方向をＹ方向
とする）することができる可動アーム３０２と、この可
動アーム３０２によって支持され、可動アーム３０２に
沿ってＸ方向に移動できる可動ヘッド３０３とによって
構成されるＸ−Ｙ搬送手段３０４を用いることができ
る。可動ヘッド３０３には下向に吸着ヘッドが装着さ
れ、この吸着ヘッドが空気を吸引しながら移動し、汎用
トレイＫＳＴからＩＣを吸着し、そのＩＣをテストトレ
イＴＳＴに搬送する。吸着ヘッドは可動ヘッド３０３に
対して例えば８本程度装着され、一度に８個のＩＣをテ
ストトレイＴＳＴに搬送する。
【００１１】図６にテストトレイＴＳＴの構造を示す。
テストトレイＴＳＴは方形フレーム１２に複数のさん１
３が平行かつ等間隔に形成され、これらさん１３の両
側、またさん１３と対向するフレーム１２の辺１２ａに
それぞれ複数の取付け片１４が等間隔に突出形成され、
これらさん１３の間、またはさん１３及び辺１２ａの間
と、２つの取付け片１４とによりキャリア収納部１５が
配列構成されている。各キャリア収納部１５にそれぞれ
１個のＩＣキャリア１６が収納され、２つの取付け片１
４にファスナ１７によりフローティング状態で取付けら
れる。ＩＣキャリア１６は１つのテストトレイＴＳＴに
１６×４個程度取付けられる。
【００１２】ＩＣキャリア１６の外形は同一形状、同一
寸法をしており、ＩＣキャリア１６にＩＣ素子が収納さ
れる。ＩＣ収納部１９は、収容するＩＣの形状に応じて
決められる。ＩＣ収容部１９はこの例では方形凹部とさ
れている。ＩＣキャリア１６の両端部にはそれぞれ取付
け片１４への取付け用穴２１と、位置決用ピン挿入用穴
２２とが形成されている。
【００１３】四方に端子が導出されたＩＣの場合、ＩＣ
収納部１９の底面には図７に示すように四方に窓２３が
形成され、この窓２３を通じてＩＣの端子１８がＩＣキ
ャリア１６の底面から裏側に露出されその露出された端
子１８がテストヘッド１０４に植設されたＩＣソケット
のコンタクト２４に接触し、テストが行なわれる。ＩＣ
をコンタクト２４に圧接させるためにテストヘッド１０
４の上部にはＩＣを下向に抑え付ける圧接子２０が設け
られ、この圧接子２０が各ＩＣキャリア１６に収納され
ているＩＣを上方から抑え付け、テストヘッド１０４に
接触させる。
【００１４】テストヘッドに一度に接続されるＩＣの数
は例えば図９に示すように４行１６列に配列されたＩＣ
を４列おきに４列（斜線部分）を１度に試験を行なう。
つまり１回目は１，５，９，１３列に配置された１６個
のＩＣを試験し、２回目はテストトレイＴＳＴを１列分
移動させて２，６，１０，１４列に配置されたＩＣを試
験し、これを４回繰返して全てのＩＣを試験する。試験
の結果は各ＩＣに割当たシリアル番号（ロット内のシリ
アル番号）、テストトレイＴＳＴに付された識別番号、
テストトレイＴＳＴのＩＣ収納部に割当た番号で決まる
アドレスに試験結果を記憶する。
【００１５】アンローダ部４００にはローダ部３００に
設けられたＸ−Ｙ搬送手段３０４と同一構造の搬送手段
４０４が設けられ、このＸ−Ｙ搬送手段４０４によって
アンローダ部４００に運び出されたテストトレイＴＳＴ
から試験済のＩＣを汎用トレイＫＳＴに積み替える。図
４及び図５に示す例では試験済ＩＣストッカ２０２に８
個のストッカＫＳＴ−１，ＫＳＴ−２，…，ＫＳＴ−８
を設け、試験結果に応じて最大８つの分類に仕分けして
格納できるように構成した場合を示す。つまり、良品と
不良品の別の外に、良品の中でも動作速度が高速のも
の、中速のもの、低速のもの、或は不良の中でも再試験
が必要なもの等に仕分けされる。仕分け可能なカテゴリ
ーの最大が８種類としても、アンローダ部４００には４
枚の汎用トレイしか配置することができない。このた
め、この例ではアンローダ部４００に配置された汎用ト
レイＫＳＴに割当られたカテゴリー以外のカテゴリーに
分類されるＩＣが発生した場合は、アンローダ部４００
から１枚の汎用トレイＫＳＴをＩＣ格納部２００に戻
し、これに代えて新たに発生したカテゴリーのＩＣを格
納すべき汎用トレイＫＳＴをアンローダ部４００に転送
し、そのＩＣを格納する。
【００１６】被試験ＩＣストッカ２０１及び試験済ＩＣ
ストッカ２０２は図１０に示すように枠状のトレイ支持
枠２０３と、このトレイ支持枠２０３の下部から侵入し
て上部に向って昇降可能とするエレベータ２０４とを具
備して構成される。トレイ支持枠２０３には汎用トレイ
ＫＳＴが複数積み重ねられて支持され、この積み重ねら
れた汎用トレイＫＳＴがエレベータ２０４で上下に移動
される。
【００１７】被試験ＩＣストッカ２０１及び試験済ＩＣ
ストッカ２０２の上部には基板１０５との間において被
試験ＩＣストッカ２０１と試験済ＩＣストッカ２０２
（図５）の配列方向の全範囲にわたって移動するトレイ
搬送手段２０５が設けられる。トレイ搬送手段２０５に
は下向に汎用トレイを把持する把持具を装備する。被試
験ＩＣストッカ２０１の上部にトレイ搬送手段２０５を
移動させ、その状態でエレベータ２０４を駆動させ、積
み重ねた汎用トレイＫＳＴを上昇させる。上昇して来る
汎用トレイＫＳＴの最上段のトレイを把持具で把持す
る。トレイ搬送手段２０５に被試験ＩＣを格納している
汎用トレイＫＳＴを引き渡すと、エレベータ２０４は下
降し、元の位置に戻る。これと共に、トレイ搬送手段２
０５は水平方向に移動し、ローダ部３００の位置に運ば
れる。この位置でトレイ搬送手段２０５は把持具から汎
用トレイを外し、わずか下にあるトレイ受（特に図示し
ない）に汎用トレイＫＳＴを一旦預ける。トレイ受けに
汎用トレイＫＳＴを預けたトレイ搬送手段２０５はロー
ダ部３００以外の位置に移動する。この状態で汎用トレ
イＫＳＴが搭載されている部分の下側からエレベータ２
０４が上昇し、被試験ＩＣを搭載している汎用トレイＫ
ＳＴを上方に上昇させ基板１０５に形成した窓１０６に
汎用トレイＫＳＴが臨むように支持させる。つまり、窓
１０６の下面周辺には汎用トレイＫＳＴを把持する把持
手段（特に図示しない）が設けられ、この把持手段に被
試験ＩＣを格納した汎用トレイＫＳＴが把持される。
【００１８】アンローダ部４００の窓１０６には空の汎
用トレイが保持され、この空の汎用トレイＫＳＴに、各
汎用トレイに割当たカテゴリーに従って試験済ＩＣを分
類して格納する。窓１０６の部分に保持された汎用トレ
イが満杯になると、その汎用トレイＫＳＴはエレベータ
２０４に抑えられ、エレベータ２０４に支持された状態
で把持手段が解除されて窓１０６の位置からエレベータ
２０４によって降され、トレイ搬送手段２０５によって
自己に割当られたカテゴリーのトレイ格納位置に収納さ
れる。尚、図に示す２０６は空トレイストッカを示す。
この空トレイストッカ２０６から空の汎用トレイがアン
ローダ部４００の各窓１０６の位置に配置され、試験済
ＩＣの格納に供せられる。
【００１９】図１１にロジックテストシステムを構成す
るロジックテスト用ハンドラの概略の構成を示す。図１
１１はロジックテストシステムを構成するロジックテス
ト用ハンドラ、１１２はこのハンドラ１１１に装着され
たロジックテスト用テストヘッド、１１３はロジックテ
スト用テスタ本体を示す。このメモリテスト用テスタ本
体１１３はロジックテスト用テストヘッド１１２にケー
ブル１１４によって電気的に接続され、ロジックテスト
用テストヘッド１１２のコンタクト部分に装着した被試
験ＩＣ１１５をテストする。
【００２０】被試験ＩＣ１１５はロジックテスト用ハン
ドラ１１１に対して供給側トレイ１１６に格納されて供
給される。供給側トレイ１１６からロジックテスト用テ
ストヘッド４１２には例えば真空吸着ヘッドを装備した
ロジックテスト用Ｘ−Ｙ搬送装置１３０によって搬送さ
れる。ロジックテスト用Ｘ−Ｙ搬送装置１３０は例えば
トレイ装置側とロジックテスト用テストヘッド１１２の
装着位置との間に敷設されたレール１３１と、このレー
ル１３１に差し渡されてレール１３１に沿ってＸ方向に
移動するアーム１３２と、このアーム１３２に支持さ
れ、アーム１３２に沿ってＹ方向に移動する移動ヘッド
１３３と、この移動ヘッド１３３に下向きに吊り下げら
れた姿勢で搭載され、エアシリンダ等で下向きに移動し
てＩＣ１１５を空気の吸引力によって吸着して吊り上げ
る真空吸着ヘッド１３４とによって構成される。図に示
す例では移動ヘッド１３３に１個の真空吸着ヘッド１３
４を装着し、一度に１個のＩＣを吸着して搬送するよう
に構成した場合を示す。
【００２１】テストが終わったＩＣ１５は同様にロジッ
クテスト用Ｘ−Ｙ搬送装置１３０の真空吸着ヘッド１３
４に吸着されて排出側トレイ１１７に戻される。排出側
トレイ１１７の各格納位置ごとに記憶器が設けられ、格
納したＩＣの良否の判定結果を記憶する。ここで、メモ
リ部分とロジック部分を含むＩＣをテストする場合、テ
ストの順序をメモリ部分テストの後にロジック部分をテ
ストするものとした場合、メモリ部分のテストで良品と
判定されたＩＣのみをロジックテストを実施する。従っ
てロジックテスト用ハンドラ１１１の供給側トレイ１１
６に搭載されて供給されるＩＣは、メモリテストで良品
と判定されて、更に動作速度が例えば高速、中速、低速
に属するものとして仕分けされた同一品質のＩＣが揃え
られて供給される。メモリテストシステムからロジック
テストシステムにＩＣを移す際に、例えばオペレータが
メモリテストシステムのテスト結果を例えばフロッピー
等の記憶媒体を利用してロジックテストシステムに伝達
し、供給側トレイ１１６上のＩＣの品質（メモリテスト
の結果）がロジックテストシステムに知らされ、このメ
モリテストの結果とロジックテストの結果が最終的な良
否判定結果として記憶される。
【００２２】
【発明が解決しようとする課題】上述したようにメモリ
テストシステムとロジックテストシステムは全く異なる
構造のハンドラによって構成されているため、メモリと
ロジック回路を内蔵した複合ＩＣをテストする場合は図
４乃至図１０で説明したメモリテスト用ハンドラと、図
１１で説明したロジックテスト用ハンドラを別々に動作
させ、これらのハンドラの間はオペレータがＩＣを運び
ＩＣを受け渡さなければならない。
【００２３】このため手間が掛ることと、一方のテスト
システムで排出されたトレイの排出順序でテスト結果を
記憶しているにも係わらず、人手を介することによりそ
の順序を入れ替えてしまう等によって後続のテストシス
テムに伝達される検査結果に誤まりが発生し、間違った
仕分を行なってしまう不都合が起きるおそれもある。こ
の発明の目的はメモリテストとロジックテストを連続し
て自動的にテストすることができ、従って人手を掛ける
ことがなく、またテスト結果が誤まって伝達されるよう
な不都合が起きるおそれがない複合ＩＣ試験装置を提供
しようとするものである。
【００２４】
【課題を解決するための手段】この発明では図４乃至図
１０で説明したようにテストトレイにＩＣを搭載したま
まの状態でＩＣをテストヘッドでテストする構成のＩＣ
試験装置において、テストトレイの順路内にメモリテス
ト用テストヘッドと、ロジックテスト用テストヘッドと
を設け、各テストヘッドによりテストトレイに搭載した
被試験ＩＣのメモリ部分とロジック部分を同一のテスト
トレイに搭載した状態のままテストする構成とした複合
ＩＣ試験装置を提供するものである。
【００２５】この発明の構成によれば、同一テストトレ
イに搭載した状態のまま、メモリテストとロジックテス
トを行なうから被試験ＩＣをトレイ相互間で積み替える
作業を必要としない。また人手を介することなくメモリ
テストとロジックテストとを連続して実行できる。従っ
てテストを短時間に済ませることができることの他に、
人手を介してテストシステム間にＩＣを移し替える作業
を行なわないから、一方のテストシステムのテスト結果
が他方のテストシステムに誤まって伝達されるような事
故が起きるおそれはない。よって信頼性の高い複合テス
トシステムを構築することができる利点が得られる。
【００２６】
【発明の実施の形態】図１にこの発明による複合ＩＣ試
験装置の一実施例を示す。図４と対応する部分には同一
符号を付して示す。この発明ではテスト装置内では専用
のテストトレイＴＳＴが所定の順路に従って循環し、テ
ストトレイＴＳＴに搭載されている被試験ＩＣを、テス
トトレイに搭載されている状態のままテストヘッドでテ
ストする構造とされたＩＣ試験装置において、テストト
レイの順路内にメモリテスト用テストヘッド１０４Ａ
と、ロジックテスト用テストヘッド１０４Ｂとを設け、
これらのテストヘッド１０４Ａと１０４Ｂによって被試
験ＩＣのメモリ部分とロジック部分を同一のテストトレ
イＴＳＴに搭載されている状態のままテストするように
構成したものである。
【００２７】メモリテスト用テストヘッド１０４Ａでは
例えば図９で説明したように４行１６列に配列されたＩ
Ｃを４列おきに４列（図９に示した斜線を付した部分）
を１度にテストを行なう。つまり１回目は１，５，９，
１３列に配置された１６個のＩＣを試験し、２回目はテ
ストトレイＴＳＴを１列分移動させて２，６，１０，１
４列に配置されたＩＣをテストし、これを４回繰返して
全てのＩＣをテストする。テストの結果はテストトレイ
ＴＳＴに付された識別番号とテストトレイＴＳＴ内の各
ＩＣ搭載位置に付した番号により決まる記憶器のアドレ
スに記憶されるる。この記憶内容はメモリ部の良、不良
の外に例えば動作速度の高速、中速、低速の各品質等が
合わせて記憶される。
【００２８】メモリテスト用テストヘッド１０４Ａでテ
ストが終わったテストトレイＴＳＴはロジックテスト用
テストヘッド１０４Ｂの位置に送られる。ロジックテス
ト用テストヘッド１０４Ｂの位置にはテストトレイＴＳ
ＴをＸ−Ｙ方向（２軸方向）に所定のピッチずつ移動さ
せるＸ−Ｙ移動台１４０（図２及び図３参照）を設け
る。
【００２９】Ｘ−Ｙ移動台１４０は例えばテストトレイ
ＴＳＴの搬送方向Ｘに平行して配置したスクリューシャ
フト１４１及びガイドシャフト１４２と、このスクリュ
ーシャフト１４１に係合させたボールネジ１４３及びガ
イドシャフト１４２にスライド自在に係合したスライダ
１４４と、これらボールネジ１４３とスライダ１４４に
差し渡したＹ軸レール１４５と、Ｙ軸レール１４５に沿
って配置したＹ軸駆動用のスクリューシャフト１４６及
びガイドシャフト１４７（図２）と、スクリューシフト
１４６に係合したボールネジ１４８及びガイドシャフト
１４７にスライド自在に係合したスライダ１４９と、こ
れらボールネジ１４８及びスライダ１４９に装着したＺ
軸駆動手段１５０と、Ｚ軸駆動手段１５０によってＺ軸
方向（上下方向）に移動自在に支持され、テストトレイ
ＴＳＴをＺ軸方向及びＸ−Ｙ方向に移動させる支持枠１
５１とによって構成することができる。
【００３０】Ｚ軸駆動手段１５０としては図の例ではエ
アシリンダを用いた場合を示す。つまりエアシリンダを
下向に装着し、エアシリンダの可動ロッドに支持枠１５
１を取付け、支持枠１５１をＺ軸方向に移動させるよう
に構成した場合を示す。メモリ部分のテストが終わった
テストトレイＴＳＴはローラ１５２によって構成される
搬送手段によってＸ方向に送られ、支持枠１５１の上に
送り込まれる。このとき支持枠１５１は図２に示すよう
にＺ軸駆動手段１５０の可動ストロークの下限位置に支
持されている。テストトレイＴＳＴが支持枠１５１の上
に送り込まれると、Ｚ軸駆動手段１５０は支持枠１５１
及びテストトレイＴＳＴを上昇させ、テストトレイＴＳ
Ｔをロジックテスト用テストヘッド１０４Ｂの上に運び
込む。
【００３１】ロジックテスト用テストヘッド１０４Ｂに
はこの例では２個のテスト用ソケット１５３を配置した
場合を示す。この２個のテスト用ソケット１５３にテス
トトレイＴＳＴに搭載しているＩＣを順次２個ずつ接触
させロジック部分のテストを行なう。ロジック部分のテ
ストはメモリ部分のテストで良と判定されたＩＣだけに
ついて実施し、不良のＩＣについてはロジックテストを
省略する。これによってテスト時間を短縮しテストの効
率を向上させる。
【００３２】尚、図２に示す１５４はスクリューシャフ
ト１４１を駆動するＸ軸駆動パルスモータ、１５５はス
クリューシャフト１４６を駆動するＹ軸駆動パルスモー
タを示す。これらのパルスモータ１５４と１５５を適宜
駆動することによりテストヘッドＴＳＴをＸ−Ｙ方向に
移動させ、ロジックテスト用テストヘッド１０４Ｂに設
けたテスト用ソケット１５３にテストトレイＴＳＴに搭
載した各ＩＣを順次２個ずつ接触させる。
【００３３】ロジック部分のテストが終了したテストト
レイＴＳＴは図１に示す除熱槽１０３に送られ、除熱槽
１０３でＩＣに与えられた熱ストレスを除去してアンロ
ーダ部４００に送り出され、アンローダ部４００で汎用
トレイＫＳＴに品質別に仕分けされて積み替えられる。
このとき汎用トレイＫＳＴは図１の例では４個設けら
れ、良品と不良品の別々、良品の中でもメモリ部分のテ
スト結果に従ってメモリ部分の動作速度が高速、中速、
低速の別に仕分けされる。分類が異なるＩＣが検出され
た場合は汎用トレイＫＳＴを入れ替え、新分類のＩＣを
その新らたに入れ替えた汎用トレイに格納する。
【００３４】
【発明の効果】以上説明したように、この発明によれば
ローダ部３００でテストトレイＴＳＴにＩＣを積み込ん
でしまえばそのテストトレイＴＳＴに搭載したままメモ
リテストとロジックテストとを実行するから、メモリテ
ストとロジックテストの間でＩＣを積み替える作業を必
要としない。従って短時間にメモリテストとロジックテ
ストとを実行できる利点が得られる。また人手が全く介
在しなくて済むから仕分けの順序に従ってテスト結果を
記憶したテストトレイの配列を入れ替えてしまうような
事故が起きるおそれもなく信頼性の高い複合ＩＣ試験装
置を構成することができる。
【００３５】尚、上述ではテストトレイＴＳＴを立体的
に循環させる構造のハンドラにこの発明を適用した場合
を説明したが、図１１に示したようにテストトレイＴＳ
Ｔを平面上で循環させる形式のハンドラにもこの発明を
適用できることは容易に理解できよう。
【図面の簡単な説明】
【図１】この発明の一実施例を説明するための略線的平
面図。
【図２】図１に示した実施例の要部の構成を説明するた
めの側面図。
【図３】図２の平面図。
【図４】従来のメモリテストシステムに用いられている
ハンドラの構造を説明するための略線的平面図。
【図５】図４に示したハンドラの構造を説明するための
斜視図。
【図６】図４に示したテストトレイの具体的構造を説明
するための分解斜視図。
【図７】図６に示したテストトレイに用いられるＩＣキ
ャリアの構造を説明するための平面図。
【図８】図７に示したＡ−Ａ線上の断面図。
【図９】図６に示したテストトレイに搭載したＩＣのテ
スト順序を説明するための平面図。
【図１０】図５に示した汎用トレイストッカの構造を説
明するための斜視図。
【図１１】従来のロジックテストシステムを説明するた
めの平面図。
【符号の説明】
ＴＳＴ テストトレイ ＫＳＴ 汎用トレイ １００ チャンバ部 １０１ 恒温槽 １０２ テストチャンバ １０３ 除熱槽 １０４Ａ メモリテスト用テストヘッド １０４Ｂ ロジックテスト用テストヘッド １４０ Ｘ−Ｙ移動台

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 テストトレイを所定の順路に従って循環
    させ、順路の途中に設けられたテストヘッドにおいて、
    上記テストトレイに搭載した状態にある被試験ＩＣをテ
    ストトレイに搭載した状態のままテストし、そのテスト
    結果をテストトレイに付した識別番号と、テストトレイ
    内の各ＩＣ搭載位置に付したアドレスに従って管理する
    構成としたＩＣ試験装置において、 上記テストトレイの順路にメモリテスト用テストヘッド
    と、ロジックテスト用テストヘッドを設け、各テストヘ
    ッドにより、上記テストトレイに搭載した被試験ＩＣの
    メモリ部分とロジック部分とを同一のテストトレイに搭
    載した状態のままテストする構成としたことを特徴とす
    る複合ＩＣ試験装置。
  2. 【請求項２】 請求項１記載の複合ＩＣ試験装置におい
    て、上記ロジックテスト用テストヘッドの位置に上記テ
    ストトレイをＸ−Ｙ方向に所定ピッチずつ移動させるＸ
    −Ｙ移動台を設け、このＸ−Ｙ移動台によって上記テス
    トトレイに搭載した被試験ＩＣをロジックテスト用テス
    トヘッドのＩＣテスト用ソケットに順次接触させる構成
    としたことを特徴とするＩＣ試験装置。
JP9156925A 1997-06-13 1997-06-13 複合ｉｃ試験装置 Withdrawn JPH112657A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9156925A JPH112657A (ja) 1997-06-13 1997-06-13 複合ｉｃ試験装置
SG9801376A SG79979A1 (en) 1997-06-13 1998-06-09 Semiconductor integrated circuit testing apparatus
TW087109180A TW376456B (en) 1997-06-13 1998-06-09 Semiconductor IC tester
DE19826314A DE19826314A1 (de) 1997-06-13 1998-06-12 Halbleiterbauelement-Testgerät
KR1019980022136A KR19990006956A (ko) 1997-06-13 1998-06-13 반도체 집적회로 시험장치
CN98117522A CN1218183A (zh) 1997-06-13 1998-06-13 半导体集成电路测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9156925A JPH112657A (ja) 1997-06-13 1997-06-13 複合ｉｃ試験装置

Publications (1)

Publication Number Publication Date
JPH112657A true JPH112657A (ja) 1999-01-06

Family

ID=15638376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9156925A Withdrawn JPH112657A (ja) 1997-06-13 1997-06-13 複合ｉｃ試験装置

Country Status (6)

Country Link
JP (1) JPH112657A (ja)
KR (1) KR19990006956A (ja)
CN (1) CN1218183A (ja)
DE (1) DE19826314A1 (ja)
SG (1) SG79979A1 (ja)
TW (1) TW376456B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214426A (ja) * 2006-02-10 2007-08-23 Yamaha Motor Co Ltd 表面実装機

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490564B (en) * 1999-02-01 2002-06-11 Mirae Corp A carrier handling apparatus for module IC handler, and method thereof
DE19916346C2 (de) * 1999-04-12 2003-12-18 Helmuth Heigl Vorrichtung zum Zuführen elektronischer Bauteile
DE19921246C2 (de) * 1999-05-07 2003-06-12 Infineon Technologies Ag Anlage zur Fertigung von Halbleiterprodukten
DE19922936B4 (de) * 1999-05-19 2004-04-29 Infineon Technologies Ag Anlage zur Bearbeitung von Wafern
DE10060438B4 (de) * 2000-12-05 2004-09-09 Infineon Technologies Ag Testanordnung zum parallelen Test einer Mehrzahl von integrierten Schaltkreisen und Testverfahren
AU2003242260A1 (en) * 2003-06-06 2005-01-04 Advantest Corporation Transport device, electronic component handling device, and transporting method for electronic component handling device
CN1328590C (zh) * 2003-07-01 2007-07-25 台北歆科科技有限公司 万用型半导体检测机的测试机构
KR101106972B1 (ko) * 2006-10-27 2012-01-20 가부시키가이샤 아드반테스트 전자부품 시험장치
CN101290330B (zh) * 2007-04-16 2010-06-23 普诚科技股份有限公司 电路测试装置
CN101452010B (zh) * 2007-11-30 2011-12-14 上海华虹Nec电子有限公司 用于芯片测试的探针卡的测试方法
CN102636739B (zh) * 2012-03-20 2014-08-13 杭州长川科技有限公司 集成电路测试多工位定位装置
CN103616611B (zh) * 2013-11-07 2016-08-17 珠海市运泰利自动化设备有限公司 一种循环测试设备
CN109085444B (zh) * 2018-08-08 2020-11-03 广东电网有限责任公司广州供电局 转接箱及其避雷器检测装置
CN110723523B (zh) * 2019-10-23 2021-10-22 珠海格力智能装备有限公司 收板机的控制方法、装置及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0359899A (ja) * 1989-07-27 1991-03-14 Nec Corp 半導体メモリ
US5420520A (en) * 1993-06-11 1995-05-30 International Business Machines Corporation Method and apparatus for testing of integrated circuit chips
JPH10340937A (ja) * 1997-06-10 1998-12-22 Advantest Corp 複合ｉｃテストシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214426A (ja) * 2006-02-10 2007-08-23 Yamaha Motor Co Ltd 表面実装機
JP4694983B2 (ja) * 2006-02-10 2011-06-08 ヤマハ発動機株式会社 表面実装機

Also Published As

Publication number Publication date
DE19826314A1 (de) 1998-12-24
SG79979A1 (en) 2001-04-17
CN1218183A (zh) 1999-06-02
KR19990006956A (ko) 1999-01-25
TW376456B (en) 1999-12-11

Similar Documents

Publication Publication Date Title
JP3591679B2 (ja) Ｉｃ用トレイ取出装置及びｉｃ用トレイ収納装置
JP3412114B2 (ja) Ｉｃ試験装置
JPH11231020A (ja) Ｉｃ試験システム
US6137303A (en) Integrated testing method and apparatus for semiconductor test operations processing
KR101042655B1 (ko) 전자부품 이송방법 및 전자부품 핸들링 장치
JP3951436B2 (ja) Ｉｃ試験装置
JPH112657A (ja) 複合ｉｃ試験装置
JPH11297791A (ja) トレイ移送アーム及びこれを用いたトレイの移載装置、ｉｃ試験装置並びにトレイの取り廻し方法
JP4222442B2 (ja) 電子部品試験装置用インサート
JP2007024907A (ja) Ｉｃ試験システム
JP3376784B2 (ja) Ｉｃ試験装置
KR101104291B1 (ko) 트레이 반송장치 및 이를 구비한 전자부품 시험장치
US20010052767A1 (en) Sorting control method of tested electric device
JPWO2008142752A1 (ja) トレイ格納装置及び電子部品試験装置
JP2940858B2 (ja) Ｉｃ試験装置
JP3379077B2 (ja) Ｉｃ試験装置
CN114093793A (zh) 芯片自动测试装置及方法
KR100295703B1 (ko) 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템
TWI490970B (zh) A pallet handling device, and an electronic component testing device provided with the device
KR101214808B1 (ko) 전자부품 이송과 적재장치 및 이를 구비한 전자부품 시험장치
JP3494642B2 (ja) Ｉｃ試験装置
JP2000131384A (ja) 電子部品試験装置用吸着装置
KR19990088452A (ko) 집적회로시험장치
JP2001235512A (ja) 電子部品試験装置
JP2799978B2 (ja) Ｉｃ試験装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907