DE19750173C2 - IC-Testvorrichtung - Google Patents

IC-Testvorrichtung

Info

Publication number
DE19750173C2
DE19750173C2 DE19750173A DE19750173A DE19750173C2 DE 19750173 C2 DE19750173 C2 DE 19750173C2 DE 19750173 A DE19750173 A DE 19750173A DE 19750173 A DE19750173 A DE 19750173A DE 19750173 C2 DE19750173 C2 DE 19750173C2
Authority
DE
Germany
Prior art keywords
test
sockets
handler
ics
automatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19750173A
Other languages
English (en)
Other versions
DE19750173A1 (de
Inventor
Takeshi Onishi
Minoru Yatsuda
Katsuhiko Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19750173A1 publication Critical patent/DE19750173A1/de
Application granted granted Critical
Publication of DE19750173C2 publication Critical patent/DE19750173C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G08SIGNALLING
    • G08BSIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B21/00Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
    • G08B21/18Status alarms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/38Starting, stopping or resetting the counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine IC-Testvorrichtung, das heißt eine Testvorrich­ tung zum Testen von integrierten Schaltungen (ICs) zur Aufdeckung möglicher Fehler, und insbesondere auf eine IC-Testvorrichtung, die in der Lage ist, gleichzeitig mehrere ICs zu testen.
Die Druckschrift DE 196 80 786 T1 offenbart eine IC-Testvorrichtung, die nachstehend beschrieben wird. Unter Bezugnahme auf die Fig. 5 bis 9 soll insbesondere der allgemeine Aufbau eines sogenannten Handlers beschrieben werden, der in der IC-Testvorrichtung automatisch ICs transportiert, damit eine Anzahl von ICs gleichzeitig getestet werden kann. Fig. 5 ist eine schematische Draufsicht, die den Handler in der Form von Funktionsblöcken darstellt. Mit der Bezugszahl 100 ist eine Kammeranordnung bezeichnet, in der sich ein Testkopf 104 befindet. Die Bezugszahl 200 bezeichnet eine IC-Lageranordnung zur Lagerung von noch nicht getesteten ICs und zur Lagerung von bereits getesteten ICs entsprechend deren Testergebnissen. 300 bezeichnet eine Beschickungsanordnung zur Beschickung der Kammeranordnung 100 mit noch nicht getesteten ICs, während 400 eine Entnahmeanordnung zur Entnahme getesteter ICs aus der Kammeranordnung 100 bezeichnet, wobei die getesteten ICs bei der Entnahme nach Maßgabe ihrer Testergebnisse sortiert werden. Mit TST sind Testschalen oder Testtabletts bezeichnet. Die noch nicht getesteten ICs werden in der Beschickungsanordnung 300 auf die Testtabletts TST geladen und in die Kammeranordnung 100 gebracht. Nach Durchführung des Tests werden sie aus der Kammeranordnung entnommen und in die Entnahmeanordnung 400 gebracht.
Die Kammeranordnung 100 umfaßt eine Konstanttemperaturkammer 101, in der die ICs auf den Testtabletts TST einer beabsichtigten thermischen Beanspruchung bei hoher oder niedriger Temperatur ausgesetzt werden, eine Testkammer 102, in welcher die auf diese Weise thermisch beanspruchten ICs während des Tests mit dem Testkopf 104 im Kontakt gehalten werden, und eine Kühl/Heizkammer 103 zur Entfernung der thermischen Beanspruchung von den ICs, nachdem diese in der Testkammer 102 dem Test unterzogen wurden. Wenn die ICs in der Konstanttemperaturkammer 101 auf eine hohe Temperatur erhitzt werden, werden sie in der Kühl/Heizkammer 103 nach dem Test durch einen Luftstrom auf Raumtemperatur abgekühlt und dann zu der Entnahmeanordnung 400 herausgetragen. Wenn die ICs dagegen vor dem Test auf eine niedrige Temperatur von etwa -30°C abgekühlt werden, werden sie in der Kühl/Heizkammer 103 mittels Warmluft oder einer Heizvorrichtung auf eine Temperatur erhitzt, bei der im wesent­ lichen keine Kondensation auftritt, und dann zu der Entnahmeanordnung 400 herausgetragen.
Die Konstanttemperaturkammer 101 und die Kühl/Heizkammer 103 sind oberhalb der Testkam­ mer 102 angeordnet. Zwischen den oberen Teilen der Konstanttemperaturkammer 101 und der Kühl/Heizkammer 103 erstreckt sich gemäß Darstellung in Fig. 6 eine Montageplatte 105, auf der eine Testtablett-Transporteinheit 108 montiert ist, mittels derer die Testtabletts TST von der Seite der Kühl/Heizkammer 103 zur Konstanttemperaturkammer 101 zurück transportiert werden. Die Testtabletts TST werden in der Beschickungsanordnung 300 mit noch nicht getesteten ICs beladen und dann in die Konstanttemperaturkammer 101 getragen. In der Konstanttemperaturkammer 101 befindet sich eine Vertikalhubeinheit, von der mehrere Testtabletts in einem Wartezustand gehalten werden, bis die Testkammer 102 leer wird. Während des Wartens werden die ICs der erwähnten thermischen Beanspruchung ausgesetzt. In der Mitte der Testkammer 102 befindet sich der Testkopf 104. Die ICs auf einem Testtablett TST werden in eine Position unmittelbar oberhalb des Testkopfes 104 gebracht und zur Durch­ führung des Tests elektrisch mit diesem verbunden. Nach dem Test wird das Testtablett TST aus der Testkammer 102 in die Kühl/Heizkammer 103 gebracht, um die ICs in der erwähnten Weise abzukühlen oder zu erwärmen. Danach wird das Testtablett TST in die Entnahmeanordnung 400 gebracht.
Wie in den Fig. 5 und 6 dargestellt, umfaßt die IC-Lageranordnung 200 ein Gestell 201 zur Unterbringung von noch zu testenden ICs und ein Gestell 202 zur Unterbringung von bereits getesteten und nach ihren Testergebnissen sortierten ICs. In dem Gestell 201 sind Universal­ tabletts KST, die zu testende ICs tragen, in Schichten übereinander gestapelt. Die Universal­ tabletts KST werden zu der Beschickungsanordnung 300 gebracht, wo die ICs bei einem Stillstand von den Universaltabletts KST auf Testtabletts TST umgeladen werden. Zum Umladen der ICs von einem Universaltablett KST auf ein Testtablett TST in der Beschickungsanordnung 300 ist es möglich, eine X-Y-Transporteinheit 304 einzusetzen. Diese umfaßt gemäß Darstellung in Fig. 6 zwei an der Montageplatte 105 verankerte Schienen 301, einen an den Schienen 301 beweglichen Arm 302, der zwischen einem Testtablett TST und einem Universaltablett KST hin- und herbeweglich ist (in einer hier als Y-Richtung definierten Richtung), sowie einen Kopf 303, der von dem Arm 302 getragen wird und längs diesem in X-Richtung beweglich ist. Der Kopf 303 ist mit nach unten gerichteten Saugköpfen versehen, die sich bewegen, während sie Luft ansaugen. Somit werden die ICs auf einem Universaltablett KST von den Saugköpfen angesogen und damit von dem Tablett abgehoben und auf ein Testtablett TST gebracht. Die Anzahl von Saugköpfen, die an dem Kopf 303 montiert sind, beträgt beispielsweise acht, so daß acht ICs gleichzeitig auf ein Testtablett TST übertragen werden können.
Fig. 7 zeigt den Aufbau eines Testtabletts TST. Es besitzt einen rechtwinkligen Rahmen 12, mehrere parallele Querstege 13, die sich in gleichen Abständen von einer Rahmenseite zur anderen erstrecken, und mehrere gleich beabstandete Montageteile 14, die vorstehend längs den beiden Seitenkanten der Querstege 13 sowie an gegenüberliegenden Seiten 12a und 12b des Rahmens 12 längs deren innerer Randkanten vorgesehen sind. Zwischen einander gegenüberlie­ genden Querstegen 13 sowie zwischen den äußeren Querstegen und der jeweils gegenüberlie­ genden Seite 12a bzw. 12b sind IC-Halter-Aufnahmeabschnitte 15 ausgebildet, die jeweils zwei gegenüberliegende Montageteile 14 umfassen. In jedem IC-Halter-Aufnahmeabschnitt 15 ist ein konkaver oder schalenartiger IC-Halter 16 aufgenommen, der aus einem harzartigen Material geformt und lose mittels Befestigungsteilen 17 an den jeweiligen beiden Montageteilen 14 befestigt ist. An den Testtabletts TST sind jeweils etwa 16 mal 4 IC-Halter 16 montiert.
Die IC-Halter 16 weisen alle dieselbe Form und Größe auf und nehmen jeweils einen IC in ihrer Mulde 16a auf. Die Mulde 16a ist entsprechend der Form des darin aufzunehmenden ICs ausgebildet. Das heißt, die IC-Halter 16 werden für die jeweilige Form des ICs vorbereitet und entsprechend der IC-Konfiguration geändert. Zu diesem Zweck weist jeder IC-Halter 16 Löcher h1 zu seiner Befestigung an den Montageteilen 14 sowie Positionierungsstift-Aufnahmelöcher h2 auf, die an seinen entgegengesetzten Endabschnitten ausgebildet sind.
Wie in Fig. 8 in schematisierter Darstellung gezeigt, nimmt der IC-Halter 16 den IC auf und hält ihn in einer solchen Weise, daß dessen Anschlußstifte 18 zum Kontakt mit dem Testkopf 104 nach unten ragen. Die Anschlußstifte 18 des ICs werden gegen Kontakte eines Kontaktsatzes bzw. einer IC-Fassung 19 gedrückt, um die elektrische Verbindung zwischen dem IC und dem Testkopf 104 herzustellen. Zu diesem Zweck ist oberhalb des Testkopfes 104 ein Druckelement 20 angeordnet, durch welches der IC in dem IC-Halter nach unten in Kontakt mit dem Testkopf 104 gedrückt wird.
Wie beispielsweise in Fig. 9 dargestellt, sind ICs in einem 4 Reihen und 16 Spalten aufweisenden Testtablett TST angeordnet, und die ICs jeder vierten Spalten (in der Figur durch Schraffur markiert) werden gleichzeitig mit dem Testkopf 104 verbunden und getestet. Beim ersten Testdurchlauf werden 16 ICs der Spalten 1, 5, 9 und 13 mit dem Testkopf 104 verbunden, beim zweiten Testdurchlauf wird dann das Testtablett TST um eine Spalte verschoben und 16 ICs der Spalten 2, 6, 10 und 14 getestet, und dieser Vorgang wird insgesamt viermal ausgeführt, so daß alle ICs auf dem Testtablett TST getestet werden. Die Testergebnisse werden in einem Speicher unter Adressen gespeichert, die beispielsweise durch Identifikationsnummern bestimmt werden, welche den Testtabletts TST zugeordnet sind, sowie durch den IC-Haltern 16 in dem Testtablett TST zugeordnete Nummern.
Die Testergebnisse werden als Daten zum Aussortieren von fehlerbehafteten ICs verwendet, wenn die getesteten ICs von dem Testtablett TST in der Entnahmeanordnung 400 auf ein Universaltablett KST übertragen werden. Nach Abschluß der Sortierung werden diese Daten gelöscht. Herkömmlicherweise wird die Anzahl von Fehlern, die bei ICs auftraten, welche bis dahin über eine jeweilige IC-Fassung des Testkopfes 104 getestet wurden, in einem jeweiligen Speicherbereich gespeichert, von denen jeder einzelnen IC-Fassung einer eindeutig zugeordnet ist. Wenn für irgendeine der IC-Fassungen diese Fehleranzahl einen vorbestimmten Wert übersteigt, besteht Grund zur Vermutung, das die entsprechende IC-Fassung selbst fehlerbehaf­ tet ist. Deshalb wird Alarm gegeben und der Handler automatisch gestoppt. Gleichzeitig wird ein Befehl ausgegeben, der verhindert, daß nachfolgend ICs in den IC-Halter 16 an der dieser IC- Fassung entsprechenden Position geladen werden.
Wenn sich Fehler auf eine bestimmte IC-Fassung konzentrieren, wird also der Betrieb des Handlers automatisch angehalten und gleichzeitig Alarm gegeben, um die Bedienungsperson von diesem anomalen Zustand zu informieren und sie dazu zu veranlassen, alle IC-Fassungen bzw. deren Kontakte zu prüfen. Wenn keine Anomalität bei den IC-Fassungen auftritt, muß die Bedienungsperson Bedienungsschritte ausführen, um die Testvorrichtung wieder in Gang zu setzen. Das bedeutet, die Bedienungsperson muß den Alarm abschalten, den automatischen Stoppmechanismus deaktivieren und einen Neustartschalter einschalten.
Wenn andererseits festgestellt wird, daß die IC-Fassung, bei der in anomaler Weise Fehler auftraten, nicht richtig funktioniert, muß die Bedienungsperson Bedienungsschritte ausführen, um die Testvorrichtung wieder in Gang zu setzen, nachdem über eine Tastatur ein Befehl eingegeben wurde, der verhindert, daß nachfolgend ICs an die fehlerhafte IC-Fassung gelangen.
Wie beschrieben, muß also die Bedienungsperson, nachdem der Handler aufgrund eines Fas­ sungsfehlers automatisch gestoppt wurde, verschiedene Aufgaben erfüllen, bevor die Testvor­ richtung wieder in Betrieb genommen werden kann. Da insbesondere die Arbeit, die dafür erforderlich ist, eine fehlerhafte IC-Fassung in einen unbenutzten Zustand zu versetzen, mühsam ist, wird die Bedienungsperson mit einer schweren Arbeitslast belastet. Der gleichzeitige Betrieb vieler Testvorrichtungen erhöht die Arbeitslast der Bedienungsperson besonders.
Solch eine schwere Arbeitsbelastung der Bedienungsperson könnte durch ein Steuerverfahren vermieden werden, welches die fehlerhaften IC-Fassungen automatisch in einen unbenutzten Zustand versetzt, ohne den Betrieb des Handlers automatisch anzuhalten. Dieses Steuerverfahren würde zwar die Arbeitslast der Bedienungsperson senken, jedoch würde der Handler automatisch IC-Fassungen in den unbenutzten Zustand versetzen, so daß selbst dann, wenn bereits die meisten IC-Fassungen des Testkopfes 104 im unbenutzten Zustand sind, nichts die Bedienungsperson hierauf aufmerksam macht, sondern der Test unter diesen sehr ineffizienten Umständen fortgesetzt wird.
Aus der US 5,227,717 ist eine IC-Testvorrichtung mit einem Handler zum automatischen Transportieren mehrerer zu testender ICs bekannt. Diese Vorrichtung weist ferner einen an dem Handler montierten Testkopf mit mehreren IC-Fassungen auf. Der Testkopf ist mit einer Testeinrichtung verbunden, mit der die ICs daraufhin gestestet werden können, ob sie fehlerfrei oder fehlerhaft sind.
Aus der US 5,209,132 ist eine IC-Testvorrichtung bekannt, bei dem eine Steuereinheit ermittelt, ob die Anzahl aufgetretener Fehler einen vorbestimmten Wert überschreitet oder nicht.
Aufgabe der vorliegenden Erfindung ist es, eine IC-Testvorrichtung zu schaffen, bei der die Anzahl von Bedienungsschritten reduziert ist, welche nach einem automatischen Anhalten des Handlers erforderlich sind, und die damit die Arbeitslast der Bedienungsperson verringert, und die die Bedienungsperson in die Lage versetzt, genau den Zeitpunkt zu bestimmen, zu dem die IC- Fassungen bzw. deren Kontakte durch neue ersetzt werden müssen.
Diese Aufgabe wird erfindungsgemäß durch eine IC-Testvorrichtung gemäß Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Wenn die Häufigkeit von IC-Fehlern an einer bestimmten IC-Fassung hoch ist und damit die Wahrscheinlichkeit besteht, daß diese IC-Fassung selbst fehlerhaft ist, wird gemäß der vorlie­ genden Erfindung Alarm gegeben und der Handler automatisch angehalten. Gleichzeitig wird die betroffene IC-Fassung automatisch in einen unbenutzten Zustand versetzt, wodurch die Arbeitslast für die Bedienungsperson entsprechend verringert wird. Außerdem wird die Anzahl von in den unbenutzten Zustand versetzten IC-Fassungen visuell erkennbar angezeigt.
Zur Wiederaufnahme des Betriebs der Testvorrichtung braucht die Bedienungsperson lediglich den automatischen Stoppmechanismus abzuschalten, den Alarm abzuschalten und den Startme­ chanismus zu betätigen, nachdem alle IC-Fassungen bzw. deren Kontakte geprüft wurden.
Da der Handler automatisch anhält, wird die Bedienungsperson gemäß der vorliegenden Erfindung in die Lage versetzt, die Kontakte der IC-Fassungen zu prüfen und die Anzahl von in den unbenutzten Zustand versetzten IC-Fassungen zu ermitteln. Danach braucht die Bedienungsperson lediglich den automatischen Stoppmechanismus zurückzusetzen, den Alarm abzuschalten und den Neustart einzuleiten, um die Testvorrichtung wieder in Gang zu setzen.
Somit verbessert die vorliegende Erfindung die Bedienbarkeit der IC-Testvorrichtung, verhindert aber gleichzeitig, daß deren Betrieb wieder aufgenommen wird, obwohl sich bereits die meisten IC-Fassungen im unbenutzten Zustand befinden.
Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen unter Bezug auf die beiliegenden Zeichnungen. Es zeigen:
Fig. 1 ein Blockdiagramm eines Ausführungsbeispiels der vorliegenden Erfindung,
Fig. 2 ein Diagramm, das ein Beispiel einer Anzeige einer Betriebsarteinstellung zur Verwen­ dung bei dem Ausführungsbeispiel von Fig. 1 zeigt,
Fig. 3 ein Blockdiagramm eines anderen Ausführungsbeispiels der vorliegenden Erfindung,
Fig. 4 ein Blockdiagramm noch eines anderen Ausführungsbeispiels der Erfindung,
Fig. 5 eine schematische Draufsicht zur Erläuterung eines Beispiels einer IC-Testvorrichtung, die in der Lage ist, eine Anzahl von ICs gleichzeitig zu testen,
Fig. 6 eine perspektivische Ansicht der IC-Testvorrichtung von Fig. 5,
Fig. 7 eine perspektivische Explosionsansicht zur Erläuterung des Aufbaus eines Testtabletts zur Verwendung bei der in den Fig. 6 und 7 gezeigten IC-Testvorrichtung,
Fig. 8 eine Schnittansicht zur Erläuterung des Zusammenhangs zwischen einem auf dem Testtablett von Fig. 7 montiertem IC und Kontakten einer IC-Fassung eines Testkop­ fes, und
Fig. 9 eine Draufsicht auf ein Testtablett zur Erläuterung der Prozedur zum Testen von ICs auf dem Testtablett.
Fig. 1 zeigt in Blockform ein Ausführungsbeispiel der vorliegenden Erfindung, wobei ein Handler HM zum Zwecke des Testens von ICs schematisch mittels einer Transportroute des Testtabletts TST sowie Signalverarbeitungsfunktionsblöcken dargestellt ist. Bei diesem Ausführungsbeispiel besitzt der Testkopf 104 16 Kontaktsätze oder IC-Fassungen 19 1 bis 19 16 zum gleichzeitigen Testen von 16 ICs. Die IC-Fassungen 19 1 bis 19 16 sind elektrisch mit einer Testeinrichtung TES verbunden, die als Main-Frame bezeichnet wird.
Die Testeinrichtung TES besitzt einen Testmustergenerator, einen Logikvergleicher, einen Fehleranalysespeicher etc., obwohl dies nicht im einzelnen dargestellt ist. Ein Testmustersignal von dem Testmustergenerator wird an die Kontakte der IC-Fassungen 19 1 bis 19 16 angelegt und über diese in die 16 ICs (z. B. Speicher) eingeschrieben, die mit ihnen in Kontakt gehalten werden. Auslesesignale von den ICs werden zur Testeinrichtung TES zurückgeführt, wo sie mittels des Logikkomparators mit einem Erwartungswert verglichen und daraufhin geprüft werden, ob eine Fehlübereinstimmung auftritt, um so gegebenenfalls eine Adresse zu ermitteln, bei der sich ein Fehler zeigt. Information über die Position einer fehlerhaften Zelle, die einer solchen Adresse entspricht, wird in dem Fehleranalysespeicher gespeichert, anhand dessen geprüft wird, ob die fehlerhafte Zelle durch eine Ersatzzelle ersetzt werden kann oder nicht, das heißt, ob der IC als fehlerfrei oder fehlerhaft zu beurteilen ist.
Gemäß der vorliegenden Erfindung wird unabhängig davon, an welcher IC-Fassung ein Fehler festgestellt wird, ein der jeweiligen IC-Fassung entsprechendes Fehlersignal von der Testeinrich­ tung TES zu dem Handler HM geschickt, wo es als Fehlerzählwert gespeichert wird, und zwar in demjenigen von Speicherbereichen einer Fassungsfehler-Analyse/Speichereinrichtung 21, der der jeweiligen IC-Fassung zugeordnet ist, an der ein Fehler aufgetreten ist. Aufgrund des Inhalts der Fassungsfehler-Analyse/Speichereinrichtung 21 wird geprüft, ob der Handler HM automatisch angehalten werden soll, und zwar nach Maßgabe der Anzahl von Fehlern, die für die einzelnen IC-Fassungen in der Fassungsfehler-Analyse/Speichereinrichtung 21 gespeichert sind. Wenn der Handler HM automatisch gestoppt wird, werden die IC-Fassungen, die die Bedingung zum automatischen Stoppen des Handler HM erfüllen, automatisch in einen unbenutzten Zustand gebracht.
Die Fassungsfehler-Analyse/Speichereinrichtung 21 hat, obwohl dies nicht dargestellt ist, 16 Speicherbereiche, die den IC-Fassungen 19 1 bis 19 16 eindeutig zugeordnet sind. Jedesmal, wenn bei einem mittels einer der IC-Fassungen 19 1 bis 19 16 getesteten IC ein Fehler festgestellt wird, wird der Fehlerzählwert, der in dem dieser IC-Fassung zugeordneten Speicherbereich gespeichert ist, um 1 inkrementiert.
In einer Betriebsarteinstelleinrichtung 22 sind eine erste (gültige) und eine zweite (ungültige) Betriebsart einstellbar, die festlegen, ob der Handler HM nach Maßgabe der Anzahl bis dahin aufgetretener Fehler automatisch gestoppt werden soll oder nicht. Wenn die zweite Betriebsart in der Betriebsarteinstelleinrichtung 22 eingestellt ist, wird ein Start- oder Hochlaufsignal R direkt an eine Testtablett-Transporteinrichtung 29 angelegt, um diesen ungeachtet der Anzahl von Fehlern zu aktivieren und das mit getesteten ICs beladene Testtablett TST aus der Testkammer 102 heraus und in die Kühl/Heizkammer 103 zu bringen sowie das mit zu testenden ICs beladene Testtablett TST von der Konstanttemperaturkammer 101 in die Testkammer 102 zu transportie­ ren.
Wenn die erste Betriebsart eingestellt ist, überträgt die Betriebsarteinstelleinrichtung 22 an eine Autostoppeinrichtung 23 die Anzahl von Fehlern, die für die einzelnen IC-Fassungen in der Fassungsfehler-Analyse/Speichereinrichtung 21 gespeichert sind. Die Autostoppeinrichtung 23 weist mehrere Bedienungseinstelleinheiten auf, in denen mehrere Bedingungen für das automatische Stoppen eingestellt sind. Die Stoppbedingungen zum Anhalten sind etwa die nachfolgend aufgeführten:
  • a) Aufeinanderfolgendes Auftreten von Fehlern an derselben IC-Fassung in einer eine vorbe­ stimmte Anzahl übersteigenden Häufigkeit,
  • b) bei B% von A ICs, die über dieselbe IC-Fassung getestet werden, wird ein Fehler festgestellt (A und B können auf beliebige Werte einschließlich null eingestellt werden),
  • c) das Verhältnis D/C der Anzahl D getesteter ICs, bei denen ein Fehler festgestellt wurde, zur Gesamtanzahl C der mittels aller IC-Fassungen getesteten ICs übersteigt einen vorbestimmten Wert E.
Die Autostoppeinrichtung 23 erlaubt, eine der obigen Bedingungen (a), (b) und (c) auszuwählen, und entscheidet nach Maßgabe der ausgewählten Stoppbedingung darüber, ob der Handler HM automatisch angehalten werden soll. Außerdem erlaubt diese Einrichtung 23 die Vorauswahl und das Starten entweder einer Alarm/Stoppeinrichtung 25, die lediglich einen Alarm abgibt und den Betrieb des Handlers HM stoppt, oder einer Autoabschalteinrichtung 26, die, wenn der Handler HM automatisch angehalten wird, eine IC-Fassung, die eine der automatischen Stoppbedingun­ gen erfüllt, in den unbenutzten Zustand versetzt. Diese Auswahl kann in der Betriebsarteinstell­ einrichtung 22 eingestellt werden.
Für den Fall, daß die Alarm/Stoppeinrichtung 25 ausgewählt wird, betätigt die Autostoppeinrich­ tung 23 eine Alarmeinrichtung 24 zur Ausgabe eines Alarms und stoppt automatisch den Handler HM jedesmal dann, wenn die voreingestellte Stoppbedingung (a), (b) oder (c) erfüllt ist. Bei dieser automatischen Stoppbetriebsart betätigt die Bedienungsperson, in gleicher Weise wie beim Stand der Technik, ein (nicht dargestelltes) Eingabeteil, um die IC-Fassung, von der vermutet wird, daß sie fehlerhaft ist, in einen unbenutzten Zustand zu versetzten, schaltet dann die Autostoppeinrichtung 23 und die Alarmeinrichtung 24 mittels einer Rücksetzeinrichtung 27 aus (setzt sie zurück) und setzt dann mittels einer Starteinrichtung 28 den Handler HM wieder in Gang.
Wird andererseits die Autoabschalteinrichtung 26 ausgewählt, betätigt die Autostoppeinrichtung 23, wenn die voreingestellte Stoppbedingung (a), (b) oder (c) erfüllt ist, die Alarmeinrichtung 24 zur Ausgabe eines Alarms und stoppt automatisch den Handler HM über die Alarm/Stoppeinrichtung 25, während sie zugleich die Autoabschalteinrichtung 26 betätigt, um die IC-Fassungen, die die Stoppbedingung (a), (b) oder (c) erfüllt haben, automatisch in den unbenutzten Zustand zu versetzen. In diesem Moment zeigt eine Fassungsfehleranzeige 31 die Anzahl von IC-Fassungen an, die als unbenutzt eingestellt sind, sowie die Gesamtanzahl von IC- Fassungen.
Wenn die Anzahl der in den unbenutzten Zustand versetzten IC-Fassungen, die an der Anzeige 31 angezeigt wird, größer ist als eine vorbestimmte Zahl, etwa die Hälfte der Gesamtanzahl von IC-Fassungen, entscheidet die Bedienungsperson, daß alle IC-Fassungen 19 1 bis 19 16 gewechselt werden müssen, und ersetzt sie alle zusammen mit ihrer Tragplatte durch neue IC-Fassungen.
Wenn die Anzahl der in den unbenutzten Zustand versetzten IC-Fassungen die vorbestimmte Zahl nicht übersteigt, entscheidet die Bedienungsperson, den Test ohne Auswechseln der IC- Fassungen fortzusetzen und betätigt dann die Rücksetzeinrichtung 27, um die Autostoppeinrich­ tung 23 aus ihrem Stoppzustand zu entlassen und den Alarm der Alarmeinrichtung 24 zu beenden, und betätigt dann die Starteinrichtung 28 zum Starten des Handlers HM und der Testtablett-Transporteinrichtung 29.
Wenn der Handler aufgrund einer der Stoppbedingungen automatisch angehalten wird, wird gemäß der vorliegenden Erfindung somit die die Stoppbedingung erfüllende IC-Fassung automa­ tisch von der Autoabschalteinrichtung 26 in den unbenutzten Zustand versetzt, so daß die Bedienungsperson nur den Rücksetzbetrieb mittels der Rücksetzeinrichtung 27 und den Neu­ startbetrieb mittels der Starteinrichtung 28 auszuführen braucht und damit völlig frei ist von der mühsamen Aufgabe, fehlerhafte IC-Fassungen in den unbenutzten Zustand zu versetzen. Dies verbessert die Bedienbarkeit der IC-Testvorrichtung und verringert die Arbeitslast der Bedie­ nungsperson. Da ferner die Anzahl von IC-Fassungen, die in den unbenutzten Zustand versetzt sind, an der Anzeige 31 nach jedem automatischen Anhalten des Handlers HM angezeigt wird, kann die Bedienungsperson einfach entscheiden, ob die IC-Fassungen 19 1 bis 19 16 durch neue IC-Fassungen ersetzt werden müssen oder nicht.
Fig. 2 zeigt ein Beispiel einer Anzeige der Betriebsarteinstellung des Betriebsarteinstelleinrichtung 22 in Fig. 1. Gemäß Darstellung in der ersten Zeile (1) "Autostopp" kann zwischen Autostoppbe­ trieb "ein" (erste Betriebsart) oder "aus" (zweite Betriebsart) gewählt werden (das dargestellte Beispiel zeigt den Fall, daß der Autostoppbetrieb auf "ein" eingestellt ist). Bei der zweiten Zeile (2) "Autoabschaltung" handelt es sich um die automatische Fassungsabschaltung. Hier kann eingestellt werden, ob die Alarm/Stoppeinrichtung 25 oder die Autoabschalteinrichtung 26 gewählt wird (im dargestellten Beispiel ist die Alarm/Stoppeinrichtung 25 ausgewählt). Bei der dritten Zeile (3) "Abschaltmodus" handelt es sich um den Fassungsabschaltmodus. Hier kann eingestellt werden, ob der Zustand der Fassungsfehler-Analyse/Speichereinrichtung 21 unverän­ dert bleiben soll oder ob ihr Speicherinhalt nach Abschluß des IC-Tests für jede Charge gelöscht werden soll (das dargestellte Beispiel zeigt die Wahl der ersteren der beiden Optionen). Gemäß der vierten Zeile (4) kann eine "Fehlerkategorieprüfung bei Neutest" auf "ein" oder "aus" eingestellt werden. Im ersteren Fall wird die Autostoppeinrichtung 23 in Betrieb gesetzt, wenn ICs, die schon einmal getestet und als fehlerhaft beurteilt wurden, erneut getestet werden. Im anderen Fall (der im dargestellten Beispiel ausgewählt ist) bleibt die Autostoppeinrichtung 23 beim erneuten Test deaktiviert. Die "Bedingungsbetriebsart" in der fünften Zeile (5) erlaubt die Auswahl der Stoppbedingung (b) oder (c). Die Einstellung "individuell" bedeutet eine Betriebsart, bei der entschieden wird, daß der Handler HM angehalten wird, wenn sich beispielsweise 10% von 10 mittels jeder IC-Fassung getesteten ICs als fehlerhaft erweisen (die oben erwähnte Stoppbedingung (b)). Die Einstellung "relativ" bedeutet dagegen eine Betriebsart, bei der der Handler HM angehalten wird, wenn das Verhältnis der Anzahl fehlerhafter ICs zur Gesamtanzahl getesteter ICs bei irgendeiner der IC-Fassungen einen vorbestimmten Wert übersteigt (die oben erwähnte Stoppbedingung (c)) (im dargestellten Beispiel ist "individuell" ausgewählt). Bei der sechsten Zeile (6) handelt es sich um eine "Bedingungszahleinstellung". Hier können der Anzahl A zu testender ICs und die Fehlerrate B zur Verwendung im Fall der Stoppbedingung (b) eingestellt werden (im dargestellten Beispiel ist A = 10 und B = 10% eingestellt). Der Block in der untersten Zeile (7) in Fig. 2 repräsentiert die Fassungsfehleranzeige 31. Hier wird die Anzahl der in den unbenutzten Zustand versetzten IC-Fassungen zusammen mit der Anzahl aller IC- Fassungen angezeigt.
Fig. 3 zeigt ein anderes Ausführungsbeispiel der vorliegenden Erfindung, das sich von demjeni­ gen der Fig. 1 dadurch unterscheidet, daß in dem Handler HM eine Autoentscheidungseinrich­ tung 32 vorgesehen ist. Wenn die Autoabschalteinrichtung 26 automatisch IC-Fassungen, die die Stoppbedingungen erfüllen, in den unbenutzten Zustand versetzt, erhält die Autoentscheidungs­ einrichtung 32 die Kontrolle von der Autoabschalteinrichtung 26, zählt dann die Anzahl der als unbenutzt eingestellten IC-Fassungen und prüft oder der Zählwert größer als ein vorbestimmter Wert ist. Wenn dies nicht der Fall ist, setzt die Autoentscheidungseinrichtung 32 automatisch die Rücksetzeinrichtung 27 zurück und steuert die Starteinrichtung 28 derart, daß der Handler HM automatisch wieder in Gang gesetzt wird. Wenn andererseits die Anzahl der als unbenutzt eingestellten IC-Fassungen größer ist als der vorbestimmte Wert, steuert die Autoentschei­ dungseinrichtung 32 eine Entscheidungsanzeige 33, damit diese eine Aufforderung anzeigt, daß die IC-Fassungen durch neue ersetzt werden sollten, während sie zugleich den Handler HM in einem Stoppzustand hält.
Folglich erlaubt das Vorsehen der Autoentscheidungseinrichtung 32 einen automatischen Lauf des Handlers HM bis zu dem Zeitpunkt, zu dem die IC-Fassungen erneuert werden müssen, und gestattet es der Bedienungsperson, die Entscheidung darüber, ob die IC-Fassungen ersetzt werden müssen, der Autoentscheidungseinrichtung 32 zu überlassen.
Fig. 4 zeigt in Blockform noch ein anderes Ausführungsbeispiel der vorliegenden Erfindung. Bei diesem Ausführungsbeispiel ist ein (an sich schon im Stand der Technik benutzter) Controller TCC, der den Datenaustausch zwischen einer aus der Kombination des Handlers HM mit der Testeinrichtung TES gebildeten Teststation und einem Hostcomputer HS steuert, mit der Funktion der Entscheidung darüber ausgestattet, ob die IC-Fassungen zu erneuern sind oder nicht. Wie im Fall des Standes der Technik, ist der Controller TCC mit der Testeinrichtung TES über eine Busleitung verbunden und schickt Daten, die für die IC-Testsituation in der Testeinrich­ tung TES repräsentativ sind, an den Hostcomputer HS, um diesen über die Testsituation in den einzelnen Teststationen (von denen viele vorgesehen sind) zu informieren.
In dem Hostcomputer HS sind Testmustererzeugungsprogramme entsprechend der Art von ICs gespeichert, die in den einzelnen Teststationen zu testen sind. Beim Start des Tests sendet der Hostcomputer HS an die Testeinrichtung TES der einzelnen Teststationen das Testmustererzeu­ gungsprogramm, das der Art von ICs entspricht, die in dieser Teststation zu testen sind, so daß die Testeinrichtung TES das erforderliche Testmuster erzeugt. Herkömmlicherweise ist der Controller TCC dazu vorgesehen, den Datenaustausch zwischen den einzelnen Teststationen und dem Hostcomputer HS und die Übertragung des Testmustererzeugungsprogramms von letzterem auf die ersteren zu steuern, wie oben beschrieben. Beim vorliegenden Ausführungsbeispiel der Erfindung ist der Controller TCC darüber hinaus mit der Funktion der Entscheidung ausgestattet, ob die IC-Fassungen zu erneuern sind oder nicht. Zu diesem Zweck sind der Controller TCC und die Autoabschalteinrichtung 26 miteinander verbunden, so daß Daten zwischen ihnen ausge­ tauscht werden können. Ferner ist der Controller TCC mit der Rücksetzeinrichtung 27 und der Starteinrichtung 28 verbunden, um diesen das Entscheidungsergebnis zu liefern. Wenn der Controller TCC entscheidet, daß die IC-Fassungen nicht erneuert zu werden brauchen, wird die Rücksetzeinrichtung 27 abgeschaltet und die Starteinrichtung 28 betätigt, um den Handler HM wieder zu starten.
Wie oben beschrieben, zählt die IC-Testvorrichtung gemäß der vorliegenden Erfindung die Häufigkeit, mit der ein IC-Fehler an den einzelnen IC-Fassungen auftritt. Wenn der Zählwert kontinuierlich über einen vorbestimmten Wert ansteigt, entscheidet die Testvorrichtung, daß die entsprechende IC-Fassung fehlerhaft ist und verhindert, daß danach weitere ICs dieser IC- Fassung zugeführt werden. Wie in Verbindung mit dem Ausführungsbeispiel von Fig. 1 beschrie­ ben, wird der Handler HM automatisch angehalten, wenn eine IC-Fassung eine bestimmte der Stoppbedingungen erfüllt, und gleichzeitig wird die IC-Fassung als unbenutzt eingestellt. Daher braucht die Bedienungsperson lediglich die Vorgänge auszuführen, die nötig sind, um den Handler HM aus seinem Stillstandszustand zu entlassen und ihn wieder in Gang zu setzen. Die Bedienungsperson bracht dagegen nicht die IC-Fassung in den unbenutzten Zustand zu verset­ zen, was die Belastung der Bedienungsperson deutlich verringert.
Weiterhin wird bei jedem automatischen Anhalten des Handlers HM die Anzahl von als unbenutzt eingestellten IC-Fassungen zur visuellen Erkennung durch die Bedienungsperson angezeigt, was diese in die Lage versetzt zu entscheiden, ob die IC-Fassungen erneuert werden müssen oder nicht. Demzufolge besteht keine Gefahr mehr, daß die Bedienungsperson den Test weiterlaufen läßt, ohne bemerkt zu haben, daß mehr als die Hälfte der IC-Fassungen als unbenutzt eingestellt sind, wie dies beim Stand der Technik häufig auftrat, bei dem lediglich IC-Fassungfehler festgestellt wurden und die betroffenen IC-Fassungen automatisch in den unbenutzten Zustand versetzt wurden.
Dadurch, daß, wie dies bei den Ausführungsbeispielen der Fig. 3 und 4 der Fall ist, automatisch entschieden wird, ob die IC-Fassungen zu erneuern sind oder nicht, wird die Arbeitsbelastung der Bedienungsperson wesentlich reduziert, und die Kosten für das Testen der ICs können deutlich gesenkt werden.

Claims (4)

1. IC-Testvorrichtung, umfassend:
einen Handler (HM) zum automatischen Transportieren mehrerer im Test befindlicher ICs,
einen an dem Handler montierten Testkopf (104),
mehrere an dem Testkopf montierte IC-Fassungen (19 1-19 16) zur elektrischen Verbin­ dung mit einem jeweiligen der mehreren ICs,
eine elektrisch mit dem Testkopf verbundene Testeinrichtung (TES) zur Inbetriebnahme der mehreren ICs und zur Entscheidung, ob sie fehlerfrei oder fehlerhaft sind,
eine Fassungsfehler-Analyse/Speichereinrichtung (21) mit Speicherbereichen, die jeweils einer der mehreren IC-Fassungen eindeutig zugeordnet sind, zum Zählen der Häufigkeit, in der ICs, die in Kontakt mit einer jeweiligen der mehreren IC-Fassungen getestet werden, als fehler­ haft beurteilt werden, und zur Speicherung jeweiliger Fehlerzählwerte in den Speicherbereichen,
eine automatische Stoppeinrichtung (23), die den Betrieb des Handlers nach Maßgabe der Fehlerzählwerte, die in der Fassungsfehler-Analyse/Speichereinrichtung gespeichert sind stoppt, sobald für eine der IC-Fassungen dieser Wert einen vorbestimmten Grundwert übersteigt; und
eine automatische Abschalteinrichtung (26) die, wenn die automatische Stoppeinrich­ tung (23) den Betrieb des Handlers stoppt, verhindert, daß ICs solchen IC-Fassungen zugeführt werden, welche eine zum Stoppen des Handlers führende Bedingung erfüllt haben, um diese IC- Fassungen automatisch in einen unbenutzten Zustand zu versetzen.
2. Testvorrichtung nach Anspruch 1, bei der der Handler (HM) eine automatische Ent­ scheidungseinrichtung (32) enthält, die entscheidet, daß die mehreren IC-Fassungen (19 1-19 16) zu ersetzten sind, wenn die Anzahl von durch die automatische Abschalteinrichtung (26) in den unbenutzten Zustand versetzten IC-Fassungen einen vorbestimmten Wert übersteigt.
3. Testvorrichtung nach Anspruch 1 oder 2, ferner umfassend eine Fassungsfehleran­ zeigeeinrichtung (31) zur Anzeige der Anzahl von in den unbenutzten Zustand versetzter IC- Fassungen (19 1-19 16), eine Alarmeinrichtung (24) zur Abgabe eines Alarms, wenn die automati­ sche Stoppeinrichtung (23) den Handler (HM) steuert, seinen Betrieb zu stoppen, eine Rücksetz­ einrichtung (27) zum Rücksetzen der automatischen Stoppeinrichtung und der Alarmeinrichtung und eine Starteinrichtung (28) zum Starten des Handlers.
4. Testvorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend eine Steuereinrichtung (TCC) zwischen einer aus der Kombination des Handlers (HM) mit der Testeinrichtung (TES) gebildeten Teststation und einem Hostcomputer (HS) zur Steuerung des Datenaustausches zwischen der Teststation und dem Hostcomputer, wobei die Steuereinrichtung eine Einrichtung enthält, die entscheidet, daß die mehreren IC-Fassungen (19 1-19 16) zu ersetzen sind, wenn die Anzahl von durch die automatische Abschalteinrichtung (26) in den unbenutzten Zustand versetzten IC-Fassungen einen vorbestimmten Wert übersteigt.
DE19750173A 1996-11-12 1997-11-12 IC-Testvorrichtung Expired - Fee Related DE19750173C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8300486A JPH10142293A (ja) 1996-11-12 1996-11-12 Ic試験装置

Publications (2)

Publication Number Publication Date
DE19750173A1 DE19750173A1 (de) 1998-05-20
DE19750173C2 true DE19750173C2 (de) 2003-02-20

Family

ID=17885395

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19750173A Expired - Fee Related DE19750173C2 (de) 1996-11-12 1997-11-12 IC-Testvorrichtung

Country Status (6)

Country Link
US (1) US6198273B1 (de)
JP (1) JPH10142293A (de)
KR (1) KR100287980B1 (de)
DE (1) DE19750173C2 (de)
MY (1) MY119616A (de)
TW (1) TW499568B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412114B2 (ja) * 1995-07-26 2003-06-03 株式会社アドバンテスト Ic試験装置
US6732053B1 (en) * 1998-09-30 2004-05-04 Intel Corporation Method and apparatus for controlling a test cell
KR100334655B1 (ko) * 1998-11-30 2002-06-20 정문술 모듈아이씨핸들러의모듈아이씨및캐리어핸들링방법
US7350108B1 (en) * 1999-09-10 2008-03-25 International Business Machines Corporation Test system for integrated circuits
JP3584845B2 (ja) * 2000-03-16 2004-11-04 日立ハイテク電子エンジニアリング株式会社 Icデバイスの試験装置及び試験方法
KR100436656B1 (ko) * 2001-12-17 2004-06-22 미래산업 주식회사 반도체 소자 테스트 핸들러의 소자 이송장치의 작업위치 인식방법
TWI227327B (en) * 2003-02-25 2005-02-01 Mosel Vitelic Inc Method for locating wiring swap in a hi-fix structure of a simultaneous multi-electronic device test system
KR100517074B1 (ko) * 2003-06-05 2005-09-26 삼성전자주식회사 트레이 트랜스퍼 유닛 및 그를 포함하는 자동 테스트 핸들러
KR100541546B1 (ko) * 2003-07-14 2006-01-10 삼성전자주식회사 반도체 디바이스 테스트장치
JP4568055B2 (ja) * 2004-08-23 2010-10-27 株式会社アドバンテスト 試験装置及び試験方法
US7151388B2 (en) * 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor
KR100626570B1 (ko) * 2004-12-24 2006-09-25 주식회사 파이컴 감지용 프로브를 포함하는 프로브 카드 제작 방법 및 그프로브 카드, 프로브카드 검사 시스템
KR100792728B1 (ko) * 2006-05-12 2008-01-11 미래산업 주식회사 번인 테스트용 소팅 핸들러의 트레이 반송장치
US20080118334A1 (en) * 2006-11-22 2008-05-22 Bonora Anthony C Variable pitch storage shelves
US8598888B2 (en) 2010-05-04 2013-12-03 Electro Scientific Industries, Inc. System and method for improved testing of electronic devices
CN103855049B (zh) * 2014-03-27 2016-08-17 上海华力微电子有限公司 一种智能探针卡针压控制系统及控制方法
US9618574B2 (en) 2014-06-06 2017-04-11 Advantest Corporation Controlling automated testing of devices
US9678148B2 (en) * 2014-06-06 2017-06-13 Advantest Corporation Customizable tester having testing modules for automated testing of devices
US9995767B2 (en) 2014-06-06 2018-06-12 Advantest Corporation Universal container for device under test
US9618570B2 (en) * 2014-06-06 2017-04-11 Advantest Corporation Multi-configurable testing module for automated testing of a device
US9638749B2 (en) 2014-06-06 2017-05-02 Advantest Corporation Supporting automated testing of devices in a test floor system
KR102388044B1 (ko) * 2015-10-19 2022-04-19 삼성전자주식회사 테스트 장치 및 이를 포함하는 테스트 시스템
US11047905B2 (en) * 2019-05-31 2021-06-29 Analog Devices International Unlimited Company Contactor with integrated memory
CN113828548B (zh) * 2021-11-26 2022-02-25 南京派格测控科技有限公司 一种射频芯片测试装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5209132A (en) * 1990-02-23 1993-05-11 Kabushiki Kaisha Toshiba Semiconductor handling device having a self-check function and method of self-checking a semiconductor handling device
US5227717A (en) * 1991-12-03 1993-07-13 Sym-Tek Systems, Inc. Contact assembly for automatic test handler
DE19680786T1 (de) * 1995-07-26 1997-10-02 Advantest Corp Halbleiterbauelement-Testgerät

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633280A (ja) 1986-06-23 1988-01-08 Nec Kyushu Ltd 半導体集積回路試験評価装置
JPH03159148A (ja) * 1989-11-16 1991-07-09 Advantest Corp 位置決め装置及びこの位置決め装置を利用したic試験装置
JPH03221881A (ja) 1990-01-26 1991-09-30 Mitsubishi Electric Corp Icテスタ
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
US5313156A (en) * 1991-12-04 1994-05-17 Advantest Corporation Apparatus for automatic handling
US5319353A (en) * 1992-10-14 1994-06-07 Advantest Corporation Alarm display system for automatic test handler
EP0646801B1 (de) * 1993-09-20 1999-08-11 Hewlett-Packard GmbH Testapparat zum Testen und Handhaben einer Vielzahl von Vorrichtungen
JP3591657B2 (ja) * 1993-10-13 2004-11-24 株式会社アドバンテスト 半導体ic試験装置
US5788084A (en) * 1994-09-22 1998-08-04 Advantest Corporation Automatic testing system and method for semiconductor devices
US5865319A (en) * 1994-12-28 1999-02-02 Advantest Corp. Automatic test handler system for IC tester
US5742168A (en) * 1995-08-04 1998-04-21 Advantest Corporation Test section for use in an IC handler
US5909657A (en) * 1996-06-04 1999-06-01 Advantest Corporation Semiconductor device testing apparatus
US5986447A (en) * 1997-05-23 1999-11-16 Credence Systems Corporation Test head structure for integrated circuit tester

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5209132A (en) * 1990-02-23 1993-05-11 Kabushiki Kaisha Toshiba Semiconductor handling device having a self-check function and method of self-checking a semiconductor handling device
US5227717A (en) * 1991-12-03 1993-07-13 Sym-Tek Systems, Inc. Contact assembly for automatic test handler
DE19680786T1 (de) * 1995-07-26 1997-10-02 Advantest Corp Halbleiterbauelement-Testgerät

Also Published As

Publication number Publication date
US6198273B1 (en) 2001-03-06
JPH10142293A (ja) 1998-05-29
KR100287980B1 (ko) 2001-05-02
MY119616A (en) 2005-06-30
DE19750173A1 (de) 1998-05-20
KR19980042319A (ko) 1998-08-17
TW499568B (en) 2002-08-21

Similar Documents

Publication Publication Date Title
DE19750173C2 (de) IC-Testvorrichtung
DE19723434C2 (de) Halbleiterbauelement-Testgerät
DE19750949B4 (de) Testhandhabungsvorrichtung für horizontalen Transport
DE2315402C2 (de)
EP2612156B1 (de) Modularer prober und verfahren zu dessen betrieb
DE10129706A1 (de) Kontaktarm und Prüfgerät mit Kontaktarm für Elektronische Bauelemente
DE112010003967T5 (de) Bauteil-Montagesystem und Bauteil-Montageverfahren
DE10152408A1 (de) System und Verfahren zur Bauteilmontage
EP2323195A1 (de) Verfahren und Vorrichtung zum Austauschen einer Batterie in einem Fahrzeug
DE112005001751T5 (de) Prüfgerät für elektronische Bauelemente und Verfahren zur Konfiguration des Prüfgerätes
DE19921243C2 (de) Anlage zur Bearbeitung von Wafern
DE19880680B4 (de) Halbleiterbauelement-Testgerät und Verfahren zur Durchführung von Tests in einem solchen
WO2000072362A1 (de) Anlage zur bearbeitung von wafern
DE2158612A1 (de) Vorrichtung zum Prüfen von Schaltungsbaugruppen
DE69616257T2 (de) Einrichtung und Verfahren zur Montage von elektronischen Bauteilen
DE112020006433T5 (de) Teilemontagesystem und Teilemontageverfahren
DE19626611A1 (de) Transportvorrichtung für Halbleitervorrichtungen
DE19826314A1 (de) Halbleiterbauelement-Testgerät
DE112008001411T5 (de) Verfahren zum Prüfen des Montagezustands von Bauelementen
DE69313039T2 (de) Gerät zum automatischen Melken von Tieren, wie zum Beispiel Kühen
DE69008217T2 (de) System zum Prüfen von Kabelstücken.
DE102012200734B4 (de) System und verfahren zum erzeugen von bauelementen umfassend ein halbleiterteil und ein nichthalbleiterteil
DE19756900A1 (de) Testvorrichtung für Halbleiterbauelemente
DE19912417A1 (de) IC-Testgerät
EP2446285B1 (de) Verfahren zur messung eines leistungsbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603