KR20040089897A - 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 - Google Patents

소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 Download PDF

Info

Publication number
KR20040089897A
KR20040089897A KR1020030023735A KR20030023735A KR20040089897A KR 20040089897 A KR20040089897 A KR 20040089897A KR 1020030023735 A KR1020030023735 A KR 1020030023735A KR 20030023735 A KR20030023735 A KR 20030023735A KR 20040089897 A KR20040089897 A KR 20040089897A
Authority
KR
South Korea
Prior art keywords
socket
electrical
test
determining
dut
Prior art date
Application number
KR1020030023735A
Other languages
English (en)
Other versions
KR100493058B1 (ko
Inventor
정애용
김성옥
방정호
신경선
지대갑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0023735A priority Critical patent/KR100493058B1/ko
Publication of KR20040089897A publication Critical patent/KR20040089897A/ko
Application granted granted Critical
Publication of KR100493058B1 publication Critical patent/KR100493058B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016Apparatus features
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602Interface to device under test

Abstract

DUT 보드에 탑재된 소켓(socket)의 이상 유무를 실시간으로 점검할 수 있는 반도체 소자의 전기적 검사방법에 관해 개시한다. 이를 위해 본 발명은 테스터(tester)에서 전기적 검사를 수행한 후, 소켓의 이상 유무를 판단할 수 있는 전기적 검사 결과를 누적시키고, 이를 소켓의 이상 유무를 판단할 수 있는 기준값과 비교하여 DUT 보드에 장착된 복수개의 소켓에 대한 사용 가능 여부를 판단하여, 판단결과를 핸들러에 송신함으로써 DUT(Device Under Test) 보드에서 결함이 있는 소켓의 사용을 중지시킨다.

Description

소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법{Electrical testing method for semiconductor package detectable a socket defects by realtime operation}
본 발명은 반도체 소자의 전기적 검사방법에 관한 것으로, 더욱 상세하게는 DUT 보드의 소켓 결함과 관련된 반도체 패키지의 전기적 검사방법에 관한 것이다.
테스터란, 반도체 소자를 전기적으로 검사하는 기능을 수행하는 하드웨어와 소프트웨어가 결합된 자동화 장치를 말한다. 일반적으로 디램(DRAM)과 같은 메모리 반도체 소자는 대용량화, 다핀화의 추세로 발전하고 있다. 이에 따라 반도체 메모리 소자용 테스터의 개발 방향은 높은 작업 처리량(through put)에 중점을 두고 발전하고 있다.
한편 반도체 메모리 소자의 용량이 대용량으로 발전하면, 테스터에서 전기적 검사를 수행하는 시간이 길어지기 때문에 전기적 검사비용이 증가하게 된다. 따라서 전기적 검사비용이 증가하는 문제를 해결하기 위한 대책으로, 반도체 메모리 소자용 테스터에서는 통상적으로 병렬 검사 방식을 채택하여 왔다.
병렬 검사 방식이란, 다수개의 반도체 소자를 한 개씩 순서대로 검사하는 것이 아니라, 일괄적으로 동시에 검사하는 방식을 말한다. 현재 디램 소자인 경우 32, 64개에 대한 병렬 검사는 실용화된 상태에 있고, 128개의 디램 반도체 소자에 대한 동시 병렬 검사가 실용화를 앞두고 있다.
도 1은 DUT가 검사되는 테스터의 개념을 설명하기 위한 블록도이다.
도 1을 참조하면, 테스터(1000) 내부에는, 테스터의 전체를 통제하는 마이크로 프로세서(1100)가 있고, 상기 마이크로 프로세서(1100)는 파일 저장수단(1200)과 함께 작동하여, 반도체 소자의 전기적 검사에 필요한 프로그램 파일을 저장하고, 검사 결과를 저장하고, 또한 테스터(1000) 전체를 제어하는데 필요한 시스템 프로그램을 저장한다.
그리고, 테스터 내부에는 반도체 소자의 전기적 검사에 필요한 하드웨어, 즉 타이밍 발생기, 패턴 발생기(pattern generator), 파형 정형기(wave formatter), 논리 비교기, 입출력용 전원, DC(Direct Current) 측정 유닛, 프로그램어블 전원(programmable power supply) 등이 내장되어 있다. 이때, 상기 테스터(1000)는 통상적으로 핸들러(handler, 도2 2000)라는 자동 로봇과 함께 운용된다. 따라서 DUT는 핸들러에 존재하는 테스트 사이트(2100)로 로딩(loading)되어 반도체 소자에 대한 기능이 전기적으로 검사된다.
도 2는 테스터와 연결된 핸들러의 기능을 설명하기 위한 개략적인 블록도이다.
도 2를 참조하면, 핸들러(2000)는 핸들러 제어용 마이크로 프로세서(2200)에 의해 독립적으로 제어되고 테스터에 내장된 마이크로 프로세서와 서로 교신하는 자동 검사 로봇이다. 상기 핸들러(2000) 내부에는 외부로부터 DUT를 로딩하여 테스트 사이트(2100)로 위치시키는 로딩부(2300)가 있다. 또한 검사가 완료된 DUT를 다시 외부로 이송하는 언로딩부(2400)가 있다. 또한, 테스터(1000)로부터 전기적 검사 결과를 정보신호 케이블(2700)을 통해 전송 받아 DUT를 불량, 합격을 분류하는 분류부(2500)가 있다.
그리고 테스트 사이트 온도 제어부(2600)는 DUT가 검사되는 영역, 예컨대 테스트 사이트(2100)의 온도를 고온, 상온 및 저온의 상태로 제어하여 반도체 소자가 온도 변화에 관계없이 정확한 기능을 발휘하는지를 검사하는데 활용된다. 마지막으로 테스트 사이트(2100)는 DUT 보드를 통해 DUT와 테스터(1000)를 전기적으로 서로 연결시키는 영역으로 테스터와는 검사신호 케이블(2800)을 통해 서로 연결된다.
따라서, 핸들러(2000)는 테스터(1000)와 정보신호 케이블(2700) 및 검사신호 케이블(2800)을 통해 서로 연결된 상태에서, 외부로부터 DUT를 로딩하여, 이를 테스트 사이트(2100)에 있는 DUT 보드의 소켓에 탑재한 후, 테스터(1000)로 검사시작 신호를 보낸다. 그리고 테스터(1000)로부터 검사종료 신호를 수신하면, 소켓에 있는 DUT를 상기 검사종료 신호와 함께 수신된 검사결과에 따라 소켓에 있는 DUT를 분류하고 이를 언로딩한다.
도 3은 핸들러의 테스트 사이트(test site)에 탑재되는 DUT 보드의 평면도이다.
도 3을 참조하면, 테스터에서 병렬검사가 진행될 경우, DUT 보드(2110)의 형태는 인쇄회로기판(2102)에 복수개의 소켓(2104)이 매트릭스 형태로 장착된 형태를 갖는다. 그러나 소켓(2104)의 수명은 영구적이지 못하고 불량이 빈번히 발생한다. 이로 인해 테스터가 DUT에 대하여 비정상적인 전기적 검사를 수행하게 되고, 이는 전기적 검사의 정확도를 떨어뜨려 품질문제를 야기하고, 재검사를 불가피하게 수행케 하는 비효율적인 공정문제를 발생시킨다.
이러한 문제를 사전에 예방하기 위해서는 DUT 보드의 소켓 불량을 정확하게발견하고 이를 수리 혹은 교체하야야 한다. 그러나 많은 개수의 DUT 보드에 장착된 수많은 소켓 상태를 상세하게 파악하고 이를 수리 및 교체하는 것은 현실적으로 어려움이 뒤따른다. 또한 소켓 불량을 파악하고 수리 및 교체하는 과정에서 사람에 의해 발생되는 여러 가지 오류들을 고려해 볼 때, 자동화를 통한 소켓 정비가 좀 더 선진화된 해결책이라 여겨진다.
이에 선행기술이 대한민국 특허공개공보 2002-077598호(2002년 10월 12일 공개)에 "테스트 핸들러의 자동 소켓 오프 방법"이란 제목으로 게시되어 있다. 이는 DUT 보드에 있는 각 소켓별 수율을 참조하여 핸들러의 마이크로 프로세서의 제어에 의해 불량소켓을 자동으로 오프(off)시키는 방법이다. 그러나 이 방법은 테스터로부터 수신한 DUT 분류 정보를 참조한 후, 핸들러에서 불량소켓을 점검하여 처치하는 방법으로 정확도가 떨어지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 DUT 보드에 장착된 소켓(socket)의 이상 유무를 실시간으로 점검하여 조치할 수 있는 반도체 소자의 전기적 검사방법을 제공하는데 있다.
도 1은 피검사 반도체 소자(Device Under Test, 이하 'DUT')가 검사되는 테스터의 개념을 설명하기 위한 블록도이다.
도 2는 테스터와 연결된 핸들러의 기능을 설명하기 위한 개략적인 블록도이다.
도 3은 핸들러의 테스트 사이트(test site)에 탑재되는 DUT 보드의 평면도이다.
도 4는 본 발명에 의한 소켓 이상 유무를 실시간으로 판단할 수 있는 반도체 소자의 전기적 검사방법을 설명하기 위한 플루챠트(flow chart)이다.
도 5는 일반적인 메모리 소자의 전기적 검사 항목 및 검사 순서를 설명하기 위한 플루챠트이다.
도 6은 본 발명에 의하여 테스터의 파일 저장수단에 저장되는 전기적 검사 결과 및 누적된 검사 결과를 설명하기 위한 데이터 시트(data sheet)이다.
도 7은 본 발명에 따라 DUT 보드의 개별 소켓별 사용 가능 여부를 판단하는 절차를 설명하기 위한 블록 다이아그램(block diagram)이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 소자의 전기적 검사방법은, 먼저 테스터와 핸들러(handler)가 DUT 보드를 통해 연결된 핸들러의 검사 사이트로 피검사 반도체 소자(DUT)를 로딩(loading)한다. 상기 테스터의 작동에 의해 상기 DUT에 대한 전기적 검사를 수행한다. 상기 테스터에서 DUT 보드의 개별 소켓별로 전기적 검사 결과를 수집한다. 상기 수집된 DUT 보드의 개별 소켓별 전기적 검사결과를 상기 테스터에 있는 저장수단에 저장하고 이를 누적시킨다. 상기 수집된 DUT 보드의 개별 소켓별 전기적 검사 결과의 일부를 핸들러로 전송하여 상기 수집된 전기적 검사결과에 따라 DUT를 처리한다. 상기 테스터의 저장수단에 누적된 DUT 보드의 개별 소켓별 전기적 검사 결과를 소켓의 이상 유무를 판단할 수 있는 기준값과 서로 비교한다. 상기 비교에 따라 상기 DUT 보드의 개별 소켓별 사용가능 여부를 판단한다. 마지막으로, 상기 판단 결과를 핸들러로 전송하여 상기 DUT 보드에서 불량 소켓의 사용을 중지시킨다.
본 발명의 바람직한 실시예에 의하면, 상기 DUT 보드는 복수개의 DUT, 예컨대 복수개의 반도체 메모리 소자가 탑재되어 동시에 전기적 검사가 진행되는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 테스터의 저장수단에 누적되는 개별 소켓별 전기적 검사결과는 연속 검사결과(continuity test results), 누설전류 검사 결과(leakage test results) 혹은 타이밍 검사 결과(timing test results)를 포함하는 것이 적합하다.
바람직하게는, 상기 저장수단에 누적된 개별 소켓별 전기적 검사 결과와, 소켓의 이상 유무를 판단할 수 있는 기준값과 서로 비교하는 시기는 상기 전기적 검사를 시작하고 일정시간이 경과된 후에 실시하거나 혹은 일정 개수의 DUT에 대한 전기적 검사가 완료된 후에 실시하는 것이 적합하다.
상기 소켓의 이상 유무를 판단할 수 있는 기준값은 연속 검사에 대한 불량횟수, 누설전류 검사에 대한 불량 횟수 혹은 타이밍 검사에 대한 불량 횟수를 포함하는 것이 적합하다.
본 발명에 따르면, 소켓에 대한 수리 및 교체를 효율적으로 실시할 수 있고, 반도체 소자에 대한 전기적 검사의 정확도를 높일 수 있으며, 재검사 공정을 줄여서 검사 공정의 효율을 높일 수 있으며, 사람에 의한 관리 항목을 줄여서 반도체 소자의 전기적 검사공정의 생산성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
본 명세서에서 말하는 DUT 보드는 가장 넓은 의미로 사용하고 있으며 아래의 바람직한 실시예에 나온 것과 같은 특정 형상의 것만을 한정하는 것이 아니다.
본 발명은 그 정신 및 필수의 특징사항을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 반도체 소자가 DRAM을 위주로 설명하지만, 이는 병렬검사를 수행할 수 있는 어떤 종류의 반도체 소자여도 무방하다. 또한, 상기 테스터의 저장수단에 누적되는 개별 소켓별 전기적 검사결과는, 본 발명에서는 연속 검사결과, 누설전류 검사결과, 타이밍 검사결과이지만, 이는 소켓의 불량 상태를 파악할 수 있는 또 다른 검사결과 추가할 수도 있다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가아니다.
도 4는 본 발명에 의한 소켓 이상 유무를 실시간으로 판단할 수 있는 반도체 소자의 전기적 검사방법을 설명하기 위한 플루챠트(flow chart)이다.
도 4를 참조하면, 본 발명에 의한 소켓 이상 유무를 실시간으로 판단할 수 있는 반도체 소자의 전기적 검사방법은, 먼저 핸들러와 테스터가 결합되어 준비 상태에 있는 전기적 검사장치를 셋업(setup)시킨다. 일반적으로 핸들러는 수평식과 수직식으로 구별된다. 그러나 본 발명과 같이 한번에 복수개의 DUT가 동시에 검사되는 병렬방식의 전기적 검사인 경우, 수평식 핸들러를 사용하는 것이 바람직하다.
그 후 상기 핸들러의 테스트 사이트로 DUT를 로딩(S100)한다. 상기 DUT는 메모리 소자, 예컨대 DRAM 소자인 것이 바람직하다. 상기 테스트 사이트는 전기적 병렬 검사를 위한 복수개의 소켓이 인쇄회로기판 위에 장착된 DUT 보드 위를 의미한다. 이어서 테스터에서 검사 프로그램을 운용하여 DUT 보드 위에 로딩된 각각의 DUT에 대하여 전기적 기능을 일괄적으로 검사(S110)한다.
이어서 상기 테스터에서 상기 DUT 보드의 개별 소켓별로 전기적 검사결과를 수집(S120)하여, 테스터 내부에 있는 파일 저장수단에 이를 저장하고, 상기 저장된 개별 소켓별 전기적 검사결과를 지속적으로 누적(S130)한다. 상기 개별 소켓별 전기적 검사결과를 수집하고, 테스터 내부에 있는 파일 저장수단에 개별 소켓별 전기적 검사결과를 저장 및 누적하는 일련의 작업은 검사 프로그램 내부에서 소프트웨어적으로 진행된다.
상기 개별 소켓별 전기적 검사결과는, 연속 검사결과, 누설전류 검사결과,타이밍 검사결과 등이다. 하지만 소켓의 이상 유무를 파악할 수 있는 검사항목의 결과라면 추가로 수집하여 활용할 수도 있다. 참고로 반도체 소자의 전기적 검사는 모든 검사 항목에 대한 상세한 검사결과가 테스터에 있는 파일 저장수단으로 기록되어 저장된다. 이러한 기록결과는 합격/불합격(pass/fail)만으로 소켓의 이상 유무를 파악하는 방법보다도 더욱 상세하고 정확하게 소켓의 이상 유무를 파악할 수 있는 자료가 된다.
상기 연속 검사결과는 소켓의 연결경로에서 발생한 단락(open)/합선(short) 여부를 파악할 수 있고, 누설전류 검사결과는 소켓의 연결경로에서 발생하는 전류의 누설 경로를 알 수 있도록 하며, 상기 타이밍 검사결과는 소켓의 연결경로에 존재할 수 있는 전파지연 여부를 알 수 있도록 한다. 따라서 상기 테스터에서 수집하는 전기적 검사결과는 상술한 문제점을 파악할 수 있는 상세한 정보를 포함하고 있다. 왜냐하면, 상기 테스터에서 수집하는 전기적 검사결과는 연속 검사, 누설전류 검사, 타이밍 검사에 대한 검사조건, 측정치, 임계치(critical limit) 및 합격/불합격 판정결과를 포함하고 있기 때문이다.
이어서, 상기 테스터에서 수집된 전기적 검사결과 중에서 일부, 예컨대 합격/불합격을 판정하는 분류 데이터를 핸들러로 전송한다. 상기 합격/불합격 판정하는 분류 데이터를 테스터로부터 수신한 핸들러는 내부의 마이크로 프로세서의 제어에 의하여 전기적 검사가 완료된 DUT를 분류하는 처리를 물리적으로 수행(S140)한다.
한편 상기 테스터에서는 검사를 시작하고 일정시간이 경과되거나 일정 개수의 DUT에 대한 검사가 종료되면, 파일 저장수단에 누적된 전기적 검사결과와, 소켓 이상 유무를 판단할 수 있는 기준값을 서로 비교(S150)한다. 상기 기준값은 연속 검사에 불량 횟수, 누설전류에 대한 불량 횟수 및 타이밍 검사에 대한 불량 횟수일 수 있다. 또한 상기 불량 횟수 대신에 측정값에 대한 평균치, 혹은 특정 소켓의 측정값이 얼마나 비정상적으로 다른 소켓들의 측정치를 초과하는가를 비교 대상으로 삼을 수도 있다. 여기서 상기 비교 시기는 DUT에 대한 전기적 검사를 시작하고 일정시간이 경과한 후에 자동으로 실시할 수 있으며, 혹은 일정 개수의 DUT에 대한 전기적 검사를 수행한 후에 실시할 수도 있다. 상기 비교는 테스터에 있는 검사 프로그램의 제어에 따라서 소프트웨어적 방법으로 수행된다.
계속해서 상기 테스터는 상기 비교에 의하여 개별 소켓별 사용 가능 여부를 판단(160)한다. 이에 대해서는 도 6 및 도 7을 참조하여 상세히 설명하기로 한다. 상기 테스터는 상기 판단결과, 즉 개별 소켓에 대한 불량 데이터를 핸들러로 전송한다. 상기 판단결과를 수신한 핸들러의 마이크로 프로세서는 핸들러 내부의 하드웨어를 제어하여 불량 상태의 소켓에 대한 사용을 중지(S170)시킨다.
도 5는 일반적인 메모리 소자의 전기적 검사 항목 및 검사 순서를 설명하기 위한 플루챠트이다.
도 5를 참조하면, 일반적인 메모리 소자의 전기적 검사 프로그램은, 먼저 연속 검사(100)에서 테스터와 DUT가 올바르게 연결되었는지를 확인한다. 상기 연속검사(100)는 단락검사(open)와 합선검사(short)로 이루어져 있다. 이때 DUT 내부에서 발생한 단락 및 합선은 상기 연속검사(100)에서 탐지된다. 또한 DUT와 테스터의 연결경로에서 발생한 단락 및 합선 역시 상기 연속검사(100)에서 탐지된다.
일반적으로 DUT는 웨이퍼 제조 공정, 조립 공정 및 전기적 검사공정까지 하나의 롯트 단위(lot unit)로 취급되어 이송된다. 따라서 특정 테스터에서 전기적 검사가 진행되는 DUT는, 롯트가 동일한 경우, 거의 유사한 전기적 특성을 지니고 있다. 가령 DUT 보드에 장착된 64개의 소켓에, 64개의 DUT들이 삽입되어 병렬검사가 진행된다고 가정한다. 이때 연속검사(100)의 결과가 63개의 소켓에서는 합격 판정되고, 1개의 소켓에서는 불합격 판정이 나온 경우, 1개의 소켓에서 발생한 불량은 소켓의 불량일 가능성이 높다. 이것은 64개의 DUT가 웨이퍼 제조 공정에서 전기적 검사공정까지 하나의 묶음(lot)으로 취급되었기 때문에, 이들 64개의 DUT는 전기적 특성이 거의 유사하기 때문이다.
이어서 테스터에서 작동하는 전기적 검사 프로그램은 DC(Direct Current) test(110), 예컨대 누설전류 검사를 수행한다. 상기 누설전류 검사는 DUT의 각 핀(pin)마다 전압을 인가하고 전류를 측정하거나, 혹은 전류를 인가하고 전압을 측정하는 것이다. 상기 누설전류 검사는 DUT 내부 및 테스터에서 연결경로에 대한 전원 배선의 안정성을 점검하고, 소모 전류를 점검하고, 누설전류 등을 측정한다. 만약 연속검사는 합격하였으나 누설전류 검사시 특정 소켓에서 불량이 지속적 발생한다면 소켓 불량일 확률이 높다. 왜냐하면 동일 롯트 속에 포함된 DUT에 대한 전기적 특성이 유사하기 때문이다. 또한 특정 소켓에서 불량은 아니지만 측정치가 다른 소켓에 비하여 비정상적으로 높다면, 동일 롯트 속에 포함된 DUT의 전기적 특성이 유사한 것을 고려한다면, 소켓 상태가 퇴화(degradation)것으로 유추해석할 수 있다.
이어서 테스터에서 작동하는 전기적 검사 프로그램은 기능 검사(120)를 수행한다. 기능 검사란 DUT, 예컨대 디램의 실제 동작 상황에 맞추어 고유 기능을 점검하는 것이다. 즉, 디램의 메모리 셀(cell)에 데이터를 쓰고, 쓰여진 데이터를 다시 읽어내는 검사이다. 상세히 설명하면, 테스터 내부에 있는 테스트 패턴 발생기에서 DUT에 입력 패턴을 인가하고, 다시 DUT의 출력을 점검하여, 비교회로를 통해 확인하는 검사이다.
이어서 테스터에서 작동하는 전기적 검사 프로그램은 타이밍 검사(AC test, 130)를 수행한다. 상기 타이밍 검사(130)는 DUT의 입력단자에 펄스(pulse)를 인가하고 출력단자의 펄스를 점검하여 입출력 전파 지연 시간 등을 점검하는 검사를 말한다. 만약 DUT 내부, 혹은 소켓과 같은 연결경로 존재하는 하드웨어에 전파 지연을 야기할 수 있는 요소가 있다면 상기 타이밍 검사(130)에서 확인된다.
만약 특정 소켓에서 타이밍 검사 불량이 지속적 발생한다면 동일 롯트 속에 포함된 DUT에 대한 전기적 특성이 유사한 특징을 고려하면 소켓 불량일 확률이 높다. 또한 특정 소켓에서 불량은 아니지만 측정치가 다른 소켓에 비하여 비정상적으로 높다면 동일 롯트 속에 포함된 DUT의 전기적 특성이 유사한 것을 고려한다면, 소켓 상태가 퇴화(degradation)것으로 유추 해석할 수 있다.
도 6은 본 발명에 의하여 테스터의 파일 저장수단에 저장되는 전기적 검사 결과 및 누적된 검사 결과를 설명하기 위한 데이터 시트(data sheet)이다.
도 6을 참조하면, 좌측의 시트는 1회의 전기적 검사에 대한 검사결과를 나타내고, 우측의 시트는 200회 동안 누적된 전기적 검사 결과를 나타낸다. 상기 두 개의 전기적 검사결과를 나타내는 시트에서, socket No(210, 310)는 DUT 보드에 장착된 복수개의 소켓 중에서 특정 소켓의 번호를 가리킨다. 또한 test item(220, 320)은 검사 프로그램에서 수행하는 검사항목을 가리킨다. total Q'ty(230, 330)는 현재까지 특정 소켓에서 검사된 DUT의 개수를 가리킨다. Pass(240, 340) 및 Fail(250, 350)은 합격 판정된 DUT의 개수, 불량 판정된 DUT의 개수를 가리킨다. 마지막으로 reference data(260, 360)는 비교를 위한 기준값을 각각 가리킨다.
도 7은 본 발명에 따라 DUT 보드의 개별 소켓별 사용 가능 여부를 판단하는 절차를 설명하기 위한 블록 다이아그램(block diagram)이다.
도 7을 참조하면, 테스터에서 개별 소켓별 사용 가능 여부를 판단하는 절차는 먼저 테스터의 파일 저장 수단에 누적된 전기적 검사결과, 예컨대 연속 검사결과, 누설전류 검사결과, 타이밍 검사결과와, 소켓의 이상 유무를 판단할 수 있는 기준값(도6의 360)을 서로 비교한다.
도 6의 A부분은 200개의 DUT가 32번 소켓에서 전기적으로 검사되고, 연속검사중 합선검사에서 200개의 DUT중 50개에 불량이 발생하고 기준값인 20개를 초과하여 32번 소켓이 불량 상태인 것을 나타내는 판정결과이다. 또한 B 부분은 33번 소켓에서 200개의 DUT가 전기적으로 검사되고 누설전류 검사에서 38개의 불량이 발생하여 기준값인 30을 초과하므로 33번 소켓이 불량 상태인 것을 나타내는 판정결과이다. 마지막으로 C부분은 34번 소켓에서 200개의 DUT가 전기적으로 검사되어 13개의 불량이 발생하여 기준값인 10을 초과하기 때문에 34번 소켓이 불량 상태인 것을 나타내는 판정이다.
상기 검사결과 시트에서는 불량 횟수를 중심으로 판정이 이루어졌다. 하지만 테스터에서 수집할 수 있는 검사결과는 불량 횟수 외에 검사조건, 측정치, 임계치 등의 상세한 데이터가 있다. 따라서 불량 횟수 대신에 측정치의 평균값, 혹은 비정상적으로 다른 소켓에 비하여 측정치가 높은 소켓을 불량 소켓으로 판정하여, DUT 보드에서 사용을 중지시킬 수도 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째 소켓에 대한 수리 및 교체를 효율적으로 실시할 수 있다. 둘째 반도체 소자에 대한 전기적 검사의 정확도를 높일 수 있다. 셋째 재검사 공정을 줄여서 검사 공정의 효율을 높일 수 있다. 넷째 사람에 의한 관리 항목을 줄여서 반도체 소자의 전기적 검사공정의 생산성을 향상시킬 수 있다.

Claims (15)

  1. 테스터와 핸들러(handler)가 DUT 보드를 통해 연결된 핸들러의 검사 사이트로 피검사 반도체 소자(DUT)를 로딩(loading)하는 단계;
    상기 테스터의 작동에 의해 상기 DUT에 대한 전기적 검사를 수행하는 단계;
    상기 테스터에서 DUT 보드의 개별 소켓별로 전기적 검사 결과를 수집하는 단계;
    상기 수집된 DUT 보드의 개별 소켓별 전기적 검사결과를 상기 테스터에 있는 저장수단에 저장하고 이를 누적시키는 단계
    상기 수집된 DUT 보드의 개별 소켓별 전기적 검사 결과의 일부를 핸들러로 전송하고 상기 핸들러에서 수신된 전기적 검사결과에 따라 DUT를 처리하는 단계;
    상기 테스터의 저장수단에 누적된 DUT 보드의 개별 소켓별 전기적 검사 결과를 소켓의 이상 유무를 판단할 수 있는 기준값과 서로 비교하는 단계;
    상기 비교에 따라 상기 DUT 보드의 개별 소켓별 사용가능 여부를 판단하는 단계; 및
    상기 판단 결과를 핸들러로 전송하여 상기 DUT 보드에서 불량 소켓의 사용을 중지하는 단계를 구비하는 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  2. 제1항에 있어서,
    상기 핸들러는 수평식 핸들러인 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  3. 제1항에 있어서,
    상기 핸들러는 상기 테스터와는 다른 별도의 마이크로 프로세서에 의해 작동되는 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  4. 제1항에 있어서,
    상기 DUT 보드는 복수개의 DUT가 탑재되어 동시에 전기적 검사가 진행되는 병렬검사용인 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  5. 제1항에 있어서,
    상기 피검사 반도체 소자(DUT)는 메모리 소자인 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  6. 제5항에 있어서,
    상기 메모리 소자는 디램(DRAM)인 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  7. 제1항에 있어서,
    상기 테스터의 저장수단에 누적되는 개별 소켓별 전기적 검사결과는 연속 검사결과(continuity test results)를 포함하는 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  8. 제1항에 있어서,
    상기 테스터의 저장수단에 누적되는 개별 소켓별 전기적 검사결과는 누설전류 검사 결과(leakage test results)를 포함하는 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  9. 제1항에 있어서,
    상기 테스터의 저장수단에 누적되는 개별 소켓별 전기적 검사결과는 타이밍 검사 결과(timing test results)를 포함하는 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  10. 제1항에 있어서,
    상기 핸들러로 전송되는 개별 소켓별 전기적 검사결과의 일부는 전기적 검사가 완료된 DUT의 처리를 위한 분류 데이터인 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  11. 제1항에 있어서,
    상기 저장수단에 누적된 개별 소켓별 전기적 검사 결과와, 소켓의 이상 유무를 판단할 수 있는 기준값과 서로 비교하는 시기는 상기 전기적 검사를 시작하고 일정시간이 경과된 후에 실시하는 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  12. 제1항에 있어서,
    상기 저장수단에 누적된 개별 소켓별 전기적 검사 결과와, 소켓의 이상 유무를 판단할 수 있는 기준값과 서로 비교하는 시기는 상기 전기적 검사를 시작하고 일정 개수의 DUT에 대한 전기적 검사가 완료된 후에 실시하는 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  13. 제1항에 있어서,
    상기 소켓의 이상 유무를 판단할 수 있는 기준값은 연속 검사에 대한 불량 횟수를 포함하는 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  14. 제1항에 있어서,
    상기 소켓의 이상 유무를 판단할 수 있는 기준값은 누설전류 검사에 대한 불량 횟수를 포함하는 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
  15. 제1항에 있어서,
    상기 소켓의 이상 유무를 판단할 수 있는 기준값은 타이밍 검사에 대한 불량 횟수를 포함하는 것을 특징으로 하는 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의 전기적 검사방법.
KR10-2003-0023735A 2003-04-15 2003-04-15 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 KR100493058B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0023735A KR100493058B1 (ko) 2003-04-15 2003-04-15 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0023735A KR100493058B1 (ko) 2003-04-15 2003-04-15 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
US10/824,220 US6960908B2 (en) 2003-04-15 2004-04-13 Method for electrical testing of semiconductor package that detects socket defects in real time
JP2004118994A JP2004317513A (ja) 2003-04-15 2004-04-14 半導体素子の電気的検査方法

Publications (2)

Publication Number Publication Date
KR20040089897A true KR20040089897A (ko) 2004-10-22
KR100493058B1 KR100493058B1 (ko) 2005-06-02

Family

ID=33157309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0023735A KR100493058B1 (ko) 2003-04-15 2003-04-15 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법

Country Status (3)

Country Link
US (1) US6960908B2 (ko)
JP (1) JP2004317513A (ko)
KR (1) KR100493058B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935944B1 (ko) * 2008-12-22 2010-01-12 (주) 제노맥스 다중 소켓그룹 기반의 디바이스 테스트 방법
KR101123931B1 (ko) * 2009-01-09 2012-03-23 킹 유안 일렉트로닉스 코포레이션 리미티드 사이트 자동 맵핑 방법 및 그 장치
KR101499851B1 (ko) * 2013-05-02 2015-03-23 (주)블루이엔지 번인 보드의 테스트 시스템

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151388B2 (en) * 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor
KR100652417B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 인-트레이(In-tray) 상태의 반도체 패키지 검사장치및 검사방법
US7404121B2 (en) * 2006-01-31 2008-07-22 Verigy (Singapore) Pte. Ltd. Method and machine-readable media for inferring relationships between test results
DE102006040767A1 (de) * 2006-08-31 2008-03-13 Advanced Micro Devices, Inc., Sunnyvale System und Verfahren für die standardisierte Prozessüberwachung in einer komplexen Fertigungsumgebung
CN101325376B (zh) * 2007-06-15 2012-05-02 力博特公司 开关器件的驱动电路
TWI418850B (zh) * 2007-11-09 2013-12-11 尼康股份有限公司 微致動器、光學設備、顯示裝置、曝光裝置及設備製造方法
US20120286818A1 (en) * 2011-05-11 2012-11-15 Qualcomm Incorporated Assembly for optical backside failure analysis of wire-bonded device during electrical testing
WO2014018060A1 (en) * 2012-07-27 2014-01-30 Hewlett-Packard Development Company, L.P. Systems and methods for detecting a dimm seating error
US10845410B2 (en) 2017-08-28 2020-11-24 Teradyne, Inc. Automated test system having orthogonal robots
US10775408B2 (en) 2018-08-20 2020-09-15 Teradyne, Inc. System for testing devices inside of carriers
US10672470B1 (en) 2018-12-04 2020-06-02 Micron Technology, Inc. Performing a test of memory components with fault tolerance

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924179A (en) * 1977-12-12 1990-05-08 Sherman Leslie H Method and apparatus for testing electronic devices
JPH04225249A (en) * 1990-12-27 1992-08-14 Matsushita Electron Corp Automatic electric characteristic sorter for semiconductor
DE4116457C1 (ko) * 1991-05-21 1992-10-29 Helmut 7800 Freiburg De Lang-Dahlke
US5436570A (en) * 1991-05-21 1995-07-25 Tan; Yin L. Burn-in test probe for fine-pitch packages with side contacts
JPH0894703A (ja) * 1994-09-20 1996-04-12 Mitsubishi Electric Corp 半導体電気的特性測定装置
JPH08101251A (ja) * 1994-09-30 1996-04-16 Ando Electric Co Ltd Icテスタ・icハンドラシステム
JPH08150583A (ja) * 1994-11-29 1996-06-11 Ando Electric Co Ltd Ic移載装置つきオートハンドラ
US5621312A (en) * 1995-07-05 1997-04-15 Altera Corporation Method and apparatus for checking the integrity of a device tester-handler setup
US5907247A (en) * 1995-10-06 1999-05-25 Texas Instruments Incorporated Test system and process with microcomputers and serial interface
KR100269942B1 (ko) 1998-02-03 2000-10-16 윤종용 반도체제조설비관리방법
JP2000162273A (ja) * 1998-11-30 2000-06-16 Nec Kansai Ltd 電子部品の検査方法
JP2000193718A (ja) 1998-12-28 2000-07-14 Ando Electric Co Ltd 半導体試験装置
JP2000214219A (ja) * 1999-01-28 2000-08-04 Ando Electric Co Ltd テストバ―ンインボ―ドハンドラ
KR100372881B1 (ko) 2001-04-02 2003-02-19 미래산업 주식회사 테스트 핸들러의 자동 소켓 오프 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935944B1 (ko) * 2008-12-22 2010-01-12 (주) 제노맥스 다중 소켓그룹 기반의 디바이스 테스트 방법
KR101123931B1 (ko) * 2009-01-09 2012-03-23 킹 유안 일렉트로닉스 코포레이션 리미티드 사이트 자동 맵핑 방법 및 그 장치
KR101499851B1 (ko) * 2013-05-02 2015-03-23 (주)블루이엔지 번인 보드의 테스트 시스템

Also Published As

Publication number Publication date
US6960908B2 (en) 2005-11-01
KR100493058B1 (ko) 2005-06-02
JP2004317513A (ja) 2004-11-11
US20040207387A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
KR100493058B1 (ko) 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
JP4397561B2 (ja) 半導体メモリ素子用の並列実装検査基板
US5589765A (en) Method for final testing of semiconductor devices
KR100498509B1 (ko) 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법
KR20120065790A (ko) 반도체 장치 동시 연속 테스트 방법 및 테스트 장비
JP4515815B2 (ja) 半導体素子の検査方法
KR100187727B1 (ko) 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템
KR102239051B1 (ko) 검사 시스템, 및 검사 시스템의 고장 해석 및 예지 방법
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
JPH07176575A (ja) 半導体装置の検査方法及び検査装置
KR100245795B1 (ko) 테스트의 동작 오류 검사 방법
US6515469B2 (en) Testing apparatus for semiconductor integrated circuits and a method for managing the same
JP2005300351A (ja) 半導体試験装置および半導体試験方法
KR101499851B1 (ko) 번인 보드의 테스트 시스템
US6717870B2 (en) Method for assessing the quality of a memory unit
KR100835999B1 (ko) Ic 소팅 핸들러 및 그 제어방법
JP3067687U (ja) 半導体試験装置
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
US6715114B2 (en) Test method and apparatus for semiconductor device
CN111366797A (zh) 电容测试装置
JP2000258496A (ja) 半導体装置の検査方法及び装置
KR101459386B1 (ko) 블레이드 오프기능을 갖는 테스트 핸들러 시스템 및 그 방법
JP2002131372A (ja) 半導体デバイスの検査方法及び検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 15