JPH03221881A

JPH03221881A - Ｉｃテスタ

Info

Publication number: JPH03221881A
Application number: JP2014880A
Authority: JP
Inventors: Yoshiyuki Mizutani; 水谷　嘉之
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-01-26
Filing date: 1990-01-26
Publication date: 1991-09-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野１この発明は、メモリＩＣ等の電気的特性を同時に測定す
るＩＣテスタに関し、特に同種で機能の異なる複数のＩ
Ｃを同時に且つ効率的に測定てきるＩＣテスタに関する
ものである。

「従来の技術］第５図は従来のＩＣテスタを示すブロック図である。

図において、（１０）はテストヘッドとなるステーショ
ン（１１）を含む複数のハンドリング装置であり、テス
ト対象となるＩＣ（１）をステーション（１１）に移動
させるようになっている。ＩＣ（］、）は各ステーショ
ン（１１〉に複数個ずつ配置され得る。

（２０）はハンドリンク装置（１０）及びステーション
（１１）を制御してステーション（１１）に配置された
各ＩＣ（１）の電気的特性を同時に測定するためのテス
タ本体であり、各ＩＣ（：１．）に対応させて不良情報
を格納するための複数のフェイルレジスタからなるフェ
イルレジスタ部（２１）と、テストプログラム及びテス
トパターン等を格納するためのメモリ（図示せず〉を備
えている。

第６図はフェイルレジスタ部（２１）の構成を示す説明
図であり、図において、フェイルレジスタ部（２１）を
構成する各フェイルレジスタＲ１，Ｒ２、・・・は、ス
テーション（１１）毎に且つ個々のＩＣ（１）に対応し
ており、各ＩＣ（１）の不良情報を格納するようになっ
ている。

第５図において、（３０）はテスト項目毎のプログラム
やテストパターン等をテスタ本体（２０）にロード（格
納〉するためのＣＰＵ、（３１）及び（３２）はｃｐＵ
　（３０）に種々のデータ等を送るためのＩ１０機器及
びホストコンピュータである。

次に、第５図に示した従来のＩＣテスタの動作について
説明する。

まず、ＣＰ　Ｕ（３０）は、■／○機器（３１）又はポ
ストコンビ、：Ｌ−タ（３２）から伝送される各種デー
タに基づいて、：［Ｃ（１）の品種及びテスト項目に対
応したプログラム、並びにテストパターン等をテスタ本
体（２０）に格納する。

テスタ本体（２０）は、ハンドリンク装Ｘ　（１０）を
制御して各ＩＣ（１，）をステーション（１１）に移動
させ、ステーション（１１）上のテスタを用いてプログ
ラム及びパターンに従った測定を行い、各ＩＣ（］）の
良又は不良を判定して分類を行う。

このとき、複数のテスト項目が次々と実行される場合は
、個別のＩＣ（ＩＮに対応したフェイルレジスタＲ１，
Ｒ２、・・・の内容が各テスト項目毎に変更される。し
かｌ、、不良信号が発生１〜たときには、該当するＩＣ
（］、）と不良判定されたテスト項目とが直ちに別のレ
ジスタ〈図示せず〉に格納され、全テスト項目が終了し
た時点で記録されることになる。

又、１つのＣＰ　Ｕ　（３０）は、ステーションク１１
）の各々に対して同一のプログラムを使用しており、同
種且つ同一品種のＩＣ（１）に対して同時に測定が行わ
れる。しかしながら、同種のＩＣであっても異なる機能
（品種）のＩＣに対しては、同時にテストすることはで
きない。

［発明が解決しようとする課題］従来のＩＣテスタは以」二のように、１一つのプログラ
ムで同時にテストを行い、判定結果をそのままフェイル
レジスタ部（２１）に格納して不良信号を発生させてい
るので、ステーション（１１）の数及び同種のＩＣの品
種が増大した場合、各品種のロット数や受入数の状態に
よりステーション（１１〉の空きや無駄が生じ、ＩＣテ
スタとしてのシステム効率が大幅に低下するという問題
点があった。

この発明は上記のような問題点を解決するためになされ
たもので、同種で品種の異なるＩＣを同時に且つ効率的
に測定できるＩＣテスタを得ることを目的とする。

［課題を解決するための手段］この発明に係るＩＣテスタは、テスタ本体に、各ＩＣに
対応させ月つテスト・項目毎にフェイルレジスタ内の不
良情報をマスクするためのマスク情報を格納するマスク
メモリを設け、ＩＣ及びテスト項目に応してマスク情報
を変更すると共に、不良判定されたＴＣの品種が異なる
場合には不良情報とマスク情報との論理積をとって不良
信号とするものである。

「作用］この発明においては、ＩＣの品種及びテス１へ項目に応
じて、マスクメモリに予めマスク情報を格納しておき、
成るテスト項目に対して成るＩＣが不良と判定されても
、そのＩＣの品種が異なる場合には、フェイルレジスタ
内の不良情報とマスクメモリ内のマスク情報との論理積
をとって不良信号とする。従って、成るテスト項目で不
良判定されたＩＣに対してマスク情報が付されている場
合には、そのナス１−項［１に対する不良信号を送付せ
ずに次のテスト項目に移行する。これにより、成るテス
ト項目が不要なＩＣは、そのテスト項目をスキップする
ことができ、不良誤判定が防止されて、品種の異なるＩ
Ｃを同時に且つ効率的に測定することができる。

「実施例］以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例を示すブロック図であり、（１
＞、　（１，０）、（１１）、（２０）、　（２１）、
〈３ｏ）、（３１）及び（３２）は前述と同様のもので
ある。

（２２）はテスタ本体く２０）内の設けられたマスクメ
モリであり、第２図のよ・うに、各ＩＣ（］、）に対応
して格納された複数のマスク情報Ｍ１．Ｍ２、・・・か
ら構成されている。

第２図は第６図のフェイルレジスタ部（２１）に対応さ
せｌニマスクメモリ（２２）の構成を示しているが、成
る１つのテスト項目に関してのみ示したものである。従
って、マスクメモリ（２２）は、実際には、各テスト項
目に対して第２図と同様のマスク情報が格納されたマＩ
・リクス構造をなしている。

第３図及び第４図はＣＰ　ＬＪ　（３０）及びテスタ本
体（２０）の動作を説明するためのフローチャート図で
あり、第３図は品種ロット設定ルーチンを示し、第４図
はテスト実行ルーチンを示している。

次に、第２図〜第４図及び第６図を参照しながら、第１
図に示１７たこの発明の一実施例の動作について説明す
る。

まず、ＣＰ　Ｕ　（３０）は、第３図の品種ロット設定
ルーチンに従い、ステーション〈１１）毎のＩＣ（］、
）の品種情報を読み取り、テスタ本体＜２０）に格納す
る（ステップＳｔ）。この品種情報は、例えばＣＲ’Ｔ
’又はＩＣカード（図示せず）等からＩ１０機器（３１
）を介して伝送される。

続いて、各ステーション（１１）で行われるテスＩ・項
目に対するマスク情報を読み取り、テスタ本体（２０）
内のマスクメモリ（２２）に格納する（ステップＳ２）
。このマスク情報は、例えばホストコンビエータ（３２
）から伝送される。

以上のステップＳ１及びＳ２と同時に、品種に対応した
プログラム及びテスト項目がテスタ本体く２ｏ〉に格納
されることは言うまでもない。

次に、品種情報に基づき、各ステーション（１１）で同
一品種か否かを判定しくステップＳ３）、もし同一品種
であれば、不良情報とマスク情報との論理積をとる動作
をスキップさせるように、マスクメモリ（２２）の一部
にフラグ］を設定する（ステップＳ４）。一方、ＩＣ（
１）の品種が異なる場合は、フェイルレジスタの内容と
各テスト項目のマスク情報との論理積をとって不良信号
を送付するためのフラグ２を設定する（ステップＳ５）
。

こうして、ステップＳ４又はＳ５において、同一品種を
示すフラグ１又は異なる品種を示ずフラグ２を設定した
後、テストを開飴しくステップＳ５）、第４図のルーチ
ンを実行する。

第４図は成る１つのＩＣ（］、）に着目したときのフロ
ーチャートであり、他のＩＣ（１）についても同様のル
ーチンが実行されるものとする。

まず、７０グラムに従って、例えば共通テスト項目を実
行し、ＩＣ，（１）が不良か否がを判定して（ステップ
Ｓ　］、　１．　）　、ＯＫ　＜パス）であれば次のテ
スト項目に進む。

もし、ステップＳｉｔで該当ＩＣが不良（フェイル）と
判定されたどきには、フラグを参照し、フラグ１であれ
ば、同一品種であるから、そのまま不良信号を送付する
（ステップＳ１２〉。

一方、フラグ２であれば、異なる品種であるから、フェ
イルレジスタ同、間、・・内の不良情報とマスクメモリ
（２２）内のマスク情報Ｍｌ、　Ｍ２、・・・との論理
積（アンド）をとり、その結果が不良（フェイル）か否
かを判定する（ステップ５１３）。もし、不良であれば
ステップＳ１２に進み、結果格納用のレジスタに不良信
号を送付し、パスであれば、次のテスト項目に進む。こ
れにより、異なる’ＩＣ（１，）に対する不要なテス１
へ項目は、実質的にスキップされたことになる。

例えば、ステップＳｌｌにおいて、フェイルレジスタＲ
１に対応するＩＣＩ（第２図参照）が不良と判定されれ
ば、フェイルレジスタＲ１に不良フラグ「ＩＩが立つが
、対応するマスク情報Ｍ１が「０（マスク状態を示す）
」であれば、両者の論理積がｒＱＪとなるので不良信号
は送イ１されない。

次に、品種Ａのテスト項目を実行してＩＣ（１）の良否
を判定しくステップ５２１）、フラグ１の場合は不良信
号を送付くステップ５２２）　Ｌ　、フラグ２の場合は
不良情報とマスク情報との論理積をとる（ステップ５２
３）。そして、不良であればステップＳ２２に進み、パ
スであれば、更に、次の品種Ｂのテスト項目（ステップ
５３１）に進む。

尚、同じＩ（ｌに対する次のテスト項目による判定結果
は同じフェイルレジスタ旧に書き込まれるので、不良情
報は自動的に書き換えられ、１つのフェイルレジスタ部
（２１）に順次不良情報を格納しても何ら支障は生巳な
い。

以下、同様に、ステップＳ３１〜Ｓ３３及びＳ４１〜Ｓ
４３を実行し、全てのテスＩ・項目が終了した時点で、
第４図のテスト実行ルーチンを終了する。

このように、該当デス１〜項目が必要なＩＣは、同一品
種を示すフラグ１によりそのまま不良判定され、該当テ
スト項目が不要なＩＣは、異なる品種を示すフラグ２に
より、不良判定がマスク情報によってスキップされる。

この結果、必要なＩＣのみがテストされ、不良誤判定は
防止される。

尚、上記実施例では、同種で品種の異なるＩＣ１（１）を同時にテストする場合について説明したが、品
種のみならず種類の異なるＩＣを各ステージζ１ン（１
１）に配置してもテスト可能なことは言うまでもない。

［発明の効果］以上のようにこの発明によれは、各ＩＣに対応させ且つ
テスト項目毎にフェイルレジスタ内の不良情報をマスク
するためのマスク情報を格納するマスクメモリを設げ、
ＩＣの品種及びテスト・項目に応じてマスク情報を変更
するど共に、不良判定されたＩＣの晶押が異なる場合に
は　不良情報どマスク情報との論理積をとって不良信号
どするようにしたのて、成るデス１〜項目が不要なＴＣ
に対する不良誤判定を防］Ｌすることかてさ・、品種の
異なるＩＣを同時に目つ効率的に測定°（きるＩＣテス
タが得られる効果かある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図内のマスクメモリのマスク情＠構成を示す説明
図、第３図はこの発明の一実施例による品種ロット設定
ルーチンを示すフローチャート図、第４図はこの発明の
一実施例によるテスト実行ルーチンを示すフローチャー
ト図、第５図は従来のＩＣテスタを示すブロック図、第
６図は第５図内のフェイルレジスタ部のフェイルレジス
タ構成を示す説明図である。（１）・・・：［Ｃ（１０）・・・ハンドリング装置（
１１）・・・ステーション　　（２０〉・・・テスタ本
体（２１）・・・フェイルレジスタ部（２２）・・・マスクメモリ　　（３０）・・・ＣＰＵ
Ｒ１〜Ｒ４・・・フェイルレジスタＭｌ〜Ｍ４・・・マスク情報Ｓ】・・・ＩＣの品種情報を設定するステップＳ２・・
マスク情報を設定するステップＳ４・・・同一品種であ
ることを設定するステップＳ５・・・異なる品種である
ことを設定するステップ５１３＝Ｓ２３、Ｓ３３、Ｓ４
３・・・論理積をとるステップＳ１２．Ｓ２２、Ｓ３２
、Ｓ４２・不良信号を送付するステップ尚、図中、同一
符号は同−又は相当部分を示ず。

Claims

【特許請求の範囲】テストヘッドとなる複数のステーションと、テスト対象
となるＩＣを前記ステーションに移動させるための複数
のハンドリング装置と、前記ステーション及び前記ハン
ドリング装置を同時に制御するテスタ本体と、このテスタ本体に設けられ、前記ＩＣの各々に対応させ
て不良情報を格納する複数のフェイルレジスタと、テスト項目毎のプログラム及びテストパターン等を前記
テスタ本体に格納するためのＣＰＵと、を備え、前記ステーションに配置された前記ＩＣの電気的特性を
同時に測定するＩＣテスタにおいて、前記テスタ本体に
、前記ＩＣの各々に対応させ且つ前記テスト項目毎に前
記フェイルレジスタ内の不良情報をマスクするためのマ
スク情報を格納するマスクメモリを設け、前記ＩＣ及び前記テスト項目に応じて前記マスク情報を
変更すると共に、不良判定されたＩＣの品種が異なる場
合には前記不良情報、と前記マスク情報との論理積をと
って不良信号とすることを特徴とするＩＣテスタ。