JPH0267972A - 回路基板検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品等が実装された回路基板の良否を
検査する回路基板検査方法に関するものである。

〔従　来　例〕

電子部品等が実装された回路基板の検査にインサーキッ
トテスタと称される回路基板検査装置が利用されるよう
になってきた。

この種の装置は、一般に、測定用信号源として直流及び
交流の電流、電圧源を備え、測定項目によってそれらを
適宜使い分けるようにしているが。

信号源の種類が多いため装置が比較的複雑となり。

また、測定に時間がかかること、ユーザ側で検査プログ
ラム等の作成に要する負担が大きいこと、などの欠点を
有している。

本出願人はこれらの事情に鑑み、信号源に交流電圧を用
いて被検査基板のインピーダンスを測定し、あらかじめ
良品と確認されている基板から測定したデータと比較し
てその良否を判定するようにした高速で、かつ、ユーザ
側でのプログラム作成を必要としないインサーキットテ
スタの発明、考案をいくつか提案してきた。

その１つである特願昭６３−１２９７２４号明細書によ
る発明の大要を第４図にて手短かに説明すると、被検査
回路基板１には例えば回路パターン２ａないし２１に電
子部品３ａないし３１４が装着されてなる測定対象パタ
ーングループＡと他のパターングループＢがあり、この
グループＡの各パターンには装置本体４からピンＰ□〜
Ｐｉが接触している。

これらのピンは例えばスキャナ５内のりレーｓ１〜Ｓｉ
とリレーＳｉ′〜Ｓｉ′を介してそれぞれ信号源６と測
定部７へ接続され、各リレーのオン、オフは測定部７に
て駆動されるようになっている。

また、信号源６も測定部７により制御され、１測定につ
き所定周波数の交流電圧を１サイクル送出するようにな
っている。

この装置においては、例えば１つのピンを測定部７へ接
続するとともに他の全ピンを信号源６へ接続してその間
のインピーダンスを測定するが、特に被検査基板が低イ
ンピーダンスの場合には特定の２つのピンを指定し、そ
れぞれ測定部７と信号源６に接続してその間のインピー
ダンスを測定するようになっている。ここでは前者を「
１ピン対他の全ピン間測定」、後者を「指定ピン間測定
」と略記することにする。

基板検査を行うには、上記したようにまず良品と確認さ
れた複数の基板を用意し、図示しない例えば検査開始釦
を押すと、ピンＰ１から順にピンＰｉまで自動的に上記
１ピン対他の全ピン間測定を実行する。すなわち、測定
部７からスキャナ５へ例えば第５図のステップ１に示さ
れるような制御信号が発せられる。これにより、測定部
側のリレー８１′はオン（１）で他のリレーＳ２′〜Ｓ
ｉ’はオフ（０）にされ、信号源側の各リレーは、上記
の反転信号によりそれぞれＳｌはオフ（０）、８２１〜
Ｓｉ′はオン（１）にされる、このリレーのオン、オフ
制御と同時的に信号源６から測定用交流電圧が１サイク
ル送出され、その正の半波と負の半波に対する基板のイ
ンピーダンスが測定される。以下、同様にしてピンＰ２
からＰｉまで測定を行うと、ピン番号と一致した番号の
検査ステップが並行して形成され、例えば測定部７の図
示しないメモリへ測定データとともに取り込まれるよう
になっている。

他の良品基板についても同様に１番からｉ番まで自動的
に測定を行い、これら自動測定にて得た各良品基板のイ
ンピーダンスデータにより比較基準値とそれに対する許
容差の上限値及び下限値を求め、上記メモリに入れる。

しかるのち生産基板の検査に入り、その測定データを上
記基準値と比較して良否を判定するようになっている。

第６図には生産基板のインピーダンス測定データ（０印
）をメモリから読み出して表示部８によりプリントアウ
トした一例が示されているが、良品基板から求めた基準
値と許容差（Ｏ印）も同時にプリントアウトされており
、生産基板の良否が一見してわかるようになっている。

上記１ピン対他の全ピン間測定は測定部７の図示しない
入力レンジを固定した状態で行うようになっているが１
例えば大容量のコンデンサとか小インダクタンスコイル
等の低インピーダンス素子が装着されている場合には、
固定レンジで測定したデータをはんだブリッジなどによ
るショートと区別することが困難となることがある。こ
のような場合には入力レンジを最低レンジに切り換えて
指定ピン間測定を行い、その値を確認するようにしてい
る。この装置の測定系には配線等により約５Ωのインピ
ーダンスがあるから、それを考慮して例えば最小比較値
Ｋ（４５Ω）とおき、測定値〉Ｋならば非ショート、測
定値≦にならびショートと判断するようになっている。

低インピーダンス検出のため２つのピンによる指定ピン
間測定を行った場合、ピンを測定部７に接続したリレー
と対をなす信号源側リレーを１ピン対他の全ピン間測定
ステップで信号源に接続すると測定に混乱を生じたりむ
だな測定を行うことになる。したがってそのピンの信号
源側リレーは他のステップではオフの状態に固定する必
要がある。そのため測定部７内の図示しないメモリにリ
レー制御テーブルを作成し、上記リレーに対しては例え
ば識別マークとしてｒｌＪを与え、他の信号源側リレー
に対しては「０」を与えるようになっている。したがっ
て低インピーダンス測定が行われない場合には、信号源
側リレーに対応する制御テーブル上の各位置にすべて「
０」が与えられることになる。

第７図には上記１ピン対他の全ピン間測定中、例えば途
中のステップで指定ピン間測定により低インピーダンス
検出が行われた場合の一例が示されている。同図は例え
ば総数６４本の接触ピンにて１番ピンから６４番ピンま
で順に１ピン対他の全ピン間測定を行ったデ゛−タ例で
あるが、最大ステップ数は６２となっており、３番ピン
と３３番ピンはこの測定から外されていることがわかる
。すなわち、この２つのピンは低インピーダンス検出の
ため指定ピン間測定に使用されたのであって、そのリレ
ーＳ、と３３３はリレー制御テーブル上で１が与えられ
、この測定ではオフの状態に保持されていることを示し
ている。上記は測定対象パターングループＡについての
説明であるが、グループＢについても同様である。

〔発明が解決しようどする課題〕

上記先願発明は、良品基板を測定してそのデータを収集
し、引き続いて生産基板を検出するような場合、装置メ
モリのリレー制御テーブルにしたがって各リレーをオン
、オフ駆動すれば検査ステップも自動的に進行するとい
う利点がある。

しかし装置メモリの大きさには限度があるから、検査デ
ータが増えるとその内容をフロッピーディスク等外部メ
モリへ移し換える必要があり、装置の電源をオフにする
ような場合も同様に移し換えて保持する必要がある。

この場合、上記第６図又は第７図に示すステップ番号と
ピン番号及び各ステップのインピーダンス測定データは
、その基板を組み込んだ機器類の出荷後におけるメンテ
ナンスに対処するため外部メモリ等に保持しておく必要
がある。また、同じ種類の基板で第２生産ロツト以降の
ものが第１０ツトから間を置いて検査工程に入ることも
ま＼あるが、その場合第１０ツトの検査に利用した良品
基板が必ずしも手元にあるとは限らない。そこで、少な
くとも最初のロットに関しては基準値と許容差のデータ
も外部メモリに保持しておく必要がある。したがって、
第６図もしくは第７図に示すデータは、通常、すべて外
部メモリに移されることになる。このほか、上記先願発
明においてはリレー制御テーブルも外部メモリへ取り込
むようにしており、メモリ容量の増加が１つの難点にな
っていた。

この発明は上記の事情を考慮してなされたもので、その
目的は、メモリ容量の増加を抑えるためリレー制御テー
ブルをその都度作成して生産ロットの基板を検査するよ
うにした回路基板検査方法を提供することにある。

〔課題を解決するための手段〕

この発明の実施例が示されている第１図を参照すると、
上記課題を解決するため測定部１０には例えば下記イな
いしハの手段を備えている。

イ、外部メモリから第６図もしくは第７図に示す１ピン
対他の全ピン間測定データを取り込み、その最大検査ス
テップ数と良品基板のこのパターングループ測定に使用
した総ピン数とを比較する最大検査ステップ数／総ピン
数比較手段１０８゜口、上記比較により、「最大検査ス
テップ数〈総ピン数」の場合、装置の最低番号ピンから
最高番号ピンまでの中で検査データから抜けているピン
番号を検出するピン番号検出手段１０ｂ。

ハ、抜かされた番号のピンに対応する信号源側リレーに
対して１ピン対他の全ピン間測定中その動作をオフに固
定する信号「１」を発するマーク信号発生手段１０ｃ。

（作　　　用） 上記手段を備えることにより、外部メモリに保持されて
いる前ロットの検査データからリレー制御テーブルを作
成し、後ロフトの生産基板に対して前ロットと同一の検
査ステップでインピーダンス測定を行うことができる。

〔実　施　例〕

第１図を再び参照すると、この発明が適用されたインサ
ーキットテスタは、例えば被検査回路基板１の測定対象
パターングループに接触するピンＰ□ないしＰｉと、リ
レー群からなるスキャナ５、信号源６、表示部８、及び
測定部１０を備え、この測定部１０以外は上記第４図に
示す先願発明の装置とほぼ同様に構成されている。

測定部１０は、例えば最大検査ステップ数／総ピン数比
較手段１０ａと、ピン番号検出手段１０ｂ、マーク信号
発生手段１０ｃ、及び上記先願発明の測定部７とほぼ同
様の測定手段１０ｄとからなっている。

いま、測定対象パターングループに接触するピンが例え
ばＰ□からＰ、４まで６４本設けられているとすると、
これらのピンをそれぞれ信号源６に接続するリレーもＳ
ｌからＳ□まで６４個となる。上記測定手段１０ｄ内に
は、これらのリレーに対する制御テーブル作成用として
第２図（Ａ）に示すように例えば語長８ビツト（Ｄ、−
Ｄ７）８番地からなるメモリが用意されており、番地０
ｏ００にはリレーＳ工〜Ｓ８を割り当て、以下９図示の
ように番地０００７まで各番地に８個ずつ計６４個のリ
レーが割り当てられるようになっている。検査開始時の
初期化により、第２図（Ｂ）に示すように例えばマーク
信号発生手段１０ｃからバスＤ０〜Ｄ７を介して上記メ
モリの各番地へ「０」が与えられる。このｒＯＪが与え
られると各番地の対応するリレー８１〜Ｓｓ４は、１ピ
ン対他の全ピン間測定ステップにおいて例えば測定手段
１０ｄから発せられる上記第５図に示す信号によりオン
、オフ駆動されるようになっている。

上記初期化後、最大検査ステップ数／総ピン数比較手段
ＩＱａは例えば外部メモリ９から先行ロットの１ピン対
他の全ピン間測定データを取り取込み、その最大検査ス
テップ数と、良品基板にてこのパターングループを測定
したとき使用されたピンの総数とを比較する。上記第６
図の例では、最大ステップ数はｉ、ピン総数もｉである
から最大ステップ数＝ピン総数 となり、第７図の例では最大ステップ数は６２、ピン総
数は６４であるから 最大ステップ敷くピン総数 となる。

ピン番号検出手段１０ｂは上記比較結果により検査デー
タから除かれたピン番号を検出する。最大ステップ数が
総ピン数に等しい前者の場合には検出ピンは無いが、後
者の場合には最低番号ピンから最高番号ピンまで順次調
べ、図示の例では例えば３番ピンと３３番ピンが抜けて
いることを検出する。

マーク信号発生手段１０ｃは上記検出データにより、例
えば第２図（Ｃ）に示すようにバスＤ２、及びり。を介
して番地００００と番地０００４へそれぞれｒｌＪを送
出する。これにより、測定手段１０ｄ内のメモリには第
２図（Ｃ）と同一パターンのリレー制御テーブルが作成
され、［１」が与えられたメモリに対応するリレーＳ、
及びＳ３３は、本ロフトに対して１ピン対他の全ピン間
測定が行われている間はオフに固定される。

上記３番ピンと３３番ピンは、前ロットの検査において
低インピーダンス検出に使用されたため１ピン対他の全
ピン間測定から外されたものである。

低インピーダンス検出においては、前述したように上記
３番ピンもしくは３３ピンを信号源に接続し、他のもう
１つのピンを測定部に接続してピン間測定が行われるが
、そのデータを外部メモリ等に残しておくようにすれば
、後ロフトの検査でそのデータを利用することにより例
えばマニアルで指定ピン間測定ができ１機種によっては
自動測定もできる。

なお、第３図には例えばマイクロコンピュータを利用し
てリレー制御テーブルを作成し基板検査を行う場合の一
例が流れ線図で示されている。

〔効　　　果〕

以上、詳細に説明したように、この発明においては１例
えば外部メモリから前ロットの１ピン対他の全ピン間測
定データを取り込んでその最大検査ステップ数と良品基
板の同一パターングループ測定に使用された総ピン数と
を比較し、それが同数であればリレー制御テーブルの各
番地ビットにＯを与え、被検査回路基板に対して前ロフ
トと同一の検査ステップにより順次１ピン対他の全ピン
間測定を行うようになっている。

また、上記比較の結果、最大検査ステップ数が総ピン数
より小さい場合には測定データから抜けているピン番号
を検出してそのピンに対応するリレー制御テーブルの番
地ビットに１を与え、当該リレーの動作をオフに保持し
たのち前ロットの検査ステップにより同様に１ピン対他
の全ピン間測定を行い、例えばこの測定終了後上記リレ
ー制御テーブル上の１に対応するピンについて指定ピン
間測定を行うようになっている。

したがってこの発明によれば、前ロフトの測定データに
よりリレー制御テーブルを作成して本ロットの基板検査
を行うため外部メモリ等に制御テーブルを保持する必要
がなく、メモリ容量を少なくすることができる。また、
例えば機種により測定データの記録形式が異なるような
場合でも、検査ステップ番号とピン番号とによりリレー
制御テーブルの作成が可能となり、はん用性の高い基板
検査方法を提供することができる。

【図面の簡単な説明】

第１図ないし第３図はこの発明の実施例に係り、第１図
はこの発明が適用されたインサーキットテスタの要部構
成を示すブロック線図、第２図（Ａ）ないし第２図（Ｃ
）はリレー制御テーブルの説明図。 第３図はフローチャート、第４図は従来装置の構成を示
すブロック線図、第５図はそのリレー駆動信号説明図、
第６図及び第７図はプリントアウトされた測定データの
抜すい図である。 図中、１は被検査回路基板、６は信号源、９はメモリ、
１０は測定部、ＰｌないしＰＬはピン、ＳｉないしＳｉ
及びＳ、′ないしＳｉ′はリレーである。 特許出願人　　　日置電機株式会社 代理人　弁理士　　　大　原　　拓　也未 ２図（Ｃ） 第２図（Ａ） 第 ２図（Ｂ） 第６図

Claims (1)

【特許請求の範囲】
1. （１）被検査回路基板の各パターンに接触する複数のピ
   ン中その１つのピンと他の全ピン、もしくは特定の２つ
   のピンの１つと他の１つのピンを上記各ピンに対応して
   設けられたリレーによりそれぞれ測定部側と信号源側に
   接続し、これをテストステップに応じて順次切り換える
   とともに上記信号源から上記基板へ測定用交流信号を発
   してその応答信号を上記測定部に取り込み、１ピン対他
   の全ピン間測定、もしくは特定のピン間測定により各ス
   テップにおける上記基板のインピーダンスを測定して基
   準値と比較し同基板の良否を判定する回路基板検査方法
   において、 上記インピーダンス測定データは、少なくともテストス
   テップ番号と当該ステップにおいて上記測定部側へ接続
   されたピン番号とを含んでメモリに記録されており、該
   メモリの記録データに基づいてそれぞれ１ピン対他の全
   ピン間測定用のリレーと特定ピン間測定用のリレーとを
   判別可能とするリレー制御テーブルを作成し、同制御テ
   ーブルにより上記リレーをオン、オフ駆動して上記被検
   査回路基板のインピーダンス測定を行うことを特徴とす
   る回路基板検査方法。