JPH0758315B2 - 回路基板検査方法 - Google Patents
回路基板検査方法Info
- Publication number
- JPH0758315B2 JPH0758315B2 JP63219841A JP21984188A JPH0758315B2 JP H0758315 B2 JPH0758315 B2 JP H0758315B2 JP 63219841 A JP63219841 A JP 63219841A JP 21984188 A JP21984188 A JP 21984188A JP H0758315 B2 JPH0758315 B2 JP H0758315B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- pins
- circuit board
- measuring
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品等が実装された回路基板の良否を
検査する回路基板検査方法に関するものである。
検査する回路基板検査方法に関するものである。
電子部品等が実装された回路基板の検査にインサーキッ
トテスタと称される回路基板検査装置が利用されるよう
になってきた。
トテスタと称される回路基板検査装置が利用されるよう
になってきた。
この種の装置は、一般に、測定用信号源として直流及び
交流の電流，電圧源を備え、測定項目によってそれらを
適宜使い分けるようにしているが、信号源の種類が多い
ため装置が比較的複雑となり、また、測定に時間がかか
ること、ユーザ側で検査プログラム等の作成に要する負
担が大きいこと、などの欠点を有している。
交流の電流，電圧源を備え、測定項目によってそれらを
適宜使い分けるようにしているが、信号源の種類が多い
ため装置が比較的複雑となり、また、測定に時間がかか
ること、ユーザ側で検査プログラム等の作成に要する負
担が大きいこと、などの欠点を有している。
本出願人はこれらの事情に鑑み、信号源に交流電圧を用
いて被検査基板のインピーダンスを測定し、あらかじめ
良品と確認されている基板から測定したデータと比較し
てその良否を判定するようにした高速で、かつ、ユーザ
側でのプログラム作成を必要としないインサーキットテ
スタの発明、考案をいくつか提案してきた。
いて被検査基板のインピーダンスを測定し、あらかじめ
良品と確認されている基板から測定したデータと比較し
てその良否を判定するようにした高速で、かつ、ユーザ
側でのプログラム作成を必要としないインサーキットテ
スタの発明、考案をいくつか提案してきた。
その１つである特願昭63-129724号明細書による発明の
大要を第４図にて手短かに説明すると、被検査回路基板
１には例えば回路パターン2aないし2iに電子部品3aない
し3i-1が装着されてなる測定対象パターングループＡと
他のパターングループＢがあり、このグループＡの各パ
ターンには装置本体４からピンP1〜Piが接触している。
これらのピンは例えばスキャナ５内のリレーS1〜Siとリ
レーS1′〜Si′を介してそれぞれ信号源６と測定部７へ
接続され、各リレーのオン、オフは測定部７にて駆動さ
れるようになっている。また、信号源６も測定部７によ
り制御され、１測定につき所定周波数の交流電圧を１サ
イクル送出するようになっている。
大要を第４図にて手短かに説明すると、被検査回路基板
１には例えば回路パターン2aないし2iに電子部品3aない
し3i-1が装着されてなる測定対象パターングループＡと
他のパターングループＢがあり、このグループＡの各パ
ターンには装置本体４からピンP1〜Piが接触している。
これらのピンは例えばスキャナ５内のリレーS1〜Siとリ
レーS1′〜Si′を介してそれぞれ信号源６と測定部７へ
接続され、各リレーのオン、オフは測定部７にて駆動さ
れるようになっている。また、信号源６も測定部７によ
り制御され、１測定につき所定周波数の交流電圧を１サ
イクル送出するようになっている。
この装置においては、例えば１つのピンを測定部７へ接
続するとともに他の全ピンを信号源６へ接続してその間
のインピーダンスを測定するが、特に被検査基板が低イ
ンピーダンスの場合には特定の２つのピンを指定し、そ
れぞれ測定部７と信号源６に接続してその間のインピー
ダンスを測定するようになっている。ここでは前者を
「１ピン対他の全ピン間測定」、後者を「指定ピン間測
定」と略記することにする。
続するとともに他の全ピンを信号源６へ接続してその間
のインピーダンスを測定するが、特に被検査基板が低イ
ンピーダンスの場合には特定の２つのピンを指定し、そ
れぞれ測定部７と信号源６に接続してその間のインピー
ダンスを測定するようになっている。ここでは前者を
「１ピン対他の全ピン間測定」、後者を「指定ピン間測
定」と略記することにする。
基板検査を行うには、上記したようにまず良品と確認さ
れた複数の基板を用意し、図示しない例えば検査開始釦
を押すと、ピンP1から順にピンPiまで自動的に上記１ピ
ン対他の全ピン間測定を実行する。すなわち、測定部７
からスキャナ５へ例えば第５図のステップ１に示される
ような制御信号が発せられる。これにより、測定部側の
リレーS1′はオン（１）で他のリレーS2′〜Si′はオフ
（０）にされ、信号源側の各リレーは、上記の反転信号
によりそれぞれS1はオフ（０）、S2′〜Si′はオン
（１）にされる。このリレーのオン、オフ制御と同時的
に信号源６から測定用交流電圧が１サイクル送出され、
その正の半波と負の半波に対する基板のインピーダンス
が測定される。以下、同様にしてピンP2からPiまで測定
を行うと、ピン番号と一致した番号の検査ステップが並
行して形成され、例えば測定部７の図示しないメモリへ
測定データとともに取り込まれるようになっている。
れた複数の基板を用意し、図示しない例えば検査開始釦
を押すと、ピンP1から順にピンPiまで自動的に上記１ピ
ン対他の全ピン間測定を実行する。すなわち、測定部７
からスキャナ５へ例えば第５図のステップ１に示される
ような制御信号が発せられる。これにより、測定部側の
リレーS1′はオン（１）で他のリレーS2′〜Si′はオフ
（０）にされ、信号源側の各リレーは、上記の反転信号
によりそれぞれS1はオフ（０）、S2′〜Si′はオン
（１）にされる。このリレーのオン、オフ制御と同時的
に信号源６から測定用交流電圧が１サイクル送出され、
その正の半波と負の半波に対する基板のインピーダンス
が測定される。以下、同様にしてピンP2からPiまで測定
を行うと、ピン番号と一致した番号の検査ステップが並
行して形成され、例えば測定部７の図示しないメモリへ
測定データとともに取り込まれるようになっている。
他の良品基板についても同様に１番からｉ番まで自動的
に測定を行い、これら自動測定にて得た各良品基板のイ
ンピーダンスデータにより比較基準値とそれに対する許
容差の上限値及び下限値を求め、上記メモリに入れる。
しかるのち生産基板の検査に入り、その測定データを上
記基準値と比較して良否を判定するようになっている。
に測定を行い、これら自動測定にて得た各良品基板のイ
ンピーダンスデータにより比較基準値とそれに対する許
容差の上限値及び下限値を求め、上記メモリに入れる。
しかるのち生産基板の検査に入り、その測定データを上
記基準値と比較して良否を判定するようになっている。
第６図には生産基板のインピーダンス測定データ（□
印）をメモリから読み出して表示部８によりプリントア
ウトした一例が示されているが、良品基板から求めた基
準値と許容差（○印）も同時にプリントアウトされてお
り、生産基板の良否が一見してわかるようになってい
る。
印）をメモリから読み出して表示部８によりプリントア
ウトした一例が示されているが、良品基板から求めた基
準値と許容差（○印）も同時にプリントアウトされてお
り、生産基板の良否が一見してわかるようになってい
る。
上記１ピン対他の全ピン間測定は測定部７の図示しない
入力レンジを固定した状態で行うようになっているが、
例えば大容量のコンデンサとか小インダクタンスコイル
等の低インピーダンス素子が装着されている場合には、
固定レンジで測定したデータをはんだブリッジなどによ
るショートと区別することが困難となることがある。こ
のような場合には入力レンジを最低レンジに切り換えて
指定ピン間測定を行い、その値を確認するようにしてい
る。この装置の測定系には配線等により約５Ωのインピ
ーダンスがあるから、それを考慮して例えば最小比較値
Ｋ（≒５Ω）とおき、測定値＞Ｋならば非ショート、測
定値Ｋならびショートと判断するようになっている。
入力レンジを固定した状態で行うようになっているが、
例えば大容量のコンデンサとか小インダクタンスコイル
等の低インピーダンス素子が装着されている場合には、
固定レンジで測定したデータをはんだブリッジなどによ
るショートと区別することが困難となることがある。こ
のような場合には入力レンジを最低レンジに切り換えて
指定ピン間測定を行い、その値を確認するようにしてい
る。この装置の測定系には配線等により約５Ωのインピ
ーダンスがあるから、それを考慮して例えば最小比較値
Ｋ（≒５Ω）とおき、測定値＞Ｋならば非ショート、測
定値Ｋならびショートと判断するようになっている。
低インピーダンス検出のため２つのピンによる指定ピン
間測定を行った場合、ピンを測定部７に接続したリレー
と対をなす信号源側リレーを１ピン対他の全ピン間測定
ステップで信号源に接続すると測定に混乱を生じたりむ
だな測定を行うことになる。したがってそのピンの信号
源側リレーは他のステップではオフの状態に固定する必
要がある。そのため測定部７内の図示しないメモリにリ
レー制御テーブルを作成し、上記リレーに対しては例え
ば識別マークとして「１」を与え、他の信号源側リレー
に対しては「０」を与えるようになっている。したがっ
て低インピーダンス測定が行われない場合には、信号源
側リレーに対応する制御テーブル上の各位置にすべて
「０」が与えられることになる。
間測定を行った場合、ピンを測定部７に接続したリレー
と対をなす信号源側リレーを１ピン対他の全ピン間測定
ステップで信号源に接続すると測定に混乱を生じたりむ
だな測定を行うことになる。したがってそのピンの信号
源側リレーは他のステップではオフの状態に固定する必
要がある。そのため測定部７内の図示しないメモリにリ
レー制御テーブルを作成し、上記リレーに対しては例え
ば識別マークとして「１」を与え、他の信号源側リレー
に対しては「０」を与えるようになっている。したがっ
て低インピーダンス測定が行われない場合には、信号源
側リレーに対応する制御テーブル上の各位置にすべて
「０」が与えられることになる。
第７図には上記１ピン対他の全ピン間測定中、例えば途
中のステップで指定ピン間測定により低インピーダンス
検出が行われた場合の一例が示されている。同図は例え
ば総数64本の接触ピンにて１番ピンから64番ピンまで順
に１ピン対他の全ピン間測定を行ったデータ例である
が、最大ステップ数は62となっており、３番ピンと33番
ピンはこの測定から外されていることがわかる。すなわ
ち、この２つのピンは低インピーダンス検出のため指定
ピン間測定に使用されたのであって、そのリレーS3とS
33はリレー制御テーブル上で１が与えられ、この測定で
はオフの状態に保持されていることを示している。上記
は測定対象パターングループＡについての説明である
が、グループＢについても同様である。
中のステップで指定ピン間測定により低インピーダンス
検出が行われた場合の一例が示されている。同図は例え
ば総数64本の接触ピンにて１番ピンから64番ピンまで順
に１ピン対他の全ピン間測定を行ったデータ例である
が、最大ステップ数は62となっており、３番ピンと33番
ピンはこの測定から外されていることがわかる。すなわ
ち、この２つのピンは低インピーダンス検出のため指定
ピン間測定に使用されたのであって、そのリレーS3とS
33はリレー制御テーブル上で１が与えられ、この測定で
はオフの状態に保持されていることを示している。上記
は測定対象パターングループＡについての説明である
が、グループＢについても同様である。
上記先願発明は、良品基板を測定してそのデータを収集
し、引き続いて生産基板を検出するような場合、装置メ
モリのリレー制御テーブルにしたがって各リレーをオ
ン、オフ駆動すれば検査ステップも自動的に進行すると
いう利点がある。
し、引き続いて生産基板を検出するような場合、装置メ
モリのリレー制御テーブルにしたがって各リレーをオ
ン、オフ駆動すれば検査ステップも自動的に進行すると
いう利点がある。
しかし装置メモリの大きさには限度があるから、検査デ
ータが増えるとその内容をフロッピーディスク等外部メ
モリへ移し換える必要があり、装置の電源をオフにする
ような場合も同様に移し換えて保持する必要がある。
ータが増えるとその内容をフロッピーディスク等外部メ
モリへ移し換える必要があり、装置の電源をオフにする
ような場合も同様に移し換えて保持する必要がある。
この場合、上記第６図又は第７図に示すステップ番号と
ピン番号及び各ステップのインピーダンス測定データ
は、その基板を組み込んだ機器類の出荷後におけるメン
テナンスに対処するため外部メモリ等に保持しておく必
要がある。また、同じ種類の基板で第２生産ロット以降
のものが第１ロットから間を置いて検査工程に入ること
もまゝあるが、その場合第１ロットの検査に利用した良
品基板が必ずしも手元にあるとは限らない。そこで、少
なくとも最初のロットに関しては基準値と許容差のデー
タも外部メモリに保持しておく必要がある。したがっ
て、第６図もしくは第７図に示すデータは、通常、すべ
て外部メモリに移されることになる。このほか、上記先
願発明においてはリレー制御テーブルも外部メモリへ取
り込むようにしており、メモリ容量の増加が１つの難点
になっていた。
ピン番号及び各ステップのインピーダンス測定データ
は、その基板を組み込んだ機器類の出荷後におけるメン
テナンスに対処するため外部メモリ等に保持しておく必
要がある。また、同じ種類の基板で第２生産ロット以降
のものが第１ロットから間を置いて検査工程に入ること
もまゝあるが、その場合第１ロットの検査に利用した良
品基板が必ずしも手元にあるとは限らない。そこで、少
なくとも最初のロットに関しては基準値と許容差のデー
タも外部メモリに保持しておく必要がある。したがっ
て、第６図もしくは第７図に示すデータは、通常、すべ
て外部メモリに移されることになる。このほか、上記先
願発明においてはリレー制御テーブルも外部メモリへ取
り込むようにしており、メモリ容量の増加が１つの難点
になっていた。
この発明は上記の事情を考慮してなされたもので、その
目的は、メモリ容量の増加を抑えるためリレー制御テー
ブルをその都度作成して生産ロットの基板を検査するよ
うにした回路基板検査方法を提供することにある。
目的は、メモリ容量の増加を抑えるためリレー制御テー
ブルをその都度作成して生産ロットの基板を検査するよ
うにした回路基板検査方法を提供することにある。
この発明の実施例が示されている第１図を参照すると、
上記課題を解決するため測定部10には例えば下記イない
しハの手段を備えている。
上記課題を解決するため測定部10には例えば下記イない
しハの手段を備えている。
イ．外部メモリから第６図もしくは第７図に示す１ピン
対他の全ピン間測定データを取り込み、その最大検査ス
テップ数と良品基板のこのパターングループ測定に使用
した総ピン数とを比較する最大検査ステップ数／総ピン
数比較手段10a。
対他の全ピン間測定データを取り込み、その最大検査ス
テップ数と良品基板のこのパターングループ測定に使用
した総ピン数とを比較する最大検査ステップ数／総ピン
数比較手段10a。
ロ．上記比較により、「最大検査ステップ数＜総ピン
数」の場合、装置の最低番号ピンから最高番号ピンまで
の中で検査データから抜けているピン番号を検出するピ
ン番号検出手段10b。
数」の場合、装置の最低番号ピンから最高番号ピンまで
の中で検査データから抜けているピン番号を検出するピ
ン番号検出手段10b。
ハ．抜かされた番号のピンに対応する信号源側リレーに
対して１ピン対他の全ピン間測定中その動作をオフに固
定する信号「１」を発するマーク信号発生手段10c。
対して１ピン対他の全ピン間測定中その動作をオフに固
定する信号「１」を発するマーク信号発生手段10c。
上記手段を備えることにより、外部メモリに保持されて
いる前ロットの検査データからリレー制御テーブルを作
成し、後ロットの生産基板に対して前ロットと同一の検
査ステップでインピーダンス測定を行うことができる。
このことは、リレー制御テーブルまでをも外部メモリに
記憶させる必要がないことを意味し、したがってその分
外部メモリの記憶容量を減らすことが可能となる。
いる前ロットの検査データからリレー制御テーブルを作
成し、後ロットの生産基板に対して前ロットと同一の検
査ステップでインピーダンス測定を行うことができる。
このことは、リレー制御テーブルまでをも外部メモリに
記憶させる必要がないことを意味し、したがってその分
外部メモリの記憶容量を減らすことが可能となる。
第１図を再び参照すると、この発明が適用されたインサ
ーキットテスタは、例えば被検査回路基板１の測定対象
パターングループに接触するピンP1ないしPiと、リレー
群からなるスキャナ５、信号源６、表示部８、及び測定
部10を備え、この測定部10以外は上記第４図に示す先願
発明の装置とほぼ同様に構成されている。
ーキットテスタは、例えば被検査回路基板１の測定対象
パターングループに接触するピンP1ないしPiと、リレー
群からなるスキャナ５、信号源６、表示部８、及び測定
部10を備え、この測定部10以外は上記第４図に示す先願
発明の装置とほぼ同様に構成されている。
測定部10は、例えば最大検査ステップ数／総ピン数比較
手段10aと、ピン番号検出手段10b、マーク信号発生手段
10c、及び上記先願発明の測定部７とほぼ同様の測定手
段10dとからなっている。
手段10aと、ピン番号検出手段10b、マーク信号発生手段
10c、及び上記先願発明の測定部７とほぼ同様の測定手
段10dとからなっている。
いま、測定対象パターングループに接触するピンが例え
ばピンP1からピンP64まで64本設けられているとする
と、これらのピンをそれぞれ信号源６に接続するリレー
もS1からS64まで64個となる。上記測定手段10d内には、
これらのリレーに対する制御テーブル作成用として第２
図（Ａ）に示すように例えば語長８ビット（D0〜D7）８
番地からなるメモリが用意されており、番地0000にはリ
レーS1〜S8を割り当て、以下、図示のように番地0007ま
で各番地に８個ずつ計64個のリレーが割り当てられるよ
うになっている。検査開始時の初期化により、第２図
（Ｂ）に示すように例えばマーク信号発生手段10cから
バスD0〜D7を介して上記メモリの各番地へ「０」が与え
られる。この「０」が与えられると各番地の対応するリ
レーS1〜S64は、１ピン対他の全ピン間測定ステップに
おいて例えば測定手段10dから発せられる上記第５図に
示す信号によりオン、オフ駆動されるようになってい
る。
ばピンP1からピンP64まで64本設けられているとする
と、これらのピンをそれぞれ信号源６に接続するリレー
もS1からS64まで64個となる。上記測定手段10d内には、
これらのリレーに対する制御テーブル作成用として第２
図（Ａ）に示すように例えば語長８ビット（D0〜D7）８
番地からなるメモリが用意されており、番地0000にはリ
レーS1〜S8を割り当て、以下、図示のように番地0007ま
で各番地に８個ずつ計64個のリレーが割り当てられるよ
うになっている。検査開始時の初期化により、第２図
（Ｂ）に示すように例えばマーク信号発生手段10cから
バスD0〜D7を介して上記メモリの各番地へ「０」が与え
られる。この「０」が与えられると各番地の対応するリ
レーS1〜S64は、１ピン対他の全ピン間測定ステップに
おいて例えば測定手段10dから発せられる上記第５図に
示す信号によりオン、オフ駆動されるようになってい
る。
上記初期化後、最大検査ステップ数／総ピン数比較手段
10aは例えば外部メモリ９から先行ロットの１ピン対他
の全ピン間測定データを取り取込み、その最大検査ステ
ップ数と、良品基板にてこのパターングループを測定し
たとき使用されたピンの総数とを比較する。上記第６図
の例では、最大ステップ数はｉ、ピン総数もｉであるか
ら 最大ステップ数＝ピン総数 となり、第７図の例では最大ステップ数は62、ピン総数
は64であるから 最大ステップ数＜ピン総数 となる。
10aは例えば外部メモリ９から先行ロットの１ピン対他
の全ピン間測定データを取り取込み、その最大検査ステ
ップ数と、良品基板にてこのパターングループを測定し
たとき使用されたピンの総数とを比較する。上記第６図
の例では、最大ステップ数はｉ、ピン総数もｉであるか
ら 最大ステップ数＝ピン総数 となり、第７図の例では最大ステップ数は62、ピン総数
は64であるから 最大ステップ数＜ピン総数 となる。
ピン番号検出手段10bは上記比較結果により検査データ
から除かれたピン番号を検出する。最大ステップ数が総
ピン数に等しい前者の場合には検出ピンは無いが、後者
の場合には最低番号ピンから最高番号ピンまで順次調
べ、図示の例では例えば３番ピンと33番ピンとが抜けて
いることを検出する。
から除かれたピン番号を検出する。最大ステップ数が総
ピン数に等しい前者の場合には検出ピンは無いが、後者
の場合には最低番号ピンから最高番号ピンまで順次調
べ、図示の例では例えば３番ピンと33番ピンとが抜けて
いることを検出する。
マーク信号発生手段10cは上記検出データにより、例え
ば第２図（Ｃ）に示すようにバスD2、及びD0を介して番
地0000と番地0004へそれぞれ「１」を送出する。これに
より、測定手段10d内のメモリには第２図（Ｃ）と同一
パターンのリレー制御テーブルが作成され、「１」が与
えられたメモリに対応するリレーS3及びS33は、本ロッ
トに対して１ピン対他の全ピン間測定が行われている間
はオフに固定される。
ば第２図（Ｃ）に示すようにバスD2、及びD0を介して番
地0000と番地0004へそれぞれ「１」を送出する。これに
より、測定手段10d内のメモリには第２図（Ｃ）と同一
パターンのリレー制御テーブルが作成され、「１」が与
えられたメモリに対応するリレーS3及びS33は、本ロッ
トに対して１ピン対他の全ピン間測定が行われている間
はオフに固定される。
上記３番ピンと33番ピンは、前ロットの検査において低
インピーダンス検出に使用されたため１ピン対他の全ピ
ン間測定から外されたものである。低インピーダンス検
出においては、前述したように上記３番ピンもしくは33
ピンを信号源に接続し、他のもう１つのピンを測定部に
接続してピン間測定が行われるが、そのデータを外部メ
モリ等に残しておくようにすれば、後ロットの検査でそ
のデータを利用することにより例えばマニアルで指定ピ
ン間測定ができ、機種によっては自動測定もできる。
インピーダンス検出に使用されたため１ピン対他の全ピ
ン間測定から外されたものである。低インピーダンス検
出においては、前述したように上記３番ピンもしくは33
ピンを信号源に接続し、他のもう１つのピンを測定部に
接続してピン間測定が行われるが、そのデータを外部メ
モリ等に残しておくようにすれば、後ロットの検査でそ
のデータを利用することにより例えばマニアルで指定ピ
ン間測定ができ、機種によっては自動測定もできる。
なお、第３図には例えばマイクロコンピュータを利用し
てリレー制御テーブルを作成し基板検査を行う場合の一
例が流れ線図で示されている。
てリレー制御テーブルを作成し基板検査を行う場合の一
例が流れ線図で示されている。
以上、詳細に説明したように、この発明においては、例
えば外部メモリから前ロットの１ピン対他の全ピン間測
定データを取り込んでその最大検査ステップ数と良品基
板の同一パターングループ測定に使用された総ピン数と
を比較し、それが同数であればリレー制御テーブルの各
番地ビットに０を与え、被検査回路基板に対して前記ロ
ットと同一の検査ステップにより順次１ピン対他の全ピ
ン間測定を行うようになっている。
えば外部メモリから前ロットの１ピン対他の全ピン間測
定データを取り込んでその最大検査ステップ数と良品基
板の同一パターングループ測定に使用された総ピン数と
を比較し、それが同数であればリレー制御テーブルの各
番地ビットに０を与え、被検査回路基板に対して前記ロ
ットと同一の検査ステップにより順次１ピン対他の全ピ
ン間測定を行うようになっている。
また、上記比較の結果、最大検査ステップ数が総ピン数
より小さい場合には測定データから抜けているピン番号
を検出してそのピンに対応するリレー制御テーブルの番
地ビットに１を与え、当該リレーの動作をオフに保持し
たのち前ロットの検査ステップにより同様に１ピン対他
の全ピン間測定を行い、例えばこの測定終了後上記リレ
ー制御テーブル上の１に対応するピンについて指定ピン
間測定を行うようになっている。
より小さい場合には測定データから抜けているピン番号
を検出してそのピンに対応するリレー制御テーブルの番
地ビットに１を与え、当該リレーの動作をオフに保持し
たのち前ロットの検査ステップにより同様に１ピン対他
の全ピン間測定を行い、例えばこの測定終了後上記リレ
ー制御テーブル上の１に対応するピンについて指定ピン
間測定を行うようになっている。
したがってこの発明によれば、前ロットの測定データに
よりリレー制御テーブルを作成して本ロットの基板検査
を行うため外部メモリ等に制御テーブルを保持する必要
がなく、メモリ容量を少なくすることができる。また、
例えば機種により測定データの記録形式が異なるような
場合でも、検査ステップ番号とピン番号とによりリレー
制御テーブルの作成が可能となり、はん用性の高い基板
検査方法を提供することができる。
よりリレー制御テーブルを作成して本ロットの基板検査
を行うため外部メモリ等に制御テーブルを保持する必要
がなく、メモリ容量を少なくすることができる。また、
例えば機種により測定データの記録形式が異なるような
場合でも、検査ステップ番号とピン番号とによりリレー
制御テーブルの作成が可能となり、はん用性の高い基板
検査方法を提供することができる。
第１図ないし第３図はこの発明の実施例に係り、第１図
はこの発明が適用されたインサーキットテスタの要部構
成を示すブロック線図、第２図（Ａ）ないし第２図
（Ｃ）はリレー制御テーブルの説明図、第３図はフロー
チャート、第４図は従来装置の構成を示すブロック線
図、第５図はそのリレー駆動信号説明図、第６図及び第
７図はプリントアウトされた測定データの抜すい図であ
る。 図中、１は被検査回路基板、６は信号源、９はメモリ、
10は測定部、P1ないしPiはピン、S1ないしSi及びS1′な
いしSi′はリレーである。
はこの発明が適用されたインサーキットテスタの要部構
成を示すブロック線図、第２図（Ａ）ないし第２図
（Ｃ）はリレー制御テーブルの説明図、第３図はフロー
チャート、第４図は従来装置の構成を示すブロック線
図、第５図はそのリレー駆動信号説明図、第６図及び第
７図はプリントアウトされた測定データの抜すい図であ
る。 図中、１は被検査回路基板、６は信号源、９はメモリ、
10は測定部、P1ないしPiはピン、S1ないしSi及びS1′な
いしSi′はリレーである。
Claims (1)
- 【請求項１】被検査回路基板の各パターンに接触する複
数のピン中、その１つのピンと他の全ピン、もしくは特
定の２つのピンの１つと他の１つのピンを上記各ピンに
対応して設けられたリレーによりそれぞれ測定部側と信
号源側に接続し、これを検査ステップに応じて順次切り
換えるとともに、上記信号源から上記被検査回路基板へ
測定用交流信号を供給してその応答信号を上記測定部に
取り込み、１ピン対他の全ピン間測定、もしくは特定の
ピン間測定により各検査ステップにおける上記被検査回
路基板のインピーダンスを測定し、その測定値と良品基
板より同一の方法で予め求められている基準値とを比較
し、同被検査回路基板の良否を判定する回路基板検査方
法において、 外部メモリから上記良品基板測定時の少なくとも検査ス
テップ番号および当該検査ステップにおいて上記測定部
に接続されたピン番号情報を含む１ピン対他の全ピン間
測定データを取り込み、その最大検査ステップ数と上記
良品基板測定時に使用された総ピン数とを比較し、最大
検査ステップ数＜総ピン数の場合には、検査データから
抜けているピン番号を検出し、そのピン番号に対応する
リレーを上記特定のピン間測定用のリレーとしてリレー
制御テーブルを作成し、同リレー制御テーブルに基づい
て上記リレーをオンオフ駆動して、上記被検査回路基板
のインピーダンス測定を行なうようにしたことを特徴と
する回路基板検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63219841A JPH0758315B2 (ja) | 1988-09-02 | 1988-09-02 | 回路基板検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63219841A JPH0758315B2 (ja) | 1988-09-02 | 1988-09-02 | 回路基板検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0267972A JPH0267972A (ja) | 1990-03-07 |
| JPH0758315B2 true JPH0758315B2 (ja) | 1995-06-21 |
Family
ID=16741897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63219841A Expired - Fee Related JPH0758315B2 (ja) | 1988-09-02 | 1988-09-02 | 回路基板検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758315B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4532570B2 (ja) * | 2008-01-22 | 2010-08-25 | 日置電機株式会社 | 回路基板検査装置および回路基板検査方法 |
-
1988
- 1988-09-02 JP JP63219841A patent/JPH0758315B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0267972A (ja) | 1990-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958619B2 (en) | Inspecting apparatus and inspecting method for circuit board | |
| US6038336A (en) | PCB testing circuit for an automatic inserting apparatus and a testing method therefor | |
| KR19980073257A (ko) | 인쇄회로기판 검사장치 | |
| JPH0758315B2 (ja) | 回路基板検査方法 | |
| JPH0348179A (ja) | プリント配線板検査装置 | |
| JPH09203765A (ja) | ビジュアル併用型基板検査装置 | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JP3227365B2 (ja) | プリント板ユニットの外観検査方法及び装置 | |
| JP3337794B2 (ja) | 回路基板検査方法およびその装置 | |
| JPH0776781B2 (ja) | 回路基板検査装置 | |
| JPS6033064A (ja) | パターン検査装置の自己診断方法 | |
| JPH0511022A (ja) | 回路基板検査装置 | |
| JP3691925B2 (ja) | はんだ付け外観検査装置及びはんだ付け外観検査方法 | |
| JPH0572245A (ja) | プローブ接触状態判別装置 | |
| JP4490005B2 (ja) | プリント回路板の試験方法及び試験装置 | |
| JPH0758316B2 (ja) | 回路基板検査方法 | |
| JPH05341006A (ja) | プリント回路板診断装置 | |
| JPS6053987A (ja) | 表示試験システム | |
| JPH0483185A (ja) | プリント板ユニットの試験方法 | |
| JPS6345544A (ja) | プリント基板検査装置 | |
| JPH05142293A (ja) | Ｉｃテスト方法、及びそのテスタ | |
| JPS58129274A (ja) | Ｌｓｉの試験方式 | |
| JPH0287082A (ja) | プローブピン接触不良判断機能を有するインサーキットテスタ | |
| JP4062424B2 (ja) | メモリテストシステム及びメモリテスト方法 | |
| JP2669400B2 (ja) | 可動式プローブ型試験機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |