JPH0348179A - プリント配線板検査装置 - Google Patents

プリント配線板検査装置

Info

Publication number
JPH0348179A
JPH0348179A JP1184167A JP18416789A JPH0348179A JP H0348179 A JPH0348179 A JP H0348179A JP 1184167 A JP1184167 A JP 1184167A JP 18416789 A JP18416789 A JP 18416789A JP H0348179 A JPH0348179 A JP H0348179A
Authority
JP
Japan
Prior art keywords
wiring
waveform
probe
printed wiring
probe head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1184167A
Other languages
English (en)
Other versions
JP2763793B2 (ja
Inventor
Shuichi Kameyama
修一 亀山
Taiichi Miho
美保 泰一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1184167A priority Critical patent/JP2763793B2/ja
Publication of JPH0348179A publication Critical patent/JPH0348179A/ja
Application granted granted Critical
Publication of JP2763793B2 publication Critical patent/JP2763793B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [目次] 概要 産業上の利用分野 従来の技術(第15図、第16図) 発明が解決しようとする課題 課題を解決するための手段(第1図) 作用 実施例 実施例の構成(第2図〜第5図) 実施例の動作 ■、検査手順 ■0反射波SBの波形(配線良否判定方法)(1)配線
に不良がない場合の波形 (第6図、第7図A〜D) (2)配線に不良がある場合の波形 ■パターン部に断線がある場合 (第8図、第9図) ■スルーホール部に断線がある場合 (第10図、第11図) ■特性インピーダンスに不良がある場合(第12図) ■スタブがある場合 (第13図、第14図) 実施例の効果 その他 発明の効果 [概要] プリント配線板に形成された配線の良否を検査するため
のプリント配線板検査装置に関し、断線やショートのほ
か、特性インピーダンスの不良、スタブの存在および配
線長の不良を検出可能とすることによる超高速電子回路
用プリント配線板の検査への適用化と、表面実装用プリ
ント配線板の片面側からの検査を可能とすることによる
装置の大型化、複雑化および高価格化の回避と、プロー
ブの数を減らし、プリント配線板に加わる圧力を低減化
することによるプリント配線板の破損防止とを図ること
を目的とし、 プローブヘッドと、プローブヘッド移動手段と、プロー
ブヘッド移動制御手段と、配線設計データ記憶手段と、
測定点指示手段と、ステップパルス印加・反射波形測定
手段と、配線良否判定手段とを設け、プローブを介して
配線にステップパルスを印加し、その反射波の波形を測
定、解析し、この解析結果を配線設計データに照らし合
わせ、配線の良否を検査できるように構成する。
[産業上の利用分野] 本発明は、プリント配線板に形成された配線の良否を検
査するためのプリント配線板検査装置に関する。
一般に、プリント配線板は、電子機器に組み込まれ、出
荷されるまでの間に、各工程で各種の検査を受ける。こ
れは、後工程に進むほど、不良個所の発見とその改修に
かかる費用が増加するからであり、換言すれば、不良が
発生した工程でそれを取り除き、後工程には良品だけを
送り、トータルコストの低減化と、品質の向上化とを図
ろうとする趣旨である。
ここに、例えば、配線を形成した後、部品搭載前におい
ては、プリント配線板検査装置を使用した配線良否の検
査が行われる。
[従来の技術] 従来、プリント配線板検査装置として第15図にその概
略的構成図を示すようなものが提案されている。
図中、1はピンボード2に多数のプローブ3を配列して
なる治具、いわゆるネイルベツド、4はスキャナリレー
、5は所定電圧、例えば1[■]の直流電圧を出力する
電圧供給装置、6は電圧検出装置、7はプリント配線板
8を載置するためのテーブルである。
ここに、ネイルベツド1は、第16図にその裏面図を示
すように、ピンボード2にプローブ3を格子状に配列し
、これらプローブ3がプリント配線板8のすべての基本
格子に対応するように構成されている。即ち、このネイ
ルベツド1は、プリント配線板8上、すべての測定点に
プローブ3を接触させようとするものであり、例えば、
50cmX50cmのプリント配線板8を検査するため
のものにあっては、約50c m X 50c mのピ
ンボード2に約200 X200本のプローブ3が設け
られる。また、これらプローブ3はスプリング付きのプ
ローブによって構成される。
かかるプリント配線板検査装置は、プローブ3をプリン
ト配線板8のスルーホールに押し当て、すべてのプロー
ブ3に対して順次、直流電圧を印加するとともに、その
他のプローブ3の電圧を測定し、その結果を良品のデー
タと比較することによって、断線およびショートの有無
を判定しようとするものである。
[発明が解決しようとする課題] かかる従来のプリント配線板検査装置においては、以下
に述べるような問題点があった。
(1)先ず、超高速電子回路用のプリント配線板におい
ては、断線やショートのほか、特性インピーダンスの不
良や、スタブ(他端がどこにも接続されていない不要線
)の存在や、その他、配線長の不良を検出することが必
要とされる。
しかしながら、従来のプリント配線板検査装置において
は、配線に直流電圧を印加することにより配線の良否を
検査するようにされているので、断線やショートは検出
できるものの、特性インピーダンスの不良、スタブの存
在、配線長の不良を検出することはできず、このため、
超高速電子回路用プリント配線板の配線検査には適用で
きないという問題点があった。
(2〉次に、従来のプリント配線板検査装置においては
、電圧印加点と電圧測定点の最低2ケ所を同時にプロー
ビングする必要がある。そこで、この装置を使用して、
部品取り付は用スルーホールが設けられていない表面実
装用のプリント配線板の配線を検査しようとすると、片
面からでは検査できない個所が出てくる。
このため、表面実装用のプリント配線板を検査する場合
には、プリント配線板の表裏両面からブロービングでき
るように構成しなければならず、装置が大型化、複雑化
し、高価になってしまうという問題点があった。
(3)更に、従来のプリント配線板検査装置においては
、プリント配線板8の高密度化により、ビンボード2に
植え込むプローブ3の数が膨大しており、このため、ネ
イルベツド1の製造、保守がきわめて困難になっている
ほか、これらプローブ3をプリント配線板8に押し付け
るために、非常に大きな圧力が必要となっている。この
ため、装置が大型化するとともに、プリント配線板8を
プローブ3の圧力によって破損してしまうことがあると
いう問題点があった。
本発明は、かかる点に鑑み、断線やショートのほか、特
性インピーダンスの不良、スタブの存在および配線長の
不良を検出可能とすることによる超高速電子回路用プリ
ント配線板の検査への適用化と、表面実装用プリント配
線板の片面側からの検査を可能とすることによる装置の
大型化、複雑化および高価格化の回避と、10−ブの数
を減らし、プリント配線板に加わる圧力を低減化するこ
とによるプリント配線板の破損防止とを図ることができ
るようにしたプリント配線板検査装置を提供することを
目的とする。
[課題を解決するための手段] 本発明のプリント配線板検査装置は、第1図にその原理
ブロック図を示すように、プローブへラド10と、プロ
ーブヘッド移動手段11と、プローブヘッド移動制御手
段12と、配線設計データ記憶手段13と、測定点指示
手段14と、ステップパルス印加・反射波形測定手段1
5と、配線良否判定手段16とを設けて構成される。な
お、17はプリント配線板、18はプリント配線板17
に形成された配線である。
ここに、プローブヘッド10は、1本又は複数本のプロ
ーブ19を設けて構成される。
また、プローブヘッド移動手段11は、プローブヘッド
10を縦、横、高さ方向に移動させるものである。
また、プローブヘッド移動制御手段12は、プローブヘ
ッド移動手段11を制御して、プローブヘッド10を移
動させ、プローブ19をプリント配線板17の配線18
上、指示された測定点に接触させるものである。
また、配線設計データ記憶手段13は、プリント配線板
17に形成された配1118の設計データを記憶するも
のである。
また、測定点指示手段14は、配線18の設計デー夕に
基いてプローブヘッド移動制御手段12に対して測定点
を指示するものである。
また、ステップパルス印加・反射波形測定手段15は、
プローブ19を介して、測定点にステップパルスSAを
印加し、その反射波Saの波形を測定するものである。
また、配線良否判定手段16は、ステップパルス印加・
反射波形測定手段15が測定した反射波Saの波形を解
析し、この解析結果を配線18の設計データに照らし合
わせ、配線18の良否を判定するものである。
[作用コ 本発明においては、プローブ19を介して測定点にステ
ップパルスSAを印加し、その反射波SRの波形を測定
するようにされているので、即ち、いわゆるTD R(
Time Domain Reflectometry
)法を利用しているので、配線18の断線やショートの
みならず、特性インピーダンスの不良、スタブの存在お
よび配線長の不良を検出することができる。
また、同様の理由により、第15図従来例のように、電
圧印加点と電圧測定点の最低2ケ所を同時にプロービン
グする必要がなく、1ケ所をプロービングすれば足りる
。したがって、表面実装用のプリント配線板を検査する
場合においても、プリント配線板の表裏両面からプロー
ビングする必要がない。
また、本発明においては、プローブヘッド移動手段11
、プローブヘッド移動制御手段12および測定点指示手
段14を設け、プローブ19を所望の測定点に移動し、
局所的に測定を行うことができるようにされているので
、プリント配線板17の高密度化に対応してプローブ1
9の数を増加することなく、1本又は少ない本数のプロ
ーブ19で合理的に配線18の検査を行うことができる
[実施例] 以下、第2図ないし第14図を参照して、本発明の一実
施例につき説明する。
犬11凶l創え 第2図および第3図はそれぞれ本発明の一実施例を示す
ブロック図および概略的斜視図であり、本実施例は、プ
ローブ装置20と、制御計算機21と、同軸マルチプレ
クサ22と、TDR測定器23とを設けて構成されてい
る。
ここに、プローブ装置20は、マルチプローブヘッド2
4、マルチプローブヘッド移動手段25およびマルチプ
ローブヘッド移動制御手段26を設けて構成されている
マルチプローブヘッド24は、第4図にその裏面図を示
すように、ビンボード27の裏面の周辺部にプローブ2
8を口字状に、且つ、一定間隔、例えば2.54mmの
間隔をもって配列している。これは、例えば、第5図に
示すように、同一の大きさ、同一の形状を有する複数の
ICチップ29を実装するため、各ICチップ実装部に
同一パターンのポンディングパッド群30を形成してな
るプリント配線板31の配線32を検査する場合に好適
となるようにしたものである。即ち、すべてのプローブ
28が−のポンディングパッド群30のすべてのポンデ
ィングパッドに接触するようにしたものである。
また、マルチプローブヘッド移動手段25は、マルチプ
ローブヘッド24をプリント配線板31上、縦、横、高
さ方向に移動できるように構成されている。
なお、第3図中、33は、マルチプローブヘッド移動手
段25の一部を構成するアームである。
また、マルチプローブヘッド移動制御手段26はマルチ
10一ブヘツド移動手段25を制御して、マルチプロー
ブヘッド24を移動させ、プローブ28を指示された測
定点に接触させることができるように構成されている。
また、制御計算機21は、配線設計データ記憶手段34
、測定点指示手段35および配線良否判定手段36を設
けて構成されている。
ここに、配線設計データ記憶手段34は、配線32の設
計データ、例えば、ICチップ29の数とその座標、個
々の配線32に関する測定点の数とその座標、特性イン
ピーダンス、各測定点間の線長および測定点の接続順序
などを記憶できるように構成されている。
また、測定点指示手段35は、配線設計データ記憶手段
34に記憶された配線32の設計データに基いて、プロ
ーブ装置20のマルチプローブヘッド移動制御手段26
に対して測定点を指示するとともに、同軸マルチプレク
サ22およびTDR測定器23を制御し、各測定点ごと
にTDR測定を行わせるようにされている。
即ち、同軸マルチプレクサ22は、測定点指示手段35
による制御を受けて、多数のプローブ28から順次、−
のプローブ28を選択し、選択したプローブ28とTD
R測定器23とを接続するように構成されている。また
、TDR測定器23も測定点指示手段35によって制御
され、同軸マルチプレクサ22の選択動作と同期して1
選択されたプローブ28に対してステップパルスSAを
印加し、その反射波SBの波形を測定できるように構成
されている。
また、制御計算機21の配線良否判定手段36は、TD
R測定器23が測定した反射波Ssの波形を取り込み、
これを解析し、この解析結果を配線設計データ記憶手段
34に記憶された配線32の設計データに照らし合わせ
、配線32の良否を判定できるように構成されている。
火焦fi色 本実施例の動作につき、■、検査手厘、■4反射波SR
の波形(配線良否判定方法)に項を分けて説明する。
■、検査手順 配線32の検査は次の手順によって行われる。
(1)測定点指示手段35は、配線設計データ記憶手段
34に記憶された配線32の設計データに基いて、プロ
ーブ装置20のマルチプローブヘッド移動制御手段26
に対して測定点を指示し、プローブ28を測定点に接触
させる。
(2)測定点指示手段35は、同軸マルチプレクサ22
およびTDR測定器23を制御し、各測定点ごとにTD
R測定を行わせる。
(3)配線良否判定手段36は、TDR測定器23が測
定した反射波SBの波形を取り込み、これを解析し、こ
の解析結果を配線設計データ記憶手段34に記憶された
配線32の設計データに照らし合わせ、配線32の良否
を判定する。
(4)以上の動作を繰り返す。
■9反射波Saの波形(配線良否判定方法)配線32に
不良があるか否かは、反射波SRの波形によって判断さ
れる。そこで、以下、配線32が第6図に示すようなパ
ターンを有している場合を例にして、〈1)配線32に
不良がない場合、および、(2)配線32に不良がある
場合に、どのような波形が測定されるかを明らかにする
なお、図中、a、b、c−dはそれぞれ測定点くスルー
ホール)、37は特性インピーダンス50[Ω]の測定
基準ケーブルである。
(1)配線32に不良がない場合 第7図A−Dは、第6図に示す配線32に不良が存在し
なかった場合に得られる反射波Saの波形である。なお
、これら第7図A〜Dにおいて、縦軸は反射係数ρ、横
軸は時間軸である。以下、波形を示す図において同様で
ある。
■第7図Aはプローブ28をa点に接触させた場合の反
射波S8の波形を示している。波形中、段差38はa点
における反射、段差39はd点における反射を示してい
る。即ち、α部は測定基準ケーブル37の反射波による
ものであり、β部はa点からd点までの反射波によるも
のである。また、γ部は反射係数が「+1」であるから
、d点以降はインピーダンスが無限大であることを表し
ている。
ここに、配線32の特性インピーダンスZは、次式で求
めることができる。
但し、 Zoは測定基準ケーブル37の特性インピーダ
ンス(基準インピーダンス)、Δρはα部とβ部の反射
係数の差である。
また、単位配線長あたりの伝播遅延時間はプリント配線
板の絶縁材料の誘電率により決まるので、時間Δtから
配線長を求めることができる。
■第7図Bはプローブ28をb点に接触させた場合の反
射波Saの波形を示している。波形中、段差40はb点
における反射を示している。即ち、この場合、ステップ
パルスS^はa点およびd点の2ケ所に向かって進むた
め、b点に該当する部分においては、本来のインピーダ
ンスの半分の値が観測されることになる。そして、その
後、この例の場合には、端部が2箇所(a点、d点)あ
るので、多重反射が発生し、このため、反射波SRの波
形は図に示すように複雑になる。
■第7図Cはプローブ28を0点に接触させた場合の反
射波S8の波形を示している。波形中1段差41は0点
における反射を示しているが、この場合にも、ステップ
パルスSAはa点およびd点の2ケ所に向かって進むた
め、0点に該当する部分においては、本来のインピーダ
ンスの半分の値が観測されることになる。そして、更に
多重反射が発生し、反射波Saの波形は図に示すように
複雑になる。
■第7図りはプローブ28をd点に接触させた場合の反
射波Stの波形を示している。波形中5段差42はd点
における反射、段差43はa点における反射を示してい
る。
(2)配線に不良がある場合 配線32に不良がある場合について、以下、■パターン
部に断線がある場合、■スルーホール部に断線がある場
合、■特性インピーダンスに不良がある場合、■スタブ
がある場合につき、項を分けて説明する。
■パターン部に断線がある場合 例えば、第8図に示すように、ab間に断線44がある
場合において、a点を測定点とした場合には、反射波S
Bの波形として第9図に示すような波形を測定すること
ができる。なお、波形中、段差45はa点における反射
、段差46は断線部44における反射を示している。ま
た、破線47は断線44がない場合の波形を示している
(第7図A参照)。
■スルーホール部に断線がある場合 例えば、第10図に示すように、b点に断線48がある
場合において、b点を測定点にした場合には。
反射波SRの波形として第11図に示すような波形を測
定することができる。なお、波形中、段差49はb点に
おける反射を示している。また、破線50は断線48が
ない場合の波形を示している(第7図B参照)。
■特性インピーダンスに不良がある場合配線32に特性
インピーダンスの不良がある場合において、a点を測定
点とした場合には、反射波SRの波形として第12図に
示すような波形を測定することができる。なお、波形中
、段差51はa点における反射、段差52はd点におけ
る反射を示している。また、破線53は正常な場合の波
形を示している(第7図A参照)。
■スタブがある場合 例えば、第13図に示すように、ab間のポイント54
にスタブ55がある場合において、a点を測定点とした
場合には、反射波S11の波形として第14図に示すよ
うな波形を測定することができる。なお、波形中、段差
56はa点における反射、段差57はポイント54にお
ける反射、段差58はd点における反射を示している。
また、破線59はスタブ55が存在しない場合の波形を
示している(第7図A参照)。
また、他ネットとのショートがある場合にも、これと同
様の波形を測定することができる。
火遣1ヒわ11 以上のように、本実施例によれば、プローブ28を介し
て測定点にステップパルスSAを印加し、その反射波S
Rの波形を測定、解析するようにされているので、配線
32の断線やショートのみならず、特性インピーダンス
の不良、スタブの存在および配線長の不良を検出するこ
とができ、更に断線、ショート、スタブについては、そ
の位置を指摘することも可能となる。したがって、通常
のプリント配線板のみならず、超高速電子回路用プリン
ト配線板の検査にも使用することができる。
また、同様の理由により、第15図従来例のように電圧
印加点と電圧測定点の最低2ケ所を同時にプロービング
する必要がなく、1ケ所をプロービングすれば足りるの
で、表面実装用プリント配線板の配線を検査する場合に
も、プリント配線板の表裏両面からプロービングする必
要がない、したがって、装置の大型化、複雑化および高
価格化の回避を図ることができる。
また、本実施例においては、マルチプローブヘッド24
を移動させる構成とし、局所的に順次、測定を行うよう
にされているので、プリント配線板31に加わる圧力を
低減化し、その破損防止を図ることができる。
更に本実施例においては、同軸マルチプレクサ22を使
用して複数のプローブ28を選択するようにしているの
で、同一パターンの測定点を有するプリント配線板、例
えば、第5図に示すように、同一の大きさ、同一の形状
を有する複数のICチップ29を実装するため、各IC
チップ実装部に同一パターンのポンディングパッド群3
0を形成してなるプリント配線板31の配線32を検査
する場合に好適である。
丈!宸1 なお、上述の実施例においては、プローブ28を複数本
、設けた場合につき述べたが、この代わりに、1本だけ
設けるようにすることができるし、また、複数本のプロ
ーブ28を設ける場合においても、本実施例以外の種々
の配列を取り得るものである。
[発明の効果] 以上のように、本発明によれば、配線にステップパルス
を印加し、その反射波の波形を測定し、これを解析する
ことにより配線の良否を判定できるように構成されてい
るので、断線やショートのほか、特性インピーダンスの
不良、スタブの存在および配線長の不良を検出可能とす
ることによる超高速電子回路用プリント配線板の検査へ
の適用化と、表面実装用プリント配線板の片面側からの
検査を可能とすることによる装置の大型化、複雑化およ
び高価格化の回避と、プローブの数を減らし、プリント
配線板に加わる圧力を低減化することによるプリント配
線板の破損防止とを図ることができる。
【図面の簡単な説明】
第1図は本発明の構成を示す原理ブロック図、第2図は
本発明の一実施例を示すブロック図、第3図は同じく概
略的斜視図、 第4図はマルチプローブヘッドを示す裏面図、第5図は
プリント配線板を示す平面図、第6図は反射波S11の
波形を説明するための図、第7図A〜Dはそれぞれ配線
に不良がない場合の反射波Saの波形を示す図、 第8図は断線(パターン断線)の位置を示す図、第9図
はパターン部に断線がある場合の反射波Saの波形を示
す図、 第10図は断線(スルーホール断線)の位置を示す図、 第11図はスルーホール部に断線がある場合の反射波S
11の波形を示す図、 第12図は特性インピーダンスに不良がある場合の反射
波SRの波形を示す図、 第13図はスタブの位置を示す図、 第14図はスタブがある場合の反射波SRの波形を示す
図、 第15図は従来のプリント配線板検査装置を示す概略的
構成図、 第16図はネイルベツドを示す裏面図である。 10・・・プローブヘッド 11・・・プローブヘッド移動手段 12・・・プローブヘッド移動制御手段13・・・配線
設計データ記憶手段 14・・・測定点指示手段 15・・・ステップパルス印加・反射波形測定手段16
・・・配線良否判定手段 17・・・プリント配線板 18・・・配線 19・・・プローブ 本発明を示す原理ブロック図 一実施例を示す概略的斜視7 第3図 一実施例を示すフロンク図 第2図 28 2828 8 マルチプローブヘッドな示す裏面7 第4図 プリント配線板を示す平面図 第5図 反射波S8の波形を説明するための7 第6図 d点 配線32に不良がない場合の反射波S、の波形ヘイ −
ア pl 8点    d、e!5゜ 特性インピータンスに不良かある場合の反射波S、の波
形第12図 スタブの位置を示す図 第13図 スタブがある場合の反射波SBの波形 第14図 ( 断線(パターン断線)の位!を示す7 第8図 断線(パターン断線)がある場合の反射波S、の波形第
9図 ′lFI線(スルーホール断線)の位1′5:示す7第
10図 8 従来のプリント配線板検査装置を示す概略的構成図第1
5図 不イルベ・ソドを示す裏面図 第16図

Claims (1)

  1. 【特許請求の範囲】 1本又は複数本のプローブ(19)を備えてなるプロー
    ブヘッド(10)と、 該プローブヘッド(10)を縦、横、高さ方向に移動さ
    せるプローブヘッド移動手段(11)と、該プローブヘ
    ッド移動手段(11)を制御して、前記プローブヘッド
    (10)を移動させ、前記プローブ(19)をプリント
    配線板(17)の配線(18)上、指示された測定点に
    接触させるプローブヘッド移動制御手段(12)と、 前記配線(18)の設計データを記憶する配線設計デー
    タ記憶手段(13)と、 該配線設計データ記憶手段(13)が記憶する前記配線
    (18)の設計データに基いて前記プローブヘッド移動
    制御手段(12)に対して前記測定点を指示する測定点
    指示手段(14)と、 前記プローブ(19)を介して、前記測定点にステップ
    パルス(S_A)を印加し、その反射波(S_B)の波
    形を測定するステップパルス印加・反射波形測定手段(
    15)と、該ステップパルス印加・反射波形測定手段(
    15)が測定した前記反射波(S_B)の波形を解析し
    、その結果を前記設計データに照らし合わせ、前記配線
    (18)の良否を判定する配線良否判定手段(16)と
    を 具備してなることを特徴とするプリント配線板検査装置
JP1184167A 1989-07-15 1989-07-15 プリント配線板検査装置 Expired - Fee Related JP2763793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1184167A JP2763793B2 (ja) 1989-07-15 1989-07-15 プリント配線板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1184167A JP2763793B2 (ja) 1989-07-15 1989-07-15 プリント配線板検査装置

Publications (2)

Publication Number Publication Date
JPH0348179A true JPH0348179A (ja) 1991-03-01
JP2763793B2 JP2763793B2 (ja) 1998-06-11

Family

ID=16148539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1184167A Expired - Fee Related JP2763793B2 (ja) 1989-07-15 1989-07-15 プリント配線板検査装置

Country Status (1)

Country Link
JP (1) JP2763793B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216647A (ja) * 1993-01-19 1994-08-05 Fujitsu Ten Ltd 輻射雑音発生方法および輻射雑音発生装置
JP2005345470A (ja) * 2004-06-01 2005-12-15 Samsung Techwin Co Ltd 電子デバイスの検査装置
JP2006337073A (ja) * 2005-05-31 2006-12-14 Advantest Corp 試験装置、及びデバイス製造方法
JP2008089536A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 集積回路装置の接続検査装置
JP2010107365A (ja) * 2008-10-30 2010-05-13 Mitsubishi Electric Corp 基板接続検査装置
JP2010517002A (ja) * 2007-01-17 2010-05-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 別の装置に接続されたあるいは接続可能な電気装置における電流リターン・パス完全性を判定する方法
JP2010164427A (ja) * 2009-01-15 2010-07-29 Mitsubishi Electric Corp プリント基板の検査装置および検査方法
US8714179B2 (en) 2008-08-27 2014-05-06 Eagle Industry Co., Ltd. Solenoid valve
CN113608100A (zh) * 2021-06-25 2021-11-05 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 开路失效分析方法和系统

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216647A (ja) * 1993-01-19 1994-08-05 Fujitsu Ten Ltd 輻射雑音発生方法および輻射雑音発生装置
JP2005345470A (ja) * 2004-06-01 2005-12-15 Samsung Techwin Co Ltd 電子デバイスの検査装置
JP2006337073A (ja) * 2005-05-31 2006-12-14 Advantest Corp 試験装置、及びデバイス製造方法
JP2008089536A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 集積回路装置の接続検査装置
US9134364B2 (en) 2007-01-17 2015-09-15 International Business Machines Corporation Determining the current return path integrity in an electric device connected or connectable to a further device
JP2010517002A (ja) * 2007-01-17 2010-05-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 別の装置に接続されたあるいは接続可能な電気装置における電流リターン・パス完全性を判定する方法
JP4639263B2 (ja) * 2007-01-17 2011-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 別の装置に接続されたあるいは接続可能な電気装置における電流リターン・パス完全性を判定する方法
US9304158B2 (en) 2007-01-17 2016-04-05 International Business Machines Corporation Determining the current return path integrity in an electric device connected or connectable to a further device
US9581631B2 (en) 2007-01-17 2017-02-28 International Business Machines Corporation Determining the current return path integrity in an electric device connected or connectable to a further device
US9891256B2 (en) 2007-01-17 2018-02-13 International Business Machines Corporation Determining the current return path integrity in an electric device connected or connectable to a further device
US8714179B2 (en) 2008-08-27 2014-05-06 Eagle Industry Co., Ltd. Solenoid valve
JP2010107365A (ja) * 2008-10-30 2010-05-13 Mitsubishi Electric Corp 基板接続検査装置
JP2010164427A (ja) * 2009-01-15 2010-07-29 Mitsubishi Electric Corp プリント基板の検査装置および検査方法
CN113608100A (zh) * 2021-06-25 2021-11-05 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 开路失效分析方法和系统

Also Published As

Publication number Publication date
JP2763793B2 (ja) 1998-06-11

Similar Documents

Publication Publication Date Title
US4565966A (en) Method and apparatus for testing of electrical interconnection networks
JP3558434B2 (ja) 電気的配線検査方法及び装置
JP3228982B2 (ja) インサーキット試験装置
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
EP0573159A2 (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
JPH0348179A (ja) プリント配線板検査装置
US6452410B1 (en) Apparatus and method for electrolytic bare board testing
KR100277728B1 (ko) 인쇄회로기판 검사장치
US6867597B2 (en) Method and apparatus for finding a fault in a signal path on a printed circuit board
JP3111069B2 (ja) 走査検査装置
JPH09203765A (ja) ビジュアル併用型基板検査装置
JP3206572B2 (ja) 布線検査装置および方法
JPH1026647A (ja) 基板検査方法及び装置
JP2924820B2 (ja) 電子回路の接続検査方法および接続検査装置
JPH10170585A (ja) 回路基板検査方法
JP4490005B2 (ja) プリント回路板の試験方法及び試験装置
JPH0511022A (ja) 回路基板検査装置
JPH01156681A (ja) 回路基板検査方法
JPH07244105A (ja) 実装基板の基板検査装置によるブリッジ半田検出方法
JP4369002B2 (ja) 回路基板検査装置
JPH0674992A (ja) プリント配線板上の試験しようとする点の数を減らす システム及び方法
JPS63111474A (ja) プリント配線板のパタ−ン検査方法及びその装置
JP2575640Y2 (ja) 半導体素子の検査装置
JP4062424B2 (ja) メモリテストシステム及びメモリテスト方法
JPH0758316B2 (ja) 回路基板検査方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees