JP4062424B2 - メモリテストシステム及びメモリテスト方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一度に大量の半導体集積回路を高温または、低温にて試験する機能を備えたコンピュータ制御方式のメモリテストシステムに関する。
【０００２】
【従来の技術】
半導体集積回路は、その信頼性を確保する為に恒温槽の炉の中に入れ電源電圧、試験パターンを印可してテスト(試験)を行うバーンインテストという工程を一般的に実施している。
この場合、炉の温度は高温または低温に設定し、長時間パターンを印可してストレスを加えることで初期不良を検出している。
【０００３】
また、長時間テストする為に炉の中に同時に数千個から一万個を入れて経費がかさむことを防いでいる。
炉の中に入れる場合は、半導体集積回路用のソケットと配線パターンで接続されたバーンインボードと呼ばれるテスト用のボードに半導体集積回路を実装して行われている。
一般に、このバーンインボードには、数百個の半導体集積回路が実装され、一つの炉に数十枚のバーンインボードが挿入されバーンイン試験される。
また、このソケットには半導体集積回路が１つずつ実装される。
【０００４】
バーンインボード検査装置の例としては、特開平05-264654号公報に記載のものが知られている。
「バーンインボード検査装置では、バーンインボードを水平に装着するため、バーンインボード検査装置の奥行きが大きく、設置面積が大きくなる問題がある。また、ＳＭＤ型ＩＣ用ソケットのバーンインボードを検査する場合、ネジリバネの劣化や、破損等で、ソケット蓋部が規定の角度で保持出来ずに、測定プローブがソケット蓋部と接触して、正しくＳＭＤ型ＩＣ用ソケットの接触子に接続されない」という問題を解決するために、「被測定物を所定数搭載するバーンインボードと、被測定物に接触して信号を入出力する測定プローブと、測定プローブを被測定物に接触させる測定プローブ移動手段と、バーンインボードの導通試験をするための測定手段とを有するバーンインボード検査装置において、バーンインボードを装置本体の設置平面に垂直に装着する構成とする」ものである。
【０００５】
【発明が解決しようとする課題】
近年、ＤＩＭＭ(Dual-In-Line-Memory-Module)やＲＩＭＭ(Ranbus-Memry-Module)
モジュールの需要が多くなるとともにメモリモジュールでの試験が必要となり従来の１ソケットずつテストする方式では、テストが不可能となっている。
そして、ＤＩＭＭやＲＩＭＭメモリモジュールは、ボード上に半導体集積回路が複数実装されておりその種類は多岐にわたる。
更に、１枚当たりのデバイス数が異なっており、また、ボードに表面実装、裏面実装されデバイス順序がまちまちで複雑となっている。
この為、従来の設定によるテスト方式では、テストが困難となってきている。
【０００６】
本発明の課題
（目的）は、上記従来のテスト方式の問題点を解決し、メモリモジュールでのテストを実施可能とする為、作業効率を向上し試験コストが削減されるメモリーテストシステムを供給することにある。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、恒温槽中のバーンインボードに搭載されたメモリモジュールに実装された複数の半導体集積回路をテストするメモリテストシステムであって、
前記バーンインボードに搭載されたメモリモジュール毎に、半導体集積回路の実装数、位置及びテスト順序が定義されたモジュール構成データを蓄積する手段を備え、前記モジュール構成データの解析結果に応じて、当該モジュールに実装された半導体集積回路のテストを実行する構成とする。（請求項１）
【０００８】
また、前記メモリモジュールに実装された半導体集積回路毎のテスト結果及び、バーンインボードに搭載された全てのモジュール毎のテスト結果を保存する手段を備える構成とする。（請求項２）
また、前記メモリモジュールは、DIMMモジュール及びRIMMモジュールが含まれる構成とする。（請求項３）
【０００９】
また、恒温槽中のバーンインボードに搭載されたメモリモジュールに実装された複数の半導体集積回路をテストするメモリテスト方法であって、
前記バーンインボードに搭載されたメモリモジュール毎に、半導体集積回路の実装数、位置及びテスト順序が定義されたメモリモジュール構成データを蓄積するステップ、前記メモリモジュール構成データを解析して、当該メモリモジュールに実装された半導体集積回路のテスト順序を決定するステップとでメモリテストを実行する。（請求項４）
【００１０】
また、前記半導体集積回路のテストの実行に際して、メモリモジュール毎のテスト終了時に、当該モジュールの半導体集積回路毎のテスト結果を作成するステップと、バーンインボードに搭載された全てのメモリモジュール毎のテスト終了時に、当該バーンインボードに搭載された全てのメモリモジュール毎のテスト結果を作成するステップとを含む構成とする。（請求項５）
【００１１】
上述の如く、本発明のメモリーテストシステムは、各メモリモジュール毎に半導体集積回路の実装数、位置の定義データを作成し、メモリモジュール内の各半導体集積回路毎の試験を可能とする。
そして、それぞれ半導体集積回路毎のデータやメモリモジュール毎の試験データも取得が可能とすることにある。
【００１２】
【発明の実施の形態】
次に、本発明について図面を参照して詳細に説明する。
図１は、本発明の一実施例を示すブロック図である。
図１において、本発明のメモリテストシステムは、制御コンピュータ部１、恒温槽部２、テスタ部３、及び周辺装置部４にて構成される。
前記制御コンピュータ部１は、デバイステストプログラム１１、モジュール構成データ１２、モジュール測定結果１３及びコントローラソフトウェア１４にて構成される。
【００１３】
図２は、本発明でモジュールテストされるメモリモジュールの１例を示す図である。
図２において、SIDEＡが表面実装、SIDEＢが裏面実装である。
また、図３は、本発明のメモリテストシステムで使用されるメモリモジュールを搭載するバーインボードの１例示す図である。
図３では、COLUMN方向に１，２と、ROW方向にA〜Pの１６個のメモリモジュールが搭載可能である。
【００１４】
図４は、モジュール構成データ(ABC12345.MOD)の１例を示す図である。
図５は、モジュール毎のテスト結果であって、各モジュール毎にパス(p)とフェイル(f)が記録される。
また、１モジュールの半導体集積回路毎のテスト結果も、SIDEＡ及びSIDEＢのU1〜U15のパス(p)またはフェイル(f)が記録される。
【００１５】
コントローラソフトウェア１４は、モジュール構成データ１２が存在する場合には、そのデータを解析して、各メモリーモジュール内の半導体集積回路を順番にテストする。
そして、１モジュールのテストが終了した時点で、試験の終了した１モジュール分のモジュール測定結果１３を作成する。
また、バーンインボードに搭載された全てのモジュールのテストが終了した時点で、バーンインボード全体のモジュールの測定結果を作成する。
【００１６】
次に上記バーンインボードの測定の手順を図６を参照して説明する。
図６は、コントローラソフトウェア１４による処理手順を示すフローチャートである。
・デバイステストプログラムによりテストが開始されるとコントローラソフトウェアは、モジュール定義データがあるか否かの判断をする。（ステップS1）
・ステップS1の判断で、モジュール定義が存在する場合(Y)には、コントローラソフトウェア１４によって、モジュール定義データを解析する。（ステップS2）
・ステップS1の判断で、モジュール定義が存在しない場合(N)には、通常のテスト処理を実行する。（ステップS7）
・ステップS2の解析結果に基づいて、各モジュールの構成及びモジュール内の半導体集積回路の数量、位置そしてテスト順序を決定し、各モジュール毎にテストを実行する。（ステップS3）
・そして、１モジュールのテストが終了した時点で、テストの終了した１モジュール分のモジュール測定結果１３を作成する。（ステップS4）
・全てのモジュールのテストが終了したか否かの判断をする。（ステップS5）
・ステップS5の判断でバーインボード上の全てのモジュールに対するテストが終了（Y）した場合には、バーインボード上の全モジュールの測定結果１３を作成する。（ステップS6）
【００１７】
【発明の効果】
請求項１に記載の発明では、、恒温槽中のバーンインボードに搭載されたメモリモジュールに実装された複数の半導体集積回路をテストするメモリテストシステムであって、
前記バーンインボードに搭載されたメモリモジュール毎に、半導体集積回路の実装数、位置及びテスト順序が定義されたモジュール構成データを蓄積する手段を備え、前記モジュール構成データの解析結果に応じて、当該モジュールに実装された半導体集積回路のテストを実行する構成とすることによって、メモリモジュールに実装される半導体集積回路（デバイス）数や位置が異なっている場合にもテストが容易に実行できる。
【００１８】
また、請求項２に記載の発明では、前記メモリモジュールに実装された半導体集積回路毎のテスト結果及び、バーンインボードに搭載された全てのモジュール毎のテスト結果を保存する手段を備える構成とすることによって、図５に示すようなテスト結果を簡単に得ることができる。
また、請求項３に記載の発明では、前記メモリモジュールは、DIMMモジュール及びRIMMモジュールが含まれる構成とすることによって、DIMMモジュール及びRIMMモジュールのてすとが簡単にできる。
【００１９】
また、請求項４に記載の発明では、恒温槽中のバーンインボードに搭載されたメモリモジュールに実装された複数の半導体集積回路をテストするメモリテスト方法であって、
前記バーンインボードに搭載されたメモリモジュール毎に、半導体集積回路の実装数、位置及びテスト順序が定義されたメモリモジュール構成データを蓄積するステップ、前記メモリモジュール構成データを解析して、当該メモリモジュールに実装された半導体集積回路のテスト順序を決定するステップとで、メモリモジュールに実装される半導体集積回路（デバイス）数や位置が異なっている場合にもテストが容易に実行できる。
【００２０】
また、請求項５に記載の発明では、前記半導体集積回路のテストの実行に際して、メモリモジュール毎のテスト終了時に、当該モジュールの半導体集積回路毎のテスト結果を作成するステップと、バーンインボードに搭載された全てのメモリモジュール毎のテスト終了時に、当該バーンインボードに搭載された全てのメモリモジュール毎のテスト結果を作成するステップとを含む構成とすることによって、図５に示すようなテスト結果を簡単に得ることができる。
【００２１】
以上説明したように、本発明によるメモリテストシステムは、メモリモジュール（ＤＩＭＭ、ＲＩＭＭ）の試験を可能とした。この為、モジュール単位でのテストによる高品質化が得られるようになった。また、メモリモジュールにて試験が可能となったことで１度で大量の半導体集積回路の試験が出来るようになり製品コストが従来より大幅に低減できるという顕著な効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施例であるメモリテストシステムの構成を示すブロック図である。
【図２】メモリモジュールの一例を示す図である。
【図３】メモリモジュールを搭載するバーンインボードの１例を示す図である。
【図４】メモリモジュール構成定義データの１例を示す図である。
【図５】試験したモジュール毎のテスト結果及び１モジュールの半導体集積回路毎のテスト結果の１例を示す図である。
【図６】処理手順を示すフローチャートである。
【符号の説明】
１ 制御コンピュータ部
１１ デバイステストプログラム
１２ モジュール構成データ
１３ モジュール測定結果
１４ コントローラソフトウェア
１５ モジュール構成編集ソフトウェア
１６ 試験結果表示ソフトウェア
２ 恒温槽部
３ テスタ部
４ 周辺装置部
４１ ＶＫＴ
４２ プリンタ

Claims (5)

1. 恒温槽中のバーンインボードに搭載されたメモリモジュールに実装された複数の半導体集積回路をテストするメモリテストシステムであって、
   前記バーンインボードに搭載されたメモリモジュール毎に、半導体集積回路の実装数、位置及びテスト順序が定義されたモジュール構成データを蓄積する手段を備え、
   前記モジュール構成データの解析結果に応じて、当該モジュールに実装された半導体集積回路のテストを実行することを特徴とするメモリテストシステム。
2. 前記メモリモジュールに実装された半導体集積回路毎のテスト結果及び、バーンインボードに搭載された全てのモジュール毎のテスト結果を保存する手段を備えること特徴とする請求項１に記載のメモリテストシステム。
3. 前記メモリモジュールは、DIMMモジュール及びRIMMモジュールが含まれることを特徴とする請求項１又は２に記載のメモリテストシステム。
4. 恒温槽中のバーンインボードに搭載されたメモリモジュールに実装された複数の半導体集積回路をテストするメモリテスト方法であって、
   前記バーンインボードに搭載されたメモリモジュール毎に、半導体集積回路の実装数、位置及びテスト順序が定義されたメモリモジュール構成データを蓄積するステップ、
   前記メモリモジュール構成データを解析して、当該メモリモジュールに実装された半導体集積回路のテスト順序を決定するステップと、
   を含むことを特徴とするメモリテスト方法。
5. 前記半導体集積回路のテストの実行に際して、メモリモジュール毎のテスト終了時に、当該モジュールの半導体集積回路毎のテスト結果を作成するステップと、
   バーンインボードに搭載された全てのメモリモジュール毎のテスト終了時に、当該バーンインボードに搭載された全てのメモリモジュール毎のテスト結果を作成するステップとを含むことを特徴とする請求項４に記載のメモリテスト方法。

Images